JPH11328858A - 高域強調フィルタのブ―スト調整方法 - Google Patents
高域強調フィルタのブ―スト調整方法Info
- Publication number
- JPH11328858A JPH11328858A JP5275799A JP5275799A JPH11328858A JP H11328858 A JPH11328858 A JP H11328858A JP 5275799 A JP5275799 A JP 5275799A JP 5275799 A JP5275799 A JP 5275799A JP H11328858 A JPH11328858 A JP H11328858A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- boost
- voltage
- value
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【課題】環境変動やディスクのバラツキにも対応したイ
コライザのブースト調整が可能で、常に最適なブースト
量で動作するディスク装置を提供する。 【解決手段】ＰＬＬの位相誤差パルスを電圧値に変換し
た位相誤差電圧を生成し、その位相誤差電圧が最も小さ
くなるように前記高域強調フィルタのブースト量を設定
する。
コライザのブースト調整が可能で、常に最適なブースト
量で動作するディスク装置を提供する。 【解決手段】ＰＬＬの位相誤差パルスを電圧値に変換し
た位相誤差電圧を生成し、その位相誤差電圧が最も小さ
くなるように前記高域強調フィルタのブースト量を設定
する。
Description
【０００１】
【発明の属する技術分野】本発明は、光ディスクなどの
ディスクに記録される情報を再生するディスク装置のヘ
ッド再生信号のリードチャネルに係り、特に高域強調フ
ィルタのブースト調整方法に関する。
ディスクに記録される情報を再生するディスク装置のヘ
ッド再生信号のリードチャネルに係り、特に高域強調フ
ィルタのブースト調整方法に関する。
【０００２】
【従来の技術】図１５に、従来のリードチャネルのブロ
ック構成図を示す。図の破線で囲まれた部分が、リード
チャネルブロック３５である。図に示されるように、ヘ
ッド３１からのヘッド再生信号（ＲＦ信号）は、プリア
ンプ１により増幅され、出力低下を吸収してゲインを一
定に保つオートゲインコントロール（ＡＧＣ）と、ＲＦ
信号の高周波ノイズの除去及び符号間干渉で極度に振幅
の低下したＲＦ信号の高域成分付近をブーストする高域
強調フィルタ（イコライザ）２を通る。これ以降簡便化
のため、高域強調フィルタをイコライザと表記する。波
形等化後、スライサ３で２値化され、ＰＬＬ４でクロッ
ク信号１１を同期分離し、このクロック信号１１と２値
化データ１０より２値化同期データ１２を生成する。そ
の後、２値化同期データ１２及びクロック信号１１は、
復調・エラー訂正回路３２に送られる。
ック構成図を示す。図の破線で囲まれた部分が、リード
チャネルブロック３５である。図に示されるように、ヘ
ッド３１からのヘッド再生信号（ＲＦ信号）は、プリア
ンプ１により増幅され、出力低下を吸収してゲインを一
定に保つオートゲインコントロール（ＡＧＣ）と、ＲＦ
信号の高周波ノイズの除去及び符号間干渉で極度に振幅
の低下したＲＦ信号の高域成分付近をブーストする高域
強調フィルタ（イコライザ）２を通る。これ以降簡便化
のため、高域強調フィルタをイコライザと表記する。波
形等化後、スライサ３で２値化され、ＰＬＬ４でクロッ
ク信号１１を同期分離し、このクロック信号１１と２値
化データ１０より２値化同期データ１２を生成する。そ
の後、２値化同期データ１２及びクロック信号１１は、
復調・エラー訂正回路３２に送られる。
【０００３】図１６は、イコライザのフィルタ特性図を
示す。実際のイコライザ回路は、群遅延変動を押さえ、
カットオフ周波数（ｆｃ）が可変できる数次のローパス
フィルタの組み合わせからなるフィルタ回路と、ブース
ト量が可変できるブースト回路から構成され、図１６に
示されるようなフィルタ特性を作り出している。一般に
は、ブースト時の群遅延特性を押さえるために、ブース
ト回路とローパスフィルタのカットオフ周波数は、ほぼ
同じである。
示す。実際のイコライザ回路は、群遅延変動を押さえ、
カットオフ周波数（ｆｃ）が可変できる数次のローパス
フィルタの組み合わせからなるフィルタ回路と、ブース
ト量が可変できるブースト回路から構成され、図１６に
示されるようなフィルタ特性を作り出している。一般に
は、ブースト時の群遅延特性を押さえるために、ブース
ト回路とローパスフィルタのカットオフ周波数は、ほぼ
同じである。
【０００４】さて、２値化データには、例えば光ディス
クの場合、レーザノイズ、光検出系ノイズ、プリアンプ
等の回路ノイズ、また、メカ的要因でレーザパワーの低
下に伴うそれらのノイズの増大、さらには、主にディス
ク特性に起因するディスクノイズ、波形干渉やアシンメ
トリ、クロストークによるノイズなどによって、時間方
向のゆらぎ（以下ジッタと表記）が発生する。また、こ
れらのノイズは、環境変動によって、大きく変動する場
合がある。
クの場合、レーザノイズ、光検出系ノイズ、プリアンプ
等の回路ノイズ、また、メカ的要因でレーザパワーの低
下に伴うそれらのノイズの増大、さらには、主にディス
ク特性に起因するディスクノイズ、波形干渉やアシンメ
トリ、クロストークによるノイズなどによって、時間方
向のゆらぎ（以下ジッタと表記）が発生する。また、こ
れらのノイズは、環境変動によって、大きく変動する場
合がある。
【０００５】イコライザは、これらノイズに対し、高周
波ノイズの除去及び符号間干渉で低下したＲＦ信号の高
域成分をブーストする役割を持つ。ブースト量が小さい
と、ＲＦ信号の高域成分の波形干渉が増大してジッタが
増えるが、逆に大きくすると、ＲＦ信号の低域成分の位
相ひずみによるジッタが増大してしまう。
波ノイズの除去及び符号間干渉で低下したＲＦ信号の高
域成分をブーストする役割を持つ。ブースト量が小さい
と、ＲＦ信号の高域成分の波形干渉が増大してジッタが
増えるが、逆に大きくすると、ＲＦ信号の低域成分の位
相ひずみによるジッタが増大してしまう。
【０００６】そこで、ジッタ量を最小にするように、ブ
ースト量の最適調整が行われている。実際には、ディス
ク装置の製造時に、標準的なディスクなどを使って、Ｒ
Ｆ信号のジッタ測定を行い、ジッタが最も小さくなるよ
うにボリューム調整等で、ブースト量を各装置ごと調整
している。
ースト量の最適調整が行われている。実際には、ディス
ク装置の製造時に、標準的なディスクなどを使って、Ｒ
Ｆ信号のジッタ測定を行い、ジッタが最も小さくなるよ
うにボリューム調整等で、ブースト量を各装置ごと調整
している。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のブースト調整では、それぞれのディスク装置が、あ
る固定のブースト値で動作することになる。従って、環
境変動やディスクの特性ばらつきに対して、充分余裕の
あるフィルタ特性が要求されるとともに、製造時のブー
スト量の調整範囲も厳しく管理しなければならないばか
りか、１台１台の調整が必要であった。
来のブースト調整では、それぞれのディスク装置が、あ
る固定のブースト値で動作することになる。従って、環
境変動やディスクの特性ばらつきに対して、充分余裕の
あるフィルタ特性が要求されるとともに、製造時のブー
スト量の調整範囲も厳しく管理しなければならないばか
りか、１台１台の調整が必要であった。
【０００８】そこで、本発明が解決しようとする課題
は、環境変動やディスクのバラツキにも対応したイコラ
イザのブースト調整を行い、常に最適なブースト量で動
作するディスク装置の提供を目的とする。
は、環境変動やディスクのバラツキにも対応したイコラ
イザのブースト調整を行い、常に最適なブースト量で動
作するディスク装置の提供を目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の高域強調
フィルタのブースト調整方法は、ヘッドから読み出され
た再生信号が増幅され、オートゲインコントロールと高
域強調フィルタを通って波形等化された後、スライサで
２値化され、ＰＬＬを通って２値化同期信号が生成され
るリードチャネルにおいて、ＰＬＬの位相誤差パルスを
電圧値に変換した位相誤差電圧を生成し、その位相誤差
電圧が最も小さくなるように前記高域強調フィルタのブ
ースト量を設定することを特徴とする。
フィルタのブースト調整方法は、ヘッドから読み出され
た再生信号が増幅され、オートゲインコントロールと高
域強調フィルタを通って波形等化された後、スライサで
２値化され、ＰＬＬを通って２値化同期信号が生成され
るリードチャネルにおいて、ＰＬＬの位相誤差パルスを
電圧値に変換した位相誤差電圧を生成し、その位相誤差
電圧が最も小さくなるように前記高域強調フィルタのブ
ースト量を設定することを特徴とする。
【００１０】上記構成によれば、ディスク装置が個々に
自動で必要な時に最適なブースト調整が可能となり、常
に環境変動やディスクのバラツキに対応したより信頼性
の高いディスク装置が提供できる。また、ディスク装置
製造時の面倒な調整作業を不要にし、歩留まり向上にも
結び付く。
自動で必要な時に最適なブースト調整が可能となり、常
に環境変動やディスクのバラツキに対応したより信頼性
の高いディスク装置が提供できる。また、ディスク装置
製造時の面倒な調整作業を不要にし、歩留まり向上にも
結び付く。
【００１１】請求項２記載の高域強調フィルタのブース
ト調整方法は、位相誤差電圧が最も小さくなるブースト
設定値に、所定のオフセット値を加えることを特徴とす
る。
ト調整方法は、位相誤差電圧が最も小さくなるブースト
設定値に、所定のオフセット値を加えることを特徴とす
る。
【００１２】上記構成によれば、エラーレートが確実に
向上でき、ディスク装置としての信頼性を高められる。
向上でき、ディスク装置としての信頼性を高められる。
【００１３】請求項３記載の高域強調フィルタのブース
ト調整方法は、ヘッドから読み出された再生信号を少な
くとも高域強調フィルタで処理したのち２値化し、この
２値化信号をＰＬＬで処理して２値化同期信号を生成さ
せるリードチャネルを有するディスク装置において、前
記ＰＬＬの処理過程で生成される位相誤差パルスに基づ
いて位相誤差信号を生成し、前記高域強調フィルタを高
域強調するブースト信号を、所定値を基準に正負にそれ
ぞれ変化させていき、この変化に対応して生成される前
記位相誤差信号のレベルをそれぞれ検出し、この検出し
た各位相誤差信号が所定のレベルに達したときに、この
ときの対応する２つのブースト信号の値に基づき、前記
高域強調フィルタのブースト量を決定するようにした。
ト調整方法は、ヘッドから読み出された再生信号を少な
くとも高域強調フィルタで処理したのち２値化し、この
２値化信号をＰＬＬで処理して２値化同期信号を生成さ
せるリードチャネルを有するディスク装置において、前
記ＰＬＬの処理過程で生成される位相誤差パルスに基づ
いて位相誤差信号を生成し、前記高域強調フィルタを高
域強調するブースト信号を、所定値を基準に正負にそれ
ぞれ変化させていき、この変化に対応して生成される前
記位相誤差信号のレベルをそれぞれ検出し、この検出し
た各位相誤差信号が所定のレベルに達したときに、この
ときの対応する２つのブースト信号の値に基づき、前記
高域強調フィルタのブースト量を決定するようにした。
【００１４】上記構成によれば、高域強調フィルタのブ
ースト量の調整の際に、その調整手順が簡易となる上
に、短時間で調整できる。従って、最適な条件での再生
が即座に開始できるという利点を有する。
ースト量の調整の際に、その調整手順が簡易となる上
に、短時間で調整できる。従って、最適な条件での再生
が即座に開始できるという利点を有する。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
基づいて説明する。
【００１６】図１は、本発明の実施形態にかかるリード
チャネル（信号読み取り処理系）のブロック図である。
チャネル（信号読み取り処理系）のブロック図である。
【００１７】図１に示すように、図示しないヘッドから
のＲＦ信号９は、プリアンプ１により増幅され、出力低
下を吸収してゲインを一定に保つＡＧＣと、ＲＦ信号の
高周波ノイズを除去し、符号間干渉で極度に振幅の低下
したＲＦ信号の高域成分付近をブーストするイコライザ
２を通って波形等化される。その後、スライサ３で２値
化され、ＰＬＬ４でクロック信号１１が同期分離され、
このクロック信号１１と２値化データ１０より２値化同
期データ１２が生成される。前記イコライザ２のブース
ト量は、ブースト電圧値１４として、電圧で与えられる
ように構成されている。
のＲＦ信号９は、プリアンプ１により増幅され、出力低
下を吸収してゲインを一定に保つＡＧＣと、ＲＦ信号の
高周波ノイズを除去し、符号間干渉で極度に振幅の低下
したＲＦ信号の高域成分付近をブーストするイコライザ
２を通って波形等化される。その後、スライサ３で２値
化され、ＰＬＬ４でクロック信号１１が同期分離され、
このクロック信号１１と２値化データ１０より２値化同
期データ１２が生成される。前記イコライザ２のブース
ト量は、ブースト電圧値１４として、電圧で与えられる
ように構成されている。
【００１８】次に、ＰＬＬのクロック信号の生成と、そ
れに伴う位相誤差パルスについて説明する。図２は、Ｐ
ＬＬのブロック図であり、図３は、ＰＬＬのタイミング
チャート図である。
れに伴う位相誤差パルスについて説明する。図２は、Ｐ
ＬＬのブロック図であり、図３は、ＰＬＬのタイミング
チャート図である。
【００１９】図２および図３に示すように、ワンショッ
トパルス生成回路２１は、スライサ３からの２値化デー
タ１０の立ち上がり又は立ち下がりで、ワンショットパ
ルスを生成させる。このワンショットパルスの立ち下が
りと、ＶＣＯ２５からのクロック信号（ＰＬＣＫ）１１
の立ち下がりのタイミングを一致させるのが、図２に示
す位相比較回路２２である。
トパルス生成回路２１は、スライサ３からの２値化デー
タ１０の立ち上がり又は立ち下がりで、ワンショットパ
ルスを生成させる。このワンショットパルスの立ち下が
りと、ＶＣＯ２５からのクロック信号（ＰＬＣＫ）１１
の立ち下がりのタイミングを一致させるのが、図２に示
す位相比較回路２２である。
【００２０】図３に示すように、クロック信号１１の立
ち下がりがワンショットパルスの立ち下がりより遅い場
合には、ＶＣＯ２５の発振周波数を上げるように、位相
比較回路２２がその遅れ間隔分のＵＰパルス２６を生成
させる。逆に、クロック信号１１の立ち下がりがワンシ
ョットパルスの立ち下がりより早い場合には、ＶＣＯ２
５の発振周波数を下げるように、位相比較回路２２がそ
の進み間隔分のＤＯＷＮパルス２７を生成させる。
ち下がりがワンショットパルスの立ち下がりより遅い場
合には、ＶＣＯ２５の発振周波数を上げるように、位相
比較回路２２がその遅れ間隔分のＵＰパルス２６を生成
させる。逆に、クロック信号１１の立ち下がりがワンシ
ョットパルスの立ち下がりより早い場合には、ＶＣＯ２
５の発振周波数を下げるように、位相比較回路２２がそ
の進み間隔分のＤＯＷＮパルス２７を生成させる。
【００２１】図２に示すように、位相比較回路２２から
出力されるＵＰパルス２６、ＤＯＷＮパルス２７は、チ
ャージポンプ２３、ローパスフィルタ（ＬＰＦ）２４を
通して、ＶＣＯ２５の発振周波数を上下させる。これに
より、正確なクロック信号１１が生成される。一般に、
ＶＣＯ２５は、２／Ｔを中心に発振するように作られ
る。ここで、Ｔはチャネルクロックのウィンド幅を示
す。図１のＰＬＬ４からは、前記ＵＰパルス２６とＤＯ
ＷＮパルス２７を合わせたＵＰ／ＤＯＷＮパルス１３
が、ＰＬＬ位相誤差パルスとして出力される。
出力されるＵＰパルス２６、ＤＯＷＮパルス２７は、チ
ャージポンプ２３、ローパスフィルタ（ＬＰＦ）２４を
通して、ＶＣＯ２５の発振周波数を上下させる。これに
より、正確なクロック信号１１が生成される。一般に、
ＶＣＯ２５は、２／Ｔを中心に発振するように作られ
る。ここで、Ｔはチャネルクロックのウィンド幅を示
す。図１のＰＬＬ４からは、前記ＵＰパルス２６とＤＯ
ＷＮパルス２７を合わせたＵＰ／ＤＯＷＮパルス１３
が、ＰＬＬ位相誤差パルスとして出力される。
【００２２】ＰＬＬ４からのＵＰ／ＤＯＷＮパルス１３
は、図１に示す電圧変換回路５により位相誤差電圧とし
て電圧値に変換される。
は、図１に示す電圧変換回路５により位相誤差電圧とし
て電圧値に変換される。
【００２３】図４は、図１における電圧変換回路５の具
体的な回路図を示す。この電圧変換回路５は、ＵＰ／Ｄ
ＯＷＮパルスを充放電するダイオード４１、コンデンサ
４３、および抵抗４４を備え、この充放電回路の後段に
アンプ４２が接続され、位相誤差パルス幅に応じた所定
の電圧レベルを得ることができるようになっている。
体的な回路図を示す。この電圧変換回路５は、ＵＰ／Ｄ
ＯＷＮパルスを充放電するダイオード４１、コンデンサ
４３、および抵抗４４を備え、この充放電回路の後段に
アンプ４２が接続され、位相誤差パルス幅に応じた所定
の電圧レベルを得ることができるようになっている。
【００２４】このように電圧変換回路５で電圧に変換さ
れた位相誤差電圧は、図１に示すように、Ａ／Ｄコンバ
ータ６でＡ／Ｄ変換されてＣＰＵ７に取り込まれる。
れた位相誤差電圧は、図１に示すように、Ａ／Ｄコンバ
ータ６でＡ／Ｄ変換されてＣＰＵ７に取り込まれる。
【００２５】さて、従来例の説明のとおり２値化データ
１０には、例えば光ディスク装置の場合、レーザノイ
ズ、光検出系ノイズ、プリアンプ等の回路ノイズ、ま
た、メカ的要因でレーザパワーの低下に伴うそれらのノ
イズの増大、さらには、主にディスク特性に起因するデ
ィスクノイズ、波形干渉やアシンメトリ、クロストーク
によるノイズなどによって、時間方向のゆらぎ（以下ジ
ッタと表記）が発生する。また、これらのノイズは、環
境変動によって、大きく変動する場合がある。
１０には、例えば光ディスク装置の場合、レーザノイ
ズ、光検出系ノイズ、プリアンプ等の回路ノイズ、ま
た、メカ的要因でレーザパワーの低下に伴うそれらのノ
イズの増大、さらには、主にディスク特性に起因するデ
ィスクノイズ、波形干渉やアシンメトリ、クロストーク
によるノイズなどによって、時間方向のゆらぎ（以下ジ
ッタと表記）が発生する。また、これらのノイズは、環
境変動によって、大きく変動する場合がある。
【００２６】ジッタが増大すると、ＰＬＬ４は、その変
動に追従しようとして前記ＵＰパルスと、ＤＯＷＮパル
スとを頻繁に出力すようになり、前記位相誤差パルス、
すなわち位相誤差電圧も増大する。従って、ジッタとＰ
ＬＬ位相誤差電圧は等化な関係にある。
動に追従しようとして前記ＵＰパルスと、ＤＯＷＮパル
スとを頻繁に出力すようになり、前記位相誤差パルス、
すなわち位相誤差電圧も増大する。従って、ジッタとＰ
ＬＬ位相誤差電圧は等化な関係にある。
【００２７】図５は、ブースト電圧と位相誤差電圧の関
係図を示す。前述のとおり、ブースト量が小さいと、Ｒ
Ｆ信号の高域成分の波形干渉が増大してジッタ、すなわ
ち位相誤差電圧が増えるが、逆にブースト量を大きくす
ると、ＲＦ信号の低域成分の位相ひずみによるジッタす
なわち位相誤差電圧が増大する。従って、イコライザ２
のブースト調整は、電圧変換回路５から出力される位相
誤差電圧が最小になるブースト電圧値を見つける事にほ
かならない。
係図を示す。前述のとおり、ブースト量が小さいと、Ｒ
Ｆ信号の高域成分の波形干渉が増大してジッタ、すなわ
ち位相誤差電圧が増えるが、逆にブースト量を大きくす
ると、ＲＦ信号の低域成分の位相ひずみによるジッタす
なわち位相誤差電圧が増大する。従って、イコライザ２
のブースト調整は、電圧変換回路５から出力される位相
誤差電圧が最小になるブースト電圧値を見つける事にほ
かならない。
【００２８】本発明の実施形態では、図１に示すよう
に、最適なブースト値の調整を、Ａ／Ｄコンバータ６
と、Ｄ／Ａコンバータ８との間に挟まれたＣＰＵ７を使
用することにより実現している。
に、最適なブースト値の調整を、Ａ／Ｄコンバータ６
と、Ｄ／Ａコンバータ８との間に挟まれたＣＰＵ７を使
用することにより実現している。
【００２９】そこで、本発明の実施形態にかかる第１の
ブースト値の調整方法について、図６を参照して説明す
る。
ブースト値の調整方法について、図６を参照して説明す
る。
【００３０】まず、ステップＳ１では、所定の高いブー
スト値Ｘに設定する。ステップＳ２では、その時の位相
誤差電圧Ａを取り込んで、例えば第１レジスタに記憶す
る。次に、ステップＳ３では、ブースト電圧値を所定の
値だけ低下させてそのときのブースト電圧値をＹとす
る。ステップＳ４では、その時のブースト電圧値Ｙに対
する位相誤差電圧Ｂを、例えば第２レジスタに記憶す
る。
スト値Ｘに設定する。ステップＳ２では、その時の位相
誤差電圧Ａを取り込んで、例えば第１レジスタに記憶す
る。次に、ステップＳ３では、ブースト電圧値を所定の
値だけ低下させてそのときのブースト電圧値をＹとす
る。ステップＳ４では、その時のブースト電圧値Ｙに対
する位相誤差電圧Ｂを、例えば第２レジスタに記憶す
る。
【００３１】ステップＳ５では、その記憶されている前
回の位相誤差電圧Ａが今回の位相誤差電圧Ｂがよりも大
きいか否かを判定し、大きい場合には、ステップＳ６に
進む。ステップＳ６では、第１レジスタの内容を今回の
位相誤差電圧Ｂに書き換えて前回の位相誤差電圧Ａとし
たのち、ステップＳ３およびステップＳ４の各処理を行
い、ステップＳ４では今回の位相誤差電圧Ｂを第２レジ
スタに記憶させる。
回の位相誤差電圧Ａが今回の位相誤差電圧Ｂがよりも大
きいか否かを判定し、大きい場合には、ステップＳ６に
進む。ステップＳ６では、第１レジスタの内容を今回の
位相誤差電圧Ｂに書き換えて前回の位相誤差電圧Ａとし
たのち、ステップＳ３およびステップＳ４の各処理を行
い、ステップＳ４では今回の位相誤差電圧Ｂを第２レジ
スタに記憶させる。
【００３２】このような処理を繰り返すことにより位相
誤差電圧は最小値に向かっていく。そして、第２レジス
タに記憶される今回の位相誤差電圧Ｂが第１レジスタに
記憶される前回の位相誤差電圧Ａよりも大きくなると
（ステップＳ５；ＮＯ）、その時のブースト電圧Ｘを、
位相誤差電圧の最小値となるブースト電圧値として設定
出力する（ステップＳ７）。
誤差電圧は最小値に向かっていく。そして、第２レジス
タに記憶される今回の位相誤差電圧Ｂが第１レジスタに
記憶される前回の位相誤差電圧Ａよりも大きくなると
（ステップＳ５；ＮＯ）、その時のブースト電圧Ｘを、
位相誤差電圧の最小値となるブースト電圧値として設定
出力する（ステップＳ７）。
【００３３】次に、本発明の実施形態にかかる第２のブ
ースト値の調整方法について、図７のフローチャートを
参照して説明する。
ースト値の調整方法について、図７のフローチャートを
参照して説明する。
【００３４】まず、ステップＳ１１では、所定の高いブ
ースト電圧値Ｘに設定し、ステップＳ１２では、その時
の位相誤差電圧Ａを取り込んで記憶する。その後、ステ
ップＳ１３では、ブースト電圧値を所定の値だけ低下さ
せ、ステップＳ１４では、その時のブースト電圧値Ｙに
対する位相誤差電圧Ｂを記憶する。次のステップＳ１５
では、記憶されている位相誤差電圧Ａと位相誤差電圧Ｂ
とが等しいか否かを判定する。
ースト電圧値Ｘに設定し、ステップＳ１２では、その時
の位相誤差電圧Ａを取り込んで記憶する。その後、ステ
ップＳ１３では、ブースト電圧値を所定の値だけ低下さ
せ、ステップＳ１４では、その時のブースト電圧値Ｙに
対する位相誤差電圧Ｂを記憶する。次のステップＳ１５
では、記憶されている位相誤差電圧Ａと位相誤差電圧Ｂ
とが等しいか否かを判定する。
【００３５】この結果、両者が同一でない場合には、両
者が等しくなるまで、所定の間隔でブースト電圧値を低
下させ、その低下に応じた位相誤差電圧Ｂを記憶してい
く（ステップＳ１３、Ｓ１４）。その結果、位相誤差電
圧Ａと位相誤差電圧Ｂとが等しくなった場合には（ステ
ップＳ１５；ＹＥＳ）、ステップＳ１６に進む。ステッ
プＳ１６では、位相誤差電圧の最小値となるブースト電
圧値として（Ｘ＋Ｙ）／２を設定する。
者が等しくなるまで、所定の間隔でブースト電圧値を低
下させ、その低下に応じた位相誤差電圧Ｂを記憶してい
く（ステップＳ１３、Ｓ１４）。その結果、位相誤差電
圧Ａと位相誤差電圧Ｂとが等しくなった場合には（ステ
ップＳ１５；ＹＥＳ）、ステップＳ１６に進む。ステッ
プＳ１６では、位相誤差電圧の最小値となるブースト電
圧値として（Ｘ＋Ｙ）／２を設定する。
【００３６】次に、本発明の実施形態にかかる第３のブ
ースト値の調整方法について、図８のフローチャートを
参照して説明する。
ースト値の調整方法について、図８のフローチャートを
参照して説明する。
【００３７】この第３のブースト値の調整方法の概要を
説明すると、位相誤差電圧の最小値付近を何点か測定
し、それらのデータから関数近似を行い、位相誤差電圧
が最小になるブースト電圧値を計算する方法である。
説明すると、位相誤差電圧の最小値付近を何点か測定
し、それらのデータから関数近似を行い、位相誤差電圧
が最小になるブースト電圧値を計算する方法である。
【００３８】次に、この第３のブースト値の調整方法の
詳細を図８を参照して説明する。まず、ステップＳ２１
では、所定の高いブースト電圧値Ｘｏを設定し、ステッ
プＳ２２では、その時の位相誤差電圧Ａｏを取り込んで
記憶する。次に、ステップＳ２３では、例えばカウンタ
の計数値ｉを「０」に初期化後、ステップＳ２４でカウ
ンタの計数値ｉを「＋１」する。その後、ステップＳ２
５では、ブースト電圧値を所定の値だけ低下させてその
時のブースト電圧値Ｘｉを記憶し、ステップＳ２６では
その電圧値Ｘｉに対する位相誤差電圧Ａｉを記憶する。
詳細を図８を参照して説明する。まず、ステップＳ２１
では、所定の高いブースト電圧値Ｘｏを設定し、ステッ
プＳ２２では、その時の位相誤差電圧Ａｏを取り込んで
記憶する。次に、ステップＳ２３では、例えばカウンタ
の計数値ｉを「０」に初期化後、ステップＳ２４でカウ
ンタの計数値ｉを「＋１」する。その後、ステップＳ２
５では、ブースト電圧値を所定の値だけ低下させてその
時のブースト電圧値Ｘｉを記憶し、ステップＳ２６では
その電圧値Ｘｉに対する位相誤差電圧Ａｉを記憶する。
【００３９】次のステップＳ２７では、カウンタの計数
値ｉが所定値である「Ｎ」に達したか否かを判定する。
そして、そのカウンタの計数値ｉが「Ｎ」に達するまで
ステップＳ２４〜Ｓ２６の動作を繰り返し、その計数値
ｉが「Ｎ」に達すると（ステップＳ２７；ＹＥＳ）、ス
テップＳ２８に移行する。ステップＳ２８では、上記の
ように記憶しているＮ個のブースト電圧値Ｘｉと位相誤
差電圧Ａｉとから、関数近似によって位相誤差電圧が最
も小さくなるブースト電圧値を算出して出力する。
値ｉが所定値である「Ｎ」に達したか否かを判定する。
そして、そのカウンタの計数値ｉが「Ｎ」に達するまで
ステップＳ２４〜Ｓ２６の動作を繰り返し、その計数値
ｉが「Ｎ」に達すると（ステップＳ２７；ＹＥＳ）、ス
テップＳ２８に移行する。ステップＳ２８では、上記の
ように記憶しているＮ個のブースト電圧値Ｘｉと位相誤
差電圧Ａｉとから、関数近似によって位相誤差電圧が最
も小さくなるブースト電圧値を算出して出力する。
【００４０】以上、図６〜図８に示すフローチャートに
より、ＣＰＵ７を使ってブースト値を調整する方法を説
明した。
より、ＣＰＵ７を使ってブースト値を調整する方法を説
明した。
【００４１】さて、図９は、ブースト電圧とエラー数の
関係図である。図９は、図５のブースト電圧と位相誤差
電圧の関係図と同条件の場合を示している。図９と図５
を比較すると、位相誤差電圧が最小になるブースト電圧
値と、エラー数が最小になるブースト電圧値とには、オ
フセット（ずれ）が生じている。これは、位相誤差電圧
の最小値を探しても、必ずしもディスク装置の最終性能
であるエラー数を最小にすることにはならないことを示
している。
関係図である。図９は、図５のブースト電圧と位相誤差
電圧の関係図と同条件の場合を示している。図９と図５
を比較すると、位相誤差電圧が最小になるブースト電圧
値と、エラー数が最小になるブースト電圧値とには、オ
フセット（ずれ）が生じている。これは、位相誤差電圧
の最小値を探しても、必ずしもディスク装置の最終性能
であるエラー数を最小にすることにはならないことを示
している。
【００４２】しかし、このオフセット量自体のバラツキ
は、ヘッド特性のばらつきや、ｆｃ設定値、出力ゲイ
ン、位相誤差電圧検出系パラメータなどの回路特性がば
らついても、ほぼ一定した値を取ることが、同様な実験
から確認されている。従って、前述のブースト調整後
に、所定のオフセット値を加えてやる事で確実に補正で
き、実際のエラー数を最小にすることができる。これに
より、エラーレートが確実に向上でき、ディスク装置と
しての信頼性を高められる。
は、ヘッド特性のばらつきや、ｆｃ設定値、出力ゲイ
ン、位相誤差電圧検出系パラメータなどの回路特性がば
らついても、ほぼ一定した値を取ることが、同様な実験
から確認されている。従って、前述のブースト調整後
に、所定のオフセット値を加えてやる事で確実に補正で
き、実際のエラー数を最小にすることができる。これに
より、エラーレートが確実に向上でき、ディスク装置と
しての信頼性を高められる。
【００４３】次に、本発明の他の実施形態について、図
１０から図１４を参照して説明する。
１０から図１４を参照して説明する。
【００４４】この他の実施形態は、ブースト電圧の調整
に係る部分の構成が、図１０に示すように、図１のＡ／
Ｄコンバータ６からコンパレータ５１に置き換わるとと
もに、ＣＰＵ７によるブースト電圧の調整方法が図１３
のフローチャートのように異なるものである。
に係る部分の構成が、図１０に示すように、図１のＡ／
Ｄコンバータ６からコンパレータ５１に置き換わるとと
もに、ＣＰＵ７によるブースト電圧の調整方法が図１３
のフローチャートのように異なるものである。
【００４５】コンパレータ５１は、図１１に示すよう
に、増幅機能を有するＯＰアンプ５１１と、抵抗Ｒ１〜
抵抗Ｒ４からなり、電圧変換回路５から図１２（Ａ）に
示すような位相誤差電圧が供給され、その位相誤差電圧
がしきい値電圧Ｖｒｅｆ上回ると、図１２（Ｂ）のよう
な位相誤差検出パルスを生成するようになっている。
に、増幅機能を有するＯＰアンプ５１１と、抵抗Ｒ１〜
抵抗Ｒ４からなり、電圧変換回路５から図１２（Ａ）に
示すような位相誤差電圧が供給され、その位相誤差電圧
がしきい値電圧Ｖｒｅｆ上回ると、図１２（Ｂ）のよう
な位相誤差検出パルスを生成するようになっている。
【００４６】具体的には、電圧変換回路５からの位相誤
差電圧が、抵抗Ｒ４を介してＯＰアンプ５１１の反転入
力端子（−）に入力されるようになっている。また、し
きい値電圧Ｖｒｅｆは、抵抗Ｒ１を介してＯＰアンプ５
１１の非反転入力端子（＋）に入力されるようになって
いる。ここで、しきい値電圧Ｖｒｅｆは任意の値が設定
できるとともに、可変できるようになっている。ＯＰア
ンプ５１１の出力端子と非反転入力端子（＋）との間
に、抵抗Ｒ２が接続されている。ＯＰアンプ５１１の出
力端子からは位相誤差電圧が出力されるとともに、その
出力端子は抵抗Ｒ３を介して電源Ｖｃｃに接続されてい
る。
差電圧が、抵抗Ｒ４を介してＯＰアンプ５１１の反転入
力端子（−）に入力されるようになっている。また、し
きい値電圧Ｖｒｅｆは、抵抗Ｒ１を介してＯＰアンプ５
１１の非反転入力端子（＋）に入力されるようになって
いる。ここで、しきい値電圧Ｖｒｅｆは任意の値が設定
できるとともに、可変できるようになっている。ＯＰア
ンプ５１１の出力端子と非反転入力端子（＋）との間
に、抵抗Ｒ２が接続されている。ＯＰアンプ５１１の出
力端子からは位相誤差電圧が出力されるとともに、その
出力端子は抵抗Ｒ３を介して電源Ｖｃｃに接続されてい
る。
【００４７】ここで、コンパレータ５１は、雑音などに
対して影響されずに確実に動作するために、ヒステリシ
ス機能を有するものが好ましい。
対して影響されずに確実に動作するために、ヒステリシ
ス機能を有するものが好ましい。
【００４８】なお、この他の実施形態の上記以外の部分
の構成は、図１などに示した先の実施形態と同様である
ので、同一の構成要素については同一符号を付してその
説明を省略する。
の構成は、図１などに示した先の実施形態と同様である
ので、同一の構成要素については同一符号を付してその
説明を省略する。
【００４９】次に、このような構成からなる他の実施形
態におけるブースト電圧の調整方法の概要について説明
する。
態におけるブースト電圧の調整方法の概要について説明
する。
【００５０】この調整方法は、イコライザ２に供給する
ブースト電圧を、所定値を基準に正負にそれぞれ変化さ
せ、この変化に対応して生成される位相誤差信号のレベ
ルをそれぞれ検出していき、この検出した各位相誤差信
号が所定のレベルに達してコンパレータ５１の出力であ
る位相誤差検出パルスが、「Ｈ」レベルになったとき
に、このときの対応する２つのブースト電圧値Ａ、Ｂを
求め、（Ａ＋Ｂ）／２をイコライザ２のブースト電圧と
して決定するようにした。
ブースト電圧を、所定値を基準に正負にそれぞれ変化さ
せ、この変化に対応して生成される位相誤差信号のレベ
ルをそれぞれ検出していき、この検出した各位相誤差信
号が所定のレベルに達してコンパレータ５１の出力であ
る位相誤差検出パルスが、「Ｈ」レベルになったとき
に、このときの対応する２つのブースト電圧値Ａ、Ｂを
求め、（Ａ＋Ｂ）／２をイコライザ２のブースト電圧と
して決定するようにした。
【００５１】このような調整方法を採用した理由は、図
１４に示すように、ブースト電圧と位相誤差電圧との関
係が曲線ａのようになり、ブースト電圧が２．０Ｖ以上
では位相誤差電圧が急激に上昇し、ブースト電圧が１．
４Ｖ以下で位相誤差電圧が急激に上昇し、かつ、位相誤
差電圧が左右に上昇する状態が近似している。一方、ブ
ースト電圧に対するエラー数は、１倍速で再生する場合
には曲線ｂとなり、２倍速で再生する場合には曲線ｃと
なる。
１４に示すように、ブースト電圧と位相誤差電圧との関
係が曲線ａのようになり、ブースト電圧が２．０Ｖ以上
では位相誤差電圧が急激に上昇し、ブースト電圧が１．
４Ｖ以下で位相誤差電圧が急激に上昇し、かつ、位相誤
差電圧が左右に上昇する状態が近似している。一方、ブ
ースト電圧に対するエラー数は、１倍速で再生する場合
には曲線ｂとなり、２倍速で再生する場合には曲線ｃと
なる。
【００５２】また、曲線ａと曲線ｂ、ｃを比較すると、
位相誤差電圧が最小値となるブースト電圧と、１倍速の
エラー数の最小値となるブースト電圧と、２倍速のエラ
ー数の最小値となるブースト電圧とには、共通のブース
ト電圧が存在し、図１４ではその共通のブースト電圧が
１．７〔Ｖ〕程度になり、この値は上記のように求める
値とほぼ等しくなるからである。
位相誤差電圧が最小値となるブースト電圧と、１倍速の
エラー数の最小値となるブースト電圧と、２倍速のエラ
ー数の最小値となるブースト電圧とには、共通のブース
ト電圧が存在し、図１４ではその共通のブースト電圧が
１．７〔Ｖ〕程度になり、この値は上記のように求める
値とほぼ等しくなるからである。
【００５３】次に、この他の実施形態におけるブースト
電圧の調整方法の詳細について、図１３のフローチャー
トを参照して行う。
電圧の調整方法の詳細について、図１３のフローチャー
トを参照して行う。
【００５４】まず、ステップＳ３１で所定の初期ブース
ト電圧値を設定し、次のステップＳ３２では、そのブー
スト電圧値に対して所定の正のブースト電圧値を加え
る。次のステップＳ３３では、図１０および図１１に示
すコンパレータ５１で生成される位相誤差検出パルスが
「Ｈｉｇｈ」か否かを判定する。換言すれば、位相誤差
電圧がしきい値（例えば０．５Ｖ）を越えて位相誤差検
出パルスが「Ｈｉｇｈ」になったか否かを判定する。こ
の判定の結果、位相誤差検出パルスが「Ｈｉｇｈ」でな
い場合には、ステップＳ３２に戻り、現在のブースト電
圧値に所定の正のブースト電圧を加えていく。そして、
位相誤差検出パルスが「Ｈｉｇｈ」になると（ステップ
Ｓ３３；ＹＥＳ）、次のステップＳ３４に進み、このと
きのブースト電圧Ａ（例えば２．０５Ｖ）を記憶する。
ト電圧値を設定し、次のステップＳ３２では、そのブー
スト電圧値に対して所定の正のブースト電圧値を加え
る。次のステップＳ３３では、図１０および図１１に示
すコンパレータ５１で生成される位相誤差検出パルスが
「Ｈｉｇｈ」か否かを判定する。換言すれば、位相誤差
電圧がしきい値（例えば０．５Ｖ）を越えて位相誤差検
出パルスが「Ｈｉｇｈ」になったか否かを判定する。こ
の判定の結果、位相誤差検出パルスが「Ｈｉｇｈ」でな
い場合には、ステップＳ３２に戻り、現在のブースト電
圧値に所定の正のブースト電圧を加えていく。そして、
位相誤差検出パルスが「Ｈｉｇｈ」になると（ステップ
Ｓ３３；ＹＥＳ）、次のステップＳ３４に進み、このと
きのブースト電圧Ａ（例えば２．０５Ｖ）を記憶する。
【００５５】次のステップＳ３５では、ステップＳ３１
と同様に所定の初期ブースト電圧値を設定し、次のステ
ップＳ３６では、そのブースト電圧値に対して所定の負
のブースト電圧値を加える。次のステップＳ３７では、
位相誤差検出パルスが「Ｈｉｇｈ」か否かを判定する。
この判定の結果、位相誤差検出パルスが「Ｈｉｇｈ」で
ない場合には、ステップＳ３６に戻り、現在のブースト
電圧値に所定の負のブースト電圧を加える。そして、位
相誤差検出パルスが「Ｈｉｇｈ」になると（ステップＳ
３７；ＹＥＳ）、ステップＳ３８に進み、このときのブ
ースト電圧Ｂ（例えば１．３５Ｖ）を記憶する。次のス
テップＳ３９では、位相誤差電圧が最小とみなされるブ
ースト電圧値を、（Ａ＋Ｂ）／２として出力する。
と同様に所定の初期ブースト電圧値を設定し、次のステ
ップＳ３６では、そのブースト電圧値に対して所定の負
のブースト電圧値を加える。次のステップＳ３７では、
位相誤差検出パルスが「Ｈｉｇｈ」か否かを判定する。
この判定の結果、位相誤差検出パルスが「Ｈｉｇｈ」で
ない場合には、ステップＳ３６に戻り、現在のブースト
電圧値に所定の負のブースト電圧を加える。そして、位
相誤差検出パルスが「Ｈｉｇｈ」になると（ステップＳ
３７；ＹＥＳ）、ステップＳ３８に進み、このときのブ
ースト電圧Ｂ（例えば１．３５Ｖ）を記憶する。次のス
テップＳ３９では、位相誤差電圧が最小とみなされるブ
ースト電圧値を、（Ａ＋Ｂ）／２として出力する。
【００５６】この他の実施形態におけるブースト電圧の
調整方法では、上記のような手順によりブースト電圧を
求めるようにしたので、その調整手順が簡易となる上
に、短時間で調整できる。
調整方法では、上記のような手順によりブースト電圧を
求めるようにしたので、その調整手順が簡易となる上
に、短時間で調整できる。
【００５７】また、この他の実施形態におけるブースト
電圧の調整方法では、通常の１倍速で信号が再生された
場合のみならず、２倍速で信号が再生された場合であっ
てもエラー数が最小になるブースト電圧値を設定でき
る。
電圧の調整方法では、通常の１倍速で信号が再生された
場合のみならず、２倍速で信号が再生された場合であっ
てもエラー数が最小になるブースト電圧値を設定でき
る。
【００５８】
【発明の効果】以上述べたように、本発明のイコライザ
のブースト調整方法によれば、必要な時に最適なブース
ト調整が可能となり、例えば、ディスク挿入時、駆動開
始時、長時間使用時などに、ディスク装置が個々に自動
でブースト調整を行う事で、常に環境変動やディスクの
バラツキに対応したより信頼性の高いディスク装置が提
供できる。また、ディスク装置製造時の面倒な調整作業
を不要にし、歩留まり向上にも結び付く。
のブースト調整方法によれば、必要な時に最適なブース
ト調整が可能となり、例えば、ディスク挿入時、駆動開
始時、長時間使用時などに、ディスク装置が個々に自動
でブースト調整を行う事で、常に環境変動やディスクの
バラツキに対応したより信頼性の高いディスク装置が提
供できる。また、ディスク装置製造時の面倒な調整作業
を不要にし、歩留まり向上にも結び付く。
【００５９】また、本発明のイコライザのブースト調整
方法によれば、その調整手順が簡易となる上に、短時間
で調整できる。
方法によれば、その調整手順が簡易となる上に、短時間
で調整できる。
【図１】本発明の実施形態のリードチャネルを含むブロ
ック図である。
ック図である。
【図２】ＰＬＬのブロック図である。
【図３】ＰＬＬのタイミングチャートである。
【図４】図１における電圧変換回路の回路図である。
【図５】ブースト電圧と位相誤差電圧の関係図である。
【図６】ブースト調整の第１のフローチャートである。
【図７】ブースト調整の第２のフローチャートである。
【図８】ブースト調整の第３のフローチャートである。
【図９】ブースト電圧とエラー数の関係図である。
【図１０】本発明の他の実施形態のリードチャネルを含
むブロック図である。
むブロック図である。
【図１１】図１０のコンパレータの一例を示す回路図で
ある。
ある。
【図１２】コンパレータの入出力の波形図である。
【図１３】本発明の他の実施形態にかかるブースト調整
のフローチャートである。
のフローチャートである。
【図１４】ブースト電圧に対する位相電圧とエラー数の
関係を示す図である。
関係を示す図である。
【図１５】従来のリードチャネルのブロック構成図。
【図１６】イコライザのフィルタ特性図。
１、プリアンプ ２、ＡＧＣ＆イコライザ ３、スライサ ４、ＰＬＬ ５、電圧変換回路 ６、Ａ／Ｄコンバータ ７、ＣＰＵ ８、Ｄ／Ａコンバータ ２１、ワンショット回路 ２２、位相比較器 ２３、チャージポンプ ２４、ＬＰＦ ２５、ＶＣＯ ３１、ヘッド ４１、ダイオード ４２、アンプ ４３、コンデンサ ４４、抵抗 ５１ コンパレータ
Claims (3)
- 【請求項１】 ヘッドから読み出された再生信号を増幅
され、オートゲインコントロールと高域強調フィルタを
通って波形等化された後、スライサで２値化され、ＰＬ
Ｌを通って２値化同期信号が生成されるリードチャネル
を有するディスク装置において、 ＰＬＬの位相誤差パルスを電圧値に変換した位相誤差電
圧を生成し、その位相誤差電圧が最も小さくなるように
前記高域強調フィルタのブースト量を設定することを特
徴とする高域強調フィルタのブースト調整方法。 - 【請求項２】 請求項１記載の前記位相誤差電圧が最も
小さくなるブースト設定値に、所定のオフセット値を加
えることを特徴とする高域強調フィルタのブースト調整
方法。 - 【請求項３】 ヘッドから読み出された再生信号を少な
くとも高域強調フィルタで処理したのち２値化し、この
２値化信号をＰＬＬで処理して２値化同期信号を生成さ
せるリードチャネルを有するディスク装置において、 前記ＰＬＬの処理過程で生成される位相誤差パルスに基
づいて位相誤差信号を生成し、 前記高域強調フィルタを高域強調するブースト信号を、
所定値を基準に正負にそれぞれ変化させていき、この変
化に対応して生成される前記位相誤差信号のレベルをそ
れぞれ検出し、 この検出した各位相誤差信号が所定のレベルに達したと
きに、このときの対応する２つのブースト信号の値に基
づき、前記高域強調フィルタのブースト量を決定するよ
うにしたことを特徴とする高域強調フィルタのブースト
調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5275799A JPH11328858A (ja) | 1998-03-16 | 1999-03-01 | 高域強調フィルタのブ―スト調整方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6589398 | 1998-03-16 | ||
| JP10-65893 | 1998-03-16 | ||
| JP5275799A JPH11328858A (ja) | 1998-03-16 | 1999-03-01 | 高域強調フィルタのブ―スト調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11328858A true JPH11328858A (ja) | 1999-11-30 |
Family
ID=26393411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5275799A Withdrawn JPH11328858A (ja) | 1998-03-16 | 1999-03-01 | 高域強調フィルタのブ―スト調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11328858A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224659B2 (en) | 2002-03-20 | 2007-05-29 | Funai Electric Co., Ltd. | Disk reproducing device with suppressed reproduction signal error |
| WO2008078506A1 (ja) * | 2006-12-26 | 2008-07-03 | Panasonic Corporation | 光記録媒体、その製造方法、再生信号処理方法及び評価方法 |
| JP2010097641A (ja) * | 2008-10-15 | 2010-04-30 | Teac Corp | 光ディスク検査装置及び検査方法 |
-
1999
- 1999-03-01 JP JP5275799A patent/JPH11328858A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7224659B2 (en) | 2002-03-20 | 2007-05-29 | Funai Electric Co., Ltd. | Disk reproducing device with suppressed reproduction signal error |
| WO2008078506A1 (ja) * | 2006-12-26 | 2008-07-03 | Panasonic Corporation | 光記録媒体、その製造方法、再生信号処理方法及び評価方法 |
| US8565054B2 (en) | 2006-12-26 | 2013-10-22 | Panasonic Corporation | Optical recording medium, optical recording medium manufacturing method, reproduction signal processing method and evaluation method |
| JP5341522B2 (ja) * | 2006-12-26 | 2013-11-13 | パナソニック株式会社 | 光記録媒体、その製造方法、再生信号処理方法及び評価方法 |
| JP2010097641A (ja) * | 2008-10-15 | 2010-04-30 | Teac Corp | 光ディスク検査装置及び検査方法 |
| US8270274B2 (en) | 2008-10-15 | 2012-09-18 | Teac Corporation | Optical disk inspection device and inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418660A (en) | Information processing apparatus for processing reproduction signal having nonlinear characteristics | |
| KR870000755B1 (ko) | 디지탈 변조신호 판독장치 | |
| EP0771000B1 (en) | Optical disk reproducing apparatus equipped with variable gain amplifier capable of adjusting amplitude of reproduction signal | |
| US20060114069A1 (en) | Phase-locked loop circuit | |
| US6680891B2 (en) | Apparatus and method for correcting asymmetry in an optical disk reproduction system | |
| US5392171A (en) | Fully integrated programmable filters for disc drive subsystems | |
| US7693246B2 (en) | Frequency control device and information reproduction apparatus | |
| JPH11328858A (ja) | 高域強調フィルタのブ―スト調整方法 | |
| US5953305A (en) | Method for detecting mirror signal and the same circuit | |
| US7289413B2 (en) | Data slicer and data slicing method for optical disc system | |
| US6738444B1 (en) | Apparatus and method of generating clock signal | |
| JP4137120B2 (ja) | 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器 | |
| US8121015B2 (en) | Optical disk drive device and method | |
| JP2002530797A (ja) | 記録キャリアからの情報読取り装置 | |
| US20050128907A1 (en) | PLL circuit and an optical disk apparatus thereof | |
| KR100192236B1 (ko) | 디지탈 자기기록 재생장치 | |
| US20030103426A1 (en) | Optical disc playback apparatus | |
| JP2002025076A (ja) | データ再生装置 | |
| JP3576675B2 (ja) | 再生装置 | |
| US20070176684A1 (en) | Waveform equalizer and information reproducing apparatus therewith | |
| US6628587B2 (en) | Disk drive apparatus including compensation and error correction circuits for having a high accuracy reading capability | |
| JP4559830B2 (ja) | 自動利得制御回路 | |
| JP2001273639A (ja) | 光ディスク装置 | |
| JPH0258706A (ja) | イコライザ特性補正方式 | |
| JP2000268375A (ja) | 光ディスク装置およびそのフォーカスバランス調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |