JPH1129880A - Dummy wafer - Google Patents
Dummy waferInfo
- Publication number
- JPH1129880A JPH1129880A JP21889797A JP21889797A JPH1129880A JP H1129880 A JPH1129880 A JP H1129880A JP 21889797 A JP21889797 A JP 21889797A JP 21889797 A JP21889797 A JP 21889797A JP H1129880 A JPH1129880 A JP H1129880A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- conductive layer
- dummy wafer
- dummy
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 20
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 239000010453 quartz Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000005219 brazing Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 34
- 238000000034 method Methods 0.000 abstract description 25
- 239000002994 raw material Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000005240 physical vapour deposition Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 238000004064 recycling Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 68
- 238000005530 etching Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003746 surface roughness Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021397 glassy carbon Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000011863 silicon-based powder Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体デバイスの製造
工程で使用されるダミーウェハーに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dummy wafer used in a semiconductor device manufacturing process.
【０００２】[0002]
【従来の技術】従来、半導体デバイスの製造工程で使用
されるダミーウェハーには以下のようなものがあった。 （ａ）シリコン製ダミーウェハー （ｂ）石英製ダミーウェハー （ｃ）セラミックス（アルミナ、窒化アルミニウム単
体）製ダミーウェハー （ｄ）ガラス状カーボン製ダミーウェハー2. Description of the Related Art Conventionally, there are the following dummy wafers used in a semiconductor device manufacturing process. (A) Silicon dummy wafer (b) Quartz dummy wafer (c) Ceramic (alumina, aluminum nitride alone) dummy wafer (d) Glassy carbon dummy wafer
【０００３】また、半導体製造装置におけるウェハーク
ランプ方法の主流は、機械的クランプ（メカクランプ）
であるが、一部では静電引力を利用する静電チャックも
使われ始めた。The mainstream of a wafer clamping method in a semiconductor manufacturing apparatus is mechanical clamping (mechanical clamping).
However, in some cases, electrostatic chucks utilizing electrostatic attraction have begun to be used.
【０００４】[0004]
【発明が解決しようとする課題】上記の従来技術による
ダミーウェハーにおいては、次のような問題点があっ
た。The above-mentioned prior art dummy wafer has the following problems.
【０００５】（ａ）シリコン製ダミーウェハー：これが
従来の主流であった。これはデバイス製造用ウェハーと
同原料であり、かつ、ほとんど使い捨てに近いものであ
るため、その使用量はデバイス製造用のウェハーとほぼ
同数であった。そのため半導体需要が旺盛でデバイス製
造用ウェハー、およびダミーウェハーの消費量が増える
と、その原料であるポリシリコンの供給はたちまち逼迫
してしまうという状況にあった。(A) Dummy wafer made of silicon: This is the conventional mainstream. Since this is the same raw material as the device manufacturing wafer and is almost disposable, the amount of use is almost the same as that of the device manufacturing wafer. For this reason, when the demand for semiconductors is strong and the consumption of device manufacturing wafers and dummy wafers is increasing, the supply of polysilicon, which is the raw material for the wafers, has been in a state of being tight immediately.
【０００４】この問題を解決するためにシリコン以外の
材料を用いたダミーウェハーの開発を試みられており、
その結果、以下（ｂ）〜（ｄ）に述べるような種々の材
質のダミーウェハーを実用化されてきた。しかし、それ
らのダミーウェハーについても、それぞれにまた別の問
題があった。In order to solve this problem, development of a dummy wafer using a material other than silicon has been attempted.
As a result, dummy wafers of various materials as described in the following (b) to (d) have been put to practical use. However, each of these dummy wafers has another problem.
【０００５】（ｂ）石英製ダミーウェハー：耐プラズマ
性が低いためエッチング工程においては消耗が激しく、
製品価格の割に短寿命であった。また、薬品性（ＨＦ）
も低く、プロセス使用後の酸洗浄でも消耗してしまうの
で、リサイクル使用はほとんど不可能であった。ただ
し、シリコン酸化膜エッチングのプロセスにおいては、
石英の成分が酸化シリコンそのものであることから、エ
ッチングレートの計測などその特性が機能的に利用され
ている場合もあった。しかし、石英は絶縁材料であるた
め、そのクランプ方法はメカクランプに限定され、静電
チャック搭載型の装置での使用は不可能であった。した
がって、静電チャック搭載型の装置で前述のエッチング
レート計測をおこなうには、この石英製ダミーウェハー
は使用でず、代わりにシリコンウェハー上に分厚いシリ
コン酸化膜を形成したものを使用していた。(B) Quartz dummy wafer: The plasma resistance is low, so that it is consumed in the etching step severely.
It had a short life for the product price. In addition, chemical properties (HF)
And the acid cleaning after use of the process consumes it. However, in the silicon oxide film etching process,
Since the component of quartz is silicon oxide itself, its characteristics such as measurement of an etching rate were sometimes used functionally. However, since quartz is an insulating material, its clamping method is limited to mechanical clamping, and it has been impossible to use it in a device equipped with an electrostatic chuck. Therefore, in order to perform the above-described etching rate measurement with an electrostatic chuck mounting type apparatus, this quartz dummy wafer was not used, but a silicon wafer having a thick silicon oxide film formed thereon was used instead.
【０００６】（ｃ）セラミックス（アルミナ、窒化アル
ミニウム）製ダミーウェハー：耐プラズマ性、耐薬品性
は優れているが、上記（ｂ）と同様に絶縁材料であるた
め、静電吸着ができなかった。(C) Dummy wafer made of ceramics (alumina, aluminum nitride): Although it has excellent plasma resistance and chemical resistance, it cannot be electrostatically attracted because it is an insulating material as in (b) above. .
【０００７】（ｄ）ガラス状カーボン製ダミーウェハー
の問題点：導電性があるため、静電チャックでの使用は
可能。しかし、耐酸化性が低いため、酸素プラズマ下で
使用すると発塵源となっていた。(D) Problems of glassy carbon dummy wafer: Since it is conductive, it can be used in an electrostatic chuck. However, because of its low oxidation resistance, it has been a dust source when used under oxygen plasma.
【０００８】すなわち、シリコン以外の材料を用いたダ
ミーウェハーにおいては、セラミックスの高耐性、ある
いは石英の機能性を備え、かつ、静電チャックでの使用
が可能であるものは無かった。この静電吸着が不可能で
あるということは、従来主流のメカクランプ型の半導体
製造装置においては何ら問題とはならないが、次世代以
降の半導体製造装置においては深刻な問題となる。すな
わち、次世代以降の半導体製造においては、ほとんどの
プロセスで静電チャックの使用が不可欠であるとされて
いるため、この静電吸着不能のダミーウェハーは、ほと
んど実用に供さないものとなってしまうのである。That is, none of the dummy wafers using a material other than silicon has high resistance to ceramics or functionality of quartz and can be used in an electrostatic chuck. The fact that the electrostatic attraction is not possible does not cause any problem in the conventional mainstream mechanical clamp type semiconductor manufacturing apparatus, but it becomes a serious problem in the next and subsequent semiconductor manufacturing apparatuses. In other words, in the semiconductor manufacturing of the next generation and thereafter, it is considered that the use of the electrostatic chuck is indispensable in most processes, and therefore, the dummy wafer which cannot be electrostatically attracted is hardly practically used. It will be lost.
【０００９】[0009]
【課題を解決するための手段】本発明は、以上のような
問題点を解決するために考案されたもので、次のような
技術的手段により構成される。SUMMARY OF THE INVENTION The present invention has been devised to solve the above problems, and is constituted by the following technical means.
【００１０】絶縁体からなる基板の片面上に、導電層を
形成する。A conductive layer is formed on one surface of a substrate made of an insulator.
【００１１】前記の絶縁体基板は、窒化アルミニウム、
アルミナ、または石英のいずれかよりなる。その形状に
おいては、プロセスで使用されるシリコンウェハーと同
直径であり、好ましくはシリコンウェハーと同様のオリ
フラ形状、またはノッチ形状を有す。また、厚さはシリ
コンウェハーと同じか、もしくはこの絶縁基板片面上に
形成される導電層の厚さに応じて減ぜられる。[0011] The insulator substrate may include aluminum nitride,
It is made of either alumina or quartz. It has the same diameter as the silicon wafer used in the process, and preferably has the same orientation flat shape or notch shape as the silicon wafer. The thickness is the same as that of the silicon wafer, or is reduced according to the thickness of the conductive layer formed on one surface of the insulating substrate.
【００１２】前記の導電層は、シリコン、炭化ケイ素、
アモルファスカーボン、またはＤ．Ｌ．Ｃ．（ダイヤモ
ンド・ライク・カーボン）のいずれかよりなる。導電層
の厚さは数Å〜数百μｍで、好ましくは１μｍ〜１００
μｍである。The conductive layer is made of silicon, silicon carbide,
Amorphous carbon, or D. L. C. (Diamond-like carbon). The thickness of the conductive layer is several μm to several hundred μm, preferably 1 μm to 100 μm.
μm.
【００１３】また、絶縁基板上に導電層を形成する手段
としては、ＣＶＤ、ＰＶＤ、スパッタリング、熱フィラ
メント法、原料ペーストの塗布・焼成によるコーティン
グ法がある。As means for forming a conductive layer on an insulating substrate, there are CVD, PVD, sputtering, a hot filament method, and a coating method by applying and firing a raw material paste.
【００１４】さらに、絶縁基板と導電層は、それらの間
に介在する中間層により一体的に接合、または接着して
もよい。すなわち、接合する場合は、この中間層に金属
ロウ材（シリコン、金、銀、銅、錫、インジウム、チタ
ン、アルミニウムのうちの単一の金属か、もしくは二種
以上を含む合金からなる）を用いて冶金的に一体化す
る。また、接着の場合は、ポリイミド系、カーボン系の
高純度樹脂接着剤を用いて各部材を貼り合わせる。Further, the insulating substrate and the conductive layer may be integrally joined or bonded by an intermediate layer interposed therebetween. That is, in the case of joining, a metal brazing material (a single metal of silicon, gold, silver, copper, tin, indium, titanium, and aluminum, or an alloy containing two or more types) is added to this intermediate layer. And metallurgically integrated. In the case of bonding, each member is bonded using a polyimide-based or carbon-based high-purity resin adhesive.
【００１５】[0015]
【作用】上記の手段により、次のような作用が得られ
た。すなわち、本発明によるダミーウェハーの導電層側
を下向きにして、半導体製造装置の静電チャックの吸着
面上に置き、さらに、静電チャックに接続された高圧Ｄ
Ｃ電源をＯＮして、静電チャックに電圧を印可する。The following effects are obtained by the above-mentioned means. That is, the dummy wafer according to the present invention is placed on the suction surface of the electrostatic chuck of the semiconductor manufacturing apparatus with the conductive layer side facing down, and the high-voltage D
Turn on the C power supply and apply a voltage to the electrostatic chuck.
【００１５】すると、ダミーウェハー上の導電層には誘
電現象により、静電チャックの電極に印可された電圧の
極性とは逆の極性を持った電荷が現れる。このとき静電
チャックの誘電体を介して存在する正負の正電荷は静電
引力により互いに引っ張り合うため、導電層すなわち本
発明によるダミーウェハーが静電チャックに吸着される
ことになる。Then, charges having a polarity opposite to the polarity of the voltage applied to the electrodes of the electrostatic chuck appear on the conductive layer on the dummy wafer due to a dielectric phenomenon. At this time, positive and negative positive charges existing via the dielectric material of the electrostatic chuck are attracted to each other by electrostatic attraction, so that the conductive layer, that is, the dummy wafer according to the present invention, is attracted to the electrostatic chuck.
【００１７】[0017]
【実施例１】次に、本発明によるダミーウェハーの実施
例１について述べる。本実施例では、本発明によるダミ
ーウェハーを用いてメタルエッチングのダミープロセス
をおこなった。Embodiment 1 Next, Embodiment 1 of a dummy wafer according to the present invention will be described. In the present embodiment, a dummy process of metal etching was performed using a dummy wafer according to the present invention.
【００１８】図１は、本発明によるダミーウェハーの形
状、および寸法に示すもので、これは８インチウェハー
に相当するものである。図２は、本発明によるダミーウ
ェハーの断面拡大図である。また図３は、本実施例にお
けるプラズマエッチング装置内におけるダミーウェハー
の配置を模式的にあらわしたものである。FIG. 1 shows the shape and dimensions of a dummy wafer according to the present invention, which corresponds to an 8-inch wafer. FIG. 2 is an enlarged cross-sectional view of a dummy wafer according to the present invention. FIG. 3 schematically shows the arrangement of dummy wafers in the plasma etching apparatus according to the present embodiment.
【００１９】本実施例で使用したウェハーは、図２に示
す通り窒化アルミニウム製基板の片面にシリコンをメ
タライズし導電層を形成したものである。そのメタラ
イズ方法を簡単に説明すると、高純度シリコン粉末をポ
リビニルアルコールでペースト化したものを窒化アルミ
ニウム製基板の片面に塗布し、乾燥後これをアルゴン雰
囲気中１４５０℃で加熱、焼成し、最後に両面を研磨し
て厚さ、平坦度、および平行度を仕上げたものである。
仕上げ加工後のシリコン層の厚さは５０μｍ、表面粗さ
はＲａ０．３μｍ、窒化アルミニウムの厚さは５８０μ
ｍ、表面粗さはＲａ０．０１μｍであった。また、プロ
セス中におけるコンタミネーションを低減するため、材
料はすべて高純度のものを使用した。本実施例で使用し
た窒化アルミニウムとシリコンの成分分析表を図４、お
よび図５に示す。The wafer used in this embodiment has a conductive layer formed by metallizing silicon on one surface of an aluminum nitride substrate as shown in FIG. Briefly, the metallization method is as follows: high-purity silicon powder pasted with polyvinyl alcohol is applied to one surface of an aluminum nitride substrate, dried, heated and baked at 1450 ° C. in an argon atmosphere. Is polished to obtain a thickness, flatness, and parallelism.
The thickness of the silicon layer after finishing is 50 μm, the surface roughness is Ra 0.3 μm, and the thickness of aluminum nitride is 580 μm.
m, and the surface roughness was Ra 0.01 μm. All materials used were of high purity to reduce contamination during the process. FIGS. 4 and 5 show component analysis tables of aluminum nitride and silicon used in this example.
【００２０】図３に示すプラズマエッチング装置に搭載
された静電チャックは単極型静電チャックである。こ
こで、本実施例におけるウェハーの吸着機構について簡
単に説明する。この静電チャック内には、単電極が
配置されており、これに接続された直流電源より正電
位が与えられる。その電位は１００〜１５００Ｖで、も
う一方は接地電位である。また、プロセス中において
は、ソース電源より高周波電力を供給された放電電極
とバイアス電源に接続された静電チャックとの間
でエッチングガス▲１０▼がプラズマ化する。そして、
このプラズマが導電経路となり、静電チャック上に置
かれたダミーウェハーはチャンバー▲１１▼と導通す
る。すなわち、ダミーウェハーは、プラズマの状態や
装置の構成によって決まるあるインピーダンスを介して
接地されることになる。その結果、静電チャック内の
電極上には正電荷、ダミーウェハー上には負電荷が
チャージし、それらの間に静電引力がはたらくため、ダ
ミーウェハーは静電チャックに吸着されることにな
る。この静電チャックで通常のシリコンウェハーを吸
着する場合は、ＤＣ８００Ｖ印可時約１５００Ｐａの吸
着能力がある。本発明によるダミーウェハー使用時の吸
着力は、プロセス中測定したところシリコンウェハーの
場合とほぼ同等の１３５０Ｐａが得られた。The electrostatic chuck mounted on the plasma etching apparatus shown in FIG. 3 is a single-pole electrostatic chuck. Here, the wafer suction mechanism in this embodiment will be briefly described. A single electrode is disposed in the electrostatic chuck, and a positive potential is applied from a DC power supply connected to the single electrode. Its potential is between 100 and 1500 V and the other is ground potential. Also, during the process, the etching gas {10} is turned into plasma between the discharge electrode supplied with high frequency power from the source power supply and the electrostatic chuck connected to the bias power supply. And
This plasma becomes a conductive path, and the dummy wafer placed on the electrostatic chuck is conducted to the chamber (11). That is, the dummy wafer is grounded via a certain impedance determined by the state of the plasma and the configuration of the apparatus. As a result, a positive charge is charged on the electrode in the electrostatic chuck and a negative charge is charged on the dummy wafer, and an electrostatic attraction is applied therebetween, so that the dummy wafer is attracted to the electrostatic chuck. . When a normal silicon wafer is sucked by this electrostatic chuck, there is a suction ability of about 1500 Pa when DC 800 V is applied. The suction force when using the dummy wafer according to the present invention was 1350 Pa, which was almost the same as that of the silicon wafer when measured during the process.
【００２１】本実施例では、図３に示す装置でアルミエ
ッチングのダミープロセスをおこなった。エッチング条
件は、エッチングガスＣｌ２４５０ｓｃｃｍ、ガス圧１
００ｍＴｏｒｒ、ソースパワー４００ｋＨｚ−６００
Ｗ、ＲＦバイアス１３．５６ＭＨｚ−１００Ｗであっ
た。In this embodiment, a dummy process of aluminum etching was performed using the apparatus shown in FIG. The etching conditions were as follows: etching gas Cl 2 450 sccm, gas pressure 1
00mTorr, source power 400kHz-600
W, RF bias 13.56 MHz-100 W.
【００２２】ダミープロセス終了後、ダミーウェハーに
対し、超音波洗浄（３％ＨＦに浸潰、４０ｋＨｚ、１５
０Ｗ、１０分間）および、純水リンスを実施した。そし
て、洗浄後の窒化アルミニウム基板とシリコン導電層の
厚さと表面粗さを測定したところ、それぞれ厚さの減少
や表面粗さの粗化は検出されなかった。これは、本発明
により窒化アルミニウム基板は勿論のこと、シリコン導
電層もプロセス・酸洗浄を通じてダメージをほとんど受
けないことを示している。すなわち、本発明により高耐
性、かつ静電チャックでの使用が可能なダミーウェハー
が提供された。After the completion of the dummy process, the dummy wafer is subjected to ultrasonic cleaning (immersion in 3% HF, 40 kHz, 15 kHz).
(0 W, 10 minutes) and pure water rinsing. When the thickness and the surface roughness of the aluminum nitride substrate and the silicon conductive layer after the cleaning were measured, no decrease in the thickness and no roughening of the surface roughness were detected. This indicates that according to the present invention, not only the aluminum nitride substrate but also the silicon conductive layer are hardly damaged by the process and the acid cleaning. That is, the present invention provides a dummy wafer which has high durability and can be used in an electrostatic chuck.
【００２３】[0023]
【実施例２】次に、本発明によるダミーウェハーの実施
例２について述べる。本実施例では、本発明によるダミ
ーウェハーを用いてシリコン酸化膜エッチングのダミー
プロセスをおこなった。Second Embodiment Next, a second embodiment of the dummy wafer according to the present invention will be described. In the present embodiment, a dummy process of etching a silicon oxide film was performed using a dummy wafer according to the present invention.
【００２４】図６は、本発明によるダミーウェハーの構
造図を示す断面拡大図である。形状、および寸法は、実
施例１と同様に通常の８インチウェハーに相当するもの
である。図７は、プラズマエッチング装置内におけるダ
ミーウェハーの配置を模式的にあらわしたものである。FIG. 6 is an enlarged sectional view showing the structure of a dummy wafer according to the present invention. The shape and dimensions correspond to a normal 8-inch wafer as in the first embodiment. FIG. 7 schematically shows the arrangement of dummy wafers in a plasma etching apparatus.
【００２５】図６に示すダミーウェハーは、石英製基板
▲１２▼の片面にシリコンをメタライズし導電層▲１３
▼を形成したものである。そのメタライズ方法を簡単に
説明すると、高純度シリコン粉末をポリビニルアルコー
ルでペースト化したものを石英基板の片面に塗布し、乾
燥後これをアルゴン雰囲気中１４２０℃で加熱、焼成
し、最後に両面を研磨して厚さ、平坦度、および平行度
を仕上げたものである。仕上げ加工後の石英基板の厚さ
は１００μｍ、表面粗さはＲａ０．００５μｍ、シリコ
ン導電層の厚さは５２０μｍ、表面粗さはＲａ０．３μ
ｍであった。また、プロセス中におけるコンタミネーシ
ョンを低減するため、材料はすべて高純度のものを使用
した。本実施例で使用した石英の成分分析表を図８に示
す。シリコンについては前記実施例１と同等のものを使
用した。The dummy wafer shown in FIG. 6 is obtained by metallizing silicon on one side of a quartz substrate (12) to form a conductive layer (13).
▼ is formed. Briefly, the metallization method is as follows: high-purity silicon powder pasted with polyvinyl alcohol is applied to one side of a quartz substrate, dried, heated at 1420 ° C. in an argon atmosphere, baked, and finally polished on both sides And finished the thickness, flatness, and parallelism. The finished quartz substrate has a thickness of 100 μm, a surface roughness of Ra 0.005 μm, a thickness of the silicon conductive layer of 520 μm, and a surface roughness of Ra 0.3 μm.
m. All materials used were of high purity to reduce contamination during the process. FIG. 8 shows a component analysis table of quartz used in this example. The silicon used was the same as that used in Example 1.
【００２６】図７に示すプラズマエッチング装置に搭載
された静電チャック▲１４▼は、双極型静電チャックで
ある。以下、本実施例におけるダミーウェハーの吸着機
構について簡単に説明する。静電チャック▲１４▼の内
部には、双極の電極▲１５▼、および▲１５▼’が配置
されており、それぞれの電極には直流電源▲１６▼から
正負の直流電圧が印加される。このとき、静電チャック
▲１４▼上に置かれたダミーウェハー▲１７▼上に形成
されたシリコン層▲１３▼には、双型電極▲１５▼、▲
１５▼’に印加された電位とは逆極性の電荷が現れる。
この逆極性の電荷同士は静電引力によって互いに引っ張
り合う。すなわち、静電チャック内部の電極▲１５▼、
▲１５▼’とダミーウェハー▲１７▼上のシリコン層▲
１３▼は静電引力によって引っ張り合うことになり、ダ
ミーウェハー▲１７▼は静電チャック▲１４▼の表面に
吸着されるのである。本実施例の静電チャック９で通常
のシリコンウェハーを吸着する場合は、ＤＣ１０００Ｖ
印可時約１２００Ｐａの吸着能力がある。本発明による
ダミーウェハー使用時の吸着力を測定したところシリコ
ンウェハーの場合とほぼ同等の１２００Ｐａであった。The electrostatic chuck (14) mounted on the plasma etching apparatus shown in FIG. 7 is a bipolar electrostatic chuck. Hereinafter, the dummy wafer suction mechanism in this embodiment will be briefly described. Inside the electrostatic chuck (14), bipolar electrodes (15) and (15) 'are arranged, and positive and negative DC voltages are applied to the respective electrodes from a DC power supply (16). At this time, the silicon layer 13 formed on the dummy wafer 17 placed on the electrostatic chuck 14 has the double electrodes 15 and
An electric charge having a polarity opposite to that of the potential applied to 15 ′ ′ appears.
The electric charges of the opposite polarities are attracted to each other by electrostatic attraction. That is, the electrodes (15) inside the electrostatic chuck,
(15) 'and the silicon layer on the dummy wafer (17)
13) is pulled by electrostatic attraction, and the dummy wafer 17 is attracted to the surface of the electrostatic chuck 14). When a normal silicon wafer is adsorbed by the electrostatic chuck 9 of the present embodiment, DC 1000 V
It has an adsorption capacity of about 1200 Pa when applied. When the suction force when using the dummy wafer according to the present invention was measured, it was 1200 Pa which was almost the same as that of the silicon wafer.
【００２１】本実施例では、図７に示す装置でシリコン
酸化膜エッチングのダミープロセスをおこなった。エッ
チング条件はエッチングガスＣ２Ｆ６４００ｓｃｃｍ、
ガス圧１００ｍＴｏｒｒ、ソースパワー４００ｋＨｚ−
１０００Ｗ、ＲＦバイアス１３．５６ＭＨｚ−１００Ｗ
であった。In this embodiment, a dummy process of etching a silicon oxide film was performed by the apparatus shown in FIG. Etching conditions were 400 sccm of etching gas C 2 F 6 ,
Gas pressure 100mTorr, source power 400kHz-
1000W, RF bias 13.56MHz-100W
Met.
【００２２】ダミープロセスにおける石英のエッチング
をモニターしながら装置を運転することにより、シリコ
ン酸化膜エッチングの装置条件を得ることができた。す
なわち、本発明により石英の機能性を有し、かつ静電チ
ャックでの使用が可能なダミーウェハーが提供すること
ができた。By operating the apparatus while monitoring the etching of quartz in the dummy process, the apparatus conditions for etching the silicon oxide film could be obtained. That is, according to the present invention, it was possible to provide a dummy wafer having the functionality of quartz and usable for an electrostatic chuck.
【００２３】[0023]
【発明の効果】本発明によって次のような効果を得るこ
とができた。すなわち、耐久性、リサイクル性に優れた
窒化アルミニウムやアルミナの特性を有しながら、次世
代半導体プロセスにおいては必須条件である静電チャッ
クでの使用が可能なダミーウェハーを提供することがで
きた。また、次世代の酸化膜エッチングプロセスにおい
ても使用可能な、すなわち静電チャックによる吸着が可
能な石英製ダミーウェハーを提供することができた。According to the present invention, the following effects can be obtained. That is, it was possible to provide a dummy wafer having the characteristics of aluminum nitride and alumina having excellent durability and recyclability, and which can be used in an electrostatic chuck which is an essential condition in a next-generation semiconductor process. In addition, a quartz dummy wafer that can be used in a next-generation oxide film etching process, that is, can be suctioned by an electrostatic chuck, can be provided.
【００２４】[0024]
【図１】本発明の実施例１におけるダミーウェハーの形
状、および寸法を示す。FIG. 1 shows the shape and dimensions of a dummy wafer in Example 1 of the present invention.
【図２】本発明の実施例１におけるダミーウェハーの断
面拡大図である。FIG. 2 is an enlarged cross-sectional view of a dummy wafer according to the first embodiment of the present invention.
【図３】本発明の実施例１におけるプラズマエッチング
装置の構成を模式的にあらわしたものである。FIG. 3 schematically illustrates a configuration of a plasma etching apparatus according to a first embodiment of the present invention.
【図４】本発明の実施例１において使用した窒化アルミ
ニウムの成分分析表である。FIG. 4 is a component analysis table of aluminum nitride used in Example 1 of the present invention.
【図５】本発明の実施例１において使用したシリコンの
成分分析表である。FIG. 5 is a component analysis table of silicon used in Example 1 of the present invention.
【図６】本発明の実施例２におけるダミーウェハーの断
面拡大図である。FIG. 6 is an enlarged cross-sectional view of a dummy wafer according to a second embodiment of the present invention.
【図７】本発明の実施例２におけるプラズマエッチング
装置の構成を模式的にあらわしたものである。FIG. 7 schematically illustrates a configuration of a plasma etching apparatus according to a second embodiment of the present invention.
【図８】本発明の実施例２で使用した石英の成分分析表
である。FIG. 8 is a component analysis table of quartz used in Example 2 of the present invention.
【符号の説明】 窒化アルミニウム製基板、シリコン導電層、静電
チャック、単電極、直流電源、ダミーウェハー、
ソース電源、放電電極、バイアス電源、▲１０▼
エッチングガス、▲１１▼チャンバー、▲１２▼石英製
基板、▲１３▼シリコン導電層、▲１４▼静電チャッ
ク、▲１５▼および▲１５▼’静電チャック内部の双電
極、▲１６▼直流電源、▲１７▼ダミーウェハー。[Description of Signs] Aluminum nitride substrate, silicon conductive layer, electrostatic chuck, single electrode, DC power supply, dummy wafer,
Source power, discharge electrode, bias power, (10)
Etching gas, (11) chamber, (12) quartz substrate, (13) silicon conductive layer, (14) electrostatic chuck, (15) and (15) 'twin electrodes inside electrostatic chuck, (16) DC power supply , (17) Dummy wafer.
Claims (4)
成したことを特徴とするダミーウェハー。1. A dummy wafer wherein a conductive film is formed on one surface of a substrate made of an insulator.
ルミニウム、アルミナ、または石英のいずれかよりなる
ことを特徴とするダミーウェハー。2. A dummy wafer according to claim 1, wherein said insulator is made of any one of aluminum nitride, alumina and quartz.
ン、炭化ケイ素、アモルファスカーボン、またはＤ．
Ｌ．Ｃ．（ダイヤモンド・ライク・カーボン）のいずれ
かよりなることを特徴とするダミーウェハー。3. The conductive layer according to claim 1, wherein said conductive layer is made of silicon, silicon carbide, amorphous carbon, or D.I.
L. C. (Diamond-like carbon).
は、それらの間に介在する中間層により一体的に接合、
または接着されており、この中間層は金属ロウ材、また
は樹脂よりなることを特徴とするダミーウェハー。4. The insulating substrate and the conductive layer according to claim 1 are integrally joined by an intermediate layer interposed therebetween.
Alternatively, the dummy layer is bonded, and the intermediate layer is made of a metal brazing material or a resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21889797A JPH1129880A (en) | 1997-07-09 | 1997-07-09 | Dummy wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21889797A JPH1129880A (en) | 1997-07-09 | 1997-07-09 | Dummy wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1129880A true JPH1129880A (en) | 1999-02-02 |
Family
ID=16727030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21889797A Pending JPH1129880A (en) | 1997-07-09 | 1997-07-09 | Dummy wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1129880A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148334A (en) * | 1999-11-22 | 2001-05-29 | Nikko Materials Co Ltd | Dummy wafer |
| JP2002201072A (en) * | 2000-12-27 | 2002-07-16 | Toshiba Corp | AlN SINTERED COMPACT AND AlN CIRCUIT SUBSTRATE USING IT |
| JP2008214759A (en) * | 2001-08-21 | 2008-09-18 | Toshiba Corp | Method for producing carbon film-coated member |
| WO2013031368A1 (en) | 2011-08-31 | 2013-03-07 | ソニー株式会社 | Imaging device, signal processing method, and program |
| WO2013031367A1 (en) | 2011-08-31 | 2013-03-07 | ソニー株式会社 | Image processing device, image processing method, and program |
| JP2015128161A (en) * | 2014-12-25 | 2015-07-09 | 国立大学法人大阪大学 | Polishing method |
| JP2021513214A (en) * | 2018-02-13 | 2021-05-20 | エーエスエムエル ネザーランズ ビー．ブイ． | Equipment and methods for removing insitu particles in lithography equipment |
| JP2022031743A (en) * | 2020-03-13 | 2022-02-22 | 鴻創應用科技有限公司 | Method for manufacturing aluminum nitride wafer, and the aluminum nitride wafer |
-
1997
- 1997-07-09 JP JP21889797A patent/JPH1129880A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148334A (en) * | 1999-11-22 | 2001-05-29 | Nikko Materials Co Ltd | Dummy wafer |
| JP2002201072A (en) * | 2000-12-27 | 2002-07-16 | Toshiba Corp | AlN SINTERED COMPACT AND AlN CIRCUIT SUBSTRATE USING IT |
| JP2008214759A (en) * | 2001-08-21 | 2008-09-18 | Toshiba Corp | Method for producing carbon film-coated member |
| US7988786B2 (en) | 2001-08-21 | 2011-08-02 | Kabushiki Kaisha Toshiba | Carbon film coated member |
| WO2013031368A1 (en) | 2011-08-31 | 2013-03-07 | ソニー株式会社 | Imaging device, signal processing method, and program |
| WO2013031367A1 (en) | 2011-08-31 | 2013-03-07 | ソニー株式会社 | Image processing device, image processing method, and program |
| US9179113B2 (en) | 2011-08-31 | 2015-11-03 | Sony Corporation | Image processing device, and image processing method, and program |
| US9357137B2 (en) | 2011-08-31 | 2016-05-31 | Sony Corporation | Imaging apparatus, signal processing method, and program |
| US10110827B2 (en) | 2011-08-31 | 2018-10-23 | Sony Semiconductor Solutions Corporation | Imaging apparatus, signal processing method, and program |
| JP2015128161A (en) * | 2014-12-25 | 2015-07-09 | 国立大学法人大阪大学 | Polishing method |
| JP2021513214A (en) * | 2018-02-13 | 2021-05-20 | エーエスエムエル ネザーランズ ビー．ブイ． | Equipment and methods for removing insitu particles in lithography equipment |
| JP2022031743A (en) * | 2020-03-13 | 2022-02-22 | 鴻創應用科技有限公司 | Method for manufacturing aluminum nitride wafer, and the aluminum nitride wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5165817B2 (en) | Electrostatic chuck and manufacturing method thereof | |
| JPH10150100A (en) | Electrostatic chuck and sample processing method and apparatus using the same | |
| TW200405443A (en) | Electrostatic absorbing apparatus | |
| JPH08236602A (en) | Electrostatic suction device | |
| CN102282645A (en) | Conductive seal ring electrostatic chuck | |
| JPH0652758B2 (en) | Electrostatic check | |
| JPH1129880A (en) | Dummy wafer | |
| JP4312372B2 (en) | Electrostatic chuck and manufacturing method thereof | |
| TWI823273B (en) | Electrostatic chuck and plasma reaction device | |
| JPH10154745A (en) | Electrostatic suction device | |
| JPH10242256A (en) | Electrostatic chuck | |
| JP2000252351A (en) | Electrostatic chuck and its manufacture | |
| JP2008177339A (en) | Electrostatic chuck | |
| JPH05175318A (en) | Attaching and detaching method for board of electrostatic chuck | |
| JP3287996B2 (en) | Electrostatic chuck device | |
| JP2006060040A (en) | Electrostatically chucking plate, and manufacturing method thereof | |
| JP3767719B2 (en) | Electrostatic chuck | |
| JP2984164B2 (en) | Susceptor for semiconductor manufacturing | |
| JPH10223742A (en) | Electrostatic chuck | |
| JP2836986B2 (en) | Electrostatic chuck and method of manufacturing the same | |
| JP2000021962A (en) | Electrostatic suction device | |
| JP2006066857A (en) | Bipolar electrostatic chuck | |
| JPH10107132A (en) | Electrostatic chuck | |
| JPH1027780A (en) | Plasma treating method | |
| JPH09293774A (en) | Electrostatic chuck |