JPH11297628A - Group III nitride semiconductor - Google Patents
Group III nitride semiconductorInfo
- Publication number
- JPH11297628A JPH11297628A JP9703498A JP9703498A JPH11297628A JP H11297628 A JPH11297628 A JP H11297628A JP 9703498 A JP9703498 A JP 9703498A JP 9703498 A JP9703498 A JP 9703498A JP H11297628 A JPH11297628 A JP H11297628A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- layer
- iii nitride
- substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】(111)面方位のIV族半導体基板上にII
I族元素の窒化物層をエピタキシャル成長し、良質のI
II族窒化物半導体を得る。
【解決手段】(111)面方位のシリコン基板1上に、
例えばMOCVD法によりAlx Ga1-x Asバッファ
層2aを成長し、その上にn型GaNコンタクト層3な
どのIII族窒化物層をエピタキシャル成長する。特に
Alx Ga1- x Asバッファ層2aのAl組成xを0.
2以上とする。
(57) [Problem] To provide a semiconductor device on a group IV semiconductor substrate having a (111) plane orientation.
Epitaxially growing a nitride layer of a group I element
A group II nitride semiconductor is obtained. A silicon substrate having a (111) plane orientation is provided.
For example, an Al x Ga 1 -x As buffer layer 2a is grown by MOCVD, and a group III nitride layer such as an n-type GaN contact layer 3 is epitaxially grown thereon. In particular, the Al composition x of the Al x Ga 1 -x As buffer layer 2a is set to 0.1.
2 or more.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、窒化アルミニウム
ガリウムインジウム(以下Alx Gay In1-x- y Nと
記す、但しx=0〜1、y=0〜1)などエピタキシャ
ル法により製造するIII族窒化物半導体に関する。BACKGROUND OF THE INVENTION The present invention is, (hereinafter referred to as Al x Ga y In 1-x- y N, where x = 0~1, y = 0~1) aluminum gallium indium nitride produced by such an epitaxial method The present invention relates to a group III nitride semiconductor.
【0002】[0002]
【従来の技術】直接遷移で、しかも光学エネルギーギャ
ップが1.9〜6.2eVの範囲で制御可能なAlx G
ay In1-x-y Nを使った半導体レーザーや発光ダイオ
ードが試作されている。ウルツ鉱型構造であるAlx G
ay In1-x-y Nでは良質で大型の基板結晶が得られて
おらず、したがってそのAlx Gay In1-x-y Nを使
った半導体レーザーや発光素子のためには、格子定数や
熱膨張係数の異なる基板上にヘテロエピタキシャル成長
を行わなけらばならない。これまでに、エピタキシャル
成長用の基板として、格子定数や熱膨張係数の整合性の
良さから、主としてサファイア(Al2 O3 )、スピネ
ル(MgAl2 O4 )、炭化けい素(以下SiCと記
す)やシリコン(以下Siと記す)基板が使用されてい
る。そして、シリコン(Si)やマグネシウム(Mg)
を添加することによるn型やp型の価電子制御や、Al
x Gay In1-x-y Nのxやyを変える組成制御により
光学エネルギーギャップの制御が実現され、ダブルへテ
ロ(DH)構造のレーザが試作されている。2. Description of the Related Art Al x G which is a direct transition and whose optical energy gap can be controlled in the range of 1.9 to 6.2 eV.
Semiconductor lasers and light emitting diodes using a y In 1-xy N have been prototyped. Al x G with wurtzite structure
a y an In the 1-xy N good quality is large substrate crystals not been obtained, hence the semiconductor laser or a light emitting device using the Al x Ga y In 1-xy N, lattice constant and thermal expansion Heteroepitaxial growth must be performed on substrates with different coefficients. So far, sapphire (Al 2 O 3 ), spinel (MgAl 2 O 4 ), silicon carbide (hereinafter abbreviated as SiC), and the like have been used as substrates for epitaxial growth because of their good lattice constants and good thermal expansion coefficients. A silicon (hereinafter, referred to as Si) substrate is used. And silicon (Si) and magnesium (Mg)
Control of n-type and p-type valence electrons by adding
x Ga by y In composition control for changing the x and y of 1-xy N to control the optical energy gap is achieved, the laser hetero (DH) structure to double is prototype.
【0003】上記のエピタキシャル成長用の各種基板の
中で、サファイアは導電性の基板が得られておらず、ま
た劈開面もその上に成長したIII族窒化物と異なる。
そのためIII族窒素化合物半導体レーザダイオード
(以下LDと記す)を作製する際に、共振器端面を劈開
法により形成できない。従って、例えば、ドライエッチ
ング法により共振器端面を形成するが、量産性及び素子
寿命に大きな問題を抱えている。[0003] Among the above-mentioned various substrates for epitaxial growth, sapphire does not have a conductive substrate, and its cleavage plane is different from the group III nitride grown thereon.
Therefore, when manufacturing a group III nitrogen compound semiconductor laser diode (hereinafter referred to as LD), the cavity end face cannot be formed by the cleavage method. Therefore, for example, the cavity end face is formed by a dry etching method, but there are serious problems in mass productivity and element life.
【0004】またSiCを基板はサファイア基板と同様
に、劈開面が成長したIII族窒化物のそれと異なるだ
けでなく、高価であり量産に適さない。それらに対し
(111)面方位のSi基板では、原子間距離は、0.
384nmであり、例えばGaNの原子間距離0.31
9nmと近く、その上に(0001)面方位のIII族
窒化物をエピタキシャル成長することができる。そして
シリコン基板の劈開面は(111)面であり、成長した
III族窒化物の劈開面(1、−1、0 0)面と稜を
共有する連続面とすることができる。また価格も安価
で、さらに低抵抗基板の供給も可能であるため工業的に
も有望とされている。[0004] Further, the SiC substrate, like the sapphire substrate, has a cleavage plane different from that of the grown group III nitride and is expensive and unsuitable for mass production. On the other hand, in the case of a Si substrate having a (111) plane orientation, the interatomic distance is 0.1 mm.
384 nm, for example, 0.31 interatomic distance of GaN.
A group III nitride having a (0001) plane orientation close to 9 nm can be epitaxially grown thereon. The cleavage plane of the silicon substrate is a (111) plane, and can be a continuous plane sharing a ridge with the cleavage plane (1, -1, 00) plane of the grown group III nitride. In addition, since it is inexpensive and can supply a low-resistance substrate, it is expected to be industrially promising.
【0005】図2は、Si基板を用いたLDチップの模
式断面図である。(111)方位のSi基板1上にn型
窒化アルミニウム(以下AlNと略す)バッファ層2を
介して、n型窒化ガリウム(以下GaNと略す)コンタ
クト層3、n型窒化アルミニウムガリウム(以下Al
0.2 Ga0.8 Nと略す)クラッド層4、窒化インジウム
ガリウム(以下In0.2 Ga0.8 Nと略す)活性層5、
p型Al0.2 Ga0.8 Nクラッド層6、p型GaNコン
タクト層7が例えば、有機金属気層成長法(以下MOC
VD法と記す)によるエピタキシャル成長で順次積層さ
れている。エピタキシャル層の面方位は(0001)面
である。p型GaNコンタクト層7上には、活性層の一
部に電流を流すための電流狭窄層としてシリコン酸化膜
(以下SiO2 と記す)10があり、その隙間を通じ
て、p側電極8がp型GaNコンタクト層7に接触して
いる。Si基板1の裏面側には、裏面電極9が設けられ
ている。LDチップの共振器端面は、例えば劈開法によ
り形成される。(111)方位のSi基板で劈開する
と、劈開面は約70.5度の角度をとる。一方III族
窒化物の劈開面は成長面に対しほぼ直角に割れる。FIG. 2 is a schematic sectional view of an LD chip using a Si substrate. An n-type gallium nitride (hereinafter abbreviated as GaN) contact layer 3 and an n-type aluminum gallium nitride (hereinafter abbreviated as GaN)
0.2 Ga 0.8 N) cladding layer 4, indium gallium nitride (hereinafter abbreviated as In 0.2 Ga 0.8 N) active layer 5,
The p-type Al 0.2 Ga 0.8 N cladding layer 6 and the p-type GaN contact layer 7 are formed, for example, by metal organic vapor deposition (hereinafter referred to as MOC).
(Referred to as VD method)). The plane orientation of the epitaxial layer is the (0001) plane. On the p-type GaN contact layer 7, there is a silicon oxide film (hereinafter, referred to as SiO 2 ) 10 as a current confinement layer for passing a current through a part of the active layer, and through the gap, the p-side electrode 8 is p-type. It is in contact with the GaN contact layer 7. On the back surface side of the Si substrate 1, a back electrode 9 is provided. The resonator end face of the LD chip is formed by, for example, a cleavage method. When cleaved on a (111) oriented Si substrate, the cleavage plane forms an angle of about 70.5 degrees. On the other hand, the cleavage plane of the group III nitride is split almost perpendicularly to the growth plane.
【0006】[0006]
【発明が解決しようとする課題】上記のLDではSi上
にIII族窒化物のエピタキシャル成長を行う際に部分
的に表面モフォロジーが悪化することが多かった。これ
は、Siが立方晶であるのに対しIII族窒化物は六方
晶であり、結晶形態の違いを緩和するためのバッファ層
としてAlNバッファ層を挿入してはいるが、界面で欠
陥が発生しやすいためと考えられる。In the above-mentioned LD, the surface morphology often deteriorates partially when the group III nitride is epitaxially grown on Si. This is because, while Si is cubic, group III nitride is hexagonal, and although an AlN buffer layer is inserted as a buffer layer to reduce the difference in crystal morphology, defects occur at the interface. It is thought that it is easy to do.
【0007】実際にこのようにして製造したLDを10
0個組立て、電流を流して電流−電圧特性を測定したと
ころ、76個の素子が電圧12V以上で破壊した。正常
な素子と破壊した素子とを走査型電子顕微鏡(SEM)
で観察し比較した。正常な素子は表面モフォロジーが平
滑であったのに対し、破壊した素子では、表面モフォロ
ジーが荒れており、表面の一部が欠落していた。このよ
うに表面モフォロジーの悪化は歩留まりの低下につなが
る。Actually, the LD manufactured in this way is
When zero devices were assembled and a current was passed, current-voltage characteristics were measured. As a result, 76 devices were broken at a voltage of 12 V or more. Scanning electron microscope (SEM) for normal and broken elements
Observed and compared. The normal element had a smooth surface morphology, whereas the broken element had a rough surface morphology and a part of the surface was missing. Thus, the deterioration of the surface morphology leads to a decrease in the yield.
【0008】本発明は、上述の課題を解決するためにな
されたものであり、その目的は品質の優れた半導体素子
の製造に適する、表面モフォロジーの良いエピタキシャ
ル成長を行ったIII族窒化物半導体を提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has as its object to provide a group III nitride semiconductor which has been epitaxially grown with good surface morphology and is suitable for manufacturing a semiconductor device having excellent quality. Is to do.
【0009】[0009]
【課題を解決するための手段】上述の課題を解決するた
めに、本発明のIII族窒化物半導体は、(111)面
方位のIV族半導体基板に砒化アルミニウムガリウム
(Alx Ga1-x As、x=0〜1)層を成長し、その
砒化アルミニウムガリウム(Alx Ga1-x As)層上
にIII族窒化物層をエピタキシャル成長したものとす
る。In order to solve the above-mentioned problems, a group III nitride semiconductor according to the present invention is provided on a group IV semiconductor substrate having a (111) plane orientation by using aluminum gallium arsenide (Al x Ga 1 -x As). , X = 0-1) layer, and a group III nitride layer is epitaxially grown on the aluminum gallium arsenide (Al x Ga 1 -x As) layer.
【0010】バッファ層としてAlx Ga1-x As層を
挿入することにより、後述の実施例で示すように基板と
エピタキシャル層との界面における欠陥発生が抑制さ
れ、エピタキシャル成長層のモフォロジーが改善され
る。特に、砒化アルミニウムガリウム(Alx Ga1-x
As)のAl組成xを0.2以上とするものとする。[0010] By inserting the Al x Ga 1-x As layer as the buffer layer, defects is suppressed at the interface between the substrate and the epitaxial layer as shown in the Examples below, it is improved morphology of the epitaxial growth layer . In particular, aluminum gallium arsenide (Al x Ga 1-x
The Al composition x of As) is set to 0.2 or more.
【0011】AlGaAsはAl−As間の結合が強い
ためAsの蒸発が少なく、界面における欠陥発生が抑制
される。IV族半導体基板がシリコンであるものとす
る。シリコンは、半導体基板として最も一般的で入手し
易く、価格も低いのでエピタキシャル成長用基板として
適する。Since AlGaAs has a strong bond between Al and As, evaporation of As is small and generation of defects at the interface is suppressed. It is assumed that the group IV semiconductor substrate is silicon. Silicon is most commonly used as a semiconductor substrate, is easily available, and has a low price, so that it is suitable as a substrate for epitaxial growth.
【0012】III族元素がアルミニウム、ガリウム、
インジウムのいずれかを含むものとする。実際に窒化ア
ルミニウム、窒化ガリウム、窒化インジウムおよびこれ
らの混合窒化物のエピタキシャル成長をおこない、良質
のエピタキシャル層が得られることが確かめられた。The group III element is aluminum, gallium,
It shall contain any of indium. Actually, epitaxial growth of aluminum nitride, gallium nitride, indium nitride and their mixed nitrides was performed, and it was confirmed that a high-quality epitaxial layer was obtained.
【0013】半導体基板を劈開するものとする。例えば
劈開面を発光面とするIII族窒化物半導体レーザーの
ように、劈開により多数の半導体素子が得られるものと
すれば、製造が容易であり、量産に適する。The semiconductor substrate is to be cleaved. For example, if a large number of semiconductor elements can be obtained by cleavage, such as a group III nitride semiconductor laser having a cleavage plane as a light-emitting surface, it is easy to manufacture and suitable for mass production.
【0014】[0014]
【発明の実施の形態】以下に本発明の実施の形態につい
て説明する。 [実施例1]図1は、本発明にかかるSi基板を用いた
LDの断面図である。n型Si(111)基板1上に膜
厚20nmのn型Al0.5 Ga0.5 Asバッファー層2
a、膜厚500nmのn型GaNコンタクト層3を介し
て、膜厚150nmのn型Al0.2 Ga0.8 Nクラッド
層4、膜厚80nmのIn0.2 Ga0. 8 N活性層5、膜
厚150nmのp型Al0.2 Ga0.8 Nクラッド層6か
ら成るDH構造、膜厚100nmのp型GaNコンタク
ト層7が積層されている。AlGaAsバッファー層2
は、シリコン基板1上にIII族窒化物エピタキシャル
膜を成長を可能とするための下地層であり、n型GaN
コンタクト層3は、その上のn型Al0.2 Ga0.8 Nク
ラッド層4以降のエピタキシャル膜の結晶性を向上させ
るための層である。活性層の一部に電流を流すための電
流狭窄膜として厚さ50nmのシリコン酸化(Si
O2 )膜10が設けられ、p電極8の接触部分が絞られ
ている。p電極8はスパッタ法によるそれぞれ厚さ20
0、50、300nmのニッケル(Ni)/モリブデン
(Mo)/金(Au)の三層からなっている。Si基板
1の裏面には、スパッタ法によりそれぞれ厚さ100、
200、500nmのチタン(Ti)/ ニッケル(N
i)/金(Au)の三層からなる裏面電極9が設けられ
ている。Embodiments of the present invention will be described below. Embodiment 1 FIG. 1 is a sectional view of an LD using a Si substrate according to the present invention. 20 nm thick n-type Al 0.5 Ga 0.5 As buffer layer 2 on n-type Si (111) substrate 1
a, through the n-type GaN contact layer 3 having a thickness of 500 nm, n-type Al 0.2 Ga 0.8 N cladding layer 4 having a thickness of 150nm, In 0.2 Ga 0. 8 N active layer 5 having a thickness of 80 nm, a film thickness of 150nm A DH structure composed of a p-type Al 0.2 Ga 0.8 N cladding layer 6 and a 100-nm-thick p-type GaN contact layer 7 are laminated. AlGaAs buffer layer 2
Is an underlayer for enabling a group III nitride epitaxial film to be grown on the silicon substrate 1;
The contact layer 3 is a layer for improving the crystallinity of the epitaxial film after the n-type Al 0.2 Ga 0.8 N clad layer 4 thereon. A 50 nm-thick silicon oxide (Si) film is used as a current confinement film for flowing a current through a part of the active layer.
O 2 ) film 10 is provided, and the contact portion of p electrode 8 is narrowed. Each of the p electrodes 8 has a thickness of 20 by a sputtering method.
It consists of three layers of nickel (Ni) / molybdenum (Mo) / gold (Au) of 0, 50 and 300 nm. On the back surface of the Si substrate 1, a thickness of 100,
200, 500 nm titanium (Ti) / nickel (N
A back electrode 9 composed of three layers of i) / gold (Au) is provided.
【0015】以下にその作製方法を述べる。まず厚さ約
500μmの低抵抗率(15mΩ・cm)のn型Si基
板をMOCVD装置に搬入し550℃まで昇温し、Al
x Ga1-x Asバッファ層2aを成長する。Al、G
a、Asのソースはそれぞれトリメチルアルミニウム
[Al(CH3 )3 ]、トリメチルガリウム[Ga(C
H 3 )3 ]、アルシン[AsH3 ]である。Alの組成
xは0.5とした。また、導電型をn型にするためにド
ーパントとしてSi(ソースはモノシラン、SiH 4 )
を加え、キャリア濃度は1×1018cm-3とした。(1
11)面方位のシリコン基板1上に成長するAl0.5 G
a0.5 Asバッファ層2aも(111)面方位ある。Hereinafter, a method of manufacturing the same will be described. First about thickness
500 μm low resistivity (15 mΩ · cm) n-type Si base
The plate is carried into a MOCVD apparatus, and the temperature is raised to 550 ° C.
xGa1-xThe As buffer layer 2a is grown. Al, G
a and As are each source of trimethyl aluminum
[Al (CHThree)Three], Trimethylgallium [Ga (C
H Three)Three], Arsine [AsHThree]. Al composition
x was set to 0.5. Also, doping is performed to make the conductivity type n-type.
Si as punt (source is monosilane, SiH Four)
And the carrier concentration is 1 × 1018cm-3And (1
11) Al growing on silicon substrate 1 with plane orientation0.5G
a0.5The As buffer layer 2a also has a (111) plane orientation.
【0016】次に1050℃まで昇温し、n型GaNコ
ンタクト層3、n型Al0.2 Ga0. 8 Nクラッド層4を
成長する。次に700℃まで降温し、In0.2 Ga0.8
N活性層5を成長する。ついで再び1050℃まで昇温
し、p型Al0.2 Ga0.8 Nクラッド層6、p型GaN
コンタクト層7を順次成長させる。In、Nのソースは
それぞれトリメチルインジウム[In(CH3 )3 ]、
アンモニア[NH3 ]である。p型のドーパントとして
は、Mgを使用した。[0016] Then the temperature was raised to 1050 ° C., to grow an n-type GaN contact layer 3, n-type Al 0.2 Ga 0. 8 N cladding layer 4. Next, the temperature is lowered to 700 ° C., and In 0.2 Ga 0.8
A N active layer 5 is grown. Then, the temperature was raised again to 1050 ° C., and the p-type Al 0.2 Ga 0.8 N cladding layer 6 and the p-type GaN
The contact layers 7 are sequentially grown. The sources of In and N are trimethylindium [In (CH 3 ) 3 ],
Ammonia [NH 3 ]. Mg was used as the p-type dopant.
【0017】ここでMOCVD装置から取り出し、スパ
ッタ法によりSiO2 膜10を形成し、フォトリソグラ
フィーを用いてストライプを形成する。次にSiO2 1
0上p側電極8としてスパッタ法によってNi/Mo/
Auからなるオーミック電極を形成する。劈開が容易に
おこなえるように、エピタキシャル膜側を研磨用の試料
支持台に張り付け、Si基板1の裏面から通常の機械的
な研磨により厚さを50μm程度まで薄くする。その
後、純水で洗浄した裏面(研磨したSi基板表面)に、
スパッタ法によりTi/Ni/Auからなる裏面電極9
を形成した。その後、200μm幅に劈開して共振器端
面を作製し、更にスクライブしてIII族窒化物半導体
のLDチップを得、組み立てた。Here, the SiO 2 film 10 is taken out of the MOCVD apparatus, a SiO 2 film 10 is formed by a sputtering method, and a stripe is formed by photolithography. Next, SiO 2 1
Ni / Mo / as the upper p-side electrode 8 by sputtering.
An ohmic electrode made of Au is formed. To facilitate cleavage, the epitaxial film side is attached to a polishing sample support, and the thickness is reduced to about 50 μm from the back surface of the Si substrate 1 by ordinary mechanical polishing. Then, on the back surface (the polished Si substrate surface) washed with pure water,
Back electrode 9 made of Ti / Ni / Au by sputtering
Was formed. Thereafter, the cavity was cleaved to a width of 200 μm to form a cavity facet, and further scribed to obtain a group III nitride semiconductor LD chip, which was assembled.
【0018】このようにして作製したLDを100個、
従来と同様の12Vでのスクリーニング試験をおこなっ
た。本実施例のLDでは破壊した素子は32個であり、
従来のものに比べ良品率が大幅に向上した。SEM観察
したところ表面モフォロジーについても改善されてい
た。これはAlGaAsバッファ層2aを用いることに
より、界面での欠陥発生が抑制されたためと考えられ
る。欠陥発生が抑制された機構の詳細は明らかではない
が、理由として、(111)面方位のAlGaAsバッ
ファ層2aの原子間距離は、約0.39で、(000
1)面方位のn型GaNコンタクト層3の原子間距離
0.32に近いこと、また、AlNは硬度が9と硬いの
対し、GaAsの硬度は約5で軟らかく、原子間の結合
が緩やかなことが挙げられる。[実験]バッファ層とし
て用いるAlx Ga1-x AsのAl組成xを変化させて
上記実施例と同様にLDを製作し、同様のスクリーニン
グ試験をおこなった。その結果を表1に示す。なお表中
の良品率とは100個素子を作製した際の12V以上で
破壊しなかった素子の数である。One hundred LDs manufactured as described above were prepared.
A screening test at 12 V was performed as in the past. In the LD of this embodiment, the number of destroyed elements is 32,
The non-defective rate was greatly improved compared to the conventional one. SEM observation revealed that the surface morphology was also improved. This is probably because the use of the AlGaAs buffer layer 2a suppressed the occurrence of defects at the interface. Although the details of the mechanism for suppressing the occurrence of defects are not clear, the reason is that the interatomic distance of the AlGaAs buffer layer 2a having the (111) plane orientation is about 0.39 and (000).
1) The inter-atomic distance of the n-type GaN contact layer 3 in the plane orientation is close to 0.32, and the hardness of AlN is as high as 9, whereas the hardness of GaAs is about 5 which is soft and the bonding between atoms is loose. It is mentioned. [Experiment] An LD was manufactured in the same manner as in the above example by changing the Al composition x of Al x Ga 1 -x As used as a buffer layer, and a similar screening test was performed. Table 1 shows the results. The non-defective rate in the table is the number of elements which did not break at 12 V or more when 100 elements were manufactured.
【0019】[0019]
【表1】 表1から、良品率はAl組成が0.2以上で大きく改善
されるが、さらに0.3以上ではそれほど向上していな
い。[Table 1] From Table 1, it can be seen that the non-defective rate is significantly improved when the Al composition is 0.2 or more, but not so much when the Al composition is 0.3 or more.
【0020】Al組成が低いときは、高温のGaN成長
中にAsが蒸発して抜けるため、界面に欠陥を生じやす
いのに対し、Al組成が0.2以上では、Al−As間
の結合が強いため、Asの蒸発が起こり難くなることに
よると考えられる。表面モフォロジーもAl組成が0.
2以上でかなり改善が見られた。When the Al composition is low, As evaporates and escapes during the growth of GaN at a high temperature, so that defects are likely to occur at the interface. It is considered that this is due to the fact that evaporation of As becomes difficult to occur due to the strongness. The surface morphology also shows that the Al composition is 0.
Significant improvement was seen at 2 and above.
【0021】[0021]
【発明の効果】以上説明したように本発明によれば、
(111)面方位のIV族半導体基板上に、砒化アルミ
ニウムガリウム(Alx Ga1-x As、x=0〜1)層
を成長し、その砒化アルミニウムガリウム(Alx Ga
1-x As)層上にIII族窒化物層をエピタキシャル成
長することによって、界面欠陥の少ない良質のエピタキ
シャル層を有するIII族窒化物半導体とすることがで
きる。As described above, according to the present invention,
An aluminum gallium arsenide (Al x Ga 1-x As, x = 0 to 1) layer is grown on a (111) plane group IV semiconductor substrate, and the aluminum gallium arsenide (Al x Ga
By epitaxially growing a group III nitride layer on the 1-x As) layer, a group III nitride semiconductor having a high quality epitaxial layer with few interface defects can be obtained.
【0022】特に砒化アルミニウムガリウム(Alx G
a1-x As)のAl組成xを0.2以上とすることによ
り、例えば実施例にも示したようにIII族窒化物半導
体の良品率を大幅に向上させることができる。一般的で
安価なIV族半導体を基板とする本発明の方法により、
III族窒化物半導体の量産が可能となり、III族窒
化物レーザー等の発展および普及に貢献するところ大で
ある。In particular, aluminum gallium arsenide (Al x G
By setting the Al composition x of a 1-x As) to 0.2 or more, the yield of the group III nitride semiconductor can be significantly improved, for example, as shown in the examples. According to the method of the present invention using a general and inexpensive group IV semiconductor as a substrate,
The mass production of group III nitride semiconductors becomes possible, which greatly contributes to the development and spread of group III nitride lasers and the like.
【図1】本発明にかかるIII族窒化物半導体LDチッ
プの断面図FIG. 1 is a cross-sectional view of a group III nitride semiconductor LD chip according to the present invention.
【図2】従来のLDチップの断面図FIG. 2 is a cross-sectional view of a conventional LD chip.
1 n型Si基板 2 n型AlNバッファ層 2a n型AlX Ga1-x Asバッファ層 3 n型GaNコンタクト層 4 n型AlX Ga1-x Nクラッド層 5 Iny Ga1-y N活性層 6 p型Alx Ga1-x Nクラッド層 7 p型GaNコンタクト層 8 p側電極 9 裏面電極 10 SiO2 膜1 n-type Si substrate 2 n-type AlN buffer layer 2a n-type Al X Ga 1-x As buffer layer 3 n-type GaN contact layer 4 n-type Al X Ga 1-x N cladding layers 5 In y Ga 1-y N activity Layer 6 p-type Al x Ga 1 -xN cladding layer 7 p-type GaN contact layer 8 p-side electrode 9 back electrode 10 SiO 2 film
Claims (5)
III族元素の窒化物層をエピタキシャル成長したII
I族窒化物半導体において、シリコン基板上に砒化アル
ミニウムガリウム(Alx Ga1-x As、x=0〜1)
層を成長し、その砒化アルミニウムガリウム(Alx G
a1-x As)層上にIII族窒化物層をエピタキシャル
成長したことを特徴とするIII族窒化物半導体。1. A group II nitride layer epitaxially grown on a group IV semiconductor substrate having a (111) plane orientation.
In a group I nitride semiconductor, aluminum gallium arsenide (Al x Ga 1 -x As, x = 0 to 1) is formed on a silicon substrate.
A layer is grown and its aluminum gallium arsenide (Al x G
a group III nitride semiconductor, wherein a group III nitride layer is epitaxially grown on a 1-x As) layer.
a1-x As)のAl組成xを0.2以上とすることを特
徴とする請求項1記載のIII族窒化物半導体。2. An aluminum gallium arsenide (Al x G)
2. The group III nitride semiconductor according to claim 1, wherein the Al composition x of a 1-x As) is 0.2 or more.
特徴とする請求項1または2に記載のIII族窒化物半
導体。3. The group III nitride semiconductor according to claim 1, wherein the group IV semiconductor substrate is silicon.
インジウムのいずれかを含むことを特徴とする請求項1
ないし3のいずれかに記載のIII族窒化物半導体。4. The method according to claim 1, wherein the group III element is aluminum, gallium,
2. The method according to claim 1, wherein the alloy contains any of indium.
4. The group III nitride semiconductor according to any one of items 1 to 3.
求項1ないし4のいずれかに記載のIII族窒化物半導
体。5. The group III nitride semiconductor according to claim 1, wherein the semiconductor substrate is cleaved.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9703498A JPH11297628A (en) | 1998-04-09 | 1998-04-09 | Group III nitride semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9703498A JPH11297628A (en) | 1998-04-09 | 1998-04-09 | Group III nitride semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11297628A true JPH11297628A (en) | 1999-10-29 |
Family
ID=14181234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9703498A Pending JPH11297628A (en) | 1998-04-09 | 1998-04-09 | Group III nitride semiconductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11297628A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056555A (en) * | 2008-08-28 | 2010-03-11 | Sharp Corp | Semiconductor structure and method for manufacturing the same |
JP2010258352A (en) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | Semiconductor thin film element manufacturing method, semiconductor wafer, and semiconductor thin film element |
CN102570305A (en) * | 2012-03-06 | 2012-07-11 | 中国科学院半导体研究所 | Preparation method of 850nm laser based on silicon base pseudo gallium arsenide substrate |
US9343874B2 (en) | 2012-08-01 | 2016-05-17 | Ucl Business Plc | Semiconductor device and fabrication method |
-
1998
- 1998-04-09 JP JP9703498A patent/JPH11297628A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056555A (en) * | 2008-08-28 | 2010-03-11 | Sharp Corp | Semiconductor structure and method for manufacturing the same |
JP2010258352A (en) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | Semiconductor thin film element manufacturing method, semiconductor wafer, and semiconductor thin film element |
US8664086B2 (en) | 2009-04-28 | 2014-03-04 | Oki Data Corporation | Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices |
CN102570305A (en) * | 2012-03-06 | 2012-07-11 | 中国科学院半导体研究所 | Preparation method of 850nm laser based on silicon base pseudo gallium arsenide substrate |
US9343874B2 (en) | 2012-08-01 | 2016-05-17 | Ucl Business Plc | Semiconductor device and fabrication method |
US9793686B2 (en) | 2012-08-01 | 2017-10-17 | Ucl Business Plc | Semiconductor device and fabrication method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380051B1 (en) | Layered structure including a nitride compound semiconductor film and method for making the same | |
US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
US7632695B2 (en) | Semiconductor device manufacturing method | |
JP3648386B2 (en) | SEMICONDUCTOR DEVICE AND WAFER AND METHOD FOR MANUFACTURING THE SAME | |
US6690700B2 (en) | Nitride semiconductor device | |
JP5638198B2 (en) | Laser diode orientation on miscut substrates | |
JP5212283B2 (en) | Group III nitride semiconductor free-standing substrate manufacturing method, group III nitride semiconductor free-standing substrate, group III nitride semiconductor device manufacturing method, and group III nitride semiconductor device | |
JP3153153B2 (en) | Gallium nitride based semiconductor laser and method of manufacturing the same | |
US20010005023A1 (en) | Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same | |
US7183578B2 (en) | Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus | |
JP2000156524A (en) | Semiconductor device, semiconductor substrate, and manufacturing method thereof | |
JPH1126883A (en) | Gallium nitride based semiconductor light emitting device and method of manufacturing the same | |
JPH11330546A (en) | Group III nitride semiconductor and method of manufacturing the same | |
JP4031628B2 (en) | Semiconductor multilayer crystal, light-emitting element using the same, and method for growing the semiconductor multilayer crystal | |
JP2004047764A (en) | Method for manufacturing nitride semiconductor, semiconductor wafer, and semiconductor device | |
JP2002217116A (en) | Method for manufacturing crystal film, crystal substrate, and semiconductor device | |
JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
JPH11274560A (en) | Semiconductor element and manufacture thereof | |
JPH11297628A (en) | Group III nitride semiconductor | |
JP2000022283A (en) | Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate | |
JP4583523B2 (en) | III-V nitride semiconductor light emitting device and method for manufacturing the same | |
KR100742986B1 (en) | Method for manufacturing gallium nitride compound semiconductor device having a compliant substrate | |
JP2000332365A (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP3592616B2 (en) | Group III nitride semiconductor light emitting device | |
JP2003258381A (en) | Method of forming nitride semiconductor layer and light emitting device including the same |