[go: up one dir, main page]

JPH11297084A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11297084A
JPH11297084A JP9593598A JP9593598A JPH11297084A JP H11297084 A JPH11297084 A JP H11297084A JP 9593598 A JP9593598 A JP 9593598A JP 9593598 A JP9593598 A JP 9593598A JP H11297084 A JPH11297084 A JP H11297084A
Authority
JP
Japan
Prior art keywords
temperature
verify voltage
voltage
semiconductor device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9593598A
Other languages
English (en)
Inventor
Naoki Yada
直樹 矢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9593598A priority Critical patent/JPH11297084A/ja
Publication of JPH11297084A publication Critical patent/JPH11297084A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 メモリセルの書込み又は消去状態における閾
値電圧の温度依存性を低減若しくは解消する。 【解決手段】 電気的に消去及び書き込み可能な不揮発
性メモリ(30)を有する半導体装置において、半導体
装置の温度を検出する温度検出手段(8)と、ベリファ
イ電圧発生回路(22)で発生されるベリファイ電圧
(Vwvfy)を温度検出手段による検出温度に基づい
て可変可能にする制御手段(CPU)とを設ける。制御
手段は、半導体装置の温度に依存して変化しようとする
メモリセルの閾値電圧の変動分を相殺する方向にベリフ
ァイ電圧を変化させる。例えば前記制御手段は、検出温
度が低い程、書き込みベリファイ電圧を高くする。これ
により、ベリファイ電圧それ自体の温度依存度と、ベリ
ファイ動作に関係するその他の回路の温度依存度とが相
殺される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的に消去及び
書き込み可能な不揮発性メモリセルを有する半導体装置
にける、消去ベリファイ電圧又は書き込みベリファイ電
圧を制御する技術に係り、例えばフラッシュメモリやフ
ラッシュメモリをオンチップしたマイクロコンピュータ
などに適用して有効な技術に関するものである。
【0002】
【従来の技術】電気的に消去及び書き込み可能な不揮発
性メモリセルを有する半導体装置として、浮遊ゲートへ
の電子の注入や電子の引き抜きによって情報を記憶させ
ることができる不揮発性半導体記憶装置、例えばEEP
ROM若しくはフラッシュメモリが従来から提供されて
いる。フラッシュメモリはフローティングゲート(浮遊
ゲート)、コントロールゲート、ソース及びドレインを
持つメモリセルトランジスタを有する。このメモリセル
トランジスタは、前記フローティングゲートに電子が注
入されると閾値電圧が上昇し、また、前記フローティン
グゲートから電子を引き抜くと閾値電圧が低下する。前
記メモリセルトランジスタは、データ読み出しのための
ワード線電圧(コントロールゲート印加電圧)に対する
閾値電圧の高低に応じた情報を記憶することになる。E
EPROMもフラッシュメモリと基本的には同じであ
る。メモリセルトランジスタの閾値電圧が低い状態を書
き込み状態、高い状態を消去状態と定義する場合があ
る。その逆に定義することもある。
【0003】フラッシュメモリについて記載された文献
の例として日経マイクロデバイス(1994年11月号)第48
頁及び第49頁、さらに、特開平9−297996号公報があ
る。
【0004】例えばフラッシュメモリにおける書き込み
動作は、書き込み選択されるべきメモリセルのコントロ
ールゲートとドレインとの間に高電圧を印加して行なわ
れる。過書き込み状態を防止するために書き込み電圧の
印加は短時間ずつに分けて徐々に行なわれるのが一般的
である。書き込み電圧を印加したときは毎回書き込みベ
リファイ動作が行なわれる。例えば、消去状態に対して
閾値電圧が低い状態を書き込み状態と定義すると、書き
込み状態の閾値電圧を有する場合にオフ状態にされるワ
ード線選択電圧を書き込みベリファイ電圧として書き込
み電圧印加後に与え、これによって書き込み対象メモリ
セルがオン状態にされれば書き込み完了、オフ状態のま
まであれば書き込み不完全を判断する。
【0005】
【発明が解決しようとする課題】本発明者は書き込み状
態若しくは消去状態の閾値電圧の温度依存性について検
討した。本発明者は、書き込み動作又は消去動作時の温
度によってメモリセルの閾値電圧が変動すると言う事態
を見出した。例えば、以下、特に言及しない限り消去状
態に対して閾値電圧が低い状態を書き込み状態と定義す
るものとする。このとき、低温時に書き込み動作を行な
った場合、メモリセルの閾値電圧は通常温度(例えば2
0°C)時よりも低くなってデプリートマージンが著し
く劣化する。逆に高温時の書き込みでは閾値電圧が高く
なる傾向を採る。この様子は図11に詳細に示されてお
り、消去状態の閾値電圧分布に対して、書き込み時の閾
値電圧分布は、低温時は低く、高温時は高くされる。
【0006】メモリセルの上記書き込みによる閾値電圧
の温度依存性は、図12に例示されるように、ベリファ
イ電圧を生成するときに用いられる基準電圧発生回路、
メモリセル、センスアンプ等の温度特性に起因するもの
であり、ベリファイ電圧それ自体の温度依存度と、ベリ
ファイ動作に関係するその他の回路の温度依存度が相殺
されない状況によって生ずるものあることが本発明者に
よって見出された。
【0007】本発明の目的は、メモリセルの書込み又は
消去状態における閾値電圧の温度依存性を低減若しくは
解消することができる半導体装置を提供することにあ
る。
【0008】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【0010】すなわち、電気的に消去及び書き込み可能
な不揮発性メモリセルと、消去又は書き込みベリファイ
電圧を形成するベリファイ電圧発生回路(22)とを有
し、消去電圧又は書き込み電圧を印加した後に消去ベリ
ファイ電圧又は書き込みベリファイ電圧(Vwvfy)
を選択ワード線に印加して消去又は書き込みベリファイ
動作を行なう半導体装置(33,51)において、半導
体装置の温度を検出する温度検出手段(8)と、前記ベ
リファイ電圧発生回路で発生されるベリファイ電圧を前
記温度検出手段による検出温度に基づいて可変可能にす
る制御手段(10,11,50)とを設ける。前記制御
手段は、半導体装置の温度に依存して変化しようとする
メモリセルの閾値電圧の変動分を相殺する方向に前記ベ
リファイ電圧を変化させる。例えば前記制御手段は、検
出温度が低い程、書き込みベリファイ電圧を高くする。
【0011】上記より、ベリファイ電圧それ自体の温度
依存度と、ベリファイ動作に関係するその他の回路の温
度依存度とが相殺され、これによって、メモリセルの書
込み又は消去状態における閾値電圧の温度依存性を低減
若しくは解消することができる。
【0012】ベリファイ電圧制御の具体的な態様とし
て、所定温度範囲でベリファイ電圧を決定するための制
御データが所定温度刻み毎に予め配置されたデータテー
ブル(TBL)の格納領域を設け、前記制御手段は、基
準温度と検出温度との温度差に基づいて、前記検出温度
におけるベリファイ電圧を得るための制御データを前記
データテーブルから参照し、参照された制御データを用
いてベリファイ電圧の制御を行なうことができる。基準
温度(Tm)と検出温度(Tn)との温度差(Tdi
f)を用いることにより、相対値による温度情報の操作
が可能になる。
【0013】更に、半導体装置固有のプロセスばらつき
に起因して生ずる基準温度でのベリファイ電圧に関する
変動を補償するプロセスばらつき補償データの格納領域
(18)を設け、前記制御手段は、前記参照された制御
データに前記プロセスばらつき補償データを加算し、加
算されたデータによってベリファイ電圧の制御を行なう
ことができる。前記プロセスばらつき補償データは、前
記データテーブルの内容に対する個々の半導体装置の固
体差を補償するためのものであり、前記基準温度におい
てデータテーブルの制御データが論理的若しくは理想的
に規定するベリファイ電圧と前記基準温度においてそれ
と同じ制御データで実際に発生させたベリファイ電圧の
実測値との差電圧を形成できるトリミングデータ値とさ
れ、半導体装置のデバイステスト結果を反映して作成す
ることができる。前記基準温度に基づくデータテーブル
利用の補正手法は、プロセスばらつきの補償と言う点に
おいても優れていると言える。
【0014】前記制御手段は、中央処理装置(10)
と、その動作プログラムを格納する記憶手段(11)と
によってソフトウェア的に構成し、或いは専用の演算回
路(50)でハードウェア的に構成することができる。
【0015】前記半導体装置は、不揮発性メモリセルに
2値データを格納するものはもとより、1個のメモリセ
ルに4値以上の多値のデータを格納可能なものとするこ
とができる。
【0016】
【発明の実施の形態】図2には本発明に係る半導体装置
の一例であるマイクロコンピュータのブロック図が示さ
れる。同図に示されるマイクロコンピュータ(MCU)
33は、例えば公知のCMOS集積回路製造技術によっ
て単結晶シリコンのような1個の半導体基板に形成され
ている。マイクロコンピュータ33は、フラッシュメモ
リ内蔵マイクロコンピュータであり、CPU(Central
Processing Unit:中央処理装置)10、CPU10の
作業領域若しくはデータ一時記憶領域とされるRAM
(Random Access Memory:ランダム・アクセス・メモ
リ)11、CPU10の動作プログラムや制御データな
どが格納されるフラッシュメモリ(FROM)30、マ
イクロコンピュータ33の温度を計測するためのサーミ
スタのような温度センサ8、温度センサ8から出力され
てアナログ温度情報をディジタル信号に変換するアナロ
グ・ディジタル変換回路(A/D)9、外部とインタフ
ェースされる入出力ポート(I/O)32、及びその他
の周辺回路(PRF)31を有し、それらは代表的に示
された内部バス14に接続される。
【0017】図1にはフラッシュメモリ30の書込みベ
リファイ電圧の生成に着目した部分の詳細ない値例が示
される。図1においてレジスタ15,16,17,1
8,20は、特に制限されないが、CPU10内部のデ
ータレジスタ若しくはRAM11に割り当てられた記憶
領域であると理解されたい。
【0018】図1において3で示されるもにはフラッシ
ュメモリセルがマトリクス配置されたフラッシュメモリ
マットである。特に図示はしないが、フラッシュメモリ
セルは、フローティングゲート(浮遊ゲート)、コント
ロールゲート、ソース及びドレインを持つ。コントロー
ルゲートはワード線に、ドレインはビット線に、ソース
はソース線に接続される。2で示される回路ブロック
は、ワードドライバ、書込み回路、ソースドライバ、セ
ンスアンプ、カラム選択スイッチ(Y−SW)、デコー
ダ、及びコントローラを含む。ワードドライバはワード
線電源に従ってワード線を選択的に駆動する。ソースド
ライバはソース線電源によってソース線を駆動する。セ
ンスアンプはビット線に読み出されたデータを検出して
ラッチするセンスラッチとして機能する。Y−SWはビ
ット線を選択的にコモンデータ線に導通させるスイッチ
回路である。デコーダはアドレス信号をデコードしてY
−SWの選択信号及びワードドライバの駆動選択信号を
形成する。コントローラは、外部から受け取ったコマン
ドに従って、消去、消去ベリファイ、書き込み、書き込
みベリファイ、及び読み出し等の動作に必要な制御手順
を生成する。
【0019】電源切り替え回路1は、ワード線電源(読
み出し、書き込み、消去のためのワード線駆動電源)、
データ線電源(書込み・消去用のビット駆動線電源)、
ソース線電源、センスアンプ電源、書き込み回路電源、
及びY−SW電源(Y−SW選択駆動電源)等の動作電
圧を動作モード若しくは動作状態に応じて切り替えて前
記回路ブロック2に供給する。電源切り替え回路1には
外部電源電圧VCC、外部電源電圧VCCを図示を省略
する昇圧回路で昇圧形成した数種類の昇圧電圧、及び書
き込みベリファイ電圧Vwvfyなどが供給される。電
源切り替え回路1は、動作モードに応じて回路ブロック
2のコントローラから出力される制御信号などに従って
出力電源に対する入力電源の切り替えを制御する。
【0020】前記メモリセルトランジスタは、前記フロ
ーティングゲートに電子が注入されると閾値電圧が上昇
し、また、前記フローティングゲートから電子を引き抜
くと閾値電圧が低下する。前記メモリセルトランジスタ
は、データ読み出しのためのワード線電圧(コントロー
ルゲート印加電圧)に対する閾値電圧の高低に応じた情
報を記憶することになる。メモリセルトランジスタの閾
値電圧が低い状態を書き込み状態、高い状態を消去状態
と定義する。
【0021】フラッシュメモリ30に書き込み動作が指
定されると、書き込み選択されるべきメモリセルのコン
トロールゲートとドレインとの間に高電圧が印加され
る。過書き込み状態を防止するために書き込み電圧の印
加は短時間ずつに分けて徐々に行なわれる。書き込み電
圧を印加したときは毎回書き込みベリファイ動作が行な
われる。例えば、消去状態に対して閾値電圧が低い状態
を書き込み状態と定義すると、書き込み状態の閾値電圧
を有する場合にオフ状態にされるワード線選択電圧を書
き込みベリファイ電圧として書き込み電圧印加後に与
え、これによって書き込み対象メモリセルがオン状態に
されれば書き込み完了、オフ状態のままであれば書き込
み不完全を判断する。
【0022】前記書き込みベリファイ電圧Vwvfyは
書き込みベリファイ電圧発生回路22で生成される。書
き込みベリファイ電圧発生回路22は、基準電圧発生回
路6から出力される基準電圧Vrefを非反転入力端子
(+)に受ける正相増幅オペアンプを4を主体とするク
ランプ電源によって構成される。オペアンプ4の出力端
子は帰還抵抗回路21及びトリミングスイッチ回路5を
介して反転入力端子(−)に帰還接続される。トリミン
グスイッチ回路5は帰還抵抗回路21よって分圧された
帰還電圧を選択する。選択された帰還電圧に従って書き
込みベリファイ電圧Vwvfyが決定される。前記トリ
ミングスイッチ回路5による帰還電圧の選択はレジスタ
19の設定データによって決まる。換言すれば、レジス
タ19の設定データによって書き込みベリファイ電圧V
wvfyの値を可変にできる。
【0023】前記CPU10は、前記フラッシュメモリ
セルの書込み状態における閾値電圧の温度依存性を低減
若しくは解消するために、前記ベリファイ電圧発生回路
22で発生されるベリファイ電圧Vwvfyを前記温度
センサ8による検出温度に基づいて可変可能に制御す
る。即ち、CPU10はその動作プログラムに従って、
マイクロコンピュータの温度に依存して変化しようとす
るメモリセルの閾値変動分を相殺する方向に前記ベリフ
ァイ電圧を変化させる。例えばCPU10は、検出温度
が低い程、書き込みベリファイ電圧を高くするようにレ
ジスタ19のデータを制御する。
【0024】前記ベリファイ電圧を制御する手法につい
てその詳細な一例を説明する。先ず、所定温度範囲でベ
リファイ電圧を決定するための制御データ(トリミング
データ)が所定温度刻み毎に予め配置されたデータテー
ブルTBLをRAM11にロードする。このデータテー
ブルTBLの初期データはフラッシュメモリ30などに
保持させることができ、パワーオンリセット時にRAM
11にイニシャルロードすることができる。データテー
ブルTBLの一例は図3に示され、一定の温度刻み(i
°C)毎にトリミングデータD0〜Dnが配置されてい
る。データテーブルTBLは実測若しくは理論計算に基
づいて代表的に生成する。即ち、書き込み状態のメモリ
セルの閾値電圧の温度依存性を相殺するのに必要な書き
込みベリファイ電圧を実測若しくは理論計算によって決
定し、これに基づいて個々のトリミングデータを決定す
る。したがって、トリミングデータによって形成される
書込みベリファイ電圧の理論値は予め把握されている。
【0025】更に、マイクロコンピュータ固有のプロセ
スばらつきに起因して生ずる基準温度でのベリファイ電
圧に関する変動を補償するプロセスばらつき補償データ
をレジスタ18にロードしておく。前記プロセスばらつ
き補償データは、データテーブルTBLの内容に対する
個々のマイクロコンピュータの固体差を補償するための
ものであり、前記基準温度においてデータテーブルの制
御データが論理的若しくは理想的に規定するベリファイ
電圧と、前記基準温度における制御データで実際に発生
させたベリファイ電圧の実測値との差電圧を形成するた
めのトリミングデータ値とされる。このプロセスばらつ
き補償データはマイクロコンピュータ33のデバイステ
ストの一環で取得し、フラッシュメモリ33に格納して
おく。パワーオンリセットで当該プロセスばらつき補償
データがレジスタ18にイニシャルロードされる。
【0026】CPU10は前記データテーブルTBL及
びプロセスばらつき補償データを用いて書込みベリファ
イ電圧を以下のように制御する。基準温度の情報はパワ
ーオンリセット時にフラッシュメモリ30からレジスタ
15にイニシャルロードされている。例えば基準温度情
報を図3のトリミングデータD5に関する温度Tmの情
報とする。CPU10は、温度センサ8で計測された現
在の温度情報(例えば図3の温度Tnの情報)をレジス
タ20に格納する。CPU10は基準温度情報と現在の
温度情報との差(Tm−Tn)を演算し、温度差分情報
(図3のTdif)としてレジスタ16に格納する。C
PU10は、この温度差分情報Tdifを基準温度の情
報Tmに加算した値に基づいて最終温度情報Tlstを
生成する。図3にも示され得るように、温度差分情報T
difと基準温度の情報Tmの和(Tdif+Tm)は
各トリミングデータの刻み温度iの整数倍になるとは限
らず、誤差があり、基準温度に対する差分がトリミング
データの刻み温度iの整数倍になる温度を、前記最終温
度情報Tlstとするように、演算が行われる。この演
算は、Tlst=Fa(Tdif+Tm)で表わすこと
ができる温度補正関数Fa(T)として表わすことがで
きる。CPU10は最終温度情報Tlstによってデー
タテーブルを検索し、例えば検索されたトリミングデー
タD7をレジスタ17に格納する。この検索処理は、F
b(Tlst)と表わすことができる。
【0027】また、パワーオンリセット時にはプロセス
ばらつき補償データが図1のレジスタ18にイニシャル
ロードされている。例えばマイクロコンピュータ33の
温度を基準温度(Tm)に保った状態で当該基準温度
(Tm)に応ずるトリミングデータD5を用いて書き込
みバイアス電圧を形成したとき、その電圧が期待値電圧
V5に対してVjであったならば、プロセスばらつき補
償データはDcmp=−(Vj−V5)とされる。
【0028】CPU10は前記最終温度情報Tlstに
応ずるトリミングデータD5にプロセスばらつき補償デ
ータはDcmpを加算し、加算されたデータをレジスタ
19に設定して、書込みベリファイ電圧を決定する。
【0029】図4には上記トリミングデータの演算手法
を整理して示してある。レジスタ16(R2)にはTd
if=(Tm−Tn)が格納される。レジスタ17(R
3)には、最終温度情報に応ずるトリミングデータFb
(Tlst)=Fb{Fa(R0,R1)}=Fb{F
a(Tdif+Tm)}が格納される。
【0030】図5には前記書込みベリファイ電圧の補正
制御とそれによるメモリセルの閾値電圧との関係が温度
をパラメータとして示される。書込みベリファイ電圧を
補正しない場合には低温書込み時にはメモリセルの閾値
電圧が低くなり過ぎる。逆に高温時は高くなり過ぎる。
温度に応じて書込みベリファイ電圧を補正する(この例
では低温程書込みベリファイ電圧を高くする)ことによ
り、メモリセルの閾値電圧の分布がほぼ一定になる。
【0031】したがって、低温時書き込みを行ってもデ
プリートマージンが著しく劣化する等とうい従来の問題
点を解消することができる。また、書込み時の動作保証
温度範囲を拡大することができ、使い勝手が良好にな
る。書込み状態のメモリセルの閾値電圧のばらつきが少
なくなり、メモリの信頼性が向上する。また、センスア
ンプやベリファイ電源回路それ自体の性能とは別の点を
改良してメモリセルの閾値電圧ばらつきを抑えるから、
センスアンプやベリファイ電源回路等に対してメモリセ
ルの閾値電圧ばらつきを抑えるための考慮を払う必要が
なくなり、設計の短縮化にも寄与する。また、基準温度
と検出温度との温度差を用いることにより、相対値によ
る温度情報の操作が可能になり、補正のための演算処理
が簡単になる。
【0032】図6には前記フラッシュメモリ30に対す
る書込み動作のフローチャートが示される。CPU10
はフラッシュメモリ30に書き込み動作を指示し(S
1)、書込みデータをRAM11に転送し(S2)、R
AM11からフラッシュメモリ30のデータラッチに転
送する(S3)。転送後、前記トリミングデータの補正
演算を行い(S4)、演算されたトリミングデータをレ
ジスタ19にセットする(S5)。その後、書込み対象
メモリセルに一定時間書込み電圧を印可し(S6)、書
込みベリファイ動作を行う(S7)。書込みベリファイ
動作によって全ビット書込み状態にされているかが判定
され(S8)、全ビット書込み状態にされるまで、再書
込みデータの演算(S9)を経て前記ステップS3〜S
8の動作が繰り返される。このように、書込み電圧の印
可毎に、トリミングデータの補正処理が行われるので、
高い信頼性をもって書込み閾値電圧のばらつきを抑える
ことができる。
【0033】前記書込みベリファイ電圧を補正するため
の前記構成は消去ベリファイ電圧を形成する回路にも適
用することができる。例えば低温程消去ベリファイ電圧
を高くするように補正すればよい。その時の消去動作
は、図7のフローチャートに例示されるように、CPU
10から消去コマンドが発行された後(S11)、消去
ベリファイ電圧制御のためのトリミングデータの補正演
算を行い(S12)、補正されたトリミングデータを消
去ベリファイ電圧発生回路の制御データレジスタに設定
する(S13)。それから、消去電圧を一定時間印可し
(S14)、消去ベリファイ動作を行う(S15)。消
去みベリファイ動作によって全ビット消去状態にされて
いるかが判定され(S16)、全ビット消去状態にされ
るまで、前記ステップS11〜S16の動作が繰り返さ
れる。このように、消去電圧の印可毎に、トリミングデ
ータの補正処理が行われるので、高い信頼性をもって消
去状態におけるメモリセルの閾値電圧のばらつきを抑え
ることができる。
【0034】図8には書込みベリファイ電圧の補正を専
用演算回路50で行うようにしたマイクロコンピュータ
が示される。レジスタ15の基準温度情報とレジスタ2
0の現在の温度情報との差を演算する加算器12が設け
られ、この加算器12は、前記差分情報(Tm−Tn)
を演算し、これを温度差分情報(図3のTdif)とし
てレジスタ16に格納する。レジスタ16に格納された
温度差分情報Tdifは変換回路7に供給される。この
変換回路7は、この温度差分情報Tdifを基準温度の
情報Tmに加算した値に基づいて最終温度情報Tlst
を生成し、最終温度情報Tlstをそれに対応するトリ
ミングデータに変換する。この変換回路7には例えば前
記データテーブルTBLの論理と該テーブルを最終温度
情報Tlstで検索する論理とがハードウェア論理回路
で実現されている。変換回路7で変換されたトリミング
データには加算器13で前記プロセスばらつき補償デー
タが加算され、加算処理されたデータがレジスタ19に
設定され、これによって書込みベリファイ電圧が決定さ
れる。
【0035】図9には本発明に係る半導体装置の別の例
であるフラッシュメモリのブロック図が示される。同図
に示されるフラッシュメモリ51は、フラッシュメモリ
単体の半導体装置である。同図に示されるフラッシュメ
モリ51は、図8のフラッシュメモリ30と、温度セン
サ8、A/D9、および入出力回路24を有して、単一
の半導体基板に形成されている。
【0036】図10には昇圧回路を用いた書込みベリフ
ァイ電圧生成回路の例が示される。今までの説明では図
1に例示されるように書込みベリファイ電圧はオペアン
プを用いた電圧レギュレータによって構成されている。
これは、書込み状態のメモリセルの閾値電圧が消去状態
のメモリセルの閾値電圧よりも低い場合を一例としてい
るからである。逆に書込み状態のメモリセルの閾値電圧
が消去状態のメモリセルの閾値電圧よりも高い場合に
は、コンパレータ4Aで比較する。これによって昇圧電
圧レベルを自由に制御できる。具体的な電圧補正手法は
上記と同じである。
【0037】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
【0038】例えばトリミングデータの補正演算手法は
上述の説明に限定されず、適宜変更可能である。また、
上記説明では、1個のメモリセルに2値のデータを格納
するフラッシュメモリを一例としたが、例えば1個のメ
モリセルに4値以上の多値のデータを格納する不揮発性
メモリなどにも適用することができる。例えば1個のメ
モリセルに4値の情報を格納可能とする場合、メモリセ
ルは、夫々閾値電圧の異なる、消去状態、第1の書込み
状態、第2の書込み状態、及び第3の書込み状態の中か
ら一つの状態が選ばれることになる。多値メモリの場合
には、多値の閾値電圧の分布は更に狭い範囲とされなけ
ればならないから、メモリセルの閾値電圧の温度依存性
を解消若しくは緩和することができる本願発明は、多値
の不揮発性メモリに適用すれば効果は更に顕著である。
【0039】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるフラッ
シュメモリ内蔵マイクロコンピュータやフラッシュメモ
リチップに適用した場合について説明したが、本発明は
それに限定されず、その他の論理LSIやメモリにも広
く適用することができる。
【0040】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【0041】すなわち、半導体装置の温度に依存して変
化しようとするメモリセルの閾値電圧の変動分を相殺す
る方向に前記ベリファイ電圧を変化させるから、ベリフ
ァイ電圧それ自体の温度依存度と、ベリファイ動作に関
係するその他の回路の温度依存度とを相殺でき、これに
よって、メモリセルの書込み又は消去状態における閾値
電圧の温度依存性を低減若しくは解消することができ
る。したがって、低温時書き込み行ってもデプリートマ
ージンが著しく劣化する等とうい従来の問題点を解消す
ることができる。また、書込みや消去時の動作保証温度
範囲を拡大することができ、使い勝手が良好になる。書
込み状態や消去状態のメモリセルの閾値電圧のばらつき
が少なくなり、メモリの信頼性が向上する。また、セン
スアンプやベリファイ電源回路それ自体の性能とは別の
点を改良してメモリセルの閾値電圧ばらつきを抑えるか
ら、センスアンプやベリファイ電源回路等に対してメモ
リセルの閾値電圧ばらつきを抑えるために考慮を払わな
くてもよくなり、設計の短縮化にも寄与する。更に、基
準温度と検出温度との温度差を用いることにより、相対
値による温度情報の操作が可能になり、演算処理が簡単
になる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の一例であるマイクロ
コンピュータにおけるフラッシュメモリの書込みベリフ
ァイ電圧の生成に着目した部分の詳細な一例を示すブロ
ック図である。
【図2】本発明に係る半導体装置の一例であるマイクロ
コンピュータの全体的なブロック図である。
【図3】データテーブルのトリミングデータ、ベリファ
イ電圧、刻み温度の関係を例示的に示す説明図である。
【図4】トリミングデータの演算手法を整理して示した
フローチャートである。
【図5】書込みベリファイ電圧の補正制御とそれによる
メモリセルの閾値電圧との関係を温度をパラメータとし
て示した特性図である。
【図6】フラッシュメモリに対する書込み動作の一例を
示すフローチャートである。
【図7】フラッシュメモリに対する消去動作の一例を示
すフローチャートである。
【図8】書込みベリファイ電圧の補正を専用演算回路で
行うようにしたマイクロコンピュータのブロック図であ
る。
【図9】本発明に係る半導体装置の別の例であるフラッ
シュメモリのブロック図である。
【図10】昇圧回路を用いた書込みベリファイ電圧生成
回路の一例を示すブロック図である。
【図11】書き込み状態にされたメモリセルの閾値電圧
分布が温度依存性を有することを示す特性図である。
【図12】メモリセルの閾値電圧分布に対する温度依存
性の原因を例示列挙した説明図である。
【符号の説明】
8 温度センサ 9 A/D 10 CPU 11 RAM TBL データテーブル D0〜Dn トリミングデータ Tm 基準温度 Tn 計測温度 Tdif 温度差分情報 Tlst 最終温度情報 22 書込みベリファイ電圧発生回路 Vwvfy 書込みベリファイ電圧 30 フラッシュメモリ 33 マイクロコンピュータ 50 専用演算回路 51 フラッシュメモリ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 電気的に消去及び書き込み可能な不揮発
    性メモリセルと、消去又は書き込みベリファイ電圧を形
    成するベリファイ電圧発生回路とを有し、消去電圧又は
    書き込み電圧を印加した後に消去ベリファイ電圧又は書
    き込みベリファイ電圧を選択ワード線に印加して消去又
    は書き込みベリファイ動作を行なう半導体装置におい
    て、 半導体装置の温度を検出する温度検出手段と、前記ベリ
    ファイ電圧発生回路で発生されるベリファイ電圧を前記
    温度検出手段による検出温度に基づいて可変可能にする
    制御手段とを設け、 前記制御手段は、半導体装置の温度に依存して変化しよ
    うとするメモリセルの閾値電圧の変動分を相殺する方向
    に前記ベリファイ電圧を変化させるものであることを特
    徴とする半導体装置。
  2. 【請求項2】 前記制御手段は、検出温度が低い程、書
    き込みベリファイ電圧を高くするものであることを特徴
    とする請求項1記載の半導体装置。
  3. 【請求項3】 所定温度範囲でベリファイ電圧を決定す
    るための制御データが所定温度刻み毎に予め配置された
    データテーブルの格納領域を有し、前記制御手段は、基
    準温度と検出温度との温度差に基づいて、前記検出温度
    におけるベリファイ電圧を得るための制御データを前記
    データテーブルから参照し、参照された制御データを用
    いてベリファイ電圧の制御を行なうものであることを特
    徴とする請求項1又は2記載の半導体装置。
  4. 【請求項4】 半導体装置固有のプロセスばらつきに起
    因して生ずる基準温度でのベリファイ電圧に関する変動
    を補償するプロセスばらつき補償データの格納領域を有
    し、前記制御手段は、前記参照された制御データに前記
    プロセスばらつき補償データを加算し、加算されたデー
    タによってベリファイ電圧の制御を行なうものであるこ
    とを特徴とする請求項3記載の半導体装置。
  5. 【請求項5】 前記制御手段は、中央処理装置と、その
    動作プログラムを格納する記憶手段とであることを特徴
    とする請求項1又は2記載の半導体装置。
  6. 【請求項6】 前記制御手段は、専用の演算回路である
    ことを特徴とする請求項1又は2記載の半導体装置。
  7. 【請求項7】 前記不揮発性メモリセルには4値以上の
    多値のデータが格納されるものであることを特徴とする
    請求項1乃至6の何れか1項記載の半導体装置。
JP9593598A 1998-04-08 1998-04-08 半導体装置 Withdrawn JPH11297084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9593598A JPH11297084A (ja) 1998-04-08 1998-04-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9593598A JPH11297084A (ja) 1998-04-08 1998-04-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH11297084A true JPH11297084A (ja) 1999-10-29

Family

ID=14151138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9593598A Withdrawn JPH11297084A (ja) 1998-04-08 1998-04-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH11297084A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017910A1 (ja) * 2003-08-13 2005-02-24 Renesas Technology Corp. 不揮発性半導体記憶装置
JP2006344280A (ja) * 2005-06-08 2006-12-21 Toshiba Corp 半導体記憶装置
JP2008097805A (ja) * 2006-10-12 2008-04-24 Hynix Semiconductor Inc 半導体記憶装置の温度情報出力回路および方法
JP2009259378A (ja) * 2008-03-17 2009-11-05 Elpida Memory Inc 半導体装置
JP2009266364A (ja) * 2008-04-04 2009-11-12 Elpida Memory Inc 半導体記憶装置
JP2011253608A (ja) * 2010-05-31 2011-12-15 Samsung Electronics Co Ltd ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー
US8116160B2 (en) 2008-07-09 2012-02-14 Samsung Eelctronics Co., Ltd. Methods of detecting a shift in the threshold voltage for a nonvolatile memory cell
CN102479550A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 补偿操作电压的方法、快闪存储器件、以及数据存储设备
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
JP2013089282A (ja) * 2011-10-13 2013-05-13 Samsung Electronics Co Ltd 不揮発性メモリ装置、不揮発性メモリ装置のプログラム方法、不揮発性メモリ装置を含むメモリシステム
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
US9928920B2 (en) 2015-09-10 2018-03-27 Toshiba Memory Corporation Memory controller, storage device, and read retry method
US10049715B2 (en) 2015-08-05 2018-08-14 Denso Corporation Semiconductor storage device and method for writing of the same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017910A1 (ja) * 2003-08-13 2005-02-24 Renesas Technology Corp. 不揮発性半導体記憶装置
JP2006344280A (ja) * 2005-06-08 2006-12-21 Toshiba Corp 半導体記憶装置
JP2008097805A (ja) * 2006-10-12 2008-04-24 Hynix Semiconductor Inc 半導体記憶装置の温度情報出力回路および方法
JP2009259378A (ja) * 2008-03-17 2009-11-05 Elpida Memory Inc 半導体装置
USRE46110E1 (en) 2008-03-17 2016-08-16 Ps4 Luxco S.A.R.L. Semiconductor device having single-ended sensing amplifier
JP2009266364A (ja) * 2008-04-04 2009-11-12 Elpida Memory Inc 半導体記憶装置
KR101434400B1 (ko) * 2008-07-09 2014-08-27 삼성전자주식회사 불휘발성 메모리 장치 및 메모리 시스템 및 그것의 관리방법
US8116160B2 (en) 2008-07-09 2012-02-14 Samsung Eelctronics Co., Ltd. Methods of detecting a shift in the threshold voltage for a nonvolatile memory cell
JP2011253608A (ja) * 2010-05-31 2011-12-15 Samsung Electronics Co Ltd ダイナミック検証モード選択を有する不揮発性メモリー装置とその動作方法、駆動方法、並びにプログラミング方法、メモリーシステム、メモリーカード及びソリッドステートドライバー
US9224483B2 (en) 2010-05-31 2015-12-29 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
KR20120056424A (ko) * 2010-11-25 2012-06-04 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치
JP2012113810A (ja) * 2010-11-25 2012-06-14 Samsung Electronics Co Ltd フラッシュメモリ装置及びそれを含むデータ格納装置
US9384840B2 (en) 2010-11-25 2016-07-05 Samsung Electronics Co., Ltd. Method compensation operating voltage, flash memory device, and data storage device
CN102479550A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 补偿操作电压的方法、快闪存储器件、以及数据存储设备
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2013089282A (ja) * 2011-10-13 2013-05-13 Samsung Electronics Co Ltd 不揮発性メモリ装置、不揮発性メモリ装置のプログラム方法、不揮発性メモリ装置を含むメモリシステム
US10049715B2 (en) 2015-08-05 2018-08-14 Denso Corporation Semiconductor storage device and method for writing of the same
US9928920B2 (en) 2015-09-10 2018-03-27 Toshiba Memory Corporation Memory controller, storage device, and read retry method

Similar Documents

Publication Publication Date Title
US7978545B2 (en) Semiconductor integrated circuit
US7630265B2 (en) On-chip temperature sensor
US7467339B2 (en) Semiconductor integrated circuit and a method of testing the same
EP1182669B1 (en) Non-volatile semiconductor memory device
JP5478855B2 (ja) 不揮発性メモリ制御方法及び半導体装置
US7630266B2 (en) Temperature compensation of memory signals using digital signals
JP4129381B2 (ja) 不揮発性半導体記憶装置
US6188610B1 (en) Electrically erasable and programmable nonvolatile semiconductor memory device having data holding function and data holding method
JPH11297084A (ja) 半導体装置
US5978941A (en) Semiconductor memory device having deterioration determining function
US5793674A (en) Semiconductor integrated circuit device, manufacturing method thereof, and driving method for the same
WO2004095462A1 (en) Fast, accurate and low power supply voltage booster using a/d converter
KR100590219B1 (ko) 프로그램 시간을 줄일 수 있는 불 휘발성 메모리 장치
US6694460B2 (en) Semiconductor memory device having deterioration determining function
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
US7286410B2 (en) Semiconductor integrated circuit
JP4248269B2 (ja) 半導体不揮発性記憶装置
JP4372406B2 (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JP4118623B2 (ja) 不揮発性半導体記憶装置
JP2006065945A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
JPH03296986A (ja) 半導体記憶装置
KR100245413B1 (ko) 불 휘발성 반도체 메모리 장치의 기입 방법
JP2004253031A (ja) 半導体集積回路及びそのテスト方法
KR20070047329A (ko) 반도체 집적 회로
WO2005017910A1 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705