JPH11284342A - Package and its manufacturing method - Google Patents
Package and its manufacturing methodInfo
- Publication number
- JPH11284342A JPH11284342A JP8621398A JP8621398A JPH11284342A JP H11284342 A JPH11284342 A JP H11284342A JP 8621398 A JP8621398 A JP 8621398A JP 8621398 A JP8621398 A JP 8621398A JP H11284342 A JPH11284342 A JP H11284342A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- resin layer
- wiring
- laminate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 ビアサイズを微細化し、配線密度を高めたパ
ッケージを開発する。
【解決手段】 (i)複数の絶縁樹脂層の片面または両面に
配線を形成すること、(ii)該配線を形成した各絶縁樹脂
層を、必要に応じ、適宜ダミーの絶縁樹脂層とともに積
層し、積層体を構成すること、(iii) 該積層体に熱を加
え、絶縁樹脂層を硬化させること、(iv)得られた積層体
の、電子部品あるいはプリント配線基板の搭載される面
を切断および/または研磨すること、および(iv)コア材
を上記積層体の絶縁樹脂層に対して直角方向に接着する
こと、から構成されるパッケージの製造方法。電子部品
あるいはプリント配線基板の搭載される面に対し、絶縁
樹脂層が直角方向に積層されている。
(57) [Summary] [PROBLEMS] To develop a package with a finer via size and higher wiring density. SOLUTION: (i) Wiring is formed on one or both surfaces of a plurality of insulating resin layers, and (ii) Each insulating resin layer on which the wiring is formed is appropriately laminated with a dummy insulating resin layer as necessary. (Iii) applying heat to the laminate to cure the insulating resin layer, and (iv) cutting the surface of the obtained laminate on which electronic components or printed wiring boards are mounted. And / or polishing, and (iv) bonding the core material in a direction perpendicular to the insulating resin layer of the laminate. An insulating resin layer is laminated in a direction perpendicular to the surface on which the electronic component or the printed wiring board is mounted.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、配線の高密度化、
応答信号の高速化に対応可能なパッケージとその製造方
法に関する。詳細には、本発明は、縦方向に順次積層し
てゆく現状のビルドアップ基板とは異なり、縦に配置し
た絶縁樹脂層を横方向に順次ビルドアップして、各絶縁
樹脂層に設けられた配線をビアーホールとして機能させ
る構造をもったパッケージとその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a package capable of responding to a high-speed response signal and a method of manufacturing the package. In detail, the present invention is different from the current build-up substrate that is sequentially laminated in the vertical direction, and sequentially builds up the insulating resin layers arranged vertically in the horizontal direction, and is provided on each insulating resin layer. The present invention relates to a package having a structure in which wiring functions as a via hole and a method of manufacturing the package.
【0002】[0002]
【従来の技術】近年、小型携帯電話や小型パーソナルコ
ンピュータ等に代表されるOA機器の急速な普及とこれ
らを駆動させる電子部品応答信号の高速化と高周波化に
伴い、配線の高密度化、基板サイズの縮小化、ビアホー
ルの微小化が重要な課題となっている。2. Description of the Related Art In recent years, with the rapid spread of OA equipment typified by small portable telephones and small personal computers, and high-speed and high-frequency response signals of electronic parts for driving them, the density of wiring has been increased, Reduction of size and miniaturization of via holes are important issues.
【0003】今日、そのような課題を実現でき、高密度
実装を可能にするビルドアップ基板が注目を浴びてい
る。このビルドアップ基板の製造方法は次の通りであ
る。[0003] At present, a build-up board which can realize such a problem and enables high-density mounting has attracted attention. The method of manufacturing this build-up substrate is as follows.
【0004】図1に示すように、例えば、ガラス・エポ
キシ基板の両面板あるいは積層板をコア基板10とし、こ
れに感光性エポキシ樹脂を絶縁層12として塗布し、ビア
を形成する部分に露光する。薬品で現像、エッチングす
るとビア用の穴、つまりビアホール14が開き、この部分
に下の導体層16が露出する。次に導体層18としてCuをめ
っきするが、それに先立って、粗化成処理により、絶縁
層表面に5〜10μm 程度の凹凸を作っておいてもよい。
絶縁層12にCuめっき層が食い込み、ビア強度が上がるよ
うにするためである。次に、無電解Cuめっきと電解Cuめ
っきを続けて行い、導体層18を形成する。ビアホールの
内部にもめっきされ、下層の導体層16と層間接続され
る。導体表面をエッチングして配線パターンを形成す
る。これを繰り返し層を積み上げていく。図示例では、
さらに一つの絶縁層13を設けている。最後にスルーホー
ル用の孔( 図示せず) を開け、はんだ付け用のレジスト
22を形成する。このように、従来のビルドアップ基板で
はビアホールは中空となっている。As shown in FIG. 1, for example, a double-sided or laminated glass-epoxy substrate is used as a core substrate 10, and a photosensitive epoxy resin is applied as an insulating layer 12 to the core substrate 10, and a portion where a via is to be formed is exposed. . When developed and etched with a chemical, a hole for a via, that is, a via hole 14 is opened, and a lower conductive layer 16 is exposed in this portion. Next, Cu is plated as the conductor layer 18. Prior to this, irregularities of about 5 to 10 μm may be formed on the surface of the insulating layer by a roughening treatment.
This is because the Cu plating layer cuts into the insulating layer 12 to increase the via strength. Next, the electroless Cu plating and the electrolytic Cu plating are successively performed to form the conductor layer 18. The inside of the via hole is also plated, and is interlayer-connected to the lower conductor layer 16. The conductor surface is etched to form a wiring pattern. This is repeated to build up layers. In the example shown,
Further, one insulating layer 13 is provided. Finally, a hole (not shown) for through hole is opened, and a resist for soldering is
Form 22. Thus, the via hole is hollow in the conventional build-up substrate.
【0005】なお、図示例では、コア基板の両側に絶縁
層を積層しているが、片面だけに積層してもよい。この
ような製造方法で製造されたビルドアップ基板では、導
体表面をエッチングして配線パターンを形成する際、例
えばコア基板10および絶縁層12、13にそれぞれ設けたビ
アホール14の側面の導体がエッチングされないようにビ
アホール周辺をマスキングするため、図2に略式で部分
的に示すように、ビアホール14の周辺には、はんだ合金
から成るランド24と呼ばれる領域が形成される。なお、
図示例では、上面に導体層18と下面に導体層16とが設け
られている。In the illustrated example, the insulating layers are laminated on both sides of the core substrate, but they may be laminated only on one side. In the build-up board manufactured by such a manufacturing method, when the wiring pattern is formed by etching the conductor surface, for example, the conductor on the side surface of the via hole 14 provided in each of the core substrate 10 and the insulating layers 12 and 13 is not etched. In order to mask the area around the via hole, a region called a land 24 made of a solder alloy is formed around the via hole 14 as schematically shown in FIG. In addition,
In the illustrated example, the conductor layer 18 is provided on the upper surface and the conductor layer 16 is provided on the lower surface.
【0006】[0006]
【発明が解決しようとする課題】このように、かかるビ
ルドアップ法では、配線を引き回すので、製造工程が複
雑となるばかりでなく、ランドを作製しなければならな
いので、ピッチ等が制限され、配線の高密度化に限界が
あった。ここに、本発明の目的は、製造工程が簡単なパ
ッケージの製造方法を提供すると共に、配線の高密度化
が可能なパッケージを提供することにある。As described above, in such a build-up method, the wiring is routed, so that not only the manufacturing process becomes complicated, but also the lands must be formed, so that the pitch and the like are limited, and the wiring and the like are limited. There was a limit in increasing the density of Here, an object of the present invention is to provide a method of manufacturing a package with a simple manufacturing process and to provide a package capable of increasing the density of wiring.
【0007】[0007]
【課題を解決するための手段】ここに、本発明者らは、
かかる課題を解決するために、種々検討を重ねた結果、
次のような知見を得、本発明を完成した。Means for Solving the Problems Here, the present inventors have
As a result of various studies to solve this problem,
The following findings have been obtained, and the present invention has been completed.
【0008】(1) 電子部品、例えばMPU の高密度化に伴
い、MPU を接続するパッケージも同様に高密度化が求め
られるが、半導体パッケージの主流になりつつある有機
樹脂材料を用いたビルドアップパッケージでは、一層ご
とにランドを形成し、配線を引き回していたため、製造
上、配線の高密度化に限界があった。そこで、パッケー
ジ中の配線のランドレス化を着想し、従来、製造に際し
て、引き回していた配線を可能な限り簡略化したパッケ
ージとすることで、配線の高密度化が達成できると考
え、パッケージの製造方法の観点から見直した。(1) With the increase in the density of electronic components, for example, the MPU, the package connecting the MPU is also required to have a high density. However, the build-up using an organic resin material which is becoming the mainstream of the semiconductor package is required. In the package, since lands are formed for each layer and wiring is routed, there has been a limit in increasing the density of wiring in manufacturing. In view of this, the idea of making the wiring in the package landless was considered, and it was thought that high-density wiring could be achieved by simplifying the wiring that had been routed in the past as much as possible during manufacturing. Revised from a method perspective.
【0009】(2) 配線のランドレス化を実現するため
に、ビルドアップ法のように絶縁層を形成し、MPU 側か
らプリント配線基板側までの配線を順次形成することを
繰り返すことでパッケージを作製するのではなく、最初
にMPU 側からプリント配線基板側までの配線を一度に形
成し、その後、配線が形成された絶縁樹脂層を縦方向(M
PU側あるいはプリント配線基板側から見た場合、垂直方
向) に積層していくことを考えた。(2) In order to realize a landless wiring, a package is formed by repeatedly forming an insulating layer like a build-up method and sequentially forming wiring from the MPU side to the printed wiring board side. Rather than fabricating, first, the wiring from the MPU side to the printed wiring board side is formed at once, and then the insulating resin layer on which the wiring is formed is
We considered stacking in the vertical direction (when viewed from the PU side or the printed wiring board side).
【0010】(3) 実際に、配線の形成された絶縁樹脂層
を縦方向に積層したところ、予想外にも、一の配線と別
の配線の間隔が短くなり、配線密度を高めることができ
ることが分かった。(3) Actually, when the insulating resin layers on which the wirings are formed are vertically stacked, unexpectedly, the interval between one wiring and another wiring is shortened, and the wiring density can be increased. I understood.
【0011】ここに、本発明は次の通りである。 (1) 複数の絶縁樹脂層の片面または両面に配線を形成す
ること、該配線を形成した各絶縁樹脂層を、必要に応
じ、適宜ダミーの絶縁樹脂層とともに積層し、積層体を
構成すること、該積層体に熱を加え、絶縁樹脂層を硬化
させること、および得られた積層体の、電子部品あるい
はプリント配線基板の搭載される面を切断および/また
は研摩すること、から構成されるパッケージの製造方
法。Here, the present invention is as follows. (1) Forming a wiring on one or both surfaces of a plurality of insulating resin layers, and laminating each insulating resin layer on which the wiring has been formed, if necessary, together with a dummy insulating resin layer as appropriate, to form a laminate. A package comprising: applying heat to the laminate to cure the insulating resin layer; and cutting and / or polishing the surface of the obtained laminate on which electronic components or printed wiring boards are mounted. Manufacturing method.
【0012】(2) 複数の絶縁樹脂層の片面または両面に
配線を形成すること、該配線を形成した各絶縁樹脂層
を、必要に応じ、適宜ダミーの絶縁樹脂層とともに積層
し、積層体を構成すること、該積層体に熱を加え、絶縁
樹脂層を硬化させること、得られた積層体の、電子部品
あるいはプリント配線基板の搭載される面を切断および
/または研摩すること、およびコア材を上記積層体の絶
縁樹脂層に対して直角方向に接着すること、から構成さ
れるパッケージの製造方法。(2) Forming wiring on one or both surfaces of a plurality of insulating resin layers, and laminating each of the insulating resin layers on which the wirings are formed, if necessary, together with a dummy insulating resin layer as appropriate. Composing, applying heat to the laminate to cure the insulating resin layer, cutting and / or polishing the surface of the resulting laminate on which electronic components or printed wiring boards are mounted, and core material Is bonded in a direction perpendicular to the insulating resin layer of the laminate.
【0013】(3) 絶縁樹脂層を用意すること、該絶縁樹
脂層上に、配線を形成し、絶縁樹脂層を形成することを
所定の回数繰り返し、積層体を構成すること、および該
積層体の積層面に対して直角方向の、電子部品あるいは
プリント配線基板の搭載される面を切断および/または
研磨すること、から構成されるパッケージの製造方法。(3) Preparing an insulating resin layer, forming a wiring on the insulating resin layer, and forming the insulating resin layer a predetermined number of times to form a laminate, and Cutting and / or polishing a surface on which an electronic component or a printed wiring board is mounted, in a direction perpendicular to the lamination surface of the package.
【0014】(4) 絶縁樹脂層を用意すること、該絶縁樹
脂層上に、配線を形成し、絶縁樹脂層を形成することを
所定の回数繰り返し、積層体を構成すること、該積層体
の積層面に対して直角方向の、電子部品あるいはプリン
ト配線基板の搭載される面を切断および/または研磨す
ること、および、コア材を上記積層体の絶縁樹脂層に対
して直角方向に接着すること、から構成されるパッケー
ジの製造方法。(4) Preparing an insulating resin layer, forming a wiring on the insulating resin layer, and forming the insulating resin layer a predetermined number of times to form a laminate, Cutting and / or polishing a surface on which an electronic component or a printed wiring board is mounted in a direction perpendicular to the laminated surface, and bonding a core material in a direction perpendicular to the insulating resin layer of the laminate; , A package manufacturing method comprising:
【0015】(5) 電子部品あるいはプリント配線基板の
搭載される面に対し、絶縁樹脂層が直角方向に積層され
ていることを特徴とするパッケージ。 (6) 絶縁樹脂層中の配線が、電子部品あるいはプリント
配線基板の搭載される面からみた場合、一次元的に配置
されていることを特徴とするパッケージ。(5) A package wherein an insulating resin layer is laminated at right angles to a surface on which electronic components or a printed wiring board is mounted. (6) A package characterized in that the wiring in the insulating resin layer is one-dimensionally arranged when viewed from the surface on which the electronic component or the printed wiring board is mounted.
【0016】(7) 表面に配線を設けた絶縁樹脂層を順次
ビルドアップして、各絶縁樹脂層に設けられた前記配線
をビアホールとして機能させとともに、積層された絶縁
樹脂層の側面を、電子部品あるいはプリント配線基板の
搭載される面とする構造を備えたパッケージ。(7) The insulating resin layers provided with the wiring on the surface are sequentially built up so that the wiring provided on each insulating resin layer functions as a via hole, and the side surface of the laminated insulating resin layer is A package with a structure on which components or printed wiring boards are mounted.
【0017】[0017]
【発明の実施の形態】次に、添付図面によって本発明を
さらに具体的に説明する。図3は、本発明にかかるパッ
ケージを一部断面で示す略式斜視図である。図中、本発
明にかかるパッケージ40は、電子部品あるいはプリント
配線基板の搭載される面に対し、絶縁樹脂層32が直角方
向に積層されている。また、絶縁樹脂層中の配線30が、
電子部品あるいはプリント配線基板の搭載される面から
みた場合、一次元的に配置されている。ここで電子部品
はMPU のような半導体素子だけでなく、終端子抵抗のよ
うな受動部品など通常は直接プリント配線基板に搭載す
る電子部品でも構わない。また、これらの電子部品は一
つだけでなく、複数搭載されてもよい。Next, the present invention will be described in more detail with reference to the accompanying drawings. FIG. 3 is a schematic perspective view showing a package according to the present invention in a partial cross section. In the figure, the package 40 according to the present invention has an insulating resin layer 32 laminated in a direction perpendicular to a surface on which electronic components or a printed wiring board is mounted. Also, the wiring 30 in the insulating resin layer is
When viewed from the surface on which electronic components or printed wiring boards are mounted, they are arranged one-dimensionally. Here, the electronic component may be not only a semiconductor device such as an MPU but also an electronic component usually mounted directly on a printed wiring board such as a passive component such as a terminator resistor. Further, not only one of these electronic components but also a plurality of them may be mounted.
【0018】このように、本発明にかかるパッケージ40
は、縦に配置した絶縁樹脂層32を横方向に順次ビルドア
ップして、各絶縁樹脂層32に設けられた配線30をビアー
ホールとして機能させとともに、積層された絶縁樹脂層
32の側面を、電子部品 (例:MPU)あるいはプリント配線
基板の搭載される面とする構造を備えている。As described above, the package 40 according to the present invention
Is to sequentially build up the insulating resin layers 32 arranged in a vertical direction in the horizontal direction, to function the wiring 30 provided in each insulating resin layer 32 as a via hole, and to form the laminated insulating resin layers.
It has a structure in which 32 side surfaces are used for mounting electronic components (eg, MPU) or printed wiring boards.
【0019】すなわち、適宜手段で永久レジスト層上に
導体金属 (一般にはCu) を使って形成した配線30を有す
る絶縁樹脂層32は、縦に並べて積層されており、全体と
して各絶縁樹脂層32の配線30が従来のパッケージにおけ
るビアの役割をする。That is, the insulating resin layers 32 having the wirings 30 formed on the permanent resist layer by a suitable means using a conductive metal (generally Cu) are stacked vertically, and as a whole, each insulating resin layer 32 The wiring 30 serves as a via in a conventional package.
【0020】なお、図面を明瞭にするために図3では示
していないが、絶縁樹脂層32の上部およびコア材34の下
部には、ソルダーレジスト層が、また、コア材34には従
来のコア材と同様にビア36、導電層38 (図示せず) が設
けられている。図3において、上方が電子部品(MPU) を
接続させるC4 側であって、下方、つまりコア材下部が
BGA を設けて実装されるプリント配線基板側である。Although not shown in FIG. 3 for clarity, a solder resist layer is provided above the insulating resin layer 32 and below the core material 34, and a conventional core material is provided on the core material 34. Similarly to the material, a via 36 and a conductive layer 38 (not shown) are provided. In FIG. 3, the upper part is the C4 side for connecting the electronic component (MPU), and the lower part, that is, the lower part of the core material is
This is the printed circuit board side where the BGA is provided and mounted.
【0021】また、他の一つの特徴は、本発明に係るパ
ッケージは絶縁樹脂層中の配線が、電子部品あるいはプ
リント配線基板の搭載される面から見た場合、一次元的
に配置されていることである。この特徴を有することに
よって、パッケージ内にビアおよびランドを有するため
パッケージの内層に大きな面積を占有せざるを得ないビ
ルドアップ法で作製したパッケージよりもはるかに高密
度化が図れる。Another feature is that, in the package according to the present invention, the wiring in the insulating resin layer is arranged one-dimensionally when viewed from the surface on which the electronic component or the printed wiring board is mounted. That is. By having this feature, the density can be much higher than that of a package manufactured by a build-up method in which vias and lands are included in the package and a large area must be occupied in the inner layer of the package.
【0022】ここで、一次元的とは、実質的に一次元と
いう意味であり、一次元的に配置とはMPU あるいはプリ
ント配線基板の搭載される面から見た場合、幅を有し、
導体金属を形成するのに必要な厚さを有するように配置
されていることである。Here, one-dimensional means substantially one-dimensional, and one-dimensional arrangement has a width when viewed from the surface on which the MPU or the printed wiring board is mounted.
That is, they are arranged so as to have a thickness necessary for forming the conductive metal.
【0023】図4は、図3に示すような本発明にかかる
パッケージの例えばIV−IV線に沿った模式的な略式切断
面図である。ただし、図4では、ソルダーレジスト層44
が設けられている。FIG. 4 is a schematic sectional view of the package according to the present invention as shown in FIG. 3, for example, taken along the line IV-IV. However, in FIG. 4, the solder resist layer 44
Is provided.
【0024】先に述べたように、絶縁樹脂層32は一次元
的に配置されているため、IV−IV線に沿って切断した場
合、絶縁樹脂層32の中の配線30は幅を有しない線状に観
察できるが、図4においては容易に把握できるようにあ
る程度幅を持たせて示してある。As described above, since the insulating resin layer 32 is one-dimensionally arranged, when cut along the line IV-IV, the wiring 30 in the insulating resin layer 32 has no width. Although it can be observed linearly, it is shown with a certain width in FIG. 4 so that it can be easily grasped.
【0025】一つの絶縁層32にはビアと同様の作用をす
る配線30が設けられており、コア材34に接する側には従
来と同様のビアホール36と適宜導体部42が設けられてい
る。このときの上下面にはソルダレジスト層44が設けら
れており、BGAを設けたプリント配線基板側のビアホ
ール46は従来と同様に中空であるが、C4 側、つまり上
側におけるビア48は絶縁層に設けた導体層、つまり配線
30がその作用を行う。One insulating layer 32 is provided with a wiring 30 having the same function as a via, and a side in contact with the core material 34 is provided with a via hole 36 similar to the conventional one and an appropriate conductor portion 42. At this time, a solder resist layer 44 is provided on the upper and lower surfaces, and the via hole 46 on the printed wiring board side on which the BGA is provided is hollow as before, but the via 48 on the C4 side, that is, the upper side, is formed on the insulating layer. Provided conductor layer, that is, wiring
30 performs its function.
【0026】このように、本発明によれば、絶縁層32に
ビア48と同時の作用をする配線30を直接設けることでビ
ア48と同等の作用効果を発揮させ、次いでそれらの絶縁
層32を縦型に積層してパッケージを作るため、配線30は
一次元化して作製でき、製作が容易でかつ多端子数を有
する高密度化を実現したパッケージの作製が可能とな
る。As described above, according to the present invention, the same effect as that of the via 48 is exerted by directly providing the wiring 30 which acts simultaneously with the via 48 in the insulating layer 32, and then the insulating layer 32 is formed. Since the package is formed by vertically stacking, the wiring 30 can be made one-dimensionally, so that it is possible to manufacture a package which is easy to manufacture and has a high density with a large number of terminals.
【0027】以下に、絶縁樹脂層の形成とコア材につい
て詳細に説明する。絶縁樹脂層の形成 :後述する図5(a) に示すように絶縁
樹脂50には配線30が形成されている。このとき、配線の
形成方法は特に問わない。例えば、絶縁樹脂層30に金属
箔をプレス形成した後、フォトレジスト法で配線を構成
しない部分の金属箔を除去する方法、あるいは配線以外
の部分にメッキレジストを形成し、メッキをして配線を
形成する方法など、が挙げられる。このとき、絶縁樹脂
の両面に配線を形成してもよい。あるいは、絶縁樹脂層
全面にメッキを施した後、配線部のみレジストを形成
し、エッチングし、レジストを除去する等して、必要な
配線を形成してもよい。Hereinafter, the formation of the insulating resin layer and the core material will be described in detail. Formation of Insulating Resin Layer : As shown in FIG. 5A to be described later, the wiring 30 is formed on the insulating resin 50. At this time, the method of forming the wiring is not particularly limited. For example, after press-forming a metal foil on the insulating resin layer 30, a method of removing the metal foil of a portion not forming a wiring by a photoresist method, or forming a plating resist on a portion other than the wiring and plating to form the wiring. And the like. At this time, wiring may be formed on both surfaces of the insulating resin. Alternatively, necessary wiring may be formed by plating the entire surface of the insulating resin layer, forming a resist only in the wiring portion, etching, and removing the resist.
【0028】かかる絶縁樹脂は、熱硬化性樹脂などが使
用でき、例えば、エポキシ、フェノール、ポリイミド樹
脂などが挙げられる。これはガラスなどの補強材ととも
に複合化して用いてもよい。また、配線に用いる導体金
属も種類は特に問わないが、電気伝導性がよいCuが好ま
しい。また、絶縁樹脂層の形成についても従来の方法と
同様に樹脂の塗布で行えば十分である。As the insulating resin, a thermosetting resin can be used, and examples thereof include epoxy, phenol, and polyimide resins. This may be used in combination with a reinforcing material such as glass. The type of the conductive metal used for the wiring is not particularly limited, but Cu having good electric conductivity is preferable. Also, it is sufficient to form the insulating resin layer by applying a resin in the same manner as in the conventional method.
【0029】このように配線の設けられた絶縁樹脂層
は、必要に応じて、適宜配線を形成していないダミーの
絶縁樹脂層とともに積層し、積層体を得る [後述する図
5(b)、(c) 参照] 。このとき、積層した絶縁樹脂層間に
接着剤を使用してもよい。また、絶縁樹脂層の密着性を
改善するために適宜粗面化処理を行ってもよい。このよ
うにして得られた積層体は熱プレスによって一体成形す
る。このとき、絶縁樹脂は完全に硬化させ、後に熱が加
わったとしても収縮しないようにしておくことが好まし
い。The insulating resin layer provided with the wiring as described above is laminated, if necessary, with a dummy insulating resin layer on which no wiring is formed to obtain a laminated body [FIG. (c) See]. At this time, an adhesive may be used between the laminated insulating resin layers. Further, a roughening treatment may be appropriately performed to improve the adhesion of the insulating resin layer. The laminate thus obtained is integrally formed by hot pressing. At this time, it is preferable that the insulating resin is completely cured so that it does not shrink even if heat is applied later.
【0030】こうして得られた積層体の電子部品あるい
はプリント配線基板の搭載物が搭載される面、つまり、
積層面に直交する面を切断および/または研磨して、配
線30の端部を露出させる。各搭載物を欠陥なく搭載でき
るようにするためである。The surface of the thus obtained laminated body on which the electronic component or the printed wiring board is mounted, that is,
A surface orthogonal to the lamination surface is cut and / or polished to expose an end of the wiring 30. This is so that each mounted object can be mounted without any defect.
【0031】このときの切断あるいは研磨の方法につい
ては特に規定はない。例えば、切断方法では機械的に切
断する方法やレーザを使って切断する方法が挙げられ
る。複数の積層体を一度に作製する場合、これらの方法
を使用することが好ましい。また、研磨方法では流水中
で研磨を行う回転式研磨機を用いれば十分である。There are no particular restrictions on the method of cutting or polishing at this time. For example, the cutting method includes a method of cutting mechanically and a method of cutting using a laser. When a plurality of laminates are manufactured at one time, it is preferable to use these methods. In the polishing method, it is sufficient to use a rotary polishing machine that performs polishing in running water.
【0032】一方、絶縁樹脂層の形成は上記の方法だけ
には限らない。従来行われていたビルドアップ法を簡略
した方法で行ってもよい。すなわち、絶縁樹脂層上にフ
ォトリソグラフィ技術を用いて配線を形成、次いで絶縁
樹脂層を形成することを繰り返し行うことで積層体を得
る。このときも、本発明に従えば、従来法のようなビア
ホールを形成する工程は必要としない。On the other hand, the formation of the insulating resin layer is not limited to the above method. The conventional build-up method may be performed by a simplified method. That is, a laminated body is obtained by repeatedly forming a wiring on the insulating resin layer by using a photolithography technique and then forming an insulating resin layer. At this time, according to the present invention, a step of forming a via hole unlike the conventional method is not required.
【0033】さらに、この後、必要に応じてコア材を上
記搭載物の搭載される面に接着する。このときのコア材
の接着も前記の絶縁樹脂層の接着方法と全く同じに行う
ことができる。After that, the core material is adhered to the surface on which the above-mentioned object is mounted, if necessary. The bonding of the core material at this time can be performed in exactly the same manner as the bonding method of the insulating resin layer.
【0034】コア材 コア材は、後述する図5(d) に示すように積層体の絶縁
樹脂層に対して直角方向に配される。このコア材は積層
体自体の配線ピッチに問題がない、あるいは強度に問題
がなければ、必ずしも、必要はない。これらの問題があ
る場合は、コア材を積層体に接続する。 Core Material The core material is disposed at right angles to the insulating resin layer of the laminate as shown in FIG. This core material is not necessarily required if there is no problem with the wiring pitch of the laminate itself or if there is no problem with the strength. If there are these problems, connect the core material to the laminate.
【0035】なお、コア材の「コア」とはビルドアップ
基板における核 (コア) であり、コア材とは絶縁樹脂層
を堆積させていく核となる基板のことである。本発明で
いうコア材とはこのように用いられるものではないが、
ビルドアップ基板のコア材と同じものを使用すればよい
ため、便宜上、コア材と称した。具体的にはコア材とは
スルーホールを通じてコア材表裏面に導通がとれた基板
を意味する。コア材表面あるいは裏面には配線が形成さ
れていてもよい。The "core" of the core material is a nucleus (core) in the build-up substrate, and the core material is a substrate serving as a nucleus on which an insulating resin layer is deposited. The core material in the present invention is not used in this way,
Since the same material as the core material of the build-up substrate may be used, it is referred to as a core material for convenience. Specifically, the core material refers to a substrate that is electrically connected to the front and back surfaces of the core material through through holes. Wiring may be formed on the front surface or the back surface of the core material.
【0036】コア材の接続方法は接着剤で接続する方法
や熱プレスで圧接着する方法などいずれの方法でもよ
い。また、コア材の接着後、レーザでビアホールを形成
し、メッキでビアホールを埋めることでコア材上の配線
を形成しても構わない。The method of connecting the core materials may be any method such as a method of connecting with an adhesive or a method of pressure bonding with a hot press. Also, after bonding the core material, a via hole may be formed by laser, and the via hole may be filled with plating to form a wiring on the core material.
【0037】[0037]
【実施例】図5(a) ないし図5(d) は、本発明にかかる
パッケージの製造方法の各工程を略式で示すものであ
り、以下、これに基づいて本発明を説明する。5 (a) to 5 (d) schematically show each step of the method for manufacturing a package according to the present invention. The present invention will be described below based on the drawings.
【0038】図5(a) に示すような、配線54を形成した
熱硬化性絶縁樹脂層50を作製するために、プリプレグ法
によって製作したガラスエポキシ絶縁樹脂層50上にCu箔
を熱プレスして圧着させた。ここで、絶縁樹脂層の形成
に用いたプレプレグ樹脂は最終硬化はさせない。最終硬
化は後述する図5(c) の工程で、各絶縁樹脂層 (プリプ
レグ樹脂層) 50を多層積層して積層体58とする時に硬化
させるためである。As shown in FIG. 5 (a), in order to form a thermosetting insulating resin layer 50 on which wirings 54 are formed, a Cu foil is hot pressed on a glass epoxy insulating resin layer 50 manufactured by a prepreg method. And crimped. Here, the prepreg resin used for forming the insulating resin layer is not finally cured. The final curing is for curing when the insulating resin layer (prepreg resin layer) 50 is multi-layered to form a laminate 58 in the step of FIG.
【0039】次に、Cu箔表面にポジ型感光性レジストを
塗布、露光、現像後、エッチングにより所定の配線パタ
ーンを有するCu導体層54を形成した。最後に感光性レジ
ストを除去した。ここではポジ型感光性レジストを使用
したが、配線を形成できさえすればよいので、ネガ型感
光性レジストでも構わない。図5(a) 参照。Next, after applying a positive photosensitive resist to the surface of the Cu foil, exposing and developing, a Cu conductor layer 54 having a predetermined wiring pattern was formed by etching. Finally, the photosensitive resist was removed. Although a positive photosensitive resist is used here, a negative photosensitive resist may be used as long as wiring can be formed. See FIG. 5 (a).
【0040】次に、図5(b) に示すように、Cu導体層54
が形成された各絶縁樹脂層50を積層し、さらにダミーの
絶縁樹脂層52を積層し、最終的に、積層体58とした [図
3(c)]。この積層体58を真空熱プレスにより絶縁樹脂層
同士を密着させた。この時、積層体58を最終硬化させる
ために、180 ℃まで上昇させた。この後、積層体58の端
子面(電子部品側の接続面60およびプリント配線基板側
の接続面62) を回転式研磨機で研磨した。研磨後、超音
波洗浄器を用い、積層体58を洗浄した。Next, as shown in FIG.
Each of the insulating resin layers 50 on which is formed is laminated, and further, a dummy insulating resin layer 52 is laminated, and finally, a laminated body 58 is formed [FIG. 3 (c)]. The insulating resin layers of the laminate 58 were brought into close contact with each other by vacuum hot pressing. At this time, the temperature was raised to 180 ° C. in order to finally cure the laminate 58. Thereafter, the terminal surfaces of the laminate 58 (the connection surface 60 on the electronic component side and the connection surface 62 on the printed wiring board side) were polished by a rotary polishing machine. After the polishing, the laminate 58 was cleaned using an ultrasonic cleaner.
【0041】洗浄後は、強度を確保するために、予め用
意した上下面の導通がとれたコア材64を積層体58のプリ
ント配線基板側の接続面62に接着した。なお、このコア
材64は積層体58の強度が十分であれば、接着する必要は
ない。After the cleaning, in order to secure the strength, a core material 64 prepared in advance and having a conductive upper and lower surface was bonded to the connection surface 62 of the laminate 58 on the printed wiring board side. The core member 64 does not need to be bonded if the strength of the laminate 58 is sufficient.
【0042】最後に、積層体58の電子部品側の接続面60
およびコア材64のプリント配線基板の側の接続面66に感
光性樹脂を塗布、露光、現像、キュアベークしてソルダ
ーレジスト層( 図示せず) を形成した。さらに電子部品
側の接続面60にははんだペーストを印刷し、リフロー処
理によって、はんだバンプを形成した。Finally, the connection surface 60 on the electronic component side of the laminate 58
A photosensitive resin was applied to the connection surface 66 of the core material 64 on the side of the printed wiring board, exposed, developed, and cured and baked to form a solder resist layer (not shown). Further, solder paste was printed on the connection surface 60 on the electronic component side, and solder bumps were formed by reflow processing.
【0043】本発明によれば、従来のビルドアップ法に
比べて、ランドを有せず、配線ピッチが100 μm 以下と
いう高密度配線が、従来より少ない工程でもって、容易
に作製されたパッケージを製造することができた。According to the present invention, as compared with the conventional build-up method, a high-density wiring having no land and a wiring pitch of 100 μm or less can be easily manufactured with fewer steps than the conventional method. Could be manufactured.
【0044】このように、本発明は、従来とは全くその
発想を変え、ランドを有しない配線を構成し、そのため
に各絶縁樹脂層の積層方向を横方向として、従来の方
向、つまり縦方向の積層とは異にするものとした。した
がって、本発明の作用は、ランドレスの配線の形成によ
る高密度化ばかりでなく、製造方法における製造工程の
簡略化も可能であって、かかる点において従来技術から
全く相違する。As described above, the present invention is completely different from the conventional one in that a wiring having no land is formed, and the laminating direction of each insulating resin layer is defined as a horizontal direction. Is different from the lamination. Therefore, the operation of the present invention is not only capable of increasing the density by forming landless wiring, but also simplifying the manufacturing process in the manufacturing method, and is completely different from the prior art in this point.
【0045】[0045]
【発明の効果】本発明により、プリント多層基板の製造
方法が非常に簡便化され、しかも、半導体パッケージ中
の配線にランドがないため、パッケージ自体の高密度化
が可能となった。しかも、配線は一次元的に配置されて
いるため、その配線の高密度化は著しい。According to the present invention, the method for manufacturing a printed multilayer board is greatly simplified, and since the wiring in the semiconductor package has no lands, the density of the package itself can be increased. Moreover, since the wiring is arranged one-dimensionally, the density of the wiring is remarkably increased.
【図1】従来ビルドアップ積層体の略式断面図である。FIG. 1 is a schematic sectional view of a conventional build-up laminate.
【図2】従来ビルドアップ積層体の表面の一部の模式的
斜視図である。FIG. 2 is a schematic perspective view of a part of the surface of a conventional build-up laminate.
【図3】本発明にかかるビルドアップ積層体の略式部分
斜視図である。FIG. 3 is a schematic partial perspective view of a build-up laminate according to the present invention.
【図4】本発明にかかるビルドドアップ積層体の断面図
である。FIG. 4 is a sectional view of a built-up laminate according to the present invention.
【図5】図5(a)〜(d) は、本発明にかかる製造方法の
工程図である。FIGS. 5A to 5D are process diagrams of the manufacturing method according to the present invention.
Claims (7)
を形成すること、 該配線を形成した各絶縁樹脂層を、必要に応じ、適宜ダ
ミーの絶縁樹脂層とともに積層し、積層体を構成するこ
と、 該積層体に熱を加え、絶縁樹脂層を硬化させること、お
よび得られた積層体の、電子部品あるいはプリント配線
基板の搭載される面を切断および/または研摩するこ
と、から構成されるパッケージの製造方法。1. A wiring is formed on one or both surfaces of a plurality of insulating resin layers, and the respective insulating resin layers on which the wirings are formed are appropriately laminated with a dummy insulating resin layer as necessary to form a laminate. Applying heat to the laminate to cure the insulating resin layer, and cutting and / or polishing the surface of the obtained laminate on which electronic components or printed wiring boards are mounted. Package manufacturing method.
を形成すること、 該配線を形成した各絶縁樹脂層を、必要に応じ、適宜ダ
ミーの絶縁樹脂層とともに積層し、積層体を構成するこ
と、 該積層体に熱を加え、絶縁樹脂層を硬化させること、 得られた積層体の、電子部品あるいはプリント配線基板
の搭載される面を切断および/または研摩すること、お
よびコア材を上記積層体の絶縁樹脂層に対して直角方向
に接着すること、から構成されるパッケージの製造方
法。2. Forming a wiring on one or both sides of a plurality of insulating resin layers, and laminating each of the insulating resin layers on which the wirings are formed, if necessary, together with a dummy insulating resin layer as needed. Applying heat to the laminate to cure the insulating resin layer; cutting and / or polishing the surface of the obtained laminate on which electronic components or printed wiring boards are mounted; and removing the core material. A method for manufacturing a package, comprising: adhering in a direction perpendicular to the insulating resin layer of the laminate.
ることを所定の回数繰り返し、積層体を構成すること、
および該積層体の積層面に対して直角方向の、電子部品
あるいはプリント配線基板の搭載される面を切断および
/または研磨すること、から構成されるパッケージの製
造方法。Preparing an insulating resin layer, forming a wiring on the insulating resin layer, and forming the insulating resin layer a predetermined number of times to form a laminate;
And a step of cutting and / or polishing a surface on which the electronic component or the printed wiring board is mounted in a direction perpendicular to the lamination surface of the laminate.
ることを所定の回数繰り返し、積層体を構成すること、 該積層体の積層面に対して直角方向の、電子部品あるい
はプリント配線基板の搭載される面を切断および/また
は研磨すること、および、 コア材を上記積層体の絶縁樹脂層に対して直角方向に接
着すること、から構成されるパッケージの製造方法。4. A step of preparing an insulating resin layer, forming a wiring on the insulating resin layer and forming the insulating resin layer a predetermined number of times to form a laminate, and laminating the laminate. Cutting and / or polishing a surface on which an electronic component or a printed wiring board is mounted in a direction perpendicular to the surface; and bonding a core material in a direction perpendicular to the insulating resin layer of the laminate. Manufacturing method of a package composed of:
載される面に対し、絶縁樹脂層が直角方向に積層されて
いることを特徴とするパッケージ。5. A package, wherein an insulating resin layer is laminated at right angles to a surface on which electronic components or a printed wiring board is mounted.
はプリント配線基板の搭載される面からみた場合、一次
元的に配置されていることを特徴とするパッケージ。6. A package characterized in that the wiring in the insulating resin layer is one-dimensionally arranged when viewed from a surface on which an electronic component or a printed wiring board is mounted.
ルドアップして、各絶縁樹脂層に設けられた前記配線を
ビアホールとして機能させるとともに、積層された絶縁
樹脂層の側面を、電子部品あるいはプリント配線基板の
搭載される面とする構造を備えたパッケージ。7. An insulating resin layer provided with wiring on the surface is sequentially built up, the wiring provided on each insulating resin layer functions as a via hole, and the side surface of the laminated insulating resin layer is used as an electronic component. Alternatively, a package having a structure on which a printed wiring board is mounted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8621398A JPH11284342A (en) | 1998-03-31 | 1998-03-31 | Package and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8621398A JPH11284342A (en) | 1998-03-31 | 1998-03-31 | Package and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11284342A true JPH11284342A (en) | 1999-10-15 |
Family
ID=13880511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8621398A Pending JPH11284342A (en) | 1998-03-31 | 1998-03-31 | Package and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11284342A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768061B2 (en) | 2001-07-06 | 2004-07-27 | Denso Corporation | Multilayer circuit board |
JP2009267310A (en) * | 2008-04-30 | 2009-11-12 | Shinko Electric Ind Co Ltd | Capacitor component, its manufacturing method and semiconductor package |
JP2012186301A (en) * | 2011-03-04 | 2012-09-27 | Olympus Corp | Wiring board, method of manufacturing wiring board, and imaging device |
WO2019087753A1 (en) * | 2017-11-01 | 2019-05-09 | 株式会社村田製作所 | Interposer and electronic device |
-
1998
- 1998-03-31 JP JP8621398A patent/JPH11284342A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768061B2 (en) | 2001-07-06 | 2004-07-27 | Denso Corporation | Multilayer circuit board |
SG107602A1 (en) * | 2001-07-06 | 2004-12-29 | Denso Corp | Multilayer circuit board and method for manufacturing multilayer circuit board |
US7328505B2 (en) | 2001-07-06 | 2008-02-12 | Denso Corporation | Method for manufacturing multilayer circuit board |
JP2009267310A (en) * | 2008-04-30 | 2009-11-12 | Shinko Electric Ind Co Ltd | Capacitor component, its manufacturing method and semiconductor package |
JP2012186301A (en) * | 2011-03-04 | 2012-09-27 | Olympus Corp | Wiring board, method of manufacturing wiring board, and imaging device |
US9693460B2 (en) | 2011-03-04 | 2017-06-27 | Olympus Corporation | Wiring board, manufacturing method for wiring board, and image pickup apparatus |
WO2019087753A1 (en) * | 2017-11-01 | 2019-05-09 | 株式会社村田製作所 | Interposer and electronic device |
US11145586B2 (en) | 2017-11-01 | 2021-10-12 | Murata Manufacturing Co., Ltd. | Interposer and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
US9247646B2 (en) | Electronic component built-in substrate and method of manufacturing the same | |
JP4427874B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board | |
KR101215246B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
JP4538486B2 (en) | Multilayer substrate and manufacturing method thereof | |
KR101281410B1 (en) | Multilayer Wiring Substrate | |
JP2003174265A (en) | Multilayer wiring circuit board | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JP2004311849A (en) | Wiring board and its producing process | |
JP2006114621A (en) | Wiring plate with built-in component and manufacturing method thereof | |
JP2005236067A (en) | Wiring substrate, its manufacturing method and semiconductor package | |
JPH03285398A (en) | Interlayer conduction structure of multilayer circuit board and method of forming the same | |
JPH11284342A (en) | Package and its manufacturing method | |
US6492007B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
JP5385699B2 (en) | Manufacturing method of multilayer wiring board | |
TW202339570A (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
JP2005236220A (en) | Wiring substrate and its manufacturing method, and semiconductor package | |
JPH06101627B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2014204088A (en) | Multilayer wiring board and method of manufacturing the same | |
JP2001332858A (en) | Multi-layered printed wiring board | |
WO2021246005A1 (en) | Circuit board, method for manufacturing circuit board, and electronic apparatus | |
JP6735793B2 (en) | Composite substrate and rigid substrate | |
JP4106592B2 (en) | Wiring board and manufacturing method thereof | |
KR100704927B1 (en) | Printed Circuit Board Using Paste Bump and Manufacturing Method Thereof | |
JP2005109188A (en) | Circuit board and multilayer board, and method for manufacturing circuit board and multilayer board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010703 |