JPH11284143A

JPH11284143A - トレンチコンデンサを形成する方法

Info

Publication number: JPH11284143A
Application number: JP11046615A
Authority: JP
Inventors: Joachim Hoepfner; ヘプフナーヨアヒム
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1998-02-27
Filing date: 1999-02-24
Publication date: 1999-10-15
Also published as: CN1227408A; EP0939438A3; EP0939438A2; TW407347B; KR100524476B1; US6008103A; KR19990072811A

Abstract

(57)【要約】【課題】トレンチ内に埋め込まれたプレートを含むＤ
ＲＡＭトレンチコンデンサを形成する改善された方法を
提供する。【解決手段】方法は、基板内にトレンチを形成するこ
とを含む。トレンチは、トレンチ内面を有する。方法
は、さらにトレンチ内に酸化物のカラーを形成すること
を含む。酸化物カラーは、トレンチ内面の第１の部分を
覆い、酸化物カラーによって覆われないトレンチ内面の
第２の部分を残す。プラズマ増強ドーピングプロセスを
利用して、第１のドーパントによってトレンチ内面の第
２の部分をドーピングすることも含まれている。プラズ
マ増強ドーピングプロセスは、第１のドーパントが、ト
レンチ内面に追加的な層を実質的に堆積することなく、
第２の部分内に拡散するように、構成されている。追加
的に埋め込まれたプレートを形成するために、高温プロ
セスを利用して、基板内に第１のドーパントを打込むこ
とが含まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ベースの装
置の製造に関する。さらに特定すれば、本発明は、その
中にトレンチコンデンサを含むダイナミックランダムア
クセスメモリ（ＤＲＡＭ）集積回路の製造に関する。

【０００２】

【従来の技術】ＤＲＡＭ回路における蓄積要素としてト
レンチコンデンサを利用することは、周知である。典型
的なトレンチコンデンサにおいて、トレンチコンデンサ
の底部に向かって配置された導電領域である埋め込まれ
たプレートは、しばしば隣接するトレンチコンデンサを
相互に接続するために利用される。従来の技術におい
て、埋め込まれたプレートは、しばしば適当なドーパン
トを含む層の通常の堆積プロセスによって形成され、こ
のドーパントを含む層は、トレンチの内面を覆ってい
る。それから堆積プロセスに続いて、堆積されたドーパ
ントを含む層からドーパントを基板に打込むドーパント
打込みステップが行なわれ、それにより埋め込まれたプ
レートとして作用する導電領域を構成する。

【０００３】議論を容易にするために、図１は、トレン
チコンデンサを形成することができる基板をなす基板１
０２を示している。図１及びここにおける図の例におい
て、基板１０２は、議論を容易にするために、一貫して
ｐ−基板であるものと仮定するが、当該技術分野の専門
家には周知のように、トレンチコンデンサを形成するた
めにｎ−基板を使用することもできる。基板１０２に、
典型的には反応イオンエッチング（ＲＩＥ）がその１つ
の例である乾式エッチングのような適当なエッチングプ
ロセスによって、トレンチ１０４が形成される。

【０００４】基板１０２にトレンチ１０４を形成した後
に、ドーパントを含む層１０６が、基板１０２上及びト
レンチ１０４の内面上に全面的に堆積される。ドーパン
トを含む層１０６は、例えばひ素ドーピングされた又は
リンドーピングされたガラス層のようなｎ−タイプドー
パント（基板１０２がｐ−基板であれば）によってドー
ピングされた酸化物層をなすことができる。ひ素ドーピ
ングされた層は、拡散流出焼きなましを避けるために、
例えば窒化物／酸化物キャップを含むことができる。そ
の逆に基板１０２がｎ−基板である場合、ドーパントを
含む層１０６は、例えばほう素のようなｐ−タイプのド
ーパントを含んでいる。ドーパントを含む層１０６は、
例えば化学的蒸着（ＣＶＤ）、低圧化学的蒸着（ＬＰＣ
ＶＤ）又はプラズマ増強化学的蒸着（ＰＥＣＶＤ）を含
むあらゆる適当な堆積プロセスを利用して堆積すること
ができる。

【０００５】図２及び３において、堆積されたドーパン
トを含む層１０６の一部のエッチングを容易にするため
に、トレンチ１０４内にフォトレジストプラグが形成さ
れる。堆積されたドーパントを含む層１０６の一部の除
去は、装置の範囲に隣接する基板領域（ＤＲＡＭセルの
トランジスタのソース及び／又はドレイン、すなわちト
レンチ１０４の上側領域のような）に埋め込まれたプレ
ートのドーパントが拡散することが望ましくないので必
要である。したがってフォトレジスト充填ステップは、
図２において行なわれ、このステップは、トレンチ１０
４にフォトレジスト材料（１１０）を充填する。図３に
おいて、フォトレジスト（１１０）は、第１に通常のフ
ォトレジストエッチングバックプロセスを利用して、参
照符号１１２によって示すレベルにまでエッチングバッ
クされる。それからドーパントを含む層１０６は、エッ
チングバックされたフォトレジストのレベルにまで（す
なわち図３にほぼ参照符号１１２によって示されたレベ
ルにまで）エッチングバックされる。

【０００６】図４において、前にエッチングバックされ
たフォトレジストプラグ１１０Ａは、除去され、かつ例
えば酸化物／窒化物／酸化物の３層サンドイッチ（ＯＮ
Ｏ）（１つの酸化物層は窒化物と基板材料との間の固着
促進層として作用する）又は２層窒化物／酸化物（Ｎ
Ｏ）からなるキャップ層１１４が、トレンチ１０４内及
び前にエッチングバックされたドーパントを含む層１０
６Ａ上に堆積される。キャップ層１１４の機能の１つ
は、ドーパントを含む層１０６からトレンチ１０４の底
部における基板領域にドーパントを打込むために高温ス
テップが利用される後続のドーパント打込みプロセスに
おいて、埋め込まれたプレートのドーパント（例えばひ
素）がトレンチから出ることを防止することにある。

【０００７】図５において、高温ドーパント打込みプロ
セスは、埋め込まれたプレートの前記の導電領域を形成
するように、ドーパントを含む層１０６における埋め込
まれたプレートドーパント材料を隣接する基板領域に拡
散させるために利用される。ドーパント打込みプロセス
は、例えば特定の期間にわたって基板を高温にさらす
（例えば第１にアルゴン又はＮ２の雰囲気においてほぼ
２０秒にわたってほぼ１０５０°Ｃに）ことによって達
成することができる。ドーパントが、埋め込まれたプレ
ート（図５に埋め込まれたプレート１１６として示す）
を形成するために基板材料内に適当な距離だけ浸透した
後に、キャップ層１１４及びドーパントを含む層１０６
の両方は、後続のエッチングプロセス（例えば湿式エッ
チング）において除去される。図５は、埋め込まれたプ
レートの一部を示すだけであり、かつ埋め込まれたプレ
ートは、複数のトレンチコンデンサに接続されていても
よいことに注意する。その後、トレンチコンデンサのそ
の他の部品（領域１２０における酸化物カラーを含む）
及び関連するＤＲＡＭセルを形成するために、追加的な
通常のプロセスステップが利用される。

【０００８】埋め込まれたプレートを形成するための従
来の技術は、トレンチの底部に導電領域を形成する作業
を過去において達成しているが、重大な欠点が存在す
る。例えば従来の技術のプロセスは、ドーパントを含む
層（例えば図１のドーパントを含む層１０６）の実際の
堆積を必要とする。比較的低密度の装置にとって、トレ
ンチは、比較的幅広いトレンチ開口を有し、かつこの堆
積の要求は、多くの困難を伴うことなく典型的に満たさ
れる。しかしながら現代の集積回路の密度は増大してい
るので、トレンチは、横断面においてさらに小さくな
り、かつ互いにさらに密にパッケージングされる。付随
してトレンチ開口は、著しく小さくなるが、蓄積セルと
して作用するため十分な蓄積容量を提供するために（例
えば４０ＦＦ／ＤＴ）、トレンチは深いままであること
がある。例えば現代の高密度ＤＲＡＭ（例えば１ギガバ
イト又はそれ以上）は、トレンチが０．１５ミクロンの
横断及び６ミクロンまでの深さ程度に小さいことを要求
することがある。

【０００９】狭いかつ／又は大きな縦横比のトレンチ
は、とくに丈夫な層及び狭い大きな縦横比のトレンチの
底部における構造の形成においてプロセスエンジニアに
追加的な挑戦を構成する。とくに狭いトレンチの利用
は、ドーパントを含む層（例えば図１のドーパントを含
む層１０６）を形成する堆積プロセスを信頼できないも
のにする。トレンチ断面積がある程度の寸法以下に減少
すると、トレンチ内に、とくに埋め込まれたプレートを
形成しようとするトレンチの底部の近くにおいてドーパ
ントを含む層内に、しばしば空所が形成される。ドーパ
ントを含む層１０６内に例示した空所２０２は、図１に
示されている。

【００１０】さらにドーパントを含む層の堆積は、トレ
ンチの内部がドーパントを含む材料の層によって適切に
コーティングされる前に、しばしばトレンチ開口をピン
チオフし、その結果、適当な量のドーパントを含む材料
がトレンチ内に存在することを妨げることによってドー
パントの欠乏が生じる。空所及び／又はドーパント欠乏
は、続いて形成される埋め込まれたプレートの電気的特
性に不利な影響を及ぼす。なぜなら空所は、埋め込まれ
たプレート内におけるドーパント濃度に不均一を引起こ
すことがあるが、一方ドーパント欠乏は、埋め込まれた
プレート内における不適切なドーパント濃度を結果とし
て生じることがあり、それにより埋め込まれたプレート
のインピーダンスを増加するからである。例えば図５の
埋め込まれたプレート１１６は、欠陥領域１３０を示し
ており、この領域は、図１の空所２０２によって引起こ
されている。十分に厳格に述べれば、これらの欠陥は、
形成されたＤＲＡＭセルを欠陥にすることがある。

【００１１】

【発明が解決しようとする課題】前記のことを考慮し
て、トレンチ内に埋め込まれたプレートを含むＤＲＡＭ
トレンチコンデンサを形成する改善された方法が望まれ
ている。

【００１２】

【課題を解決するための手段】１つの実施態において本
発明は、基板内にトレンチコンデンサの埋め込まれたプ
レートを含む、トレンチコンデンサを形成する方法に関
する。方法は、基板内にトレンチを形成することを含ん
でいる。トレンチは、トレンチ内面を有する。さらに方
法は、トレンチ内に酸化物のカラーを形成することを含
む。酸化物カラーは、トレンチ内面の第１の部分を覆
い、酸化物カラーによって覆われないトレンチ内面の第
２の部分を残す。プラズマ増強ドーピングプロセスを利
用して、第１のドーパントによってトレンチ内面の第２
の部分をドーピングすることも含まれる。第１のドーパ
ントが、トレンチ内面に追加的な層を実質的に堆積する
ことなく、第２の部分内に拡散するように、プラズマ増
強ドーピングプロセスが構成されている。追加的に、埋
め込まれたプレートを形成するために、高温プロセスを
利用して、基板内に第１のドーパントを打込むことが含
まれている。

【００１３】別の実施態において本発明は、基板内にト
レンチコンデンサの埋め込まれたプレートを含む、トレ
ンチコンデンサを形成する方法に関する。方法は、基板
内にトレンチを形成することを含む。トレンチは、トレ
ンチ内面を有する。プラズマ増強ドーピングプロセスを
利用して、第１のドーパントによってトレンチ内面の少
なくとも第１の部分をドーピングすることも含まれてい
る。第１のドーパントが、トレンチ内面に追加的な層を
実質的に堆積することなく、第１の部分内に拡散するよ
うに、プラズマ増強ドーピングプロセスが構成されてい
る。第１のドーパントは、埋め込まれたプレートを形成
するために利用されるドーパントをなしている。

【００１４】さらに別の実施態において本発明は、基板
内にダイナミックランダムアクセスメモリ（ＤＲＡＭ）
回路のトレンチコンデンサを形成する方法に関する。ト
レンチコンデンサは、埋め込まれたプレートを含む。方
法は、基板内にトレンチを形成することを含む。トレン
チは、トレンチ内面を有する。プラズマ増強ドーピング
プロセスを利用して、第１のドーパントによってトレン
チ内面の少なくとも第１の部分をドーピングすることも
含まれている。プラズマ増強ドーピングプロセスは、プ
ラズマ浸漬イオン注入（ＰＩＩＩ）プロセス又はプラズ
マドーピング（ＰＬＡＤ）プロセスのうちの１つであ
る。第１のドーパントが、トレンチ内面に追加的な層を
実質的に堆積することなく、第１の部分内に拡散するよ
うに、プラズマ増強ドーピングプロセスが構成されてい
る。第１のドーパントは、埋め込まれたプレートを形成
するために利用されるドーパントをなしている。

【００１５】

【実施例】本発明のこれら及びその他の特徴を以下にお
いて発明の詳細な説明及び図面に関連してさらに詳細に
説明する。

【００１６】本発明は、添付の図面の図において例とし
てであって、限定のためではなく示されており、かつこ
れらの図において類似の参照符号は、類似の要素を指し
示している。

【００１７】本発明を、添付の図面に示されたようなそ
の例示されたいくつかの実施例を参照して、詳細に説明
する。次の説明において、数値的に特定した詳細は、本
発明の全体的な理解を提供するために述べられている。
しかしながら本発明が、これらの特定の詳細のいくつか
又はすべてを用いることなく実施することができること
は、当該技術分野の専門家には明らかである。その他の
場合において、周知のプロセスステップ及び／又は構造
は、本発明を不必要に不明瞭にしないようにするため
に、詳細には説明されていない。

【００１８】本発明の１つの実施例によれば、埋め込ま
れたプレートの導電領域を形成するために利用される埋
め込まれたプレートのドーパントは、プラズマ増強ドー
ピングプロセスを利用して、トレンチ内面に直接ドーピ
ングされている。用語をここにおいて利用する場合、か
つ後に詳細に説明するように、プラズマ増強ドーピング
とは、ここにおける材料の別の層の実質的な堆積なし
に、既存のトレンチ内面にドーパントが導入される状況
を指し示している。このことは、埋め込まれたプレート
の形成を容易にするために、ひ素ガラス充填物の層が典
型的に堆積される従来の技術の堆積アプローチとは相違
しているる。プラズマ増強ドーピングプロセスによるト
レンチ内部におけるドーパントの導入は、トレンチ内面
における層の堆積を必要としないので、前記のピンチオ
フ（すなわちボトルネック）及び／又は空所の形成の問
題は、有利に避けられる。

【００１９】１つの実施例において、埋め込まれたプレ
ートドーパントは、プラズマ浸漬イオン注入（ＰＩＩ
Ｉ）プロセスを利用して、トレンチ内面に直接ドーピン
グされる。別の実施例において、ドーパントは、プラズ
マドーピング（ＰＬＡＤ）プロセスを利用して、トレン
チ内面にドーピングされる。このようなプラズマ増強ド
ーピングプロセスは、トレンチ内面におけるドーパント
材料のある種の累積の結果に至ることがあるとはいえ、
このような累積は、ドーピングプロセスに起こりがちな
ことであり、かつ典型的に従来の技術のドーピングされ
たドーパントを含む層程厚い層を形成しない。ドーパン
トプロセスが適当に管理された場合、ほとんどのドーパ
ントは、ドーピングステップの間に、トレンチ内面に拡
散し、有利にはトレンチ内面自体におけるドーパントの
わずかな又はいくらかの累積しか伴わない。

【００２０】本発明の１つの様相によれば、ドーパント
を含む層の堆積の排除は、有利にも現代の高密度集積回
路において典型的に利用される現代の狭い（かつ／又は
大きな縦横比の）トレンチの底部に信頼できる埋め込ま
れたプレートを形成することを可能にする。さらにドー
パントを含む層堆積のステップは必要ないので、本発明
は、埋め込まれたプレート形成のステップに先立って、
ＬＯＣＯＳ酸化物カラー（すなわちシリコンの局所的な
酸化の基本方式にしたがって形成された酸化物カラー）
を形成することを可能にする。このことは、ＬＯＣＯＳ
がシリコン酸化物材料の膨らみをプラズマ増強ドーピン
グステップの間にトレンチ内に存在させたとしても、こ
のＬＯＣＯＳの膨らみがピンチオフのありそうなことを
増加しないためである。なぜなら本発明は、埋め込まれ
たプレートを形成するために、トレンチ内におけるその
他のドーパントを含む層の堆積を必要としないからであ
る。後に詳細に説明するように、埋め込まれたプレート
形成のステップの前にＬＯＣＯＳ酸化物カラーを形成す
る可能性は、さらに高品質の酸化物カラーの形成、及び
／又は自己整列するプラズマ増強ドーピング及び／又は
ドーパント打込みステップを行なうために酸化物カラー
を利用する可能性を含む多くの重要な利点を提供する。

【００２１】次に図を参照して本発明の特徴及び利点を
詳細に説明する。図６に、基板６０４内に配置されたト
レンチ６０２が示されている。前記のように、基板６０
４は、ｐ−基板であっても又はｎ−基板であってもよい
（その選択は、周知のように、埋め込まれたプレートを
形成するために続いて利用される埋め込まれたプレート
のドーパントタイプの選択を指定する）。議論を容易に
するために、基板６０４は、ここにおいてｐ−タイプで
あるものと仮定され、かつ埋め込まれたプレートを形成
するために利用されるドーパントは、ひ素であるものと
仮定されるが、前記のように、その他のタイプの基板又
はドーパントも良好に利用することができる。

【００２２】基板６０４の上面上に窒化物層６０８が示
されている。１つの実施例において、窒化物層６０８
は、Ｎ_ｘＯ_ｙの層をなしていてもよく、かつ例えば１３
００オングストロームの厚さであってもよい。トレンチ
６０２内に例えばｐ−ウエルを埋め込まれたプレートの
ｎ−ウエルから又はｐ−ウエルをコンデンサから電気的
に絶縁するために利用される酸化物カラーをなす酸化物
カラー６０６が配置されている。１つの実施例におい
て、酸化物カラー６０６は、ＬＯＣＯＳ（シリコンの局
所的な酸化）プロセスによって形成されるが、酸化物カ
ラーは、別のなんらかの適当な酸化物形成プロセスによ
って良好に形成することができる。酸化物カラーが、埋
め込まれたプレートの形成の前にすでに形成されている
場合でさえ、本発明による埋め込まれたプレート形成プ
ロセスが動作することを示すために、酸化物カラーがト
レンチ６０２内に示されているとはいえ、埋め込まれた
プレートの形成の前における酸化物カラーの存在が、絶
対的に必要というわけではない（すなわち酸化物カラー
は、所望の場合、埋め込まれたプレートを形成した後に
形成してもよい）ことに注意する。

【００２３】一般に典型的なＬＯＣＯＳ酸化物カラー形
成プロセスは、ハードマスクによる基板表面の第１のコ
ーティング（図７Ａにおける７０２）を含むことができ
る。ハードマスクは、窒化物層又は酸化物／窒化物／酸
化物の３層サンドイッチのような適当な誘電体層を含ん
でいてもよい。それからトレンチをエッチングした後
に、トレンチ内部は、適当なライナ層（例えば窒化物
層）によってコーティングされる。ライナ層は、ライナ
層７０４として図７Ａに示されている。その後、ライナ
層は、フォトレジストプラグプロセスを利用してエッチ
ングバックされるので、残りの窒化物ライナは、少なく
とも埋め込まれたプレートが場合によっては形成される
トレンチ内の領域を覆う。

【００２４】ライナエッチングを容易にする適当なフォ
トレジストプロセスは、フォトレジストによるトレンチ
の充填（図７Ａにおける７０６）、及びそれからここに
フォトレジストプラグを形成する将来の埋め込まれたプ
レートの頂部のレベルまでのトレンチ内におけるフォト
レジストのエッチングバック（図７Ｂにおける７０６
Ａ）を含むことができる。その後、フォトレジストプラ
グによって覆われないトレンチ内におけるライナ材料を
除去するために、ライナエッチングプロセスが行なわれ
る。トレンチの底部においてフォトレジストプラグによ
って保護されるライナ材料は、ライナエッチングプロセ
スの間に、実質的に着手されずに残る。エッチングされ
ないライナ層は、図７Ｂにライナ層７０４Ａとして示さ
れている。その後、フォトレジストプラグ自体は、（新
しく除去された）フォトレジストプラグのレベルにまで
トレンチ内部の一部を覆うライナコーティングを後に残
して、除去することができる。

【００２５】カラーを形成しようとするトレンチ内のシ
リコン領域（図７Ｂの７１０）は、ライナ材料によって
覆われていない（この領域におけるライナ材料は、図７
Ｂにおけるフォトレジストプラグ７０６Ａによって覆わ
れておらず、かつさらに前のエッチングプロセスにおい
て除去されているので）。したがって図７Ｂの領域７１
０におけるシリコン材料は、酸化物カラーを形成するた
めに酸化プロセスにおいて続いて酸化される（例えば湿
式又は乾式酸化プロセスを利用して）。ＬＯＣＯＳ酸化
物カラーは、図７Ｃに酸化物カラー７１２として示され
ている。シリコン酸化物を形成するためのシリコン基板
内への酸素の吸収は、領域７１０をトレンチ内部へ膨ら
ませ、それによりここにおけるトレンチの断面積をいく
らか減少する。酸化物カラー７１２の厚さは、次に堆積
される埋め込まれたプレートのドーパントが酸化物カラ
ーに隣接する基板領域に通して浸透することを防止する
ように構成されている。例えばドーパントの浸透がほぼ
５０ないし１５０オングストロームであるとわかった１
つの場合に、ほぼ１００〜３５０オングストロームの酸
化物カラーの厚さが適当である。酸化物カラーが形成さ
れた後に、トレンチの底部におけるライナ材料は、適当
なエッチングプロセス（例えばライナ材料として窒化物
材料が利用された場合、緩衝したＨＦ溶液における浸漬
のような湿式エッチング）を利用して、除去することが
できる。

【００２６】図８において、適当な埋め込まれたプレー
トドーパント（ｐ−基板に対するひ素のような）は、図
６のトレンチ６０２内に直接ドーピングされる。１つの
有利な実施例において、埋め込まれたプレートドーパン
トのプラズマ増強ドーピングは、プラズマ浸漬イオン注
入（ＰＩＩＩ）プロセスを利用して、プラズマ堆積チャ
ンバ内において達成される。プラズマ浸漬イオン注入
は、周知のプロセスである。しかしながらトレンチコン
デンサの深いトレンチドーピングを実行するためにＰＩ
ＩＩを利用することは、ドーピングの等方性及び異方性
の成分がトレンチ内部の垂直及び水平な表面に沿って所
望のドーピング均一性を達成するために容易に最適化で
きるということにより、多くの利点を提供する。

【００２７】もちろんＰＩＩＩシステムのために多くの
構成が存在し、そのうちいくつかは、例えば“Ｐｌａｓ
ｍａＩｍｍｅｒｓｉｏｎＩｏｎＩｍｐｌａｍｔａ
ｔｉｏｎＯｆＳｅｍｉｃｏｎｄｕｃｔｏｒｓ”、チ
ャン他、ＭａｔｅｒｉａｌＲｅｓｅｒｃｈＳｏｃｉｅ
ｔｙＳｙｍｐｏｓｉｕｍＰｒｏｃｅｓｓｉｎｇ、第
２７９巻（１９９３）、米国特許第５６０７５０９号明
細書“ＨｉｇｈＩｍｐｅｄａｎｃｅＰｌａｓｍａ
ＩｏｎＩｍｐｌａｎｔａｔｉｏｎＡｐｐａｒａｔｕ
ｓ”、同第５３５４３８１号明細書“ＰｌａｓｍａＩ
ｍｍｅｒｓｉｏｎＩｏｎＩｍｐｌａｍｔａｔｉｏｎ
（ＰＩ３）Ａｐｐａｒａｔｕｓ”、同第５４４９９２
０号明細書“ＬａｒｇｅＡｒｅａＩｏｎＩｍｐｌ
ａｎｔａｔｉｏｎＰｒｏｃｅｓｓＡｎｄＡｐｐａ
ｒａｔｕｓ”、及び同第５５５８７１８号明細書“Ｐｕ
ｌｓｅｄＳｏｕｒｃｅＩｏｎＩｍｐｌａｎｔａｔ
ｉｏｎＡｐｐａｒａｔｕｓＡｎｄＭｅｔｈｏｄ”
に記載されており、これらのすべては、引用によってこ
こに組込まれる。

【００２８】１つの典型的なＰＩＩＩシステムにおい
て、基板をドーピングするために、ドーパントを含むソ
ースガス（例えばひ素ドーパントの場合ＡｓＨ_３）から
イオン化された高密度プラズマが利用される。ある種の
場合に、高密度プラズマは、磁界の近くに配置され、か
つ連続的に維持される。イオン化は、適当な放電ソース
に、例えばペニング放電ソースにエネルギーが供給され
たときに達成することができる。用語をここにおいて使
用する場合、高密度プラズマとは、一般的にほぼ１Ｅ
^１４ないし１Ｅ^１７／ｃｍ^３の範囲のイオン密度を有す
るプラズマを指し示す。適当なダイオードベースのプラ
ズマ浸漬イオン注入システムの提供者は、例えばグロス
ター、ＭＡのイートン・コープ．、及びパロ・アルト、
ＣＡのヴァリアン・アソシエーツ・インク．を含む。

【００２９】基板は、ＰＩＩＩチャンバ内に配置され、
かつ連続的にパルス化された又はＤＣの負の電圧が基板
に供給され、外装を広げ、かつさらに多くのイオンをプ
ラズマから抽出し、かつ基板に向けて加速して、追加的
な注入を引起こす（すなわち異方性の成分）。垂直の側
壁に沿ってドーピングを増加するために、チャンバ圧力
は、増加することができ、かつ／又は基板は、プラズマ
の近くに動かすことができる。有利な実施例において、
ドーピングは、ダイオードタイプのＰＩＩＩシステムに
おいて達成されるが、電子サイクロトロン共振（ＥＣ
Ｒ）システム、容量連結システム、誘導連結システム等
を含むあらゆるタイプのＰＩＩＩシステムが、著しく堆
積される層を形成することなく、トレンチ内部の垂直及
び水平面をドーピングするように構成されているかぎ
り、良好に利用することができる。ダイオードシステム
を利用する場合、中空のアノード放電グリッド（アース
接続されていてもよい）は、基板表面にわたるドーピン
グの均一性を改善するために、高電圧電極と基板との間
に配置することができる。

【００３０】一般にＰＩＩＩチャンバ内におけるドーピ
ングは、異方性成分（すなわちドーピングは、トレンチ
の底部に向かって単一指向性である）及び等方性成分
（すなわちドーピングは、全方向性である）の両方を有
する。ドーピングプロセスパラメータ（チャンバ圧力、
プレート間の距離及び／又はプレートと基板との間の距
離及び／又はその他の適当なパラメータのような）の変
更は、２つの成分の間のバランスに影響を及ぼす傾向を
有する。これらのプロセスパラメータは、トレンチの垂
直及び水平面における所望のドーピングを達成するため
にプラズマ増強ドーピングプロセスを最適化するよう
に、プロセスエンジニアによって設定することができ
る。

【００３１】例えば異方性成分（トレンチの底部におけ
るイオン注入を制御する）は、チャンバ圧力を増加した
ときに、改善される傾向を有する。その逆に等方性成分
（トレンチ側壁に沿ったドーピングを制御する）は、チ
ャンバ圧力を増加したときに、改善される傾向を有す
る。別の例として、ダイオードシステムにおいてプレー
トの間の距離を増加したとき、ドーピングプロセスの異
方性成分が、増加する傾向を有する。その逆にダイオー
ドシステムにおいてプレートの間の距離を減少すると、
ドーピングプロセスの異方性成分は、減少する傾向を有
する。

【００３２】一般に現実の堆積は、プラズマ増強ドーピ
ングの結果として、シリコンの表面にほとんど累積しな
い。１つの例において、ドーパント材料のほぼ１〜３原
子の層がＰＩＩＩチャンバにおけるドーピングの後に、
シリコン表面に存在することがあることが観察されてい
る。しかしながらこれは、従来の技術のプロセスによっ
て堆積されるドーパントを含む層の厚さより実質的に薄
い。

【００３３】その代わりに、埋め込まれたプレートドー
パントのプラズマ増強ドーピングは、プラズマドーピン
グ（ＰＬＡＤ）システムを利用して達成することができ
る。プラズマドーピング（ＰＬＡＤ）は、周知のプロセ
スである。１つの例において、プラズマドーピングは、
専用のＨＶパルス電源が、等方性及び異方性（すなわち
注入）ドーピングを同時に行なうためにプラズマを点火
するときに達成される。もちろん多くのＰＬＡＤシステ
ム構成が存在し、そのうちいくつかは、例えば“Ｐｌａ
ｓｍａＤｏｐｉｎｇｆｏｒＳｉｌｉｃｏｎ”、ミ
ズノ他、ＳｕｒｆａｃｅａｎｄＣｏａｔｉｎｇＴ
ｅｃｈｎｏｌｏｇｙ（エルセビー・サイエンス・Ｓ．
Ａ．１９９６）、米国特許第４９１２０６５号明細書
“ＰｌｚｓｍａＤｏｐｉｎｇＭｅｔｈｏｄ”、同第
４９３７２０５号明細書“ＰｌａｓｍａＤｏｐｉｎｇ
ＰｒｏｃｅｓｓａｎｄＡｐｐａｒａｔｕｓＴｈ
ｅｒｅｆｏｒ”において議論されており、これらすべて
は、引用によってここに組込まれる。適当なＰＬＡＤシ
ステムの提供者は、例えばサンタ・クララ、ＣＡのアプ
ライド・マテリアル・インク．及びフレモント、ＣＡの
ラム・リサーチ・コープ．を含む。

【００３４】１つの典型的なＰＬＡＤシステムにおい
て、ドーピングすべき基板は、チャンバ内に導入され、
かつその後、プラズマが、高電圧電源（ＲＦ電源のよう
な）を利用して、埋め込まれたプレートドーパントソー
スガス（ＡｓＨ_３を含むものの１つのような）から点火
される。同時に注入を容易にするために、イオンが抽出
される。再びドーピングプロセスの異方性及び等方性の
成分は、種々のパラメータ設定によって影響を及ぼすこ
とができる。もちろん正確な設定は、トレンチ（垂直ト
レンチ側壁及びトレンチ底部を含む）内の所望のドーピ
ング効果を達成するために望ましい異方性／等方性バラ
ンス、チャンバの寸法、基板の寸法、基板層の組成、プ
ラズマシステムの固有の構成及び／又はその他の要因に
依存している。しかしながらこのような設定の実行は、
この開示内容を仮定して当該技術分野の専門家の技術の
枠内にある。

【００３５】プラズマドーピングステップの後における
埋め込まれたプレートドーパントの拡散深さは、図８に
破線によって示されている。埋め込まれたプレートドー
パントのいくらかは、窒化物層６０８の表面に導入され
るが、窒化物層６０８は典型的に後に除去されるので、
ここにおけるこのドーパントの存在は有害ではないこと
に注意されたい。注入の量は、ドーパントの重大な量が
所望の埋め込まれたプレートを形成する後続のドーパン
ト打込みステップの間に基板６０４内に十分に浸透する
ように構成されている。もちろん種々のＤＲＡＭ回路
は、埋め込まれたプレートの電気的特性に関して種々の
要求を有することがあり、かつしたがって正確な寸法及
び／又は埋め込まれたプレート内におけるドーパント濃
度は変化することがある。

【００３６】図８においてドーピングされたドーパント
は、図９において、ドーパント打込みプロセスを利用し
て、基板内に打込まれている。１つの例においてドーパ
ント打込みプロセスは、基板を高温にさらす（例えばま
ずアルゴン又はＮ２の雰囲気においてほぼ２０秒にわた
ってほぼ１０５０°Ｃに対して）ことによって行なうこ
とができる。ドーパント打込みプロセスは、前にプラズ
マ増強ドーピングプロセスを介してドーピングされたド
ーパントを埋め込まれたプレートの導電領域を形成する
ために基板内にさらに拡散させる（図９に埋め込まれた
プレート６３０として示す）。

【００３７】前に述べたように、本発明は、有利にも埋
め込まれたプレートドーパントをトレンチ内に導入する
ときに、追加的な堆積を最小にするためにプラズマ増強
ドーピングプロセス（例えば前記のＰＩＩＩ又はＰＬＡ
Ｄプロセス又は同様に適当なプロセス）を利用する。こ
れは、ドーパントを含む材料の層を現実にトレンチの内
側に堆積する従来の技術のアプローチと鋭い対比をなし
ている。そのため、このドーピングプロセスは、現代の
高密度ＩＣにおけるトレンチの減少した横断面にあまり
影響を受けず、かつ確実な堆積（ドーパントを含む層
の）のためには狭すぎるかもしれないトレンチにおいて
利用することができる。

【００３８】さらに本発明のプラズマ増強ドーピングプ
ロセスは、トレンチ開口の寸法にあまり影響を受けない
ので、埋め込まれたプレートの形成の前にあらかじめ酸
化物カラー６０６を形成する（例えばＬＯＣＯＳプロセ
スを利用して）ことが可能である。従来の技術におい
て、トレンチ開口における酸化物カラーの先行する形成
及び付随した還元（ＬＯＣＯＳ酸化物材料による）は、
しばしば次に堆積されるドーパントを含む材料によるト
レンチ開口のピンチオフを引起こす。本発明によれば、
実質的に追加的な堆積は起こらないので、埋め込まれた
プレートドーパントをトレンチに導入するときに、トレ
ンチ開口のピンチオフの危険は実質的に除去されてい
る。

【００３９】さらに存在する酸化物カラー６０６（及び
窒化物層６０８）は、プラズマ増強ドーピングプロセス
及びドーパント打込みプロセスが基本的に自己整列する
ことを可能にするために“マスク”として機能すること
もできる。すなわち酸化物カラー６０６は、ドーパント
がトレンチ内における隣接するその基板内に導入しかつ
／又は拡散することを防止する。その結果、ドーピング
は、埋め込まれたプレートに関して自己整列する。さら
にＬＯＣＯＳ酸化物カラーの存在は、コンデンサ及び埋
め込まれたプレートをトランジスタのウエルに関して絶
縁させる。図６に見ることができるように、窒化物層６
０８は、ドーパントが上から基板内に導入しかつ／又は
拡散することを有利に防止する。

【００４０】１つの実施例において、ドーパント打込み
ステップは、ひ素の雰囲気（例えばひ素ガラス層をキャ
ップしていない場合に）中において行なわれる。別の実
施例において、ドーパント打込みステップは、例えば窒
素及び１０％の酸素の雰囲気において行なうことができ
る。ドーパント材料は、プラズマ増強ドーピングの後
に、ドーパント打込みステップの前に、適当なキャップ
層によってキャップすることができる。キャップ材料
は、例えばＳｉＯ_２、窒化物、又は酸素／窒素／酸素の
前記の３層サンドイッチ（ＯＮＯ）又は窒素／酸素の２
層サンドイッチ（ＮＯ）のような適当な誘電体材料であ
ることができる。キャップは、トレンチの内側のドーパ
ントを保護し、かつチャンバが後続のプロセスの間にド
ーパント材料によって汚染されることを防止するため
に、ドーパント材料をカプセル封入する。キャップ材料
は、適当なエッチングプロセス（湿式エッチング）によ
って後に除去することができる。

【００４１】埋め込まれたプレートを形成した後に、ト
レンチコンデンサ内における部品を含む残りのＤＲＡＭ
セルは、通常のＤＲＡＭプロセス技術を利用して、完成
することができる。それからその結果得られるＤＲＡＭ
は、コンピュータを含む種々の商用及び消費者電子装置
に利用することができる。

【００４２】図１０Ａは、本発明の１つの実施例にした
がって、埋め込まれたプレートを含むＤＲＡＭセルの関
連する部分を形成する関連するステップを示している。
ステップ９０２において、トレンチコンデンサを形成す
るために適した基板（シリコンウエーハのような）が設
けられる。ステップ９０４において、前記の乾式エッチ
ング（例えばＲＩＥエッチング）を含むなんらかの適当
なエッチングプロセスを利用して、基板内にトレンチが
エッチングされる。

【００４３】ステップ９０６において、埋め込まれたプ
レートドーパント（例えば１つの例においてひ素）によ
ってトレンチ内面をドーピングするために、プラズマ増
強ドーピングプロセスが利用される。プラズマ増強ドー
ピングプロセスは、トレンチ表面全体をドーピングする
傾向を有するとはいえ、ドーパントが望まれないトレン
チの領域は、適当な保護マスクを利用して有利に保護さ
れていることに注意されたい。ＬＯＣＯＳ酸化物カラー
が設けられている場合、ＬＯＣＯＳ酸化物カラーは、埋
め込まれたプレートドーパントがＬＯＣＯＳ酸化物カラ
ーに隣接する基板領域（例えば図６における領域６５
０）内に拡散することを防止する保護形状として有利に
機能する。その後、追加的な通常のプロセスステップ
が、ＤＲＡＭセルの製造を完了するために利用すること
ができる。

【００４４】図１０Ｂは、本発明の別の実施例にしたが
って、埋め込まれたプレートを含むＤＲＡＭセルの関連
する部分を形成する関連するステップを示している。図
１０Ｂにおいて、ステップ９０２、９０４及び９０６
は、図８に関連して行なわれたものと実質的に同じであ
る。しかしながら図１０Ｂにおけるプロセスは、プラズ
マ増強ドーピングステップ９０６の前におけるＬＯＣＯ
Ｓ酸化物カラーの形成（ステップ９０５）も含んでい
る。このＬＯＣＯＳ酸化物カラーは、プラズマ増強ドー
ピングステップ９０６の間に、かつドーパントがさらに
基板内に打込まれる後続のドーパント打込みステップ
（ステップ９０７）において存在する。これらの２つの
ステップの間に、ＬＯＣＯＳ酸化物カラーは、前記のよ
うに、プラズマ増強ドーピングプロセス及びドーパント
打込みプロセスが基本的に自己整列できるように、“マ
スク”として有利に作用する。この役割において機能す
るために、ＬＯＣＯＳカラーは、ドーパントがプラズマ
増強ドーピング及び／又はドーパント打込みプロセスの
間にＬＯＣＯＳ酸化物カラーを通してずっと浸透するこ
とを防止するために、有利には十分に厚い。このステッ
プ９０７において、ドーパントは、前記のように高温プ
ロセスを利用して、埋め込まれたプレートを形成するた
めに基板内に打込まれることができる。その後、追加的
な通常のプロセスステップが、ＤＲＡＭセルの製造を完
了するために利用することができる。

【００４５】例１：プラズマ浸漬イオン注入（ＰＩＩ
Ｉ）１つの例において、その上にハードマスク（ＳｉＯ
_２／窒化物）を有する８インチウエーハは、イートンＰ
ＩＩＩシステム内に配置される。ＡｓＨ_３又はＰＨ _３プ
ラズマは、誘導連結されたプラズマソースによって発生
される（ＭＨｚ範囲において）。しかしながら埋め込ま
れたプレートの形成に適したあらゆるＳｉ技術のドーパ
ントが良好に利用できることが考えられる。

【００４６】チャンバ内の圧力は、ほぼ５ｍトルであ
る。しかしながら圧力が、この又は別のＰＩＩＩシステ
ムにおいて、ほぼ１ｍトルからほぼ５００ｍトル、かつ
さらに有利にはほぼ１ｍトルからほぼ２０ｍトルの範囲
にあってもよいことが考えられる。ドーピングエネルギ
ーは、ほぼ１ｋｅＶである。しかしながらドーピングエ
ネルギーは、この又は別のＰＩＩＩシステムにおいて、
ほぼ０．１ｋｅＶからほぼ３０ｋｅＶ、かつさらに有利
にはほぼ０．１ｋｅＶからほぼ１０ｋｅＶまでの範囲に
あってもよいことが考えられる。

【００４７】チャンバの寸法及び構成に依存して、前記
の範囲の圧力を維持するために、十分な埋め込まれたプ
レートドーパントソースガスが流される。所望の場合
に、イオンフラックス密度を減少するために、Ｈ_２又は
Ｈｅのような適当なキャリヤガスを利用してもよい（例
えばドーパントソースガス流のほぼ１０％ないしほぼ５
０％）。

【００４８】典型的な量は、ほぼ１Ｅ^１９イオン／ｃｍ
^３である。しかしながら量は、ある種の場合、ほぼ５Ｅ
^１８イオン／ｃｍ^３からほぼ５Ｅ^１９イオン／ｃｍ^３ま
で、かつさらに有利にはほぼ８Ｅ^１８イオン／ｃｍ^３か
らほぼ２Ｅ^１９イオン／ｃｍ ^３までの範囲にあってもよ
いことが考えられる。典型的なドーピング時間は、ほぼ
６０秒である。しかしながらドーピング時間は、この又
は別のＰＩＩＩシステムにおいて、ほぼ１０秒からほぼ
１０分まで、かつさらに有利にはほぼ５０秒からほぼ７
０秒までの範囲にあってもよいことが考えられる。パル
ス速度は、ほぼ１０ｋＨｚである。しかしながらパルス
速度は、ある種の場合、ほぼ５００Ｈｚからほぼ３０ｋ
Ｈｚまで、かつさらに有利にはほぼ１ｋＨｚからほぼ５
ｋＨｚの範囲にあってもよいことが考えられる。

【００４９】例２：プラズマドーピング（ＰＬＡＤ）１
つの例において、その上にハードマスク（ＳｉＯ_２／窒
化物）又はフォトレジストを有する８インチウエーハ
は、ヴァリアンＰＬＡＤシステム（グロスター、ＭＡ）
内に配置される。能力と便宜のために、テストドーパン
トソースガスとしてＢＦ_３が利用される。しかしながら
埋め込まれたプレートの形成に適したあらゆるＳｉ技術
のドーパント（例えばひ素、リン等）が良好に利用でき
ることが考えられる。

【００５０】チャンバ内の圧力は、ほぼ＜１０ｍトルで
ある。しかしながら圧力が、この又は別のＰＬＡＤシス
テムにおいて、ほぼ＜１ｍトルからほぼ５００ｍトル、
かつさらに有利にはほぼ＜１ｍトルからほぼ１０ｍトル
の範囲にあってもよいことが考えられる。ドーピングエ
ネルギーは、ほぼ１ｋｅＶである。しかしながらドーピ
ングエネルギーは、この又は別のＰＬＡＤシステムにお
いて、ほぼ０．１ｋｅＶからほぼ１０ｋｅＶ、かつさら
に有利にはほぼ０．５ｋｅＶからほぼ５ｋｅＶまでの範
囲にあってもよいことが考えられる。

【００５１】チャンバの寸法及び構成に依存して、前記
の範囲の圧力を維持するために、十分な埋め込まれたプ
レートドーパントソースガスが流される。所望の場合
に、イオンフラックス密度を減少するために、Ｈ_２又は
Ｈｅのような適当なキャリヤガスを利用してもよい（例
えばドーパントソースガス流のほぼ１０％ないしほぼ５
０％）。

【００５２】典型的な量は、ほぼ１Ｅ^１９イオン／ｃｍ
^３である。しかしながら量は、ある種の場合、ほぼ５Ｅ
^１８イオン／ｃｍ^３からほぼ５Ｅ^１９イオン／ｃｍ^３ま
で、かつさらに有利にはほぼ８Ｅ^１８イオン／ｃｍ^３か
らほぼ２Ｅ^１９イオン／ｃｍ ^３までの範囲にあってもよ
いことが考えられる。典型的なドーピング時間は、ほぼ
１００秒である。しかしながらドーピング時間は、この
又は別のＰＬＡＤシステムにおいて、ほぼ１０秒からほ
ぼ１０分まで、かつさらに有利にはほぼ８０秒からほぼ
１２０秒までの範囲にあってもよいことが考えられる。
デューティレシオ（すなわちプラズマが所定のパルス速
度に対してウエーハに作用する時間）は、全パルス速度
に対してほぼ１／２０である。１つの例においてデュー
ティレシオは、１０ｋＨｚ以下のパルス周波数によりほ
ぼ２０％である。

【００５３】前記のことから明らかなように、本発明
は、狭いトレンチ（例えばこれらは、０．２５ミクロン
又はそれ以下の横断面を有する）においてさえ、かつ埋
め込まれたプレート形成プロセスの前に、ＬＯＣＯＳ酸
化物カラーが形成される（ボトルネック形）場合でさ
え、埋め込まれたプレートを含むＤＲＡＭトレンチコン
デンサの形成を有利に促進する。従来の技術のドーパン
トを含む層の堆積ステップは除去されているので、本発
明は、これに結び付いた欠点、例えばトレンチ内におけ
るドーパントを含む層内の空所の形成、及び／又はトレ
ンチ開口がピンチオフするようなドーパントの欠乏とい
う従来の技術において本来の可能性を除去する。プラズ
マ増強ドーピングプロセスが、適当な最適化によって、
トレンチの底部の真下においてトレンチ内面における均
一なドーピングを有することを可能にするとわかった。
とくにトレンチの底部において狭いトレンチにおける堆
積を正確に管理することは困難なので、本発明は、従来
の技術の堆積オリエンテッドのアプローチを越える重要
な進歩である。本発明は、ボトル形の（すなわち基板に
おけるトレンチ横断面よりも狭いトレンチ開口を有す
る）トレンチにおいてさえ、現代の高密度ＩＣにおける
トレンチコンデンサの製造に利用するためにとくに適し
ている。

【００５４】さらにＬＯＣＯＳ酸化物カラーは、あらか
じめ形成することができるので、本発明は、プラズマ増
強ドーピング及びドーパント打込みプロセスの間に、こ
のＬＯＣＯＳ酸化物カラーを“マスク”として有利に利
用し、それによりこれらのプロセスを基本的に自己整列
にする。当該技術分野の専門家には明らかなように、本
発明によるＤＲＡＭトレンチコンデンサ形成技術により
節約されるステップは、非凡な様式で、ＤＲＡＭセルを
製造するために必要な時間及び複雑さを減少する。

【００５５】追加的にＬＯＣＯＳ酸化物カラーは、今や
容易に形成することができるので、ＬＯＣＯＳ酸化物カ
ラーが形成されるトレンチ内面は、ＬＯＣＯＳ酸化物カ
ラーを形成するときに、いぜんとして比較的なめらかで
ある。このようにしてさらに高い品質のＬＯＣＯＳ酸化
物カラーを形成することができ、これは、隣接する基板
領域へのドーパント材料の浸透の遅れを助長する。酸化
物カラーの厚さは、酸化物カラーをドーパント浸透に対
してさらに抗するようにすることによって、さらに薄く
することができる。さらに薄い酸化物カラーを容易にす
るために（又は埋め込まれたプレートドーパントのドー
ピングの前に酸化物カラーを全く不要にするために）、
酸化物カラー領域に窒化物を導入するために、窒化物ド
ーピングプロセスを利用してもよい（ＬＯＣＯＳの前又
は後のいずれか）。その代わりに又は追加的に、酸化物
カラー領域は、逆ドーピングしてもよい（すなわち続い
て導入される埋め込まれたプレートドーパントを無効に
するように構成されたドーパントによってあらかじめド
ーピングする）。１つの例において、インジウム又はホ
ウ素（例えばＢＦ２）のような適当なｐ−ドーパント
が、ＬＯＣＯＳの前に、逆ドーパントとして利用するこ
とができる。適当なｎ−タイプの逆ドーパントは、例え
ばひ素、アンチモン又はりんを含む。

【００５６】本発明をいくつかの例示的な実施例の表現
で説明したが、本発明の権利範囲内に入る代案、置き換
え及び均等物が存在する。例えばここにおいて理解の容
易さを促進するために、ひ素ドーパントを議論したが、
シリコン技術において利用されかつ埋め込まれたプレー
トの形成に適したあらゆるタイプのドーパントが利用で
きる。それ故に添付の特許請求の範囲は、本発明の真の
精神及び権利範囲内に入る場合、このようなあらゆる代
案、置き換え及び均等物を含むと解釈するものとする。

【図面の簡単な説明】

【図１】議論を容易にするために、トレンチ内面に配置
された堆積されたドーパントを含む層を含む基板におけ
るトレンチを示す図である。

【図２】フォトレジスト充填プロセスを行なった後にお
ける図１のトレンチを示す図である。

【図３】フォトレジスト充填及びドーパントを含む層を
エッチングバックした後における図２のトレンチを示す
図である。

【図４】キャップ層を同形に堆積した後における図３の
トレンチを示す図である。

【図５】ドーパントを含む層におけるドーパントを基板
内に拡散した後における形成された埋め込まれたプレー
トを示す図である。

【図６】本発明の１つの実施例にしたがってプラズマ増
強ドーピングの前にここに酸化物カラー領域を有するト
レンチを示す図である。

【図７】本発明の１つの様相にしたがってシリコンの局
所的酸化（ＬＯＣＯＳ）酸化物カラー形成プロセスを示
す図である。

【図８】本発明の１つの実施例にしたがってトレンチに
埋め込まれたプレートドーパントを導入するためにプラ
ズマ増強ドーピングプロセスを行なった後における図６
のトレンチを示す図である。

【図９】ドーパントを含む層におけるドーパントが基板
内に拡散した後における形成された埋め込まれたプレー
トを含む図９のトレンチを示す図である。

【図１０】本発明の１つの及び別の実施例にしたがって
トレンチコンデンサ内に埋め込まれたプレートを形成す
るために利用されるいくつかの関連するステップを示す
図である。

【符号の説明】

６０２トレンチ、６０４基板、６０６酸化物
カラー、６０８窒化物層、７０２ハードマス
ク、７０４ライナ層、７０６フォトレジスト、
７１０領域、７１２酸化物カラー

Claims

【特許請求の範囲】

【請求項１】基板内にトレンチコンデンサの埋め込ま
れたプレートを含む、トレンチコンデンサを形成する方
法において：前記の基板内にトレンチを形成し、前記の
トレンチが、トレンチ内面を有し；前記のトレンチ内に
酸化物のカラーを形成し、前記の酸化物カラーが、前記
のトレンチ内面の第１の部分を覆い、前記の酸化物カラ
ーによって覆われない前記のトレンチ内面の第２の部分
を残し；その後、プラズマ増強ドーピングプロセスを利
用して、第１のドーパントによって前記のトレンチ内面
の前記の第２の部分をドーピングし、前記の第１のドー
パントが、前記のトレンチ内面に追加的な層を実質的に
堆積することなく、前記の第２の部分内に拡散するよう
に、前記のプラズマ増強ドーピングプロセスを構成し；
かつ前記の埋め込まれたプレートを形成するために、高
温プロセスを利用して、前記の基板内に前記の第１のド
ーパントを打込むことを含むことを特徴とする、トレン
チコンデンサを形成する方法。
【請求項２】シリコンの局所的な酸化（ＬＯＣＯＳ）
プロセスを利用して、前記の酸化物カラーの前記の形成
を達成する、請求項１に記載の方法。
【請求項３】前記の基板がｐ−タイプの基板をなし、
前記の第１のドーパントがｎ−タイプのドーパントをな
す、請求項１に記載の方法。
【請求項４】前記の基板がｎ−タイプの基板をなし、
前記の第１のドーパントがｐ−タイプのドーパントをな
す、請求項１に記載の方法。
【請求項５】前記の第１のドーパントがひ素ドーパン
トをなす、請求項４に記載の方法。
【請求項６】前記のプラズマドーピングプロセスが、
プラズマ浸漬イオン注入（ＰＩＩＩ）プロセスを含む、
請求項１に記載の方法。
【請求項７】前記のプラズマドーピングプロセスが、
プラズマドーピング（ＰＬＡＤ）プロセスを含む、請求
項１に記載の方法。
【請求項８】前記の打込みの前に、前記の第１のドー
パントの上にキャップ層を形成し、前記の第１のドーパ
ントが、前記の打込みの間に利用されるチャンバを汚染
することを防止するように、前記のキャップ層を構成す
ることをさらに含む、請求項１に記載の方法。
【請求項９】前記のトレンチがボトル形トレンチをな
し、前記のボトル形トレンチが、前記のボトル形トレン
チの内部領域の横断面よりも小さいトレンチ開口を有す
る、請求項１に記載の方法。
【請求項１０】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路の製造に、前記のボトル形トレンチを
利用する、請求項９に記載の方法。
【請求項１１】基板内にトレンチコンデンサの埋め込
まれたプレートを含む、トレンチコンデンサを形成する
方法において：前記の基板内にトレンチを形成し、前記
のトレンチが、トレンチ内面を有し；かつプラズマ増強
ドーピングプロセスを利用して、第１のドーパントによ
って前記のトレンチ内面の少なくとも第１の部分をドー
ピングし、前記の第１のドーパントが、前記のトレンチ
内面に追加的な層を実質的に堆積することなく、前記の
第１の部分内に拡散するように、前記のプラズマ増強ド
ーピングプロセスを構成し、前記の第１のドーパント
が、前記の埋め込まれたプレートを形成するために利用
されるドーパントをなすことを含むことを特徴とする、
トレンチコンデンサを形成する方法。
【請求項１２】前記のプラズマ増強ドーピングプロセ
スが、プラズマ浸漬イオン注入（ＰＩＩＩ）プロセス及
びプラズマドーピング（ＰＬＡＤ）プロセスのうちの１
つである、請求項１１に記載の方法。
【請求項１３】前記のドーピングの前に、前記のトレ
ンチ内に酸化物カラーを形成し、前記の酸化物カラー
が、前記のトレンチ内面の第２の部分を覆い、前記の酸
化物カラーによって覆われない前記のトレンチ内面の前
記の第１の部分を残す、請求項１２に記載の方法。
【請求項１４】前記のドーピングの間に、前記の酸化
物カラーに隣接する基板領域を前記の第１のドーパント
のドーパント浸透から保護するために、前記の酸化物カ
ラーをマスクとして利用する、請求項１３に記載の方
法。
【請求項１５】シリコンの局所的な酸化（ＬＯＣＯ
Ｓ）プロセスを利用して、前記の酸化物カラーの前記の
形成を達成する、請求項１３に記載の方法。
【請求項１６】前記の基板がｐ−タイプの基板をな
し、前記の第１のドーパントがｎ−タイプのドーパント
をなす、請求項１３に記載の方法。
【請求項１７】前記の基板がｎ−タイプの基板をな
し、前記の第１のドーパントがｐ−タイプのドーパント
をなす、請求項１３に記載の方法。
【請求項１８】前記の第１のドーパントがひ素ドーパ
ントをなす、請求項１７に記載の方法。
【請求項１９】前記の打込みの前に、前記の第１のド
ーパントの上にキャップ層を形成し、前記の第１のドー
パントが、前記の打込みの間に利用されるチャンバを汚
染することを防止するように、前記のキャップ層を構成
することをさらに含む、請求項１１に記載の方法。
【請求項２０】前記のトレンチがボトル形トレンチを
なし、前記のボトル形トレンチが、前記のボトル形トレ
ンチの内部領域の横断面よりも小さいトレンチ開口を有
する、請求項１１に記載の方法。
【請求項２１】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）回路の製造に、前記のトレンチコンデンサ
を利用する、請求項１１に記載の方法。
【請求項２２】トレンチコンデンサが、埋め込まれた
プレートを含む、基板内にダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）回路のトレンチコンデンサを形成
する方法において：前記の基板内にトレンチを形成し、
前記のトレンチが、トレンチ内面を有し；かつプラズマ
増強ドーピングプロセスを利用して、第１のドーパント
によって前記のトレンチ内面の少なくとも第１の部分を
ドーピングし、前記のプラズマ増強ドーピングプロセス
が、プラズマ浸漬イオン注入（ＰＩＩＩ）プロセス及び
プラズマドーピング（ＰＬＡＤ）プロセスのうちの１つ
であり、前記の第１のドーパントが、前記のトレンチ内
面に追加的な層を実質的に堆積することなく、前記の第
１の部分内に拡散するように、前記のプラズマ増強ドー
ピングプロセスを構成し、前記の第１のドーパントが、
前記の埋め込まれたプレートを形成するために利用され
るドーパントをなすことを含むことを特徴とする、トレ
ンチコンデンサを形成する方法。
【請求項２３】前記のドーピングの前に、シリコンの
局所的な酸化（ＬＯＣＯＳ）プロセスを利用して、前記
のトレンチ内に酸化物カラーを形成し、前記の酸化物カ
ラーが、前記のトレンチ内面の第２の部分を覆い、前記
の酸化物カラーによって覆われない前記のトレンチ内面
の前記の第１の部分を残す、請求項２２に記載の方法。
【請求項２４】前記のドーピングの間に、前記の酸化
物カラーに隣接する基板領域を前記の第１のドーパント
のドーパント浸透から保護するために、前記の酸化物カ
ラーをマスクとして利用することをさらに含む、請求項
２３に記載の方法。