JPH11274902A

JPH11274902A - Wave shaping circuit

Info

Publication number: JPH11274902A
Application number: JP6986298A
Authority: JP
Inventors: Kageharu Yoshizawa; 景晴吉澤; Ichiro Maruyama; 一郎丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】入力された信号を対称性の良い（デューティ
５０％）矩形波の信号に成形する波形成形回路に関し、
波形成形処理の安定性を向上する。【解決手段】信号源３からの信号を非反転入力端子Ｄ
に入力し、非反転出力端子Ｑと反転出力端子Ｑ^*とから
相互に位相が反転した矩形波の信号を出力する差動レシ
ーバ１と、この差動レシーバ１の非反転出力端子Ｑと反
転出力端子Ｑ^*とからの矩形波の信号の平均値を第１，
第２のローパスフィルタによって求め、その平均値の差
分が零となるような基準電圧を演算増幅器によって形成
して、差動レシーバ１の反転入力端子Ｄ^*に入力する基
準電圧形成部２とを備えている。 (57) Abstract: A waveform shaping circuit for shaping an input signal into a square wave signal with good symmetry (duty: 50%).
Improves the stability of the waveform shaping process. SOLUTION: A signal from a signal source 3 is supplied to a non-inverting input terminal D.
, And outputs a rectangular wave signal whose phase is inverted from the non-inverted output terminal Q and the inverted output terminal Q ^*. The non-inverted output terminal Q and the inverted output of the differential receiver 1 The average value of the square wave signal from the terminal Q ^*
A reference voltage forming unit 2 for obtaining a reference voltage obtained by a second low-pass filter and forming a reference voltage such that the difference between the average values becomes zero by an operational amplifier, and inputting the reference voltage to an inverting input terminal D ^* of the differential receiver 1 ing.

Description

DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、入力信号をデュー
ティ５０％の矩形波信号となるように波形成形して出力
する波形成形回路に関する。各種の通信装置等に於ける
クロック信号は、対称性の良い（デューティ５０％）波
形であることが要求されている。その為に、対称性が良
くない（デューティ５０％でない）波形の入力信号を対
称性が良い（デューティ５０％）波形となるように波形
成形する回路が用いられており、入力信号波形の変動や
温度変動等によっても安定な出力波形が得られるように
することが要望されている。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform shaping circuit for shaping an input signal into a rectangular wave signal having a duty of 50% and outputting the square wave signal. A clock signal in various communication devices is required to have a waveform with good symmetry (duty 50%). For this reason, a circuit is used to shape an input signal having a waveform with poor symmetry (duty not 50%) into a waveform with good symmetry (duty 50%). There is a demand for obtaining a stable output waveform even when the temperature fluctuates.

【０００２】[0002]

【従来の技術】図１７は従来例の説明図であり、（Ａ）
は波形成形回路の要部を示し、１００は信号源、１０１
はゲート回路、Ｒａ，Ｒｂは抵抗、Ｃａはコンデンサ、
Ｖ_CCはバイアス用の電圧である。（Ｂ）は（Ａ）の各部
の信号Ｖｓ，Ｖｉｎ，Ｖｏｕｔの一例の波形を示す。2. Description of the Related Art FIG. 17 is an explanatory view of a conventional example.
Denotes a main part of the waveform shaping circuit, 100 denotes a signal source, 101
Is a gate circuit, Ra and Rb are resistors, Ca is a capacitor,
V _CC is a bias voltage. (B) shows an example of the waveforms of the signals Vs, Vin, and Vout of each part in (A).

【０００３】信号源１００は、例えば、小型のモジュー
ル化した発振器で、その発振周波数が数１００ＭＨｚ程
度の場合には、基本波成分のみの正弦波信号又はデュー
ティ５０％の矩形波信号を出力することは不可能に近い
ものである。従って、信号源１００からの信号Ｖｓは、
例えば、（Ｂ）のＶｓに示すように、歪みを含む正弦波
状の信号となる。この信号ＶｓをコンデンサＣａを介し
てゲート回路１０１に入力する。The signal source 100 is, for example, a small modular oscillator. When the oscillation frequency is about several hundred MHz, the signal source 100 outputs a sine wave signal having only a fundamental wave component or a rectangular wave signal having a duty of 50%. Is almost impossible. Therefore, the signal Vs from the signal source 100 is
For example, as shown by Vs in (B), the signal becomes a sinusoidal signal including distortion. This signal Vs is input to the gate circuit 101 via the capacitor Ca.

【０００４】又抵抗Ｒａ，Ｒｂによって電圧Ｖ_CCを分圧
し、この分圧した電圧Ｖｒ＝〔Ｒｂ／（Ｒａ＋Ｒｂ）〕
×Ｖ_CCを、コンデンサＣａを介した信号源１００からの
信号Ｖｓに加算して、ゲート回路１０１の入力信号Ｖｉ
ｎとする。ゲート回路１０１は閾値Ｖｔｈを有し、この
閾値Ｖｔｈを超える入力信号Ｖｉｎをハイレベル、超え
ない入力信号Ｖｉｎをローレベルとした矩形波の出力信
号Ｖｏｕｔを、（Ｂ）のＶｏｕｔとして示すように出力
する。従って、抵抗Ｒａ，Ｒｂにより分圧した電圧Ｖｒ
を調整することにより、歪みを含む正弦波状の信号Ｖｓ
を対称性の良い（デューティ５０％）の矩形波信号に波
形成形することが可能となる。The voltage V _CC is divided by the resistors Ra and Rb, and the divided voltage Vr = [Rb / (Ra + Rb)]
× V _CC is added to the signal Vs from the signal source 100 via the capacitor Ca, and the input signal Vi of the gate circuit 101 is added.
n. The gate circuit 101 has a threshold value Vth, and outputs an output signal Vout of a rectangular wave in which an input signal Vin exceeding the threshold value Vth is set to a high level and an input signal Vin not exceeding the threshold value Vth is set to a low level, as shown as Vout in FIG. I do. Therefore, the voltage Vr divided by the resistors Ra and Rb
Is adjusted, a sinusoidal signal Vs including distortion is
Can be shaped into a rectangular wave signal having good symmetry (duty: 50%).

【０００５】[0005]

【発明が解決しようとする課題】前述の従来例の波形成
形回路に於いては、抵抗Ｒａ，Ｒｂの値を調整すること
により、入力信号Ｖｉｎに加える電圧Ｖｒを設定して、
出力信号Ｖｏｕｔがデューティ５０％の矩形波信号とな
るようにするものであり、このような従来例の波形成形
回路は、抵抗Ｒａ，Ｒｂの値の調整が煩雑である問題が
ある。又調整後の温度変動等により抵抗Ｒａ，Ｒｂの値
が変化すると、分圧した電圧Ｖｒが変化するから、出力
信号Ｖｏｕｔはデューティ５０％の矩形波信号でなくな
る問題がある。In the above-mentioned conventional waveform shaping circuit, the voltage Vr applied to the input signal Vin is set by adjusting the values of the resistors Ra and Rb.
The output signal Vout is a rectangular wave signal with a duty of 50%, and such a conventional waveform shaping circuit has a problem that the adjustment of the values of the resistors Ra and Rb is complicated. Further, when the values of the resistors Ra and Rb change due to temperature fluctuations after the adjustment, the divided voltage Vr changes, so that there is a problem that the output signal Vout is not a rectangular wave signal with a duty of 50%.

【０００６】又バイアス用の電圧Ｖ_CCの変動により抵抗
Ｒａ，Ｒｂにより分圧された電圧Ｖｒが変動する。この
場合も、出力信号Ｖｏｕｔの対称性がくずれる問題があ
る。又信号源１００からの信号Ｖｓの波形も、信号源１
００の電源電圧変動や温度変動によって変動することが
あり、抵抗Ｒａ，Ｒｂにより分圧した電圧Ｖｒが一定で
あっても、出力信号Ｖｏｕｔはデューティ５０％の矩形
波信号でなくなる問題がある。本発明は、矩形波信号に
波形成形する場合の安定性を向上させることを目的とす
る。The voltage Vr divided by the resistors Ra and Rb fluctuates due to the fluctuation of the bias voltage V _CC . Also in this case, there is a problem that the symmetry of the output signal Vout is broken. The waveform of the signal Vs from the signal source 100 is also
The output signal Vout may not be a rectangular wave signal with a duty of 50% even if the voltage Vr divided by the resistors Ra and Rb is constant. An object of the present invention is to improve the stability when shaping a waveform into a rectangular wave signal.

【０００７】[0007]

【課題を解決するための手段】本発明の波形成形回路
は、（１）信号源３からの信号を矩形波の信号に成形し
て出力する波形成形回路であって、信号源３からの信号
を基準電圧と比較して、それぞれ位相が反転した矩形波
の相補信号を出力する差動レシーバ１と、この差動レシ
ーバ１からの矩形波の相補信号の平均値を求め、この平
均値の差分が零となるような基準電圧を形成して、差動
レシーバ１に入力する基準電圧形成部２とを備えてい
る。差動レシーバ１の非反転出力端子Ｑ及び反転出力端
子Ｑ^*からの矩形波信号の平均値は、ハイレベル期間と
ローレベル期間との比に対応した値となり、それぞれの
平均値が等しいと、非反転出力端子Ｑと反転出力端子Ｑ
^*とからの矩形波信号はデューティ５０％となる。A waveform shaping circuit according to the present invention is a waveform shaping circuit for shaping a signal from a signal source 3 into a rectangular wave signal and outputting the signal. Is compared with a reference voltage to obtain an average value of a differential receiver 1 that outputs a complementary signal of a rectangular wave whose phase is inverted, and an average value of the complementary signal of a rectangular wave from the differential receiver 1, and a difference between the average values And a reference voltage forming unit 2 for forming a reference voltage such that the reference voltage becomes zero and inputting the reference voltage to the differential receiver 1. The average value of the square wave signals from the non-inverting output terminal Q and the inverting output terminal Q ^{* of the} differential receiver 1 is a value corresponding to the ratio between the high-level period and the low-level period, and when the average values are equal, Non-inverted output terminal Q and inverted output terminal Q
The square wave signal from ^* has a duty of 50%.

【０００８】又（２）基準電圧形成部２は、差動レシー
バ１の非反転出力端子Ｑと反転出力端子Ｑ^*からの相互
に位相が反転した相補信号のそれぞれの平均値を求める
第１，第２のローパスフィルタと、それぞれの平均値の
差分が零となるような基準電圧を出力する演算増幅器と
を有し、この演算増幅器に帰還抵抗を接続した利得調整
を行うことも可能であり、又入出力端子間にコンデンサ
を接続して積分回路構成とすることもできる。[0008] (2) The reference voltage forming unit 2 calculates the average value of each of the complementary signals whose phases are inverted from each other from the non-inverted output terminal Q and the inverted output terminal Q ^* of the differential receiver 1. It is also possible to have a second low-pass filter and an operational amplifier that outputs a reference voltage such that the difference between the average values becomes zero, and perform gain adjustment by connecting a feedback resistor to this operational amplifier. A capacitor may be connected between the input and output terminals to form an integrating circuit.

【０００９】又（３）差動レシーバ１は、相補信号を出
力する差動増幅器の構成とする場合が一般的であるが、
複数のインバータを直列接続して構成することができ
る。その場合の最終段の出力インバータの入出力信号が
相補信号となり、基準電圧形成部の第１，第２のローパ
スフィルタに入力されて、それぞれの平均値の差分が零
となるような基準電圧が、信号源３からの信号と共にイ
ンバータに入力され、インバータの閾値に従って矩形波
に波形成形される。(3) In general, the differential receiver 1 has a configuration of a differential amplifier that outputs a complementary signal.
It can be configured by connecting a plurality of inverters in series. In this case, the input / output signal of the final-stage output inverter becomes a complementary signal, and is input to the first and second low-pass filters of the reference voltage forming unit. , Together with the signal from the signal source 3, and is shaped into a rectangular wave according to the threshold value of the inverter.

【００１０】又（４）基準電圧形成部２は、第１，第２
のローパスフィルタと、基準電圧とそれを反転したバイ
アス電圧とを出力する差動増幅器とにより構成し、差動
レシーバ１の非反転入力端子Ｄに、信号源３からの信号
と共にバイアス電圧を入力し、差動レシーバ１の反転入
力端子Ｄ^*に、基準電圧を入力する構成とすることがで
きる。この場合の差動増幅器の入出力端子に帰還抵抗を
接続して利得調整を行うことができ、又コンデンサを接
続して積分回路構成とすることもできる。[0010] (4) The reference voltage forming section 2 comprises first and second
And a differential amplifier that outputs a reference voltage and a bias voltage obtained by inverting the reference voltage. A bias voltage is input to a non-inverting input terminal D of the differential receiver 1 together with a signal from the signal source 3. Alternatively, a configuration may be ^{adopted in} which a reference voltage is input to the inverting input terminal D ^* of the differential receiver 1. In this case, a gain can be adjusted by connecting a feedback resistor to the input / output terminal of the differential amplifier, and an integrating circuit can be formed by connecting a capacitor.

【００１１】又（５）信号源からの信号がデューティ５
０％ではない矩形波信号の場合、一旦立上り及び立下り
を緩やかにするローパスフィルタを介して差動レシーバ
１に入力する構成とすることができる。又基準電圧が入
力された信号の波形の最大値近傍となって動作が不安定
となるこを防止する為に、基準電圧を制限する構成を設
けることができる。(5) The signal from the signal source has a duty of 5
In the case of a rectangular wave signal other than 0%, a configuration can be adopted in which the signal is input to the differential receiver 1 via a low-pass filter that makes the rising and falling gradual. In order to prevent the reference voltage from being near the maximum value of the waveform of the input signal and thereby making the operation unstable, a configuration for limiting the reference voltage can be provided.

【００１２】[0012]

【発明の実施の形態】図１は本発明の原理説明図であ
り、差動レシーバ１と基準電圧形成部２とにより波形成
形回路を構成した場合を示し、発振器等の信号源３から
の歪みを含む正弦波状の信号を、デューティ５０％の矩
形波の出力信号に波形成形して出力するものである。又
Ｄ，Ｄ^*は非反転入力端子及び反転入力端子、Ｑ，Ｑ^*
は非反転出力端子及び反転出力端子を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram for explaining the principle of the present invention, showing a case where a waveform shaping circuit is constituted by a differential receiver 1 and a reference voltage forming unit 2, and shows a distortion from a signal source 3 such as an oscillator. Is shaped into a rectangular wave output signal having a duty of 50% and output. D and D ^* are non-inverting input terminals and inverting input terminals, and Q and Q ^*.
Indicates a non-inverted output terminal and an inverted output terminal.

【００１３】差動レシーバ１は、信号源３からの信号
と、基準電圧形成部２からの基準電圧と比較して、出力
端子Ｑ，Ｑ^*から相互に位相が反転した矩形波の相補信
号を出力して後段の回路に供給するものである。又基準
電圧形成部２は、差動レシーバ１からの相補信号のそれ
ぞれ平均値を求め、各平均値の差分が零となるような基
準電圧を形成して差動レシ−バ１の端子Ｄ^*に入力す
る。The differential receiver 1 compares a signal from the signal source 3 with a reference voltage from the reference voltage forming unit 2 and outputs complementary signals of rectangular waves whose phases are inverted from each other from output terminals Q and Q ^*. It is output and supplied to the subsequent circuit. The reference voltage forming section 2 calculates the average value of the complementary signals from the differential receiver 1, forms a reference voltage such that the difference between the average values becomes zero, and generates a terminal D ^* of the differential receiver 1 ^. To enter.

【００１４】例えば、差動レシーバ１の非反転出力端子
Ｑからの信号のハイレベル期間がローレベル期間より長
く、この信号の位相を反転した反転出力端子Ｑ^*からの
信号のハイレベルの期間がローレベルの期間より短い場
合、基準電圧形成部２は、基準電圧を高くするように作
用し、反対に、非反転出力端子Ｑからの信号のハイレベ
ル期間がローレベル期間より短く、反転出力端子Ｑ^*か
らの信号のハイレベルの期間がローレベルの期間より長
い場合、基準電圧形成部２は、基準電圧を低くなるよう
に作用する。即ち、基準電圧形成部２は、差動レシーバ
１からの矩形波信号のデューティサイクルが等しくなる
ような基準電圧を出力して、差動レシーバ１の反転入力
端子Ｄ^*に入力する。For example, the high-level period of the signal from the non-inverting output terminal Q of the differential receiver 1 is longer than the low-level period, and the high-level period of the signal from the inverting output terminal Q ^* whose phase is inverted is If the period is shorter than the low level period, the reference voltage forming unit 2 acts to increase the reference voltage. Conversely, the high level period of the signal from the non-inverted output terminal Q is shorter than the low level period, and the inverted output terminal When the high-level period of the signal from Q ^* is longer than the low-level period, the reference voltage forming unit 2 operates to lower the reference voltage. That is, the reference voltage forming unit 2 outputs a reference voltage that makes the duty cycles of the rectangular wave signals from the differential receiver 1 equal, and inputs the reference voltage to the inverting input terminal D ^* of the differential receiver 1.

【００１５】このように、基準電圧形成部２は、出力端
子Ｑ，Ｑ^*からの矩形波の相補信号のデューティサイク
ルがそれぞれ等しくなるような基準電圧を形成するもの
であり、それによって、信号源１からの信号の波形が変
動しても、それに追従した基準電圧が形成されることに
なり、電源電圧や温度変動等によっても安定に、波形成
形された矩形波信号を出力することができる。又殆ど無
調整で済むことから、半導体集積回路化することが容易
となり、小型化が可能となる。As described above, the reference voltage forming section 2 forms the reference voltage such that the duty cycles of the complementary rectangular wave signals from the output terminals Q and Q ^* are equal to each other. Even if the waveform of the signal from 1 fluctuates, a reference voltage that follows the fluctuation is formed, so that a rectangular wave signal whose waveform is shaped can be stably output even when the power supply voltage or the temperature fluctuates. Also, since almost no adjustment is required, it is easy to make a semiconductor integrated circuit and downsizing is possible.

【００１６】図２は本発明の第１の実施の形態の説明図
であり、１１は差動レシーバ、１２は演算増幅器、１３
は信号源、Ｃ１〜Ｃ３はコンデンサ、Ｒ１〜Ｒ４は抵抗
を示す。この実施の形態は、差動レシーバ１１が図１に
於ける差動レシーバ１に対応し、演算増幅器１２と、抵
抗Ｒ２〜Ｒ４と、コンデンサＣ２，Ｃ３とによる基準電
圧形成部が図１に於ける基準電圧形成部２に対応する。
又抵抗Ｒ２とコンデンサＣ２とにより第１のローパスフ
ィルタ、抵抗Ｒ３とコンデンサＣ３とにより第２のロー
パスフィルタを構成している。FIG. 2 is an explanatory diagram of the first embodiment of the present invention, wherein 11 is a differential receiver, 12 is an operational amplifier, 13
Denotes a signal source, C1 to C3 denote capacitors, and R1 to R4 denote resistors. In this embodiment, a differential receiver 11 corresponds to the differential receiver 1 in FIG. 1, and a reference voltage forming unit including an operational amplifier 12, resistors R2 to R4, and capacitors C2 and C3 is the same as in FIG. Corresponding to the reference voltage forming unit 2.
Further, a first low-pass filter is constituted by the resistor R2 and the capacitor C2, and a second low-pass filter is constituted by the resistor R3 and the capacitor C3.

【００１７】差動レシーバ１１の端子Ｄに、コンデンサ
Ｃ１を介した信号源１３からの信号ａを入力すると共
に、抵抗Ｒ１を介してバイアス電圧Ｖ_Bを入力する。こ
の場合のコンデンサＣ１は直流カット用として作用して
いる。又差動レシーバ１１の非反転出力端子Ｑに第１の
ローパスフィルタを接続し、反転出力端子Ｑ^*に第２の
ローパスフィルタを接続し、第１のローパスフィルタを
構成するコンデンサＣ２の端子電圧を演算増幅器１２の
＋端子に、第２のローパスフィルタを構成するコンデン
サＣ３の端子電圧を演算増幅器１２の−端子にそれぞれ
に入力する。即ち、非反転出力端子Ｑからの矩形波の信
号の平均値ｆを第１のローパスフィルタによって求め、
反転出力端子Ｑ^*からの矩形波の信号の平均値ｇを第２
のローパスフィルタによって求め、それぞれの平均値
ｆ，ｇを演算増幅器１２の＋端子と−端子とに入力す
る。[0017] terminal D of the differential receiver 11 inputs the signal a from the signal source 13 via the capacitor C1, via the resistor R1 to the input bias voltage V _B. In this case, the capacitor C1 works for DC cut. Further, a first low-pass filter is connected to the non-inverting output terminal Q of the differential receiver 11, a second low-pass filter is connected to the inverting output terminal Q ^*, and the terminal voltage of the capacitor C2 constituting the first low-pass filter is changed. The terminal voltage of the capacitor C3 constituting the second low-pass filter is input to the + terminal of the operational amplifier 12 and to the − terminal of the operational amplifier 12, respectively. That is, the average value f of the rectangular wave signal from the non-inverting output terminal Q is obtained by the first low-pass filter,
An average value g of the rectangular wave signal from the inverted output terminal Q ^* second
And the average values f and g are input to the + terminal and the-terminal of the operational amplifier 12, respectively.

【００１８】この演算増幅器１２は電圧比較器を構成し
ており、演算増幅器１２の＋端子に入力した平均値ｆ
と、−端子に入力した平均値ｇとを比較する。そして、
演算増幅器１２は、ｆ＞ｇの関係の時、即ち、差動レシ
ーバ１１の出力端子Ｑからの信号ｄのハイレベルの期間
がローレベルの期間より長い場合に高い電圧を出力し、
ｆ＜ｇの関係の時、即ち、差動レシーバ１１の出力端子
Ｑからの信号ｄのハイレベルの期間がローレベルの期間
より短い場合に低い電圧を出力し、基準電圧ｃとして差
動レシーバ１１の端子Ｄ^*に入力する。This operational amplifier 12 constitutes a voltage comparator, and has an average value f input to the + terminal of the operational amplifier 12.
And the average value g input to the-terminal. And
The operational amplifier 12 outputs a high voltage when f> g, that is, when the high-level period of the signal d from the output terminal Q of the differential receiver 11 is longer than the low-level period,
When f <g, that is, when the high-level period of the signal d from the output terminal Q of the differential receiver 11 is shorter than the low-level period, a low voltage is output. To the terminal D ^* .

【００１９】差動レシーバ１１は、バイアス電圧が加算
された信号ｂを、基準電圧ｃと比較して、例えば、信号
ｂのレベルが基準電圧ｃより高い時にハイレベル、それ
以外はローレベルとなる矩形波信号に波形成形するもの
である。その時の演算増幅器１２から抵抗Ｒ４を介して
差動レシーバ１１の端子Ｄ^*に入力される基準電圧ｃ
は、ｆ＝ｇとなる方向にフィードバック制御が行われ
る。このようなフィードバック制御によって、差動レシ
ーバ１１の出力端子Ｑ，Ｑ^*からデューティサイクルが
等しい（デューティ５０％）矩形波の相補信号が出力さ
れる。The differential receiver 11 compares the signal b, to which the bias voltage has been added, with a reference voltage c. For example, when the level of the signal b is higher than the reference voltage c, the signal b goes high, and otherwise goes low. The waveform is shaped into a rectangular wave signal. At this time, the reference voltage c input from the operational amplifier 12 to the terminal D ^* of the differential receiver 11 via the resistor R4.
, Feedback control is performed in a direction where f = g. By such feedback control, complementary signals of rectangular waves having the same duty cycle (duty 50%) are output from the output terminals Q and Q ^{* of} the differential receiver 11.

【００２０】図３は本発明の第１の実施の形態の動作説
明図であり、図２の各部の信号ａ〜ｇの一例を示し、
（１）は信号源１３からの信号ａ、（２）は差動レシー
バ１１の端子Ｄに入力される信号ｂと基準電圧ｃ、
（３）は差動レシーバ１１の出力端子Ｑからの信号ｄ、
（４）は差動レシーバ１１の出力端子Ｑ^*からの信号ｅ
を示す。FIG. 3 is a diagram for explaining the operation of the first embodiment of the present invention, and shows an example of signals a to g of each section in FIG.
(1) a signal a from the signal source 13; (2) a signal b input to the terminal D of the differential receiver 11 and a reference voltage c;
(3) is a signal d from the output terminal Q of the differential receiver 11,
(4) is a signal e from the output terminal Q ^* of the differential receiver 11.
Is shown.

【００２１】発振周波数が例えば数１００ＭＨｚ以上の
モジュール化された小型発振器等による信号源１３から
の信号は、図３の（１）の波形ａのような大きな歪みを
含む信号ａとなる。この信号ａは、コンデンサＣ１を介
して差動レシーバ１１の端子Ｄに入力されるもので、そ
の時の信号ｂは、図３の（２）の波形ｂに示すものとな
る。又その時のバイアス電圧Ｖ_Bと基準電圧ｃとが図示
の場合、信号ｂが基準電圧ｃを超えている時に、差動レ
シーバ１１の出力端子Ｑからは図３の（３）に示すハイ
レベルの信号ｄが出力され、信号ｂが基準電圧ｃを超え
ていない時に、ローベルの信号ｄが出力される。従っ
て、基準電圧ｃを高くすると、出力端子Ｑからはハイレ
ベルの期間が短くなる信号ｄが出力され、反対に、基準
電圧ｃを低くすると、出力端子Ｑからはハイレベルの期
間が長くなる信号ｄが出力される。又出力端子Ｑ^*から
は図３の（４）に示すように、信号ｄの位相を反転した
信号ｅが出力される。A signal from a signal source 13 such as a modular oscillator having an oscillation frequency of, for example, several hundred MHz or more is a signal a including a large distortion as shown by a waveform a in FIG. The signal a is input to the terminal D of the differential receiver 11 via the capacitor C1, and the signal b at that time has a waveform b shown in (2) of FIG. In the case of the bias voltage V _B and the reference voltage c at that time illustrated, when the signal b is greater than the reference voltage c, from the output terminal Q of the differential receiver 11 of a high level as shown in (3) in FIG. 3 When the signal d is output and the signal b does not exceed the reference voltage c, a low-level signal d is output. Therefore, when the reference voltage c is increased, a signal d having a shorter high-level period is output from the output terminal Q. Conversely, when the reference voltage c is decreased, a signal having a longer high-level period is outputted from the output terminal Q. d is output. As shown in FIG. 3D, a signal e obtained by inverting the phase of the signal d is output from the output terminal Q ^* .

【００２２】そして、第１のローパスフィルタにより信
号ｄのハイレベルとローレベルとについての平均値ｆを
求め、第２のローパスフィルタにより信号ｅのハイレベ
ルとローレベルとについての平均値ｇを求める。この場
合、ハイレベルの期間がローレベルの期間より長いと、
平均値は高くなり、反対に、ハイレベルの期間がローレ
ベルの期間より短いと、平均値は低くなる。このような
平均値ｆ，ｇを演算増幅器１２に於いて比較して基準電
圧ｃを出力する。Then, the average value f of the high level and the low level of the signal d is obtained by the first low-pass filter, and the average value g of the high level and the low level of the signal e is obtained by the second low-pass filter. . In this case, if the high level period is longer than the low level period,
The average value becomes higher, and conversely, if the high level period is shorter than the low level period, the average value becomes lower. The average values f and g are compared in the operational amplifier 12 to output a reference voltage c.

【００２３】従って、差動レシーバ１１の出力端子Ｑか
らの信号ｄのハイレベルの期間がローレベルの期間より
短いと、この信号ｄの位相を反転した出力端子Ｑ^*から
の信号ｅのハイレベルの期間がローレベルの期間より長
くなり、第１のローパスフィルタによる平均値ｆと、第
２のローパスフィルタによる平均値ｇとは、ｆ＜ｇの関
係となる。それにより、演算増幅器１２からの基準電圧
ｃは低くなるから、信号ｄのハイレベルの期間が長くな
る方向に制御される。Therefore, if the high-level period of the signal d from the output terminal Q of the differential receiver 11 is shorter than the low-level period, the high level of the signal e from the output terminal Q ^*, which is the phase of the signal d, is inverted. Is longer than the low-level period, and the average value f of the first low-pass filter and the average value g of the second low-pass filter have a relationship of f <g. Thus, since the reference voltage c from the operational amplifier 12 is reduced, the control is performed such that the high-level period of the signal d becomes longer.

【００２４】反対に、差動レシーバ１１の出力端子Ｑか
らの信号ｄのハイレベルの期間がローレベルの期間より
長いと、この信号ｄの位相を反転した出力端子Ｑ^*から
の信号ｅのハイレベルの期間がローレベルの期間より短
くなり、第１のローパスフィルタによる平均値ｆと、第
２のローパスフィルタによる平均値ｇとは、ｆ＞ｇの関
係となる。それにより、演算増幅器１２からの基準電圧
ｃは高くなるから、信号ｄのハイレベルの期間が短くな
る方向に制御される。On the other hand, if the high-level period of the signal d from the output terminal Q of the differential receiver 11 is longer than the low-level period, the high level of the signal e from the output terminal Q ^*, which is the phase of the signal d, is inverted. The period of the level is shorter than the period of the low level, and the average value f of the first low-pass filter and the average value g of the second low-pass filter have a relationship of f> g. Accordingly, the reference voltage c from the operational amplifier 12 increases, and the control is performed in such a manner that the high-level period of the signal d becomes shorter.

【００２５】このようなフィードバック制御によって、
立上りから迅速に差動レシーバ１１の出力端子Ｑ，Ｑ^*
からの信号ｄ，ｅは対称性の良い（デューティ５０％）
波形の矩形波信号となる。そして、各部の変動等によっ
ても、デューティ５０％を維持するように制御されるこ
とになる。例えば、信号源１３からの信号ａの波形が変
化した場合、それに対応して差動レシーバ１１の出力端
子Ｑ，Ｑ^*からの信号ｄ，ｅのデューティも変化する
が、前述のように、第１，第２のローパスフィルタによ
り求めた平均値ｆ，ｇの比較により、信号ｄ，ｅのデュ
ーティ５０％となるように、基準電圧ｃが形成されるこ
とによって、自動的にデューティ５０％となる矩形波の
信号に波形成形して出力することができる。With such feedback control,
Output terminals Q and Q ^* of the differential receiver 11 quickly from the rise
Signals d and e are good in symmetry (duty 50%)
It becomes a rectangular wave signal of a waveform. The duty is controlled so as to maintain the duty of 50% due to the fluctuation of each part. For example, when the waveform of the signal a from the signal source 13 changes, the duties of the signals d and e from the output terminals Q and Q ^{* of} the differential receiver 11 change accordingly. By comparing the average values f and g obtained by the first and second low-pass filters, the duty is automatically set to 50% by forming the reference voltage c so that the duty of the signals d and e is set to 50%. Waveform shaping into a rectangular wave signal can be output.

【００２６】図４は本発明の第２の実施の形態の説明図
であり、図１と同一符号は同一部分を示す。この実施の
形態は、差動レシーバ１１の端子Ｄ^*に抵抗Ｒ１を介し
てバイアス電圧Ｖ_Bを入力し、演算増幅器１２から抵抗
Ｒ４を介した基準電圧を、信号源１３からコンデンサＣ
１を介した信号と共に、差動レシーバ１１の端子Ｄに入
力する構成とし、抵抗Ｒ２とコンデンサＣ２とからなる
第１のローパスフィルタにより求めた平均値を、演算増
幅器１２の−端子に入力し、抵抗Ｒ３とコンデンサＣ３
とからなる第２のローパスフィルタにより求めた平均値
を、演算増幅器１２の＋端子に入力する構成とする。FIG. 4 is an explanatory view of the second embodiment of the present invention, and the same reference numerals as those in FIG. 1 denote the same parts. This embodiment inputs a bias voltage V _B through a terminal D ^* to the resistor R1 of the differential receiver 11, a reference voltage through a resistor R4 from the operational amplifier 12, the capacitor C from the signal source 13
1 together with the signal passed through 1 and input to the terminal D of the differential receiver 11, and the average value obtained by the first low-pass filter including the resistor R2 and the capacitor C2 is input to the-terminal of the operational amplifier 12, Resistor R3 and capacitor C3
The average value obtained by the second low-pass filter composed of the following equation is input to the + terminal of the operational amplifier 12.

【００２７】この実施の形態は、図２の第１の実施の形
態の構成と対比すると、差動レシーバ１１に対するバイ
アス電圧と基準電圧との関係を反転し、それに伴って演
算増幅器１２に入力する平均値の比較関係を反対として
いる。即ち、差動レシーバ１１の端子Ｄ^*にバイアス電
圧Ｖ_Bを固定の基準電圧として入力し、差動レシーバ１
１の出力端子Ｑ，Ｑ^*からの信号のデューティが等しく
なるように形成した電圧を、バイアス電圧として信号源
１３からの信号に付加する。In this embodiment, when compared with the configuration of the first embodiment shown in FIG. 2, the relationship between the bias voltage and the reference voltage for the differential receiver 11 is inverted, and the relationship is input to the operational amplifier 12 accordingly. The comparison of the average values is reversed. That is, the input to the terminal D ^* of the differential receiver 11 to bias voltage V _B as a fixed reference voltage, the differential receiver 1
A voltage formed so that the duties of the signals from the first output terminals Q and Q ^* are equal to each other is added to the signal from the signal source 13 as a bias voltage.

【００２８】このように、基準電圧とバイアス電圧との
入力関係を反対にしたことに対応して、前述のように、
演算増幅器１２に入力する第１のローパスフィルタによ
る平均値と第２のローパスフィルタによる平均値との関
係を逆にしたものであり、差動レシーバ１１からのそれ
ぞれ位相が反転関係の相補出力信号の平均値が等しくな
るような電圧を、バイアス電圧として差動レシーバ１１
に入力される信号に付加することにより、図２に示す構
成の場合と同様に、対称性の良い（デューティ５０％）
波形の矩形波信号を出力することができる。As described above, in response to reversing the input relationship between the reference voltage and the bias voltage, as described above,
The relationship between the average value of the first low-pass filter and the average value of the second low-pass filter input to the operational amplifier 12 is reversed. A voltage having the same average value is used as a bias voltage as the differential receiver 11.
2 is added to the signal input to the circuit, so that the symmetry is good (the duty is 50%) as in the case of the configuration shown in FIG.
A rectangular wave signal having a waveform can be output.

【００２９】図５は本発明の第３の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、２１はゲー
ト回路、２２は１＋２ｎ（ｎ＝０，１，２，・・・）個
のインバータ、２２ａは出力インバータを示す。又抵抗
Ｒ２，Ｒ３とコンデンサＣ２，Ｃ３とによる第１，第２
のローパスフィルタと、演算増幅器１２とにより、図１
に於ける基準電圧形成部２に相当する構成を実現し、ゲ
ート回路２１により図１に於ける差動レシーバ１に相当
する構成を実現した場合を示す。このゲート回路２１
は、１＋２ｎ個、即ち、奇数個のインバータ２２と１個
の出力インバータ２２ａとにより、全体で偶数個のイン
バータを直列接続して構成し、前述の差動レシーバ１１
と同様に、信号源１３からの信号ａを矩形波に波形成形
して出力するものである。この場合、出力インバータ２
２ａの入出力信号が相補信号に相当する。FIG. 5 is an explanatory view of a third embodiment of the present invention. The same reference numerals as in FIG. 2 denote the same parts, 21 is a gate circuit, and 22 is 1 + 2n (n = 0, 1, 2,. ..) inverters, and 22a indicates an output inverter. Also, first and second resistors R2 and R3 and capacitors C2 and C3 are used.
1 and the operational amplifier 12 shown in FIG.
2 is realized, and a configuration corresponding to the differential receiver 1 in FIG. 1 is realized by the gate circuit 21. This gate circuit 21
Is constructed by connecting an even number of inverters in series by 1 + 2n, ie, an odd number of inverters 22 and one output inverter 22a.
Similarly, the signal a from the signal source 13 is shaped into a rectangular wave and output. In this case, the output inverter 2
The input / output signal 2a corresponds to a complementary signal.

【００３０】又抵抗Ｒ２とコンデンサＣ２とによる第１
のローパスフィルタは、出力インバータ２２ａに入力さ
れる信号ｄの平均値ｆを求めることになり、又抵抗Ｒ３
とコンデンサＣ３とによる第２のローパスフィルタは、
出力インバータ２２ａからの信号ｅの平均値ｇを求める
ことになる。この場合、相補出力信号のそれぞれの平均
値を求める前述の実施の形態に対応している。そして、
平均値ｆを演算増幅器１２の＋端子に、平均値ｇを−端
子にそれぞれ入力し、平均値ｆ，ｇの比較結果に対応し
た基準電圧ｃを出力し、信号源１３からの信号ａをコン
デンサＣ１を介してゲート回路２１に入力する信号ｂ
に、基準電圧ｃをバイアス電圧として抵抗Ｒ４を介して
加算する。The first resistor R2 and capacitor C2
Will determine the average value f of the signal d input to the output inverter 22a.
And a second low-pass filter including the capacitor C3
The average value g of the signal e from the output inverter 22a is obtained. This case corresponds to the above-described embodiment in which the respective average values of the complementary output signals are obtained. And
The average value f is input to the + terminal of the operational amplifier 12, the average value g is input to the-terminal, and a reference voltage c corresponding to the comparison result of the average values f and g is output. Signal b input to the gate circuit 21 via C1
Then, the reference voltage c is added as a bias voltage via the resistor R4.

【００３１】インバータ２２，２２ａは、インバータを
構成するトランジスタ等による固有の閾値を有し、この
閾値を超える入力信号の場合にローレベルの信号を出力
し、閾値を超えない入力信号の場合にハイレベルの信号
を出力する。高速動作素子を用いてインバータを構成し
た場合は、反転動作による立上り及び立下りは急峻とな
り、所望の矩形波の信号とすることができるから、ゲー
ト回路２１を構成するインバータ２２の個数は、ｎ＝０
或いはｎ＝１とするように少なくすることができる。し
かし、通常の動作の素子を用いてインバータを構成した
場合は、反転動作による立上り及び立下りは緩くなるか
ら、所望の矩形波に成形する為には、ｎ＝１以上とする
必要が生じる場合が一般的である。Each of the inverters 22 and 22a has a unique threshold value of a transistor or the like constituting the inverter, outputs a low-level signal when the input signal exceeds the threshold value, and outputs a high-level signal when the input signal does not exceed the threshold value. Output level signal. When an inverter is formed using high-speed operation elements, the rise and fall due to the inversion operation become steep, and a desired rectangular wave signal can be obtained. Therefore, the number of inverters 22 constituting the gate circuit 21 is n = 0
Alternatively, the number can be reduced so that n = 1. However, when an inverter is configured using elements that operate normally, the rise and fall due to the inversion operation become gradual, so that it is necessary to set n = 1 or more in order to form a desired rectangular wave. Is common.

【００３２】図６は本発明の第３の実施の形態の動作説
明図であり、図５の各部の信号ａ〜ｇの波形の一例を同
一符号で示し、（１）は信号源１３からの信号ａ、
（２）はゲート回路２１へ入力される信号ｂと基準電圧
ｃと閾値Ｖｔｈとを示し、（３）は信号ｄとその平均値
ｆ、（４）は信号ｅとその平均値ｇとを示す。又ｔｄ
１，ｔｄ２はインバータの動作遅延時間を示す。FIG. 6 is a diagram for explaining the operation of the third embodiment of the present invention. In FIG. 6, one example of the waveforms of the signals a to g of the respective parts in FIG. Signal a,
(2) shows the signal b, the reference voltage c and the threshold value Vth input to the gate circuit 21, (3) shows the signal d and its average value f, and (4) shows the signal e and its average value g. . Again td
1 and td2 indicate the operation delay time of the inverter.

【００３３】信号源１３からの信号ａは、（１）に示す
ように、大きな歪みを含む信号である。この信号ａをコ
ンデンサＣ１を介してゲート回路２１に入力すると共
に、演算増幅器１２からの基準電圧ｃを抵抗Ｒ４を介し
て加算した信号ｂは、図６の（２）のｂに示すものとな
る。この信号ｂのレベルがインバータの閾値Ｖｔｈを超
えた時に、出力信号はハイレベルからローレベルとなる
ように反転動作を開始し、又信号ｂのレベルがインバー
タの閾値Ｖｔｈを下回ると、出力信号はハイレベルから
ローレベルとなるように反転動作を開始する。The signal a from the signal source 13 is a signal containing large distortion as shown in (1). This signal a is input to the gate circuit 21 via the capacitor C1, and the signal b obtained by adding the reference voltage c from the operational amplifier 12 via the resistor R4 is as shown by b in FIG. 6 (2). . When the level of the signal b exceeds the threshold value Vth of the inverter, the output signal starts an inversion operation so as to change from the high level to the low level. When the level of the signal b falls below the threshold value Vth of the inverter, the output signal becomes The inversion operation is started so as to change from the high level to the low level.

【００３４】その場合に、インバータの動作遅延時間ｔ
ｄ１により、図６の（３）に示す信号ｄが得られる。な
お、この場合、ｎ＝０とすると、ゲート回路２１は、１
個のインバータ２２と１個の出力インバータ２２ａとか
ら構成されることになり、インバータ２２の出力信号ｄ
に対して出力インバータ２２ａの出力信号ｅは、図６の
（４）に示すように、出力信号ｄより動作遅延時間ｔｄ
２だけ遅れて反転されたものとなる。従って、非反転出
力のバッファとして動作することができる。In this case, the operation delay time t of the inverter
The signal d shown in (3) of FIG. 6 is obtained from d1. In this case, assuming that n = 0, the gate circuit 21 becomes 1
And the output signal d of the inverter 22.
On the other hand, as shown in FIG. 6D, the output signal e of the output inverter 22a is longer than the operation delay time td by the output signal d.
The result is inverted with a delay of two. Therefore, it can operate as a non-inverted output buffer.

【００３５】又第１のローパスフィルタによる平均値ｆ
は、信号ｄのデューティに対応し、ハイレベルの期間が
長いと高くなり、反対にローベルの期間が短いと低くな
る。同様に、第２のローパスフィルタによる平均値ｇ
も、信号ｅのデューティに対応した値となる。そして、
演算増幅器１２により平均値ｆ，ｇを比較し、ｆ＜ｇの
場合は基準電圧ｃを高くし、ｆ＞ｇの場合は基準電圧ｃ
を低くして、ｆ＝ｇとなるようにする。The average value f of the first low-pass filter
Corresponds to the duty of the signal d, and increases when the high-level period is long, and decreases when the low-level period is short. Similarly, the average value g by the second low-pass filter
Is also a value corresponding to the duty of the signal e. And
The average values f and g are compared by the operational amplifier 12, and when f <g, the reference voltage c is increased, and when f> g, the reference voltage c is increased.
Is lowered so that f = g.

【００３６】このｆ＝ｇの状態となると、出力インバー
タ２２ａの入出力信号ｄ，ｅのデューティは同一の５０
％となる。この場合、入出力信号ｄ，ｅの波形比較によ
るものではなく、平均値ｆ，ｇの比較によるものである
から、遅延時間ｔｄ２等による影響を受けることはな
い。In the state of f = g, the duties of the input / output signals d and e of the output inverter 22a are the same, ie, 50.
%. In this case, since it is not based on the waveform comparison of the input / output signals d and e but on the comparison of the average values f and g, there is no influence from the delay time td2 or the like.

【００３７】図７は本発明の第４の実施の形態の説明図
であり、図５に示す実施の形態に於ける偶数個のインバ
ータにより構成されたゲート回路２１の代わりに、奇数
個のインバータ３２，３２ａにより構成されたゲート回
路３１を設けた場合を示す。即ち、２ｎ（ｎ＝１，２，
３，・・・）個のインバータ３２と、１個の出力インバ
ータ３２ａとを直列接続した構成とし、反転出力のバッ
ファとして動作する場合を示す。FIG. 7 is an explanatory view of a fourth embodiment of the present invention. In place of the gate circuit 21 constituted by an even number of inverters in the embodiment shown in FIG. 5, an odd number of inverters are provided. A case is shown in which a gate circuit 31 constituted by 32 and 32a is provided. That is, 2n (n = 1, 2,
3,...) Inverters 32 and one output inverter 32 a are connected in series, and operate as an inverted output buffer.

【００３８】抵抗Ｒ２とコンデンサＣ２とからなる第１
のローパスフィルタにより、出力インバータ３２ａに入
力される信号の平均値を求めて、演算増幅器１２の−端
子に入力し、又抵抗Ｒ３とコンデンサＣ３とからなる第
２のローパスフィルタにより、出力インバータ３２ａか
ら出力される信号の平均値を求めて、演算増幅器１２の
＋端子に入力し、平均値比較による基準電圧を演算増幅
器１２から出力し、抵抗Ｒ４を介してゲート回路３１に
入力される信号源１３からの信号に、バイアス電圧とし
て加算する構成及び作用は、図５に示す実施の形態の場
合と同様である。従って、出力インバータ３２ａの入出
力信号のデューティは同一の５０％となるように制御さ
れる。A first circuit comprising a resistor R2 and a capacitor C2
The average value of the signal input to the output inverter 32a is obtained by the low-pass filter, and the average value is input to the-terminal of the operational amplifier 12. The second low-pass filter including the resistor R3 and the capacitor C3 outputs the average value of the signal. The average value of the output signal is obtained and input to the + terminal of the operational amplifier 12, the reference voltage based on the average value comparison is output from the operational amplifier 12, and the signal source 13 input to the gate circuit 31 via the resistor R4. The configuration and operation of adding a bias voltage to the signal from are the same as in the embodiment shown in FIG. Therefore, the duty of the input / output signal of the output inverter 32a is controlled to be the same 50%.

【００３９】図８は本発明の第５の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、４２は差動
増幅器、Ｒ５は抵抗である。抵抗Ｒ２とコンデンサＣ２
とからなる第１のローパスフィルタにより、差動レシー
バ１１の出力端子Ｑからの信号の平均値を求めて、差動
増幅器４２の＋端子に入力し、又抵抗Ｒ３とコンデンサ
Ｃ３とからなる第２のローパスフィルタにより、差動レ
シーバ１１の出力端子Ｑ^*からの信号の平均値を求め
て、差動増幅器４２の−端子に入力する。この実施の形
態に於いては、第１，第２のローパスフィルタと差動増
幅器４２とにより図１に於ける基準電圧形成部２を構成
している。FIG. 8 is an explanatory view of the fifth embodiment of the present invention. The same reference numerals as in FIG. 2 denote the same parts, 42 is a differential amplifier, and R5 is a resistor. Resistor R2 and capacitor C2
The average value of the signal from the output terminal Q of the differential receiver 11 is obtained by the first low-pass filter composed of the following components. The average value is input to the + terminal of the differential amplifier 42, and the second value is formed by the resistor R3 and the capacitor C3. The average value of the signal from the output terminal Q ^* of the differential receiver 11 is obtained by the low-pass filter described above, and input to the negative terminal of the differential amplifier 42. In this embodiment, the first and second low-pass filters and the differential amplifier 42 constitute the reference voltage forming section 2 in FIG.

【００４０】差動増幅器４２は、＋端子と−端子とに入
力される信号の差分に対応した基準電圧を非反転出力端
子から出力し、その基準電圧を反転したバイアス電圧を
反転出力端子から出力する。そして、基準電圧を抵抗Ｒ
４を介して差動レシーバ１１の端子Ｄ^*に入力し、バイ
アス電圧を抵抗Ｒ５を介して差動レシーバ１１の端子Ｄ
に、信号源１３からのコンデンサＣ１を介した信号と共
に入力する。The differential amplifier 42 outputs a reference voltage corresponding to a difference between signals input to the + terminal and the − terminal from a non-inverting output terminal, and outputs a bias voltage obtained by inverting the reference voltage from an inverting output terminal. I do. Then, the reference voltage is changed to the resistance R
4 to the terminal D ^* of the differential receiver 11, and the bias voltage is applied to the terminal D ^* of the differential receiver 11 via the resistor R5.
, Together with a signal from the signal source 13 via the capacitor C1.

【００４１】例えば、差動レシーバ１１の出力端子Ｑか
らの信号のハイレベル期間がローレベル期間より長く、
即ち、デューティが５０％を超える波形の場合、第１の
ローパスフィルタによる平均値は、第２のローパスフィ
ルタによる平均値により大きくなる。従って、差動増幅
器４２の非反転出力端子からの基準電圧は高くなり、反
対に反転出力端子からのバイアス電圧は低くなる。即
ち、差動レシーバ１１の端子Ｄに加えるバイアス電圧を
低くし、端子Ｄ^*に加える基準電圧を高くすることによ
り、出力端子Ｑからの信号のハイレベルの期間を短くす
るようにし、その信号のデューティを５０％とする。そ
れによって、出力端子Ｑ^*からの信号のデューティも５
０％となる。For example, the high level period of the signal from the output terminal Q of the differential receiver 11 is longer than the low level period,
That is, in the case of a waveform having a duty exceeding 50%, the average value of the first low-pass filter is larger than the average value of the second low-pass filter. Accordingly, the reference voltage from the non-inverting output terminal of the differential amplifier 42 increases, and conversely, the bias voltage from the inverting output terminal decreases. That is, by lowering the bias voltage applied to the terminal D of the differential receiver 11 and increasing the reference voltage applied to the terminal D ^* , the period of the high level of the signal from the output terminal Q is shortened, The duty is set to 50%. Thereby, the duty of the signal from the output terminal Q ^* is also 5
0%.

【００４２】反対に、差動レシーバ１１の出力端子Ｑか
らの信号のハイレベル期間がローレベルの期間より短
く、即ち、デューティが５０％以下の波形の場合、第１
のローパスフィルタによる平均値は、第２のローパスフ
ィルタによる平均値により小さくなる。従って、差動増
幅器４２の非反転出力端子からの基準電圧は低く、反転
出力端子からのバイアス電圧は高くなる。即ち、差動レ
シーバ１１の端子Ｄに加えるバイアス電圧を高くし、端
子Ｄ^*に加える基準電圧を低くすることにより、出力端
子Ｑからの信号のハイレベルの期間を長くするように
し、その信号のデューティを５０％とする。それによっ
て、出力端子Ｑ^*からの信号のデューティも５０％とな
る。On the other hand, when the high-level period of the signal from the output terminal Q of the differential receiver 11 is shorter than the low-level period, that is, when the duty is 50% or less, the first
Is smaller than the average value of the second low-pass filter. Therefore, the reference voltage from the non-inverting output terminal of the differential amplifier 42 is low, and the bias voltage from the inverting output terminal is high. That is, by increasing the bias voltage applied to the terminal D of the differential receiver 11 and decreasing the reference voltage applied to the terminal D ^* , the period of the high level of the signal from the output terminal Q is lengthened, The duty is set to 50%. Thereby, the duty of the signal from the output terminal Q ^* also becomes 50%.

【００４３】この実施の形態は、図２又は図４に示す実
施の形態に比較して、バイアス電圧Ｖ_Bを用意する必要
がない利点がある。又差動レシーバ１１の端子Ｄに加え
るバイアス電圧と、端子Ｄ^*に加える基準電圧とを、差
動増幅器４２の反転出力と、非反転出力としたことによ
り、相互に反対の方向に制御されるから、波形成形の制
御の効率が向上する利点がある。[0043] This embodiment, as compared to the embodiment shown in FIG. 2 or FIG. 4, in that it has no need to provide a bias voltage V _B. The bias voltage applied to the terminal D of the differential receiver 11 and the reference voltage applied to the terminal D ^* are controlled in opposite directions by setting the inverted output and the non-inverted output of the differential amplifier 42. Therefore, there is an advantage that the control efficiency of the waveform shaping is improved.

【００４４】図９は本発明の第６の実施の形態の説明図
であり、図８と同一符号は同一部分を示し、１３Ａは相
互に位相が反転した相補信号を非反転出力端子Ｑと反転
出力端子Ｑ^*から出力する信号源の場合を示し、その非
反転出力端子Ｑと反転出力端子Ｑ^*からの信号を、コン
デンサＣ１，Ｃ１ａを介して差動レシーバ１１の非反転
入力端子Ｄと反転入力端子Ｄ^*とに入力する。FIG. 9 is an explanatory view of a sixth embodiment of the present invention. The same reference numerals as in FIG. 8 denote the same parts, and 13A denotes a complementary signal whose phase is inverted with respect to the non-inverted output terminal Q and an inverted signal. This shows the case of a signal source output from the output terminal Q ^{*. The} signal from the non-inverted output terminal Q and the inverted output terminal Q ^* is inverted by the non-inverted input terminal D of the differential receiver 11 via the capacitors C1 and C1a. Input to input terminal D ^* .

【００４５】抵抗Ｒ２とコンデンサＣ２とからなる第１
のローパスフィルタにより、差動レシーバ１１の出力端
子Ｑからの信号の平均値を求めて、差動増幅器４２の＋
端子に入力し、又抵抗Ｒ３とコンデンサＣ３とからなる
第２のローパスフィルタにより、差動レシーバ１１の出
力端子Ｑ^*からの信号の平均値を求めて、差動増幅器４
２の−端子に入力し、差動増幅器４２の非反転出力を抵
抗Ｒ４を介して差動レシーバ１１の端子Ｄ^*に入力し、
反転出力を抵抗Ｒ５を介して差動レシーバ１１の端子Ｄ
に入力する。A first circuit comprising a resistor R2 and a capacitor C2
The average value of the signal from the output terminal Q of the differential receiver 11 is obtained by the low-pass filter of
An average value of the signal from the output terminal Q ^* of the differential receiver 11 is obtained by a second low-pass filter comprising a resistor R3 and a capacitor C3.
2, the non-inverted output of the differential amplifier 42 is input to the terminal D ^* of the differential receiver 11 via the resistor R4,
The inverted output is supplied to the terminal D of the differential receiver 11 via the resistor R5.
To enter.

【００４６】この場合の差動増幅器４２の非反転出力及
び反転出力は、信号源１３ＡからコンデンサＣ１，Ｃ１
ａを介した信号に対して加算される。従って、差動レシ
ーバ１１は、端子Ｄ，Ｄ^*に入力される信号のレベル差
に対応した矩形波の相補信号を出力するもので、前述の
各実施の形態の場合と同様に、第１，第２のローパスフ
ィルタにより求めた平均値が等しくなるように、即ち、
デューティ５０％となるように、差動増幅器４２から非
反転出力及び反転出力が、基準電圧及びバイアス電圧と
して差動レシーバ１１の端子Ｄ，Ｄ^*に入力される。In this case, the non-inverted output and the inverted output of the differential amplifier 42 are supplied from the signal source 13A to the capacitors C1 and C1.
a is added to the signal through a. Therefore, the differential receiver 11 outputs a complementary signal of a rectangular wave corresponding to the level difference between the signals input to the terminals D and D ^* . As in the above-described embodiments, the differential receiver 11 outputs The average value obtained by the second low-pass filter is made equal, that is,
The non-inverted output and the inverted output from the differential amplifier 42 are input to the terminals D and D ^* of the differential receiver 11 as the reference voltage and the bias voltage so that the duty becomes 50%.

【００４７】図１０は本発明の第７の実施の形態の説明
図であり、図９と同一符号は同一部分を示す。この実施
の形態は、図９に示す実施の形態の差動増幅器４２を省
略した構成に相当する。即ち、抵抗Ｒ２とコンデンサＣ
２とからなる第１のローパスフィルタによって求めた平
均値を、抵抗Ｒ４を介してバイアス電圧として差動レシ
ーバ１１の端子Ｄ^*に入力し、抵抗Ｒ３とコンデンサＣ
３とからなる第２のローパスフィルタによって求めた平
均値を、抵抗Ｒ５を介してバイアス電圧として差動レシ
ーバ１１の端子Ｄに入力する。FIG. 10 is an explanatory diagram of the seventh embodiment of the present invention, and the same reference numerals as those in FIG. 9 denote the same parts. This embodiment corresponds to a configuration in which the differential amplifier 42 of the embodiment shown in FIG. 9 is omitted. That is, the resistor R2 and the capacitor C
2 is input as a bias voltage to a terminal D ^* of the differential receiver 11 via a resistor R4, and a resistor R3 and a capacitor C
3 is input to the terminal D of the differential receiver 11 as a bias voltage via the resistor R5.

【００４８】この場合、差動レシーバ１１の非反転出力
端子Ｑと反転入力端子Ｄ^*との間を抵抗Ｒ２，Ｒ４を介
して接続し、反転出力端子Ｑ^*と非反転入力端子Ｄとの
間を抵抗Ｒ３，Ｒ５を介して接続した構成となり、又一
般的に、差動レシーバ１１の入力インピーダンスは比較
的大きく、出力インピーダンスは比較的小さいものであ
るから、抵抗値として、Ｒ４≫Ｒ２，Ｒ５≫Ｒ３の関係
とすることが必要となる。例えば、抵抗Ｒ４，Ｒ５は、
抵抗Ｒ２，Ｒ３の１０〜１００倍程度以上の高抵抗とす
ることが望ましい。又信号源１３Ａからの信号の周波数
をＦｉｎとすると、（１／２πＲ２・Ｃ２）≪Ｆｉｎ、
及び（１／２πＲ３・Ｃ３）≪Ｆｉｎの関係とする。In this case, the non-inverting output terminal Q and the inverting input terminal D ^* of the differential receiver 11 are connected via the resistors R2 and R4, and the inverting output terminal Q ^* and the non-inverting input terminal D are connected. Are connected via resistors R3 and R5. Generally, the input impedance of the differential receiver 11 is relatively large and the output impedance is relatively small, so that R4≫R2, R5 It is necessary to establish a relationship of ≫R3. For example, the resistors R4 and R5 are
It is desirable that the resistance be higher than about 10 to 100 times the resistances R2 and R3. Also, assuming that the frequency of the signal from the signal source 13A is Fin, (1 / 2πR2 · C2) ≪Fin,
And (1 / 2πR3 · C3) ≪Fin.

【００４９】それによって、第１のローパスフィルタに
よって求めた平均値を、抵抗Ｒ４を介して差動レシーバ
１１の端子Ｄ^*にバイアス電圧として入力し、第２のロ
ーパスフィルタによって求めた平均値を、抵抗Ｒ５を介
して差動レシーバ１１の端子Ｄにバイアス電圧として入
力し、それぞれの平均値が等しくなるように、即ち、差
動レシーバ１１の出力端子Ｑ，Ｑ^*からの矩形波の信号
がそれぞれデューティ５０％となるように制御すること
ができる。Accordingly, the average value obtained by the first low-pass filter is input as a bias voltage to the terminal D ^* of the differential receiver 11 via the resistor R4, and the average value obtained by the second low-pass filter is A bias voltage is input to the terminal D of the differential receiver 11 via the resistor R5 so that the respective average values are equal, that is, the rectangular wave signals from the output terminals Q and Q ^{* of} the differential receiver 11 are The duty can be controlled to be 50%.

【００５０】図１１は本発明の第８の実施の形態の要部
説明図であり、図２と同一符号は同一部分を示し、Ｒ７
〜Ｒ１０は抵抗である。この実施の形態は、演算増幅器
１２に抵抗Ｒ７〜Ｒ１０を接続した構成を示す。これら
の帰還抵抗により利得調整を行うことができるものであ
る。即ち、Ｒ１０／Ｒ７＝Ｒ９／Ｒ８に対応した利得と
することができるから、適当な利得に調整することによ
り、雑音等に対して動作の安定化を図るものである。FIG. 11 is an explanatory view of a main part of an eighth embodiment of the present invention. The same reference numerals as those in FIG.
R10 is a resistor. This embodiment shows a configuration in which resistors R7 to R10 are connected to an operational amplifier 12. The gain can be adjusted by these feedback resistors. That is, since the gain can be set to a value corresponding to R10 / R7 = R9 / R8, the operation is stabilized against noise and the like by adjusting the gain to an appropriate value.

【００５１】この場合、利得を下げ過ぎると、差動レシ
ーバ１１から出力される信号をデューティ５０％に維持
させる精度が低下するから、動作の安定化との対応によ
って適切な利得に設定するものである。又この実施の形
態は、前述の図２，図４，図５，図７に示す第１〜第４
の実施形態に於ける演算増幅器１２にも適用できるもの
である。In this case, if the gain is excessively reduced, the accuracy of maintaining the signal output from the differential receiver 11 at the duty of 50% is reduced. Therefore, an appropriate gain is set in correspondence with the stabilization of the operation. is there. This embodiment is similar to the first to fourth embodiments shown in FIGS.
This can be applied to the operational amplifier 12 in the embodiment.

【００５２】図１２は本発明の第９の実施の形態の要部
説明図であり、図８と同一符号は同一部分を示し、Ｒ１
１〜Ｒ１４は抵抗である。この実施の形態は、図８〜図
１０に示す第５〜第７の実施の形態の差動増幅器４２
に、抵抗Ｒ１１〜Ｒ１４を接続して利得を適当に下げ、
雑音等に対して動作の安定化を図るものである。この場
合の利得は、図１１に示す場合と同様に、Ｒ１３／Ｒ１
１＝Ｒ１４／Ｒ１２の対応した値に設定することができ
る。FIG. 12 is an explanatory view of a main part of a ninth embodiment of the present invention. The same reference numerals as those in FIG.
1 to R14 are resistors. This embodiment is different from the differential amplifier 42 of the fifth to seventh embodiments shown in FIGS.
And connect the resistors R11 to R14 to lower the gain appropriately.
It is intended to stabilize the operation against noise and the like. The gain in this case is R13 / R1 as in the case shown in FIG.
1 = can be set to a corresponding value of R14 / R12.

【００５３】図１３は本発明の第１０〜第１２の実施の
形態の要部説明図であり、図２，図４，図５，図７に示
す第１〜第４の実施の形態に於ける演算増幅器１２を、
積分回路とした場合に相当するものである。即ち、図１
３の（Ａ）の第１０の実施の形態に於いて、抵抗Ｒ１
５，Ｒ１６とコンデンサＣ４，Ｃ５とを接続し、抵抗Ｒ
２とコンデンサＣ２とによる第１のローパスフィルタに
より求めた平均値と、抵抗Ｒ３とコンデンサＣ３とによ
る第２のローパスフィルタにより求めた平均値とを、そ
れぞれ積分して、図示を省略した差動レシーバに、基準
電圧或いはバイアス電圧として加えるものである。FIG. 13 is an explanatory view of a main part of the tenth to twelfth embodiments of the present invention. In the first to fourth embodiments shown in FIGS. Operational amplifier 12
This is equivalent to the case of an integrating circuit. That is, FIG.
In the tenth embodiment of FIG. 3A, the resistance R1
5, R16 and capacitors C4 and C5, and a resistor R
The differential receiver, not shown, integrates the average value obtained by the first low-pass filter with the capacitor 2 and the capacitor C2 and the average value obtained by the second low-pass filter with the resistor R3 and the capacitor C3. Is applied as a reference voltage or a bias voltage.

【００５４】従って、演算増幅器１２は、第１，第２の
ローパスフィルタによる差動レシーバ（図示を省略）か
らの相補信号のそれぞれの平均値の比較と共に積分によ
る平均化を行うことにより、一層安定化した基準電圧或
いはバイアス電圧を差動レシーバに供給することができ
る。Therefore, the operational amplifier 12 is further stabilized by comparing and averaging the respective average values of the complementary signals from the differential receiver (not shown) by the first and second low-pass filters. The converted reference voltage or bias voltage can be supplied to the differential receiver.

【００５５】又図１３の（Ｂ）は、本発明の第１１の実
施の形態の要部を示し、（Ａ）に於ける抵抗Ｒ１５，Ｒ
１６を省略した構成に相当する。即ち、積分回路として
構成を簡略化した場合を示す。なお、演算増幅器１２か
ら差動レシーバ（図示を省略）に対して加える基準電圧
或いはバイアス電圧の出力動作は、前述の各実施の形態
と同様であるから、重複した説明は省略する。FIG. 13B shows a main part of the eleventh embodiment of the present invention, wherein the resistors R15 and R15 in FIG.
This corresponds to a configuration in which 16 is omitted. That is, a case where the configuration is simplified as an integrating circuit is shown. The output operation of the reference voltage or the bias voltage applied from the operational amplifier 12 to the differential receiver (not shown) is the same as that of each of the above-described embodiments, and thus the duplicated description will be omitted.

【００５６】又図１３の（Ｃ）は、本発明の第１２の実
施の形態の要部を示し、（Ｂ）に於ける第１，第２のロ
ーパスフィルタを構成するコンデンサＣ２，Ｃ３を省略
した構成に相当する。この場合、第１，第２のローパス
フィルタと、演算増幅器１２による積分回路とを共通化
したような構成となり、回路構成の一層の簡略化を図る
ことができる。しかし、波形成形処理する信号の周波数
が、演算増幅器１２の動作可能帯域内となることが必要
である。従って、波形成形して出力する信号の周波数が
演算増幅器１２の動作可能帯域を超える場合は、図１３
の（Ａ）又は（Ｂ）に示す構成を適用することになる。FIG. 13C shows a main part of the twelfth embodiment of the present invention, and the capacitors C2 and C3 constituting the first and second low-pass filters in FIG. 13B are omitted. This corresponds to the configuration described above. In this case, the configuration is such that the first and second low-pass filters and the integration circuit by the operational amplifier 12 are shared, and the circuit configuration can be further simplified. However, it is necessary that the frequency of the signal to be subjected to the waveform shaping process falls within the operable band of the operational amplifier 12. Therefore, when the frequency of the signal to be shaped and output exceeds the operable band of the operational amplifier 12, FIG.
The configuration shown in (A) or (B) will be applied.

【００５７】又図１３の（Ａ）〜（Ｃ）に於いて、演算
増幅器１２の＋端子と−端子と、第１，第２のローパス
フィルタとの関係は、第１〜第４の実施の形態に対応し
た接続構成となる。同様に、演算増幅器１２による積分
出力を、基準電圧として信号源からの信号と比較する
か、又はバイアス電圧として信号源からの信号に加算す
ることができる。In FIGS. 13A to 13C, the relationship between the + terminal and the-terminal of the operational amplifier 12 and the first and second low-pass filters is shown in the first to fourth embodiments. The connection configuration corresponds to the mode. Similarly, the integrated output from operational amplifier 12 can be compared to a signal from a signal source as a reference voltage, or added to a signal from a signal source as a bias voltage.

【００５８】図１４は本発明の第１３〜第１５の実施の
形態の要部説明図であり、図８〜図１０に示す第５〜第
７の実施の形態に於ける差動増幅器４２を積分回路とし
た構成に相当するものである。即ち、（Ａ）の本発明の
第１３の実施の形態に於いて、抵抗Ｒ１７，Ｒ１８とコ
ンデンサＣ６，Ｃ７とを接続し、抵抗Ｒ２とコンデンサ
Ｃ２とによる第１のローパスフィルタにより求めた差動
レシーバ（図示を省略）の一方の出力信号の平均値と、
抵抗Ｒ３とコンデンサＣ３とによる第２のローパスフィ
ルタにより求めた差動レシーバの他方の出力信号の平均
値とを、それぞれ積分して、差動レシーバに、基準電圧
或いはバイアス電圧として加えるものである。FIG. 14 is an explanatory view of a main part of the thirteenth to fifteenth embodiments of the present invention. The differential amplifier 42 according to the fifth to seventh embodiments shown in FIGS. This corresponds to a configuration of an integrating circuit. That is, in the thirteenth embodiment of the present invention shown in (A), the resistors R17 and R18 are connected to the capacitors C6 and C7, and the differential obtained by the first low-pass filter using the resistor R2 and the capacitor C2. An average value of one output signal of a receiver (not shown),
The average value of the other output signal of the differential receiver obtained by the second low-pass filter including the resistor R3 and the capacitor C3 is integrated, and the integrated value is applied to the differential receiver as a reference voltage or a bias voltage.

【００５９】従って、差動増幅器４２は、第１，第２の
ローパスフィルタによる差動レシーバ（図示を省略）か
らの相補信号のそれぞれの平均値の比較と共に積分によ
る平均化を行うことにより、一層安定化した基準電圧或
いはバイアス電圧を差動レシーバに供給することができ
る。Accordingly, the differential amplifier 42 performs averaging by integration together with comparison of the average values of the complementary signals from the differential receiver (not shown) by the first and second low-pass filters, thereby achieving further averaging. A stabilized reference voltage or bias voltage can be supplied to the differential receiver.

【００６０】又図１４の（Ｂ）は、本発明の第１４の実
施の形態の要部を示し、（Ａ）に於ける差動増幅器４２
の−端子と＋端子とに接続した抵抗Ｒ１７，Ｒ１８を省
略した構成に相当し、積分回路としての構成を簡略化す
ることができる。又図１４の（Ｃ）は、本発明の第１５
の実施の形態の要部を示し、（Ｂ）に於ける第１，第２
のローパスフィルタを構成するコンデンサＣ２，Ｃ３を
省略した構成に相当し、第１，第２のローパスフィルタ
と積分回路とを共通化したような構成とすることによっ
て、一層の簡略化を図った場合を示す。FIG. 14B shows a main part of a fourteenth embodiment of the present invention, in which the differential amplifier 42 shown in FIG.
This corresponds to a configuration in which the resistors R17 and R18 connected to the negative terminal and the positive terminal are omitted, and the configuration as an integrating circuit can be simplified. FIG. 14C shows a fifteenth embodiment of the present invention.
The main part of the embodiment is shown, and the first and second parts in FIG.
In which the capacitors C2 and C3 constituting the low-pass filter are omitted, and the configuration is such that the first and second low-pass filters and the integration circuit are shared, thereby further simplifying the configuration. Is shown.

【００６１】この図１４の（Ｃ）に示す第１５の実施の
形態に於いても、前述の図１３の（Ｃ）に示す第１２の
実施の形態の場合と同様に、波形成形処理する信号の周
波数が差動増幅器４２（演算増幅器）としての動作可能
帯域内であるように選定するものであるが、信号周波数
が動作可能帯域外となる場合は、図１４の（Ａ）又は
（Ｂ）に示す構成を適用する必要がある。In the fifteenth embodiment shown in FIG. 14C, similarly to the twelfth embodiment shown in FIG. Is selected so as to fall within the operable band of the differential amplifier 42 (operational amplifier). However, when the signal frequency falls outside the operable band, FIG. The configuration shown in must be applied.

【００６２】図１５は本発明の第１６の実施の形態の要
部説明図であり、（Ａ）に示すように、信号源１３とコ
ンデンサＣ１との間に抵抗Ｒ１９とコンデンサＣ８とか
らなるローパスフィルタを設ける。即ち、信号源１３か
らの信号が（Ｂ）の（ａ）に示す矩形波信号の場合、コ
ンデンサＣ１のみを介して差動レシーバ１１に入力した
時、基準電圧をどのように設定しても、出力される矩形
波信号のデューティは入力信号と同一となる。FIG. 15 is an explanatory view of a main part of a sixteenth embodiment of the present invention. As shown in FIG. 15A, a low-pass composed of a resistor R19 and a capacitor C8 is provided between a signal source 13 and a capacitor C1. Provide a filter. That is, in the case where the signal from the signal source 13 is a rectangular wave signal shown in (a) of (B), no matter how the reference voltage is set when the signal is input to the differential receiver 11 via only the capacitor C1, The duty of the output rectangular wave signal is the same as that of the input signal.

【００６３】そこで、抵抗Ｒ１９とコンデンサＣ８とに
よるローパスフィルタを介することにより、（Ｂ）の
（ｂ）に示すように、その時定数ｔ≒Ｒ１９・Ｃ８に従
った傾斜部分を有する波形、即ち、立上りと立下りとを
緩やかな傾斜を有する波形に変換して、差動レシーバ１
１に入力する。それによって、差動レシーバ１１に於い
て、図示を省略した基準電圧形成部からの基準電圧Ｖｒ
と比較すると、（Ｂ）の（ｃ）に示すように、デューテ
ィ５０％の矩形波の信号として出力することができる。Therefore, through a low-pass filter including the resistor R19 and the capacitor C8, as shown in (b) of (B), a waveform having an inclined portion according to the time constant t ≒ R19 · C8, that is, a rising edge And falling into a waveform having a gentle slope, and the differential receiver 1
Enter 1 Accordingly, in the differential receiver 11, the reference voltage Vr from the reference voltage forming unit (not shown)
In comparison with the above, as shown in (c) of (B), it can be output as a rectangular wave signal with a duty of 50%.

【００６４】又図９等に示す実施の形態に於ける信号源
１３Ａのように、位相が相互に反転した相補信号を出力
する場合は、それぞれ信号対応に、抵抗Ｒ１９とコンデ
ンサＣ８とによるようなローパスフィルタを接続するこ
とになる。In the case of outputting complementary signals whose phases are mutually inverted as in the signal source 13A in the embodiment shown in FIG. 9 and the like, a resistor R19 and a capacitor C8 correspond to the respective signals. A low-pass filter will be connected.

【００６５】図１６は本発明の第１７の実施の形態の要
部説明図であり、信号源からの信号の波形の歪みが大き
く、波形成形回路によって完全なデューティ５０％の矩
形波信号に成形できない場合、例えば、（Ｂ）に示すよ
うな波形の場合、基準電圧Ｖｃを信号波形の最大値近傍
まで上昇させる状態となり、それによってもデューティ
５０％の矩形波に波形成形でなきない場合がある。この
ような場合、基準電圧Ｖｃは電源電圧近くまで上昇する
ことによって動作が不安定となる。FIG. 16 is an explanatory view of a main part of a seventeenth embodiment of the present invention. The waveform of a signal from a signal source has a large distortion and is shaped into a rectangular wave signal with a complete duty of 50% by a waveform shaping circuit. If the waveform cannot be obtained, for example, in the case of the waveform shown in (B), the reference voltage Vc is increased to near the maximum value of the signal waveform, which may make it impossible to shape the waveform to a rectangular wave with a duty of 50%. . In such a case, the operation becomes unstable because the reference voltage Vc rises to near the power supply voltage.

【００６６】そこで、（Ａ）に示すように、演算増幅器
１２から差動レシーバ１１に入力する基準電圧Ｖｃを制
限する為の抵抗Ｒ２０，Ｒ２１と制限電圧Ｖａの電源と
を含む電圧制限回路を設けるものである。Therefore, as shown in (A), a voltage limiting circuit including resistors R20 and R21 for limiting the reference voltage Vc input from the operational amplifier 12 to the differential receiver 11 and a power supply for the limited voltage Va is provided. Things.

【００６７】この場合、抵抗Ｒ２とコンデンサＣ２とか
らなる第１のローパスフィルタによって求めた平均値
と、抵抗Ｒ３とコンデンサＣ３とからなる第２のローパ
スフィルタによって求めた平均値とを演算増幅器１２に
入力して比較し、その差に対応した出力電圧をＶｂとす
ると、差動レシーバ１１に入力する基準電圧Ｖｃは、Ｖｃ＝Ｖａ＋〔（Ｖｂ−Ｖａ）・Ｒ２１／（Ｒ２０＋Ｒ
２１）〕となる。In this case, the average value obtained by the first low-pass filter including the resistor R2 and the capacitor C2 and the average value obtained by the second low-pass filter including the resistor R3 and the capacitor C3 are transmitted to the operational amplifier 12. Assuming that the output voltage corresponding to the difference is Vb, the reference voltage Vc input to the differential receiver 11 is as follows: Vc = Va + [(Vb−Va) · R21 / (R20 + R
21)].

【００６８】例えば、抵抗Ｒ２０，Ｒ２１等を省略して
Ｖｂ＝Ｖｃとした場合は、演算増幅器１２の出力電圧Ｖ
ｂの最大値Ｖｂｍａｘが基準電圧Ｖｃとなることによ
り、入力信号波形の最大値近傍に上昇して不安定な状態
となる。しかし、前述のように電圧制限回路を設けたこ
とにより、演算増幅器１２の出力電圧Ｖｂと制限電圧Ｖ
ａとの差分を更に抵抗Ｒ２０，Ｒ２１により分圧した値
の基準電圧Ｖｃとなるから、入力信号波形の最大値近傍
に基準電圧Ｖｃが上昇することを防止し、不安定動作と
なることを回避できる。For example, when the resistors R20 and R21 are omitted and Vb = Vc, the output voltage V of the operational amplifier 12 is
When the maximum value Vbmax of b becomes the reference voltage Vc, it rises to near the maximum value of the input signal waveform and enters an unstable state. However, by providing the voltage limiting circuit as described above, the output voltage Vb of the operational amplifier 12 and the limiting voltage V
The reference voltage Vc is a value obtained by further dividing the difference from a by the resistors R20 and R21, thereby preventing the reference voltage Vc from rising near the maximum value of the input signal waveform and avoiding unstable operation. it can.

【００６９】又前述の場合と反対に、（Ｂ）に示す波形
が反転した状態の入力信号波形の場合は、基準電圧Ｖｃ
を入力信号波形の最小値の近傍に低下することになり、
その場合も不安定となるが、例えば、その時の出力電圧
Ｖｂが零であっても、制限電圧Ｖａが抵抗Ｒ２０，Ｒ２
１によって分圧された値が基準電圧Ｖｃとなるから、入
力信号波形の最小値近傍にまで基準電圧Ｖｃが低下する
ことを防止し、不安定動作となることを回避できる。On the contrary, in the case of the input signal waveform in which the waveform shown in (B) is inverted, the reference voltage Vc
Near the minimum value of the input signal waveform,
In this case, the output voltage Vb becomes unstable. For example, even if the output voltage Vb at that time is zero, the limiting voltage Va is not limited to the resistors R20 and R2.
Since the value divided by 1 becomes the reference voltage Vc, the reference voltage Vc can be prevented from lowering to near the minimum value of the input signal waveform, and unstable operation can be avoided.

【００７０】又図８〜図１０に示す実施の形態に於ける
差動増幅器４２を用いた場合は、その差動増幅器４２の
相補出力信号対応に、前述の電圧制限回路を設けること
によって、入力信号波形の歪みが大きい場合でも、基準
電圧或いはバイアス電圧の極限値までの上昇又は低下を
防止し、不安定動作となることを回避できる。When the differential amplifier 42 according to the embodiment shown in FIGS. 8 to 10 is used, the above-described voltage limiting circuit is provided for the complementary output signal of the differential amplifier 42, so that the input Even if the distortion of the signal waveform is large, it is possible to prevent the reference voltage or the bias voltage from rising or falling to the limit value, and to prevent unstable operation.

【００７１】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することができるも
のであり、又各実施の形態の組合せた構成とすることも
可能である。又本発明の波形成形回路は、信号源１３，
１３Ａからの信号のみでなく、伝送路を介して伝送され
た信号の波形を矩形波に成形する場合にも適用できるも
のである。The present invention is not limited to only the above-described embodiments, but can be variously added and changed, and can be configured as a combination of the embodiments. Also, the waveform shaping circuit of the present invention includes a signal source 13,
The present invention is applicable not only to the signal from 13A but also to the case where the waveform of the signal transmitted via the transmission path is shaped into a rectangular wave.

【００７２】[0072]

【発明の効果】以上説明したように、本発明は、信号源
３からの信号を差動レシーバ１に入力し、差動レシーバ
１から出力される相互に位相が反転した矩形波の相補信
号を、基準電圧形成部２に入力して、非反転出力端子Ｑ
からの矩形波信号と、反転出力端子Ｑ^*からの矩形波信
号とのハイレベルとローレベルとについて平均値を第
１，第２のローパスフィルタによって求め、それらの平
均値の差分が零となるように、差動レシーバ１に基準電
圧或いはバイアス電圧を入力することにより、デューテ
ィ５０％の矩形波信号を出力するものである。従って、
入力される信号の波形の変動，温度変動，電源電圧変動
等によっても、対称性の良い矩形波の信号を成形出力す
ることができる利点があり、例えば、モジュール化され
歪みが大きい波形の信号を出力するような発振器を信号
源とした場合でも、安定に矩形波のクロック信号に波形
成形して供給することができることになる。それによっ
て、通信装置等のコストダウンを図ることも可能とな
る。As described above, according to the present invention, the signal from the signal source 3 is input to the differential receiver 1 and the complementary signals of the rectangular waves having mutually inverted phases output from the differential receiver 1 are output. , To the non-inverting output terminal Q
Average values of the high level and the low level of the rectangular wave signal from the inverter and the rectangular wave signal from the inverted output terminal Q ^* are obtained by the first and second low-pass filters, and the difference between the average values becomes zero. As described above, by inputting the reference voltage or the bias voltage to the differential receiver 1, a rectangular wave signal having a duty of 50% is output. Therefore,
There is an advantage that a rectangular wave signal with good symmetry can be formed and output even by fluctuations in the waveform of the input signal, temperature fluctuations, power supply voltage fluctuations, and the like. Even when an output oscillator is used as a signal source, it is possible to stably supply a rectangular-wave clock signal after shaping the waveform. Thereby, it is possible to reduce the cost of the communication device and the like.

[Brief description of the drawings]

【図１】本発明の原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図２】本発明の第１の実施の形態の説明図である。FIG. 2 is an explanatory diagram of the first embodiment of the present invention.

【図３】本発明の第１の実施の形態の動作説明図であ
る。FIG. 3 is an operation explanatory diagram of the first embodiment of the present invention.

【図４】本発明の第２の実施の形態の説明図である。FIG. 4 is an explanatory diagram of a second embodiment of the present invention.

【図５】本発明の第３の実施の形態の説明図である。FIG. 5 is an explanatory diagram of a third embodiment of the present invention.

【図６】本発明の第３の実施の形態の動作説明図であ
る。FIG. 6 is an operation explanatory diagram of the third embodiment of the present invention.

【図７】本発明の第４の実施の形態の説明図である。FIG. 7 is an explanatory diagram of a fourth embodiment of the present invention.

【図８】本発明の第５の実施の形態の説明図である。FIG. 8 is an explanatory diagram of a fifth embodiment of the present invention.

【図９】本発明の第６の実施の形態の説明図である。FIG. 9 is an explanatory diagram of a sixth embodiment of the present invention.

【図１０】本発明の第７の実施の形態の説明図である。FIG. 10 is an explanatory diagram of a seventh embodiment of the present invention.

【図１１】本発明の第８の実施の形態の要部説明図であ
る。FIG. 11 is an explanatory view of a main part of an eighth embodiment of the present invention.

【図１２】本発明の第９の実施の形態の要部説明図であ
る。FIG. 12 is an explanatory view of a main part of a ninth embodiment of the present invention.

【図１３】本発明の第１０〜第１２の実施の形態の要部
説明図である。FIG. 13 is an explanatory diagram of main parts of tenth to twelfth embodiments of the present invention.

【図１４】本発明の第１３〜第１５の実施の形態の要部
説明図である。FIG. 14 is an explanatory diagram showing main parts of thirteenth to fifteenth embodiments of the present invention.

【図１５】本発明の第１６の実施の形態の要部説明図で
ある。FIG. 15 is an explanatory view of a main part of a sixteenth embodiment of the present invention.

【図１６】本発明の第１７の実施の形態の要部説明図で
ある。FIG. 16 is an explanatory view of a main part of a seventeenth embodiment of the present invention.

【図１７】従来例の説明図である。FIG. 17 is an explanatory diagram of a conventional example.

[Explanation of symbols]

１差動レシーバ２基準電圧形成部３信号源Ｄ非反転入力端子Ｄ^*反転入力端子Ｑ非反転出力端子Ｑ^*反転出力端子1 Differential receiver 2 Reference voltage generator 3 Signal source D Non-inverting input terminal D ^* Inverting input terminal Q Non-inverting output terminal Q ^* Inverting output terminal

Claims

[Claims]

1. A waveform shaping circuit for shaping a signal from a signal source into a square wave signal and outputting the square wave signal. A differential receiver for outputting a complementary signal; calculating an average value of the complementary signal of the rectangular wave from the differential receiver; forming a reference voltage such that a difference between the average values becomes zero; A waveform shaping circuit, comprising: a reference voltage forming unit for inputting.

2. The method according to claim 1, wherein the reference voltage forming section includes first and second low-pass filters for calculating respective average values of complementary signals of the rectangular wave from the differential receiver, and the first and second low-pass filters. 2. The waveform shaping circuit according to claim 1, further comprising an operational amplifier that inputs a reference voltage such that a difference between respective average values becomes zero to the differential receiver.

3. The non-inverting input terminal for inputting a signal from the signal source and a bias voltage, an inverting input terminal for inputting a reference voltage, and a signal input to the non-inverting input terminal. And a non-inverting output terminal and an inverting output terminal for outputting complementary signals in which the phases of the rising and falling rectangular waves are inverted by comparing the level of the signal inputted to the inverting input terminal and the inverting output terminal, respectively. Calculates the average value of the first low-pass filter connected to the non-inverting output terminal of the differential receiver, the second low-pass filter connected to the inverting output terminal of the differential receiver, and the average value of the first low-pass filter as + An operational amplifier that inputs an average value of the second low-pass filter to a negative terminal and outputs the reference voltage such that a difference between the average values becomes zero. 2. The waveform shaping circuit according to claim 1, wherein:

4. The non-inverting input terminal for inputting a signal from the signal source and a reference voltage, an inverting input terminal for inputting a bias voltage, and a signal input to the non-inverting input terminal. And a non-inverting output terminal and an inverting output terminal for outputting complementary signals in which the phases of the rising and falling rectangular waves are inverted by comparing the level of the signal inputted to the inverting input terminal and the inverting output terminal, respectively. Is the average value of the first low-pass filter connected to the non-inverting output terminal of the differential receiver, the second low-pass filter connected to the inverting output terminal of the differential receiver, and the average value of the first low-pass filter. An operational amplifier for inputting an average value of the second low-pass filter to a terminal, and outputting the reference voltage such that a difference between the average values becomes zero. 2. The waveform shaping circuit according to claim 1, wherein:

5. The reference voltage forming section performs gain adjustment by connecting first and second low-pass filters for calculating respective average values of complementary rectangular wave signals from the differential receiver and a feedback resistor. And an operational amplifier that outputs a reference voltage such that a difference between respective average values of the first and second low-pass filters becomes zero and inputs the reference voltage to the differential receiver. 5. The waveform shaping circuit according to claim 4.

6. The reference voltage forming section includes first and second low-pass filters for calculating respective average values of complementary rectangular wave signals from the differential receiver, and a capacitor connected to an input / output terminal for integration. An operational amplifier which has a circuit configuration and outputs a reference voltage such that a difference between respective average values of the first and second low-pass filters becomes zero and inputs the reference voltage to the differential receiver. Item 5. The waveform shaping circuit according to any one of Items 1 to 4.

7. The reference voltage forming section has a capacitor of each of first and second low-pass filters for calculating an average value of a complementary signal of a rectangular wave from the differential receiver, and the integration circuit configuration. 5. The waveform shaping circuit according to claim 1, wherein the waveform shaping circuit has a configuration in which a common capacitor is connected to the operational amplifier.

8. The differential receiver includes a series connection circuit of a plurality of inverters, and the reference voltage forming unit includes:
First and second low-pass filters for obtaining respective average values by using input / output signals of an output inverter at the last stage of the differential receiver as complementary signals, and a difference between respective average values by the first and second low-pass filters. 2. The waveform shaping circuit according to claim 1, further comprising: an operational amplifier for adding a reference voltage such that the reference voltage becomes zero to a signal input to the differential receiver.

9. The reference voltage forming section calculates the average value of each of the complementary signals from the differential receiver by using a first and a second low-pass filter, and the first and second low-pass filters. A differential amplifier for inputting, to the differential receiver, a reference voltage from a non-inverting output terminal such that the difference between the average values becomes zero, and a bias voltage from an inverting output terminal obtained by inverting the reference voltage. The waveform shaping circuit according to claim 1, wherein

10. The differential receiver has a non-inverting input terminal and an inverting input terminal for inputting complementary signals having mutually inverted phases from a signal source. The first connected to the non-inverting output terminal of the receiver
And a second low-pass filter connected to the low-pass filter and the inverting output terminal, and an average value obtained by the first low-pass filter is input to a positive terminal, and an average value obtained by the second low-pass filter is input to a negative terminal. 2. A differential amplifier for inputting a reference voltage from a terminal to an inverting input terminal of the differential receiver and inputting a bias voltage from an inverting output terminal to a non-inverting input terminal of the differential receiver. The waveform shaping circuit according to claim 1.

11. The reference voltage forming section connects a first and a second low-pass filter for calculating an average value of each of rectangular wave complementary signals from the differential receiver, and a feedback resistor between input and output terminals. And outputs a reference voltage such that the difference between the average values of the first and second low-pass filters becomes zero and a bias voltage obtained by inverting the reference voltage, and inputs the reference voltage to the differential receiver. 11. The waveform shaping circuit according to claim 1, further comprising a differential amplifier.

12. The reference voltage forming section, comprising: a first and a second low-pass filter for obtaining an average value of each of complementary signals of a rectangular wave from the differential receiver; and a capacitor connected between input and output terminals. A reference voltage having an integrating circuit configuration and a difference between the average values of the first and second low-pass filters being zero and a bias voltage obtained by inverting the reference voltage and being input to the differential receiver; 11. The waveform shaping circuit according to claim 1, further comprising a dynamic amplifier.

13. The reference voltage forming section has a capacitor of each of first and second low-pass filters for calculating an average value of a complementary signal of a rectangular wave from the differential receiver, and the integration circuit configuration. 11. The waveform shaping circuit according to claim 1, wherein the differential shaping circuit has a configuration in which a common capacitor is connected to the differential amplifier.

14. A reference voltage forming unit, comprising: a first low-pass filter including a resistor and a capacitor connected to a non-inverting output terminal of the differential receiver; and a resistor connected to an inverting output terminal of the differential receiver. A second low-pass filter composed of a capacitor, and an average value of terminal voltages of the capacitor of the first low-pass filter via a high resistance to an inverting input terminal of the differential receiver. 2. The waveform shaping circuit according to claim 1, wherein an average value based on a terminal voltage is input to each of the inverting input terminals of the differential receiver via a high resistance.

15. The waveform shaping circuit according to claim 1, wherein a low-pass filter for easing a waveform of a signal from the signal source is connected to a stage preceding the differential receiver.

16. The reference voltage forming unit has a configuration in which a difference between a reference voltage and a limit voltage from the operational amplifier or the differential amplifier is divided by a resistor and input to the differential receiver. The waveform shaping circuit according to any one of claims 1 to 15, wherein: