[go: up one dir, main page]

JPH11274510A - Thin film transistor and liquid crystal display - Google Patents

Thin film transistor and liquid crystal display

Info

Publication number
JPH11274510A
JPH11274510A JP7877398A JP7877398A JPH11274510A JP H11274510 A JPH11274510 A JP H11274510A JP 7877398 A JP7877398 A JP 7877398A JP 7877398 A JP7877398 A JP 7877398A JP H11274510 A JPH11274510 A JP H11274510A
Authority
JP
Japan
Prior art keywords
film
channel
interlayer
insulating film
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7877398A
Other languages
Japanese (ja)
Inventor
Kyoko Hirai
恭子 平井
Masashi Jinno
優志 神野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7877398A priority Critical patent/JPH11274510A/en
Publication of JPH11274510A publication Critical patent/JPH11274510A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To restrain polarization of a flattened film or an interlayer insulating film of a thin film transistor, stabilize a threshold voltage, and obtain uniform brightness display in a plane, by specifying relative permittivity of the flattened film. SOLUTION: An interlayer film 12 is formed in which an SiO2 film 9, an SiN film 10 and an SiO2 film 11 are laminated in order on the whole surface of a gate insulating film 3, an active layer 4 and a stopper 8. Metal is applied in a contact hole, which is formed in the interlayer insulating film 12 corresponding to a drain 6, thereby forming a drain electrode 13. A flattened film 15 is formed on the whole surface. A contact hole is formed at a position in the flattened film 15 which corresponds to a source 5, and a display electrode 16 serving as a source electrode 14 being in contact with the source 5 is formed. In this case, relative permittivity of the flattened film 15 is made at most 5, preferably, at most 4. As a result, polarization generated by water content in liquid crystal or water content permeating from a gap of seal adhesive agent can be restrained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、平坦化膜を備えた
薄膜トランジスタ(Thin Film Transistor、以下、「T
FT」と称する。)及びそのTFTをスイッチング素子
として用いた液晶表示装置(Liquid Crystal Display、
以下、「LCD」と称する。)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (TFT) having a flattening film.
FT ”. ) And a liquid crystal display (Liquid Crystal Display,
Hereinafter, it is referred to as “LCD”. ).

【0002】[0002]

【従来の技術】近年、アクティブマトリクス方式LCD
の駆動ドライバ素子あるいは画素駆動素子として多結晶
シリコン膜を能動層として用いたTFTの開発が進めら
れている。以下に従来のLCDについて説明する。
2. Description of the Related Art In recent years, active matrix type LCDs have been developed.
TFTs using a polycrystalline silicon film as an active layer as a driving driver element or a pixel driving element have been developed. Hereinafter, a conventional LCD will be described.

【0003】図3に従来のTFTの平面図を示し、図4
にTFTを用いたLCDの断面図を示す。図4に示す如
く、石英ガラス、無アルカリガラス等からなる絶縁性基
板1上に、クロム(Cr)、モリブデン(Mo)などの
高融点金属からなるゲート電極2、ゲート絶縁膜3、及
び多結晶シリコン膜からなる能動層4を順に形成する。
FIG. 3 is a plan view of a conventional TFT, and FIG.
1 shows a cross-sectional view of an LCD using a TFT. As shown in FIG. 4, a gate electrode 2 made of a high melting point metal such as chromium (Cr) and molybdenum (Mo), a gate insulating film 3, and a polycrystal are formed on an insulating substrate 1 made of quartz glass, non-alkali glass, or the like. An active layer 4 made of a silicon film is formed in order.

【0004】その能動層4には、ゲート電極2上のチャ
ネル7と、チャネル7の両側に、チャネル7上のストッ
パ8をマスクにしてイオン注入されて形成されるソース
6及びドレイン5が設けられている。そして、ゲート絶
縁膜3、能動層4及びストッパ8上の全面に、SiO2
膜9、SiN膜10及びSiO2膜11の順に積層され
た層間膜12を形成し、ドレイン6に対応して設けたコ
ンタクトホールにAl等の金属を充填してドレイン電極
13を形成する。更に全面に例えば有機樹脂から成り表
面を平坦にする平坦化膜15を形成する。そして、その
平坦化膜15のソース5に対応した位置にコンタクトホ
ールを形成し、このコンタクトホールを介してドレイン
5とコンタクトしたITO(Indium Thin Oxide)から
成る透明電極16を平坦化膜15上に形成する。
The active layer 4 is provided with a channel 7 on the gate electrode 2 and on both sides of the channel 7 a source 6 and a drain 5 formed by ion implantation using the stopper 8 on the channel 7 as a mask. ing. Then, the entire surface of the gate insulating film 3, the active layer 4 and the stopper 8 is covered with SiO 2
An interlayer film 12 is formed by stacking a film 9, a SiN film 10, and a SiO2 film 11 in this order, and a contact hole provided corresponding to the drain 6 is filled with a metal such as Al to form a drain electrode 13. Further, a flattening film 15 made of, for example, an organic resin and flattening the surface is formed on the entire surface. Then, a contact hole is formed at a position corresponding to the source 5 of the flattening film 15, and a transparent electrode 16 made of ITO (Indium Thin Oxide) contacting the drain 5 through the contact hole is formed on the flattening film 15. Form.

【0005】こうして作成されたTFTを備えた絶縁性
基板1と、この基板1に対向した電極等(図略)を備え
た対向基板17とを周辺をシール接着剤18により接着
し、形成された空隙に液晶19を充填する。
[0005] The insulating substrate 1 provided with the TFT thus formed and the opposing substrate 17 provided with electrodes (not shown) opposed to the substrate 1 are adhered around the periphery thereof with a sealing adhesive 18 to form the substrate. The gap is filled with the liquid crystal 19.

【0006】[0006]

【発明が解決しようとする課題】ところが、こうした従
来のTFTの構造においては、硬化時に発生するシール
接着剤からの不純物あるいは不純物イオン、又は平坦化
膜15と接する液晶19中の水分あるいは不純物イオ
ン、あるいはシール部の剥がれて浮いた箇所20を介し
て外部から進入する水分、あるいは平坦化膜15が大気
に触れることにより付着する大気中の水分等が平坦化膜
表面に付着して電荷を帯び、平坦化膜15又は層間膜1
2のそれぞれの膜の上下で分極が発生する。
However, in such a conventional TFT structure, impurities or impurity ions from the sealing adhesive generated during curing, or moisture or impurity ions in the liquid crystal 19 in contact with the flattening film 15, Alternatively, moisture that enters from the outside through the portion 20 where the seal portion has peeled off and floats, or moisture in the air that adheres when the flattening film 15 comes into contact with the air adheres to the surface of the flattening film and takes charge, Flattening film 15 or interlayer film 1
Polarization occurs above and below each of the two films.

【0007】そのため、TFTにバックチャネルが形成
されてしまい、TFTの閾値電圧が変化してしまうとい
う欠点があった。また、チャネル上に比誘電率が大きい
絶縁膜を設けた場合、ゲートによるチャネル上方の電界
の変化が大きくなるため、閾値電圧が変化してしまうと
いう欠点があった。
Therefore, there is a disadvantage that a back channel is formed in the TFT, and the threshold voltage of the TFT changes. In addition, when an insulating film having a large relative dielectric constant is provided on the channel, a change in the electric field above the channel due to the gate is large, so that there is a disadvantage that the threshold voltage changes.

【0008】またその結果、このTFTをLCDに用い
た場合においても、TFTの閾値電圧が増加する方向に
変化するとTFTのオン電流が低下して画素が常に輝く
輝点欠陥が発生し、逆に閾値電圧が減少する方向に変化
するとオフ電流が増加し画素が十分に輝かない滅点欠陥
が発生することになり良好な表示が得られないととも
に、また各TFTにおいて閾値電圧がばらつくことにな
ると面内で均一な明るさの表示を得ることができないと
いう欠点があった。
As a result, even when this TFT is used for an LCD, if the threshold voltage of the TFT changes in a direction to increase, the ON current of the TFT decreases, and a bright spot defect in which the pixel always shines occurs. If the threshold voltage changes in a decreasing direction, the off-current increases, which causes a dark spot defect in which the pixel does not shine sufficiently. As a result, a good display cannot be obtained, and the threshold voltage varies in each TFT. There is a disadvantage that it is not possible to obtain a display with uniform brightness within the display.

【0009】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、TFT上の平坦化膜又は層間膜
の分極を抑制させることによって、閾値電圧の安定した
TFT、及び輝点等の欠陥を低減し、面内で均一な明る
さの表示を得ることができるLCDを提供することを目
的とする。
In view of the above, the present invention has been made in view of the above-mentioned conventional drawbacks, and has a TFT with a stable threshold voltage and a bright spot by suppressing polarization of a flattening film or an interlayer film on the TFT. It is an object of the present invention to provide an LCD that can reduce defects such as defects and obtain a display with uniform brightness in a plane.

【0010】[0010]

【課題を解決するための手段】本発明のTFTは、絶縁
性基板上に、ゲート電極、ゲート絶縁膜、チャネルを備
えた多結晶シリコン膜、ストッパ絶縁膜、複数層から成
る層間膜、及び有機材料から成る平坦化膜を順に備えた
TFTであって、前記平坦化膜の比誘電率が5以下であ
る。
A TFT according to the present invention comprises a gate electrode, a gate insulating film, a polycrystalline silicon film having a channel, a stopper insulating film, an interlayer film comprising a plurality of layers, and an organic film on an insulating substrate. A TFT having a planarization film made of a material in order, wherein the relative dielectric constant of the planarization film is 5 or less.

【0011】また、絶縁性基板上に、ゲート電極、ゲー
ト絶縁膜、チャネルを備えた多結晶シリコン膜、ストッ
パ絶縁膜、複数層から成る層間膜、及び有機材料から成
る平坦化膜を順に備えたTFTであって、前記層間膜の
うち最もチャネルに近接した層又は前記ストッパ絶縁膜
の比誘電率が5以下であり厚みが4000オングストロ
ーム以上である。
Further, a gate electrode, a gate insulating film, a polycrystalline silicon film having a channel, a stopper insulating film, an interlayer film composed of a plurality of layers, and a planarizing film composed of an organic material are sequentially provided on an insulating substrate. In the TFT, the relative dielectric constant of the layer closest to the channel or the stopper insulating film in the interlayer film is 5 or less and the thickness is 4000 Å or more.

【0012】更に、絶縁性基板上に、ゲート電極、ゲー
ト絶縁膜、チャネルを備えた多結晶シリコン膜、ストッ
パ絶縁膜、複数層から成る層間膜、及び有機材料から成
る平坦化膜を順に備えたTFTであって、前記層間膜の
うち最もチャネルに近接した層及び前記ストッパ絶縁膜
の比誘電率が5以下であり厚みの合計が4000オング
ストローム以上である。
Further, a gate electrode, a gate insulating film, a polycrystalline silicon film having a channel, a stopper insulating film, an interlayer film having a plurality of layers, and a planarizing film made of an organic material are sequentially provided on the insulating substrate. In the TFT, a relative dielectric constant of a layer closest to a channel among the interlayer films and the stopper insulating film is 5 or less, and a total thickness is 4000 Å or more.

【0013】また、上述のTFTを備えた液晶表示装置
である。
Further, the present invention is a liquid crystal display device having the above-mentioned TFT.

【0014】[0014]

【発明の実施の形態】以下に、本発明のTFTについて
図に従って説明する。図1に前出の図3中のA−A線に
沿った断面図を示す。図1に示す如く、石英ガラス、無
アルカリガラス等からなる絶縁性基板1上に、Cr、M
oなどの高融点金属からなるゲート電極2、SiN膜及
びSiO2膜から成るゲート絶縁膜3及び多結晶シリコ
ン膜からなる能動層4を順に形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a TFT according to the present invention will be described with reference to the drawings. FIG. 1 is a sectional view taken along the line AA in FIG. As shown in FIG. 1, Cr and M are formed on an insulating substrate 1 made of quartz glass, non-alkali glass or the like.
A gate electrode 2 made of a high melting point metal such as o, a gate insulating film 3 made of a SiN film and a SiO2 film, and an active layer 4 made of a polycrystalline silicon film are formed in this order.

【0015】その能動層4には、ゲート電極2上方のチ
ャネル7と、そのチャネル7の両側にイオン注入されて
形成されたソース5及びドレイン6とが設けられてい
る。チャネル7の上には、ソース5及びドレイン6を形
成する際のイオン注入時にチャネル7にイオンが入らな
いようにチャネル7を覆うマスクとして機能するSiO
2膜から成るストッパ8が設けられる。
The active layer 4 is provided with a channel 7 above the gate electrode 2, and a source 5 and a drain 6 formed by ion implantation on both sides of the channel 7. On the channel 7, SiO functioning as a mask covering the channel 7 so that ions do not enter the channel 7 during ion implantation for forming the source 5 and the drain 6.
A stopper 8 made of two films is provided.

【0016】そして、ゲート絶縁膜3、能動層4及びス
トッパ8上の全面に、SiO2膜9、SiN膜10及び
SiO2膜11の順に積層された層間膜12を形成す
る。またドレイン6に対応してその層間膜12に設けた
コンタクトホールにAl等の金属を充填してドレイン電
極13を形成する。そして全面に有機樹脂からなる平坦
化膜15を形成する。この平坦化膜15としては有機物
質、例えば、アクリル樹脂を用いて形成する。この平坦
化膜15のソース5に対応した位置にコンタクトホール
を形成し、ソース5にコンタクトしたITO等の透明導
電材料から成りソース電極14を兼ねた表示電極16を
形成する。
Then, an interlayer film 12 is formed on the entire surface of the gate insulating film 3, the active layer 4, and the stopper 8 in the order of the SiO2 film 9, the SiN film 10, and the SiO2 film 11. Further, a metal such as Al is filled in a contact hole provided in the interlayer film 12 corresponding to the drain 6 to form a drain electrode 13. Then, a flattening film 15 made of an organic resin is formed on the entire surface. The flattening film 15 is formed using an organic substance, for example, an acrylic resin. A contact hole is formed at a position corresponding to the source 5 of the flattening film 15, and a display electrode 16 made of a transparent conductive material such as ITO and in contact with the source 5 and also serving as the source electrode 14 is formed.

【0017】このとき、上述のTFTの平坦化膜15の
比誘電率を小さくすることで、液晶中の水分あるいはシ
ール接着剤の隙間より進入した水分により発生する分極
を抑制することができる。特に、比誘電率が5以下、好
ましくは4以下の物質を用いることで分極を発生しにく
くすることができるため、バックチャネルの発生の抑制
ができる。また、チャネル上のゲートによる電界の変化
を小さくすることもできる。
At this time, by reducing the relative dielectric constant of the above-described flattening film 15 of the TFT, it is possible to suppress the polarization generated by the moisture in the liquid crystal or the moisture entering from the gap of the seal adhesive. In particular, by using a substance having a relative permittivity of 5 or less, preferably 4 or less, polarization can be hardly generated, and thus generation of a back channel can be suppressed. Further, a change in an electric field due to a gate on a channel can be reduced.

【0018】従って、閾値電圧の安定したTFTを得る
ことができるとともに、そのTFTを用いた液晶表示パ
ネルにおいてもその面内での輝度のバラツキを減少させ
ることができる。また、上述のTFTを用いたLCDは
図2に示すように、上述のTFTを備えた絶縁性基板1
と、この基板1に対向した対向基板17とを周辺をシー
ル接着剤により接着し、両基板1,17によって形成さ
れた空隙に液晶19を充填した構造である。
Therefore, it is possible to obtain a TFT having a stable threshold voltage, and it is possible to reduce a variation in luminance in a plane of a liquid crystal display panel using the TFT. Further, as shown in FIG. 2, an LCD using the above-mentioned TFT has an insulating substrate 1 having the above-mentioned TFT.
And an opposing substrate 17 opposing the substrate 1, the periphery of which is bonded with a sealing adhesive, and a liquid crystal 19 is filled in a gap formed by the substrates 1 and 17.

【0019】なお、ストッパ8の比誘電率を小さくする
ことで液晶中の水分あるいはシール剤の隙間より進入し
た水分により発生する分極を抑制することができる。ま
た、ストッパの厚みを厚くすることで分極発生を抑制す
ることができる。特にストッパの比誘電率が5以下好ま
しくは4以下の物質で、その厚みが特に4000オング
ストローム以上とした場合に分極発生の抑制効果が出
る。そうすることによりバックチャネルの発生が抑制で
きる。
By reducing the relative dielectric constant of the stopper 8, it is possible to suppress the polarization generated by the moisture in the liquid crystal or the moisture that has entered through the gap of the sealant. In addition, the occurrence of polarization can be suppressed by increasing the thickness of the stopper. In particular, when the stopper has a relative dielectric constant of 5 or less, preferably 4 or less, and has a thickness of 4000 Å or more, the effect of suppressing the occurrence of polarization is obtained. By doing so, the generation of the back channel can be suppressed.

【0020】更に、層間膜12を構成する膜の1つであ
る膜、即ち本実施の形態では能動層に最も近い層である
SiO2膜9の比誘電率を小さくしその厚みを厚くする
ことで分極発生の抑制が可能である。ストッパの際と同
様に、特に比誘電率が5以下好ましくは4以下であって
その厚みが4000オングストローム以上の層間膜を用
いることにより分極を抑制することができバックチャネ
ルの発生が抑制できる。
Further, the relative dielectric constant of the film which is one of the films constituting the interlayer film 12, that is, the SiO2 film 9 which is the layer closest to the active layer in the present embodiment is reduced and the thickness thereof is increased. The occurrence of polarization can be suppressed. As in the case of the stopper, in particular, by using an interlayer film having a relative dielectric constant of 5 or less, preferably 4 or less and a thickness of 4000 Å or more, polarization can be suppressed and the generation of a back channel can be suppressed.

【0021】更にまた、上記本実施の形態において層間
膜12中のSiO2膜9とストッパ8との合計の膜厚が
厚くまたその比誘電率が小さい物質である場合に分極の
抑制ができる。即ち、層間膜12中のSiO2膜9とス
トッパ8との合計の膜厚が4000オングストローム以
上であって比誘電率が5以下好ましくは4以下であって
も分極を抑制することができバックチャネルの発生が抑
制できる。
Further, in this embodiment, when the total film thickness of the SiO2 film 9 and the stopper 8 in the interlayer film 12 is large and the relative dielectric constant thereof is small, the polarization can be suppressed. That is, even if the total thickness of the SiO 2 film 9 and the stopper 8 in the interlayer film 12 is 4000 Å or more and the relative dielectric constant is 5 or less, preferably 4 or less, polarization can be suppressed and the back channel Generation can be suppressed.

【0022】なお、本実施の形態においては、LCDの
表示領域のTFTについて説明したが、本発明はそれに
限定されるものではなく、表示領域に走査信号あるいは
映像信号を供給する表示領域周辺の駆動回路中のTFT
にも適用は可能である。そうした場合にも、表示領域の
TFTと同様にTFTの閾値電圧の変化がなくなり表示
領域への各信号を安定して供給できるので、良好な表示
を得ることができる。
In the present embodiment, the TFT in the display area of the LCD has been described. However, the present invention is not limited to this, and the driving around the display area for supplying a scanning signal or a video signal to the display area is performed. TFT in circuit
Application is also possible. In such a case as well, the threshold voltage of the TFT does not change as in the case of the TFT in the display area, and each signal can be stably supplied to the display area, so that good display can be obtained.

【0023】また、本実施の形態においては、TFTは
ゲートを2つ有するいわゆるダブルゲート構造について
説明したが、ゲートが1つであるいわゆるシングルゲー
ト構造でも同様の効果が得られるものである。
Further, in the present embodiment, the so-called double gate structure in which the TFT has two gates has been described. However, the same effect can be obtained with a so-called single gate structure having one gate.

【0024】[0024]

【発明の効果】本発明によれば、層間膜、平坦化膜の上
下で分極することを防止できるため、閾値電圧の安定し
たTFTを得ることができ、輝点等の欠陥を低減し面内
で均一な明るさの表示が得られるLCDを得ることがで
きる。
According to the present invention, polarization can be prevented above and below the interlayer film and the flattening film, so that a TFT having a stable threshold voltage can be obtained, and defects such as bright spots can be reduced to reduce in-plane defects. Thus, it is possible to obtain an LCD capable of obtaining a display with uniform brightness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示すTFTの断面図であ
る。
FIG. 1 is a cross-sectional view of a TFT showing an embodiment of the present invention.

【図2】本発明の実施の形態を示すLCDの断面図であ
る。
FIG. 2 is a sectional view of an LCD showing an embodiment of the present invention.

【図3】従来のTFTの平面図である。FIG. 3 is a plan view of a conventional TFT.

【図4】従来のLCDの断面図である。FIG. 4 is a cross-sectional view of a conventional LCD.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲート電極 4 能動層 5 ソース 6 ドレイン 7 チャネル 8 ストッパ 12 層間膜 15 平坦化膜 16 表示電極 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate electrode 4 Active layer 5 Source 6 Drain 7 Channel 8 Stopper 12 Interlayer film 15 Flattening film 16 Display electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上に、ゲート電極、ゲート絶
縁膜、チャネルを備えた多結晶シリコン膜、ストッパ絶
縁膜、複数層から成る層間膜、及び有機材料から成る平
坦化膜を順に備えた薄膜トランジスタであって、前記平
坦化膜の比誘電率が5以下であることを特徴とする薄膜
トランジスタ。
1. A gate electrode, a gate insulating film, a polycrystalline silicon film having a channel, a stopper insulating film, an interlayer film composed of a plurality of layers, and a planarizing film composed of an organic material are sequentially provided on an insulating substrate. A thin film transistor, wherein the relative permittivity of the flattening film is 5 or less.
【請求項2】 絶縁性基板上に、ゲート電極、ゲート絶
縁膜、チャネルを備えた多結晶シリコン膜、ストッパ絶
縁膜、複数層から成る層間膜、及び有機材料から成る平
坦化膜を順に備えた薄膜トランジスタであって、前記層
間膜のうち前記チャネルに最も近接した膜又は前記スト
ッパ絶縁膜の厚みが4000オングストローム以上であ
ることを特徴とする薄膜トランジスタ。
2. An insulating substrate comprising a gate electrode, a gate insulating film, a polycrystalline silicon film provided with a channel, a stopper insulating film, an interlayer film composed of a plurality of layers, and a planarization film composed of an organic material. A thin film transistor, wherein a film of the interlayer film closest to the channel or the thickness of the stopper insulating film is 4000 angstroms or more.
【請求項3】 前記層間膜のうち前記チャネルに最も近
接した膜又は前記ストッパ絶縁膜の比誘電率が5以下で
あることを特徴とする請求項2記載の薄膜トランジス
タ。
3. The thin film transistor according to claim 2, wherein a film of the interlayer film closest to the channel or a relative permittivity of the stopper insulating film is 5 or less.
【請求項4】 絶縁性基板上に、ゲート電極、ゲート絶
縁膜、チャネルを備えた多結晶シリコン膜、ストッパ絶
縁膜、複数層から成る層間膜、及び有機材料から成る平
坦化膜を順に備えた薄膜トランジスタであって、前記層
間膜のうちチャネルに最も近接した膜及び前記ストッパ
絶縁膜の厚みの合計が4000オングストローム以上で
あることを特徴とする薄膜トランジスタ。
4. A gate electrode, a gate insulating film, a polycrystalline silicon film having a channel, a stopper insulating film, an interlayer film composed of a plurality of layers, and a planarizing film composed of an organic material are sequentially provided on an insulating substrate. A thin film transistor, wherein a total thickness of a film of the interlayer film closest to a channel and the thickness of the stopper insulating film is 4000 Å or more.
【請求項5】 前記層間膜のうち前記チャネルに最も近
接した膜及び前記ストッパ絶縁膜の比誘電率が5以下で
あることを特徴とする請求項4記載の薄膜トランジス
タ。
5. The thin film transistor according to claim 4, wherein a relative dielectric constant of a film of said interlayer film closest to said channel and said stopper insulating film is 5 or less.
【請求項6】 請求項1乃至5記載の薄膜トランジスタ
を備えたことを特徴とする液晶表示装置。
6. A liquid crystal display device comprising the thin film transistor according to claim 1.
JP7877398A 1998-03-26 1998-03-26 Thin film transistor and liquid crystal display Pending JPH11274510A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7877398A JPH11274510A (en) 1998-03-26 1998-03-26 Thin film transistor and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7877398A JPH11274510A (en) 1998-03-26 1998-03-26 Thin film transistor and liquid crystal display

Publications (1)

Publication Number Publication Date
JPH11274510A true JPH11274510A (en) 1999-10-08

Family

ID=13671236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7877398A Pending JPH11274510A (en) 1998-03-26 1998-03-26 Thin film transistor and liquid crystal display

Country Status (1)

Country Link
JP (1) JPH11274510A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018416A1 (en) * 2015-07-27 2017-02-02 シャープ株式会社 Semiconductor device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017018416A1 (en) * 2015-07-27 2017-02-02 シャープ株式会社 Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
KR100602982B1 (en) Thin film transistor and display apparatus
EP0186036B1 (en) Liquid crystal display device
US6724011B2 (en) Display device
US5060036A (en) Thin film transistor of active matrix liquid crystal display
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US20050264729A1 (en) Transflective liquid crystal display
JP2002162914A (en) Method for darkening pixel
US11791346B2 (en) Method for manufacturing a display device
JP5727118B2 (en) Thin film transistor substrate, manufacturing method thereof, and display panel having the same
KR100531398B1 (en) Thin film transistor and liquid crystal display
JP2002359252A (en) Flat display unit and manufacturing method therefor
JPH11274510A (en) Thin film transistor and liquid crystal display
JP2002296619A (en) Active matrix type display device
JP2639980B2 (en) Liquid crystal display
CN101520582A (en) Electro-optical device and method of manufacturing electro-optical device
JP2002297058A (en) Active matrix type display device
JPH11271802A (en) Thin film transistor and liquid crystal display device
JPH0784285A (en) Liquid crystal display
JP4065076B2 (en) Display device
JP3780653B2 (en) Manufacturing method of liquid crystal display panel
JP2000012869A (en) Thin-film transistor and display device provided therewith
JPH05224236A (en) Active matric type liquid crystal display device
CN116247063A (en) Array substrate and display panel
JP2000039606A (en) Liquid crystal display device
JPH11354803A (en) Thin film transistor and display using the same