JPH11272480A - オンチップリアルタイムｏｓ - Google Patents
オンチップリアルタイムｏｓInfo
- Publication number
- JPH11272480A JPH11272480A JP9548298A JP9548298A JPH11272480A JP H11272480 A JPH11272480 A JP H11272480A JP 9548298 A JP9548298 A JP 9548298A JP 9548298 A JP9548298 A JP 9548298A JP H11272480 A JPH11272480 A JP H11272480A
- Authority
- JP
- Japan
- Prior art keywords
- task
- time
- function
- real
- tasks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 69
- 238000012545 processing Methods 0.000 claims abstract description 52
- 230000015654 memory Effects 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000010365 information processing Effects 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 19
- 230000000737 periodic effect Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000012217 deletion Methods 0.000 claims description 3
- 230000037430 deletion Effects 0.000 claims description 3
- 230000008707 rearrangement Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 2
- 238000007726 management method Methods 0.000 description 61
- 238000010586 diagram Methods 0.000 description 21
- 230000018109 developmental process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】
【課題】 １つのＣＰＵ上に、ＣＰＵと専用ハードウェ
アとによって構成されるエンベディドシステム上に、ま
たは、それらを１つのチップ上に集積したオンチップ・
エンベディドシステム上に、リアルタイム情報処理を構
築するオンチップリアルタイムＯＳを提供することを目
的とするものである。 【解決手段】 リアルタイム処理を実現するのに不可欠
な最低限の機能として、タスク管理と、割込管理と、セ
マフォ管理とのみを設けたものである。
アとによって構成されるエンベディドシステム上に、ま
たは、それらを１つのチップ上に集積したオンチップ・
エンベディドシステム上に、リアルタイム情報処理を構
築するオンチップリアルタイムＯＳを提供することを目
的とするものである。 【解決手段】 リアルタイム処理を実現するのに不可欠
な最低限の機能として、タスク管理と、割込管理と、セ
マフォ管理とのみを設けたものである。
Description
【０００１】
【発明の属する技術分野】特に、本発明は、ＣＰＵと専
用ハードウェアとによって構成されるエンベディドシス
テム（Embedded System ）上に、または、それらを１つ
のチップ上に集積したオンチップ・エンベディドシステ
ム（On Chip Embedded System ）上に、リアルタイム情
報処理を構築するオンチップリアルタイムＯＳに関す
る。
用ハードウェアとによって構成されるエンベディドシス
テム（Embedded System ）上に、または、それらを１つ
のチップ上に集積したオンチップ・エンベディドシステ
ム（On Chip Embedded System ）上に、リアルタイム情
報処理を構築するオンチップリアルタイムＯＳに関す
る。
【０００２】
【従来の技術】従来、複数のタスク（処理の主体）を、
１つのＣＰＵ（計算機）上で、時間多重で処理を行い、
しかも、所定の一定時間以内に全てのタスクの呼び出し
（起動）を保証するオンチップリアルタイムＯＳの構成
方法の実現方式として、下記文献［１］〜［４］に示さ
れている方式を採ることが一般的である。
１つのＣＰＵ（計算機）上で、時間多重で処理を行い、
しかも、所定の一定時間以内に全てのタスクの呼び出し
（起動）を保証するオンチップリアルタイムＯＳの構成
方法の実現方式として、下記文献［１］〜［４］に示さ
れている方式を採ることが一般的である。
【０００３】または、１つのＣＰＵと専用のハードウェ
アとによって構成され、上記ＣＰＵと上記専用ハードウ
ェアとの間で情報の授受を行いながら処理を進める情報
処理装置であるエンベディドシステムで、上記ＣＰＵ上
で、複数のタスクを、時間多重で処理を行い、しかも、
所定の一定時間以内に全てのタスクの呼び出しを保証す
るオンチップリアルタイムＯＳの構成方法の実現方式と
して、下記文献［１］〜［４］に示されている方式を採
ることが一般的である。
アとによって構成され、上記ＣＰＵと上記専用ハードウ
ェアとの間で情報の授受を行いながら処理を進める情報
処理装置であるエンベディドシステムで、上記ＣＰＵ上
で、複数のタスクを、時間多重で処理を行い、しかも、
所定の一定時間以内に全てのタスクの呼び出しを保証す
るオンチップリアルタイムＯＳの構成方法の実現方式と
して、下記文献［１］〜［４］に示されている方式を採
ることが一般的である。
【０００４】また、通常の計算機システムの構成が、文
献［５］に記載され、エンベディドシステムの構成が、
文献［６］に記載されている。
献［５］に記載され、エンベディドシステムの構成が、
文献［６］に記載されている。
【０００５】［１］J.L.Perterson 他，“オペレーティ
ングシステムの概念”，培風館，1987. ［２］K.Sakamura ed., “μＩＴＲＯＮ３．０ Specifi
cation”，ＴＲＯＮ Association． ［３］M. Accetta 他，“Mach : A New Kernel Founda
tion for ＵＮＩＸ Development”, Proc. Summer 198
6 ＵＳＥＮＩＸ，pp. 93-112, 1986. ［４］J.K.Ousterhout 他，“The Sprite Network Ope
rating Syste”，ＩＥＥＥ Computer,Vol.21, No.2, p
p.23-36, 1988. ［５］J.L.Hennessy and D.A.Patterson, “Computer A
rchitecture:A Quantitative Approach ”，Morgan Kau
fmann Publishers, Inc., 1990. ［６］Daniel D.Gaisli ，“Specification and Design
of Embedded Systems”，Prentice Hall, 1994. なお、エンベディドシステム（Embedded System ）は、
ＣＰＵと専用ハードウエアとによって構成され、ＣＰＵ
上のソフトウエアと専用ハードウエアとの間で情報の授
受を行いながら処理を進めることによって、専用ハード
ウエアの「高速性」とＣＰＵ上のソフトウェアによる
「柔軟性」とを兼ね備えたシステムである。さらに、こ
れらを１つのチップ上に集積したオンチップ・エンベデ
ィドシステム（On Chip Embedded System ）は、マルチ
メディア関連ＬＳＩのような大規模かつ複雑なＬＳＩを
短期間で開発するＬＳＩ構成法として脚光を浴びてい
る。
ングシステムの概念”，培風館，1987. ［２］K.Sakamura ed., “μＩＴＲＯＮ３．０ Specifi
cation”，ＴＲＯＮ Association． ［３］M. Accetta 他，“Mach : A New Kernel Founda
tion for ＵＮＩＸ Development”, Proc. Summer 198
6 ＵＳＥＮＩＸ，pp. 93-112, 1986. ［４］J.K.Ousterhout 他，“The Sprite Network Ope
rating Syste”，ＩＥＥＥ Computer,Vol.21, No.2, p
p.23-36, 1988. ［５］J.L.Hennessy and D.A.Patterson, “Computer A
rchitecture:A Quantitative Approach ”，Morgan Kau
fmann Publishers, Inc., 1990. ［６］Daniel D.Gaisli ，“Specification and Design
of Embedded Systems”，Prentice Hall, 1994. なお、エンベディドシステム（Embedded System ）は、
ＣＰＵと専用ハードウエアとによって構成され、ＣＰＵ
上のソフトウエアと専用ハードウエアとの間で情報の授
受を行いながら処理を進めることによって、専用ハード
ウエアの「高速性」とＣＰＵ上のソフトウェアによる
「柔軟性」とを兼ね備えたシステムである。さらに、こ
れらを１つのチップ上に集積したオンチップ・エンベデ
ィドシステム（On Chip Embedded System ）は、マルチ
メディア関連ＬＳＩのような大規模かつ複雑なＬＳＩを
短期間で開発するＬＳＩ構成法として脚光を浴びてい
る。
【０００６】
【発明が解決しようとする課題】ところで、文献［５］
に示す通常の計算機システム、または、文献［６］に示
すエンベディドシステムを１つのチップ上に集積したオ
ンチップ・エンベディドシステム上に、文献［１］〜
［４］に示すようなリアルタイムＯＳを用いてオンチッ
プリアルタイムＯＳを実現する場合、次の問題がある。
に示す通常の計算機システム、または、文献［６］に示
すエンベディドシステムを１つのチップ上に集積したオ
ンチップ・エンベディドシステム上に、文献［１］〜
［４］に示すようなリアルタイムＯＳを用いてオンチッ
プリアルタイムＯＳを実現する場合、次の問題がある。
【０００７】上記のように、エンベディドシステムは、
ＣＰＵと専用ハードウェアとによって構成され、ＣＰＵ
上のソフトウェア（ＳＷ）と専用ハードウェア（ＨＷ）
との間で情報の授受（Interactions）を行いながら処理
を進める。一般に、ＨＷとＳＷのインタラクシヨンは、
数十個を越えるＨＷ／ＳＷインタフェースのレジスタを
介して行われる。
ＣＰＵと専用ハードウェアとによって構成され、ＣＰＵ
上のソフトウェア（ＳＷ）と専用ハードウェア（ＨＷ）
との間で情報の授受（Interactions）を行いながら処理
を進める。一般に、ＨＷとＳＷのインタラクシヨンは、
数十個を越えるＨＷ／ＳＷインタフェースのレジスタを
介して行われる。
【０００８】ＨＷを制御するＣＰＵ上のソフトウェアヘ
の要求条件として、次の（１）〜（４）が挙げられる。 （１）複数のハードウェア（ＨＷ）資源の制御 ターゲットＬＳＩは、コアＣＰＵ上で動作するソフトウ
ェアによって全体の制御を行う。したがって、複数の機
能部品とのインタラクションやデッドラインを考慮した
上で設計されなければならない。 （２）リアルタイム性 ターゲットＬＳＩでは、一定時間内に処理を完了するこ
とを保証する必要がある。また、割り込みイベントが発
生してから、ソフトウェアが割り込みを受け付けるまで
の時間が十分短くなければならない。 （３）資源の排他制御 ＬＳＩの低コスト化のため、メモリ量、ゲート規模等の
ハードウェア制約が厳しい。排他制御によってオンチッ
プ上の限られた資源を共有しなければならない。 （４）異常処理 ＬＳＩが正常に動作できなくなった場合に、異常検出ま
たは正常状態に復帰できるように処理しなければならな
い。
の要求条件として、次の（１）〜（４）が挙げられる。 （１）複数のハードウェア（ＨＷ）資源の制御 ターゲットＬＳＩは、コアＣＰＵ上で動作するソフトウ
ェアによって全体の制御を行う。したがって、複数の機
能部品とのインタラクションやデッドラインを考慮した
上で設計されなければならない。 （２）リアルタイム性 ターゲットＬＳＩでは、一定時間内に処理を完了するこ
とを保証する必要がある。また、割り込みイベントが発
生してから、ソフトウェアが割り込みを受け付けるまで
の時間が十分短くなければならない。 （３）資源の排他制御 ＬＳＩの低コスト化のため、メモリ量、ゲート規模等の
ハードウェア制約が厳しい。排他制御によってオンチッ
プ上の限られた資源を共有しなければならない。 （４）異常処理 ＬＳＩが正常に動作できなくなった場合に、異常検出ま
たは正常状態に復帰できるように処理しなければならな
い。
【０００９】これらの要求に対し、文献［１］〜［４］
に示すリアルタイムＯＳは、基本機能として、（ａ）マ
ルチタスク機能とプリエンプティブなスケジューリング
機能を有するタスク管理機能、（ｂ）最優先タスク実行
中においても割り込みイベントを受け付ける機能を有す
る割込管理機能、（ｃ）複数のタスク間での情報授受の
排他制御を行うセマフォ管理機能、のみならず、（x1）
複数のタスクに独立したメモリ空間を与えるメモリ管理
機能、（x2）複数のタスク間で情報の授受を実現するタ
スク間通信機能、を有しており、さらに、これらの基本
機能を用いて、（x3）ネットワークを介して複数のシス
テム間を結合するネットワーク機能、（x4）システムの
入出力やファイルを実現するＩ／Ｏ・ファイル機能、
（x5）ユーザインタフェース機能、等の豊宮な応用機能
を提供している場合が多い。
に示すリアルタイムＯＳは、基本機能として、（ａ）マ
ルチタスク機能とプリエンプティブなスケジューリング
機能を有するタスク管理機能、（ｂ）最優先タスク実行
中においても割り込みイベントを受け付ける機能を有す
る割込管理機能、（ｃ）複数のタスク間での情報授受の
排他制御を行うセマフォ管理機能、のみならず、（x1）
複数のタスクに独立したメモリ空間を与えるメモリ管理
機能、（x2）複数のタスク間で情報の授受を実現するタ
スク間通信機能、を有しており、さらに、これらの基本
機能を用いて、（x3）ネットワークを介して複数のシス
テム間を結合するネットワーク機能、（x4）システムの
入出力やファイルを実現するＩ／Ｏ・ファイル機能、
（x5）ユーザインタフェース機能、等の豊宮な応用機能
を提供している場合が多い。
【００１０】図１１は、ソフトウェアに対する要求条件
と、それを実現するリアルタイムＯＳの機能との関係を
示す図である。
と、それを実現するリアルタイムＯＳの機能との関係を
示す図である。
【００１１】図１１に示すように、ソフトウェアに対す
る要求条件を満たす本質的なリアルタイム情報処理に不
可欠なリアルタイムＯＳの機能は、（ａ）タスク管理、
（ｂ）割込管理、（ｃ）セマフォ管理のみである。しか
し、文献［１］〜［４］に示すようなリアルタイムＯＳ
は、豊富な機能を提供しているものの、実行時の動的メ
モリ量として、膨大なメモリ量を必要とし、数十ｋＢを
越える動的メモリを持っているオンボードでは可能であ
るが、数ｋＢ以下の動的メモリしか持っていないオンチ
ップでは極めて困難である。
る要求条件を満たす本質的なリアルタイム情報処理に不
可欠なリアルタイムＯＳの機能は、（ａ）タスク管理、
（ｂ）割込管理、（ｃ）セマフォ管理のみである。しか
し、文献［１］〜［４］に示すようなリアルタイムＯＳ
は、豊富な機能を提供しているものの、実行時の動的メ
モリ量として、膨大なメモリ量を必要とし、数十ｋＢを
越える動的メモリを持っているオンボードでは可能であ
るが、数ｋＢ以下の動的メモリしか持っていないオンチ
ップでは極めて困難である。
【００１２】図１２は、本発明オンチップリアルタイム
ＯＳがターゲットとする動的メモリ量と、既存のリアル
タイムＯＳの動的メモリ量との関係を示す図である。
ＯＳがターゲットとする動的メモリ量と、既存のリアル
タイムＯＳの動的メモリ量との関係を示す図である。
【００１３】図１２に示すように、オンボードに組み込
み可能な最も小さく軽いリアルタイムカーネルでも数十
ｋＢ〜数百ｋＢのメモリを必要とし、パンコンやワーク
ステーション上の高機能リアルタイムＯＳはさらに数Ｍ
Ｂ以上のメモリを必要としている。これに対し、本発明
がターゲットとする動的メモリ量は数ｋＢ以下のもので
ある。
み可能な最も小さく軽いリアルタイムカーネルでも数十
ｋＢ〜数百ｋＢのメモリを必要とし、パンコンやワーク
ステーション上の高機能リアルタイムＯＳはさらに数Ｍ
Ｂ以上のメモリを必要としている。これに対し、本発明
がターゲットとする動的メモリ量は数ｋＢ以下のもので
ある。
【００１４】上記のように、オンチップ・エンベディド
システム上での従来のオンチップリアルタイムＯＳにお
ける問題点は、これから開発される種々のエンベディド
システムにおいても同様に発生する。「システムオンシ
リコン」に代表されるような集積回路技術の進展による
「高速性」と「柔軟性」とを兼ね備えたエンベディドシ
ステムの「オンボード」から「オンチップ」への発展を
考慮すると、今後ますます深刻な問題になる。すなわ
ち、オンチップ・エンベディドシステムに適した新しい
オンチップリアルタイムＯＳの構成方法が不可欠であ
る。しかし、従来は、最も小さく軽いリアルタイムカー
ネルでも数十ｋＢ〜数百ｋＢのメモリを必要とするオン
ボード用のものしか存在しないという問題がある。
システム上での従来のオンチップリアルタイムＯＳにお
ける問題点は、これから開発される種々のエンベディド
システムにおいても同様に発生する。「システムオンシ
リコン」に代表されるような集積回路技術の進展による
「高速性」と「柔軟性」とを兼ね備えたエンベディドシ
ステムの「オンボード」から「オンチップ」への発展を
考慮すると、今後ますます深刻な問題になる。すなわ
ち、オンチップ・エンベディドシステムに適した新しい
オンチップリアルタイムＯＳの構成方法が不可欠であ
る。しかし、従来は、最も小さく軽いリアルタイムカー
ネルでも数十ｋＢ〜数百ｋＢのメモリを必要とするオン
ボード用のものしか存在しないという問題がある。
【００１５】一方、豊富な機能を有する既存のリアルタ
イムＯＳから機能を削減することによって動的メモリ量
を低減する方法も考えられる。つまり、プリミティブな
基本機能を用いたネットワーク機能、入出力・ファイル
機能、ユーザインタフェース機能等の応用機能は、必要
な機能を取捨選択することによって動的メモリ量を低減
することができる。たとえば、図１２に示すように、高
機能リアルタイムＯＳとオンボードリアルタイムＯＳと
のメモリ量の違いは、機能の選択によるところが大き
い。しかし、タスク管理、割込管理、セマフォ管理、メ
モリ管理、タスク間通信等の基本機能で構成されるシス
テムから、さらに、メモリ管理とタスク間通信とを分離
して取り除き、動的メモリ量をさらに低減しようとする
試みはなされてない。つまり、メモリ管理やタスク間通
信は、リアルタイムＯＳのプログラム構成上、タスク管
理やセマフォ管理と密接に結合されているので、これら
を分離して動的メモリ量を低減しようとする概念も試み
もされていないばかりでなく、分離する手段も試みもさ
れていない。
イムＯＳから機能を削減することによって動的メモリ量
を低減する方法も考えられる。つまり、プリミティブな
基本機能を用いたネットワーク機能、入出力・ファイル
機能、ユーザインタフェース機能等の応用機能は、必要
な機能を取捨選択することによって動的メモリ量を低減
することができる。たとえば、図１２に示すように、高
機能リアルタイムＯＳとオンボードリアルタイムＯＳと
のメモリ量の違いは、機能の選択によるところが大き
い。しかし、タスク管理、割込管理、セマフォ管理、メ
モリ管理、タスク間通信等の基本機能で構成されるシス
テムから、さらに、メモリ管理とタスク間通信とを分離
して取り除き、動的メモリ量をさらに低減しようとする
試みはなされてない。つまり、メモリ管理やタスク間通
信は、リアルタイムＯＳのプログラム構成上、タスク管
理やセマフォ管理と密接に結合されているので、これら
を分離して動的メモリ量を低減しようとする概念も試み
もされていないばかりでなく、分離する手段も試みもさ
れていない。
【００１６】なお、オンチップ・エンベディドシステム
のリアルタイムＯＳを用いる場合、複数のＨＷ資源を制
御しつつ、リアルタイム性を保証するシーケンス制御が
最も重要であり、本来、数十ｋＢ程度しか搭載できない
メモリ空間のデータ管理は、ユーザに任せても、あまリ
プログラミング上の負担にはならない。
のリアルタイムＯＳを用いる場合、複数のＨＷ資源を制
御しつつ、リアルタイム性を保証するシーケンス制御が
最も重要であり、本来、数十ｋＢ程度しか搭載できない
メモリ空間のデータ管理は、ユーザに任せても、あまリ
プログラミング上の負担にはならない。
【００１７】本発明は、搭載メモリが極めて少ない情報
処理システム上にリアルタイム情報処理を構築するオン
チップリアルタイムＯＳを提供することを目的とするも
のである。
処理システム上にリアルタイム情報処理を構築するオン
チップリアルタイムＯＳを提供することを目的とするも
のである。
【００１８】特に、本発明は、１つのＣＰＵ上に、ＣＰ
Ｕと専用ハードウェアとによって構成されるエンベディ
ドシステム（Embedded System ）上に、または、それら
を１つのチップ上に集積したオンチップ・エンベディド
システム（On Chip EmbeddedSystem ）上に、リアルタ
イム情報処理を構築するオンチップリアルタイムＯＳを
提供することを目的とするものである。
Ｕと専用ハードウェアとによって構成されるエンベディ
ドシステム（Embedded System ）上に、または、それら
を１つのチップ上に集積したオンチップ・エンベディド
システム（On Chip EmbeddedSystem ）上に、リアルタ
イム情報処理を構築するオンチップリアルタイムＯＳを
提供することを目的とするものである。
【００１９】
【課題を解決するための手段】本発明は、リアルタイム
処理を実現するのに不可欠な最低限の機能として、タス
ク管理と、割込管理と、セマフォ管理とのみを設けたも
のである。
処理を実現するのに不可欠な最低限の機能として、タス
ク管理と、割込管理と、セマフォ管理とのみを設けたも
のである。
【００２０】
【発明の実施の形態および実施例】図１は、本発明の第
１の実施例であるオンチップリアルタイムＯＳ２１を含
むオンチップリアルタイム情報処理装置ＩＳ１を示す図
である。
１の実施例であるオンチップリアルタイムＯＳ２１を含
むオンチップリアルタイム情報処理装置ＩＳ１を示す図
である。
【００２１】オンチップリアルタイム情報処理装置ＩＳ
１は、１つのＣＰＵ（計算機）１１と、オンチップリア
ルタイムＯＳ２１と、アプリケーションソフト３１とを
有する。
１は、１つのＣＰＵ（計算機）１１と、オンチップリア
ルタイムＯＳ２１と、アプリケーションソフト３１とを
有する。
【００２２】オンチップリアルタイムＯＳ２１は、タス
ク管理手段２１ａと、割込管理手段２１ｂと、セマフォ
管理手段２１ｃとのみを有する。
ク管理手段２１ａと、割込管理手段２１ｂと、セマフォ
管理手段２１ｃとのみを有する。
【００２３】タスク管理手段２１ａは、ＣＰＵ１１上
に、複数のタスクを時間多重で独立に処理する機能であ
るマルチタスク機能と、複数のタスクに付与されている
優先度に応じて、優先度の低いタスクよりも優先度の高
いタスクを優先的に処理する機能であるプリエンプティ
ブなスケジューリング機能とを有する手段である。
に、複数のタスクを時間多重で独立に処理する機能であ
るマルチタスク機能と、複数のタスクに付与されている
優先度に応じて、優先度の低いタスクよりも優先度の高
いタスクを優先的に処理する機能であるプリエンプティ
ブなスケジューリング機能とを有する手段である。
【００２４】割込管理手段２１ｂは、どのような優先度
のタスクの実行中においても割り込みイベントを受け付
ける機能を有する手段である。
のタスクの実行中においても割り込みイベントを受け付
ける機能を有する手段である。
【００２５】セマフォ管理手段２１ｃは、複数のタスク
間での情報授受の排他制御機能を有する手段である。
間での情報授受の排他制御機能を有する手段である。
【００２６】図２は、本発明の第２の実施例であるオン
チップリアルタイムＯＳ２２を含むオンチップリアルタ
イム情報処理装置ＩＳ２を示す図である。
チップリアルタイムＯＳ２２を含むオンチップリアルタ
イム情報処理装置ＩＳ２を示す図である。
【００２７】オンチップリアルタイム情報処理装置ＩＳ
２は、専用ハードウェア１２と、Ｃｏｒｅ ＣＰＵ１２
ａと、オンチップリアルタイムＯＳ２２と、ＨＷ／ＳＷ
ＩＦ（ハードウェアとソフトウェアとのインターフェ
ース）２２Ｉと、アプリケーションソフト３２とを有す
る。
２は、専用ハードウェア１２と、Ｃｏｒｅ ＣＰＵ１２
ａと、オンチップリアルタイムＯＳ２２と、ＨＷ／ＳＷ
ＩＦ（ハードウェアとソフトウェアとのインターフェ
ース）２２Ｉと、アプリケーションソフト３２とを有す
る。
【００２８】リアルタイムＯＳ２２は、専用ハードウェ
ア１２とＣｏｒｅ ＣＰＵ１２ａとによって構成される
エンベディドシステム上に、タスク管理手段２２ａと、
割込管理手段２２ｂと、セマフォ管理手段２２ｃとのみ
を有する。
ア１２とＣｏｒｅ ＣＰＵ１２ａとによって構成される
エンベディドシステム上に、タスク管理手段２２ａと、
割込管理手段２２ｂと、セマフォ管理手段２２ｃとのみ
を有する。
【００２９】図３は、上記実施例におけるタスク管理、
割込管理、セマフォ管理を実現する１８個のシステムコ
ールを示す図である。
割込管理、セマフォ管理を実現する１８個のシステムコ
ールを示す図である。
【００３０】タスク管理手段２１ａ、２２ａは、タスク
管理を実現するタスクの生成を行う手段と、タスクの起
動を行う手段と、タスクの終了を行う手段と、タスクの
削除を行う手段と、他タスク強制終了を行う手段と、周
期的に起動されるタスクである周期タスクの生成を行う
手段と、周期タスクの起動を行う手段と、周期タスクの
終了を行う手段と、周期タスクの削除を行う手段と、他
周期タスク強制終了を行う手段と、自タスクＩＤ情報取
得を行う手段とを具備するものである。
管理を実現するタスクの生成を行う手段と、タスクの起
動を行う手段と、タスクの終了を行う手段と、タスクの
削除を行う手段と、他タスク強制終了を行う手段と、周
期的に起動されるタスクである周期タスクの生成を行う
手段と、周期タスクの起動を行う手段と、周期タスクの
終了を行う手段と、周期タスクの削除を行う手段と、他
周期タスク強制終了を行う手段と、自タスクＩＤ情報取
得を行う手段とを具備するものである。
【００３１】割込処理手段２１ｂ、２２ｂは、割込管理
を実現する割込ハンドラ定義を行う手段と、割込ハンド
ラ定義解除を行う手段と、割込終了を行う手段とを具備
するものである。
を実現する割込ハンドラ定義を行う手段と、割込ハンド
ラ定義解除を行う手段と、割込終了を行う手段とを具備
するものである。
【００３２】セマフォ管理手段２１ｃ、２２ｃは、セマ
フォ管理を実現するセマフォ生成を行う手段と、セマフ
ォ操作を行う手段と、セマフォ削除を行う手段とを具備
するものである。
フォ管理を実現するセマフォ生成を行う手段と、セマフ
ォ操作を行う手段と、セマフォ削除を行う手段とを具備
するものである。
【００３３】初期設定手段２１ｄ、２２ｄは、カーネル
初期設定手段であり、このカーネル初期設定は、タスク
管理手段２１ａ、２２ａが具備する上記各手段と、割込
管理手段２１ｂ、２２ｂが具備する上記各手段と、上記
セマフォ管理手段２１ｃ、２２ｃが具備する上記各手段
とを起動する初期設定手段である。
初期設定手段であり、このカーネル初期設定は、タスク
管理手段２１ａ、２２ａが具備する上記各手段と、割込
管理手段２１ｂ、２２ｂが具備する上記各手段と、上記
セマフォ管理手段２１ｃ、２２ｃが具備する上記各手段
とを起動する初期設定手段である。
【００３４】図４は、上記実施例において、タスク管理
手段２１ａ、２２ａにおけるタスクが状態遷移する例を
示す図である。
手段２１ａ、２２ａにおけるタスクが状態遷移する例を
示す図である。
【００３５】タスクは、Ｎｏｎ−ｅｘｉｓｔ、Ｅｘｉｓ
ｔ、Ｒｅａｄｙ、Ｒｕｎの４つの状態を持つ。各システ
ムコールによるタスクの状態遷移が図４に示されてい
る。
ｔ、Ｒｅａｄｙ、Ｒｕｎの４つの状態を持つ。各システ
ムコールによるタスクの状態遷移が図４に示されてい
る。
【００３６】図５は、上記実施例のタスク管理手段２１
ａ、２２ａにおけるマルチタスク機能とスケジューリン
グ機能との例を示す図である。
ａ、２２ａにおけるマルチタスク機能とスケジューリン
グ機能との例を示す図である。
【００３７】マルチタスク機能は、複数の独立したタス
クを用いて所望の処理を実現することができる。各タス
クの実行順序を決定する機能がスケジユーリング機能で
ある。スケジユーリング機能は、タスク生成時に付与さ
れた優先度に従い、優先度の高いタスクから順番に実行
するスケジューリング方法である。実行中に、優先度の
高いタスクが実行待ちになつた場合、図５に示すよう
に、実行中のタスクをプリエンプション（中断）し、優
先度の高いタスクを実行する。
クを用いて所望の処理を実現することができる。各タス
クの実行順序を決定する機能がスケジユーリング機能で
ある。スケジユーリング機能は、タスク生成時に付与さ
れた優先度に従い、優先度の高いタスクから順番に実行
するスケジューリング方法である。実行中に、優先度の
高いタスクが実行待ちになつた場合、図５に示すよう
に、実行中のタスクをプリエンプション（中断）し、優
先度の高いタスクを実行する。
【００３８】図６は、上記実施例における割込処理手段
２１ｂ、２２ｂを具体的に示す図である。
２１ｂ、２２ｂを具体的に示す図である。
【００３９】割込処理手段２１ｂ、２２ｂは、リアルタ
イム性の厳しい処理を行ったり、異常処理を行うために
割込管理機能を実現している。図６に示すように、最も
高い優先度を持つタスクの処理中であっても、割込発生
時には、登録している割込ハンドラが直ちに起動され
る。
イム性の厳しい処理を行ったり、異常処理を行うために
割込管理機能を実現している。図６に示すように、最も
高い優先度を持つタスクの処理中であっても、割込発生
時には、登録している割込ハンドラが直ちに起動され
る。
【００４０】図７は、上記実施例におけるセマフォ管理
手段２１ｃ、２２ｃを具体的に示す図である。
手段２１ｃ、２２ｃを具体的に示す図である。
【００４１】セマフォ管理によって、資源の排他制御を
実現する。各タスクは、セマフォ操作システムコールを
発行することによって、資源の確保・解放ができる。図
７に示すように、セマフォ制御によって、共通に使用で
きる資源を排他制御し（１つのタスクが使用中の資源に
対して他のタスクのアクセスを禁止し）、タスク間で資
源を共有することができる。
実現する。各タスクは、セマフォ操作システムコールを
発行することによって、資源の確保・解放ができる。図
７に示すように、セマフォ制御によって、共通に使用で
きる資源を排他制御し（１つのタスクが使用中の資源に
対して他のタスクのアクセスを禁止し）、タスク間で資
源を共有することができる。
【００４２】図８は、本発明の第３の実施例であるオン
チップリアルタイムＯＳ２３を含むオンチップリアルタ
イム情報処理装置ＩＳ３を示す図である。
チップリアルタイムＯＳ２３を含むオンチップリアルタ
イム情報処理装置ＩＳ３を示す図である。
【００４３】オンチップリアルタイム情報処理装置ＩＳ
３は、ＭＵＸ（ＭＰＥＧ２多重）ＬＳＩ１３と、オンチ
ップリアルタイムＯＳ２３と、ＨＷ／ＳＷ ＩＦ（ハー
ドウェアとソフトウェアとのインターフェース）２３Ｉ
と、アプリケーションソフト３３とを有する。ＭＵＸ
ＬＳＩ１３は、ＭＵＸ用ハードウェアとＣｏｒｅ ＣＰ
Ｕ１３ａとによって構成されている。
３は、ＭＵＸ（ＭＰＥＧ２多重）ＬＳＩ１３と、オンチ
ップリアルタイムＯＳ２３と、ＨＷ／ＳＷ ＩＦ（ハー
ドウェアとソフトウェアとのインターフェース）２３Ｉ
と、アプリケーションソフト３３とを有する。ＭＵＸ
ＬＳＩ１３は、ＭＵＸ用ハードウェアとＣｏｒｅ ＣＰ
Ｕ１３ａとによって構成されている。
【００４４】リアルタイムＯＳ２３は、ＭＵＸ ＬＳＩ
１３上に、タスク管理手段２３ａと、割込管理手段２３
ｂと、セマフォ管理手段２３ｃとのみを有する。
１３上に、タスク管理手段２３ａと、割込管理手段２３
ｂと、セマフォ管理手段２３ｃとのみを有する。
【００４５】アプリケーションソフト３３は、Ｖｉｄｅ
ｏ処理３３ａと、Ａｕｄｉｏ処理３３ｂと、Ｕｓｅｒ処
理３３ｃと、ＰＣＲ（システムの時刻管理を行うタイム
スタンプ）処理３３ｄと、ＰＳＩ（環境情報）処理３３
ｅとを独立したタスクとして実現している。
ｏ処理３３ａと、Ａｕｄｉｏ処理３３ｂと、Ｕｓｅｒ処
理３３ｃと、ＰＣＲ（システムの時刻管理を行うタイム
スタンプ）処理３３ｄと、ＰＳＩ（環境情報）処理３３
ｅとを独立したタスクとして実現している。
【００４６】すなわち、オンチップリアルタイム情報処
理装置ＩＳ３は、ＭＰＥＧ２システムが規定する映像／
音声／ユーザストリームの多重（Multiplexer:ＭＵＸと
呼ぶ）に適用した場合の例である。
理装置ＩＳ３は、ＭＰＥＧ２システムが規定する映像／
音声／ユーザストリームの多重（Multiplexer:ＭＵＸと
呼ぶ）に適用した場合の例である。
【００４７】上記ＭＵＸは、特願平８−７５３４６号プ
ロトコル処理装置に規定されているように、複数の入力
ストリームとして、ＭＰＥＧ２準拠の映像ストリーム、
音声ストリーム、ユーザストリームを扱い、複数の出力
ストリームとして、トランスポートストリームまたはプ
ログラムストリーム等のストリームを扱うものであり、
映像、音声、ユーザの３つのストリーム（「エレメンタ
リストリーム」と呼ばれる）を多重化し、１つのトラン
スポートまたはプログラムストリームを出力するプロト
コル処理装置が上記ＭＵＸである。
ロトコル処理装置に規定されているように、複数の入力
ストリームとして、ＭＰＥＧ２準拠の映像ストリーム、
音声ストリーム、ユーザストリームを扱い、複数の出力
ストリームとして、トランスポートストリームまたはプ
ログラムストリーム等のストリームを扱うものであり、
映像、音声、ユーザの３つのストリーム（「エレメンタ
リストリーム」と呼ばれる）を多重化し、１つのトラン
スポートまたはプログラムストリームを出力するプロト
コル処理装置が上記ＭＵＸである。
【００４８】図９は、上記第３の実施例を、ＭＰＥＧ２
システムに適用した場合の具体的な例を示す図である。
システムに適用した場合の具体的な例を示す図である。
【００４９】ＭＵＸ１３の独立したタスク構成として、
Ｖｉｄｅｏ、ＰＣＲ、ＰＳＩ等の詳細なタスクとその優
先度との関係を示している。
Ｖｉｄｅｏ、ＰＣＲ、ＰＳＩ等の詳細なタスクとその優
先度との関係を示している。
【００５０】図１０は、上記第３の実施例を、ＭＰＥＧ
２システムに適用した場合の具体的な例を示す図であ
る。
２システムに適用した場合の具体的な例を示す図であ
る。
【００５１】実際のトランスポートストリームの処理に
おいて、Ｖｉｄｅｏ、ＰＣＲ、ＰＳＩ等が起動される各
タスクの実行過程、各タスクの実行の割合等を示してい
る。実際の規定のレートは、Ｖｉｄｅｏ：５．０Ｍｂｐ
ｓ、ＰＣＲ：１００ｍｓｅｃに１個、ＰＳＩ：１ｓｅｃ
に１個であり、全体のＴＳのレートは、６．１４４Ｍｂ
ｐｓであり、図１０に示す各タスクの起動の割合は、こ
れらの規定レートに従ったものになっている。なお、タ
スクの優先度と具体的なタスクとの対応は図９に示して
ある。
おいて、Ｖｉｄｅｏ、ＰＣＲ、ＰＳＩ等が起動される各
タスクの実行過程、各タスクの実行の割合等を示してい
る。実際の規定のレートは、Ｖｉｄｅｏ：５．０Ｍｂｐ
ｓ、ＰＣＲ：１００ｍｓｅｃに１個、ＰＳＩ：１ｓｅｃ
に１個であり、全体のＴＳのレートは、６．１４４Ｍｂ
ｐｓであり、図１０に示す各タスクの起動の割合は、こ
れらの規定レートに従ったものになっている。なお、タ
スクの優先度と具体的なタスクとの対応は図９に示して
ある。
【００５２】上記実施例は、リアルタイム処理を実現す
るのに不可欠な最低限の機能として、夕スク管理、割込
管理、セマフォ管理のみを提供することによって、極め
て搭載メモリの少ない情報処理システム上に、ＭＰＥＧ
２システムのアプリケーション等のリアルタイム情報処
理を構築するのに好適なオンチップリアルタイムＯＳを
実現することが可能である。図８に示したＭＵＸへの適
用では、本発明の実施例であるオンチップリアルタイム
ＯＳの部分が約２ｋＢ、複数タスクで構成されるＭＵＸ
のアプリケーションの部分が約２ｋＢ以下となり、両方
合わせても４ｋＢという極めて少ない動的メモリ量でリ
アルタイムＯＳを実装し、ＭＵＸのアプリケーション動
作させることができる。
るのに不可欠な最低限の機能として、夕スク管理、割込
管理、セマフォ管理のみを提供することによって、極め
て搭載メモリの少ない情報処理システム上に、ＭＰＥＧ
２システムのアプリケーション等のリアルタイム情報処
理を構築するのに好適なオンチップリアルタイムＯＳを
実現することが可能である。図８に示したＭＵＸへの適
用では、本発明の実施例であるオンチップリアルタイム
ＯＳの部分が約２ｋＢ、複数タスクで構成されるＭＵＸ
のアプリケーションの部分が約２ｋＢ以下となり、両方
合わせても４ｋＢという極めて少ない動的メモリ量でリ
アルタイムＯＳを実装し、ＭＵＸのアプリケーション動
作させることができる。
【００５３】なお、上記実施例は、リアルタイム処理を
実現するのに不可欠な最低限の機能として、夕スク管
理、割込管理、セマフォ管理のみを提供することによっ
て、極めて搭載メモリの少ない情報処理システム上にリ
アルタイム情報処理を構築するのに好適なオンチップリ
アルタイムＯＳを提供することにある。特に、ＣＰＵと
専用ハードウェアから構成されるエンベディドシステム
（Embedded System ）上に、または、それらを１つのチ
ップ上に集積したオンチップ・エンベデイドシステム
（On Chip Embedded System ）上に、リアルタイム情報
処理を構築するのに好適なオンチップリアルタイムＯＳ
を提供することにある。このため、アプリケーションの
種類や、アプリケーションのタスクを用いた構成法等は
特にここで規定するところではない。また、ハードウェ
アである計算機（ＣＰＵ）またはＣＰＵと専用ハードウ
ェアから構成されているエンベディドシステム、また
は、１つのチップ上に集積したオンチップ・エンベディ
ドシステム等の構成法も、特にここで規定するところで
はない。
実現するのに不可欠な最低限の機能として、夕スク管
理、割込管理、セマフォ管理のみを提供することによっ
て、極めて搭載メモリの少ない情報処理システム上にリ
アルタイム情報処理を構築するのに好適なオンチップリ
アルタイムＯＳを提供することにある。特に、ＣＰＵと
専用ハードウェアから構成されるエンベディドシステム
（Embedded System ）上に、または、それらを１つのチ
ップ上に集積したオンチップ・エンベデイドシステム
（On Chip Embedded System ）上に、リアルタイム情報
処理を構築するのに好適なオンチップリアルタイムＯＳ
を提供することにある。このため、アプリケーションの
種類や、アプリケーションのタスクを用いた構成法等は
特にここで規定するところではない。また、ハードウェ
アである計算機（ＣＰＵ）またはＣＰＵと専用ハードウ
ェアから構成されているエンベディドシステム、また
は、１つのチップ上に集積したオンチップ・エンベディ
ドシステム等の構成法も、特にここで規定するところで
はない。
【００５４】すなわち、上記実施例のオンチップリアル
タイムＯＳは、オンチップエンベディドシステムの大規
模化、複雑化するソフトウェアに対する要求条件である
以下の項目に対して、極めて有効な手段を提供すること
ができる。
タイムＯＳは、オンチップエンベディドシステムの大規
模化、複雑化するソフトウェアに対する要求条件である
以下の項目に対して、極めて有効な手段を提供すること
ができる。
【００５５】・複数のハードウェア資源の制御 マルチタスク機能を用いて、複数のハードウェア資源を
制御することができる。異なる処理単位で、独立にタス
クを設計することが可能である。各々のタスクは、オン
チップリアルタイムＯＳが提供するマルチタスク機能に
よって、他のタスクとの依存性を考慮せずに設計でき
る。
制御することができる。異なる処理単位で、独立にタス
クを設計することが可能である。各々のタスクは、オン
チップリアルタイムＯＳが提供するマルチタスク機能に
よって、他のタスクとの依存性を考慮せずに設計でき
る。
【００５６】・リアルタイム性 オンチップリアルタイムＯＳでスケジューリングを行
い、リアルタイム性を保証している。このため、異なる
処理間で、互いにデッドラインを考慮してソフトウェア
を設計する必要はない。また、割込管理によって、割込
の即応性にも優れている。
い、リアルタイム性を保証している。このため、異なる
処理間で、互いにデッドラインを考慮してソフトウェア
を設計する必要はない。また、割込管理によって、割込
の即応性にも優れている。
【００５７】・資源の排他制御 オンチップリアルタイムＯＳで提供されるシステムコー
ルを用いて、容易にタスク間で資源を共有することがで
きる。
ルを用いて、容易にタスク間で資源を共有することがで
きる。
【００５８】・異常処理 割込管理のサポートによって、即座に異常を検出し、適
切な異常処理を行うことができる。
切な異常処理を行うことができる。
【００５９】また、上記実施例を、ＭＰＥＧ２システム
が規定する映像／音声／ユーザストリームの多重（ＭＵ
Ｘ）処理に適用する場合、ハードウェアとして、特願平
８−７５３４６号に開示されているプロトコル処理装置
を適用し、そのソフトウェアとして上記実施例を利用す
る場合、極めて容易にＭＵＸ処理で不可欠な複雑なリア
ルタイム処理を実現することができるので、従来のＭＵ
Ｘのソフトウェアでは困難であった機能の変更や追加等
を容易に行うことができる。
が規定する映像／音声／ユーザストリームの多重（ＭＵ
Ｘ）処理に適用する場合、ハードウェアとして、特願平
８−７５３４６号に開示されているプロトコル処理装置
を適用し、そのソフトウェアとして上記実施例を利用す
る場合、極めて容易にＭＵＸ処理で不可欠な複雑なリア
ルタイム処理を実現することができるので、従来のＭＵ
Ｘのソフトウェアでは困難であった機能の変更や追加等
を容易に行うことができる。
【００６０】なお、上記特願平８−７５３４６号に開示
されているプロトコル処理装置は、複数の入力ポートか
ら入力された複数の入力ストリーム中のデータを、所定
のシンタックスに従って、データの組立、分解、挿入、
削除、加工、並び替え等の処理を行い、複数の出力ポー
トへ複数の出力ストリームとして出力するプロトコル処
理装置において、２ポートメモリで構成され、入出力ス
トリームの一部を格納するバッファメモリと、上記複数
の入力ストリームを上記バッファメモリの第１のポート
へ書き込む動作を制御するライト制御部と、上記バッフ
ァメモリの第２のポートから複数の出力ストリームを読
み出す動作を制御するリード制御部と、２ポートメモリ
で構成され、シンタックス処理を実行するために作業デ
ータを一時的に格納するデータメモリと、上記バッファ
メモリ内のデータを参照、読み出し、上記データメモリ
を用いて上記シンタックス処理を実現し、このシンタッ
クス処理されたデータを上記バッファメモリに書き込む
処理を実現するプログラム可能なシンタックス処理制御
部とを有し、所定のプロトコル処理を実現する装置であ
る。なお、このプロトコル処理装置におけるプロトコル
処理を、上記所定のリアルタイム処理として実行するよ
うにしてもよい。
されているプロトコル処理装置は、複数の入力ポートか
ら入力された複数の入力ストリーム中のデータを、所定
のシンタックスに従って、データの組立、分解、挿入、
削除、加工、並び替え等の処理を行い、複数の出力ポー
トへ複数の出力ストリームとして出力するプロトコル処
理装置において、２ポートメモリで構成され、入出力ス
トリームの一部を格納するバッファメモリと、上記複数
の入力ストリームを上記バッファメモリの第１のポート
へ書き込む動作を制御するライト制御部と、上記バッフ
ァメモリの第２のポートから複数の出力ストリームを読
み出す動作を制御するリード制御部と、２ポートメモリ
で構成され、シンタックス処理を実行するために作業デ
ータを一時的に格納するデータメモリと、上記バッファ
メモリ内のデータを参照、読み出し、上記データメモリ
を用いて上記シンタックス処理を実現し、このシンタッ
クス処理されたデータを上記バッファメモリに書き込む
処理を実現するプログラム可能なシンタックス処理制御
部とを有し、所定のプロトコル処理を実現する装置であ
る。なお、このプロトコル処理装置におけるプロトコル
処理を、上記所定のリアルタイム処理として実行するよ
うにしてもよい。
【００６１】さらに、上記実施例であるオンチップリア
ルタイムＯＳの適用によって、オンチップ・エンベディ
ドシステムにおけるアプリケーション（アプリケーショ
ンソフトウェア）の設計が簡易になり、ソフトウェア開
発の短ＴＡＴ化を図ることができる。さらに、タスクと
して、ソフトウェアを複数の機能毎に部品化を図ること
によって、機能の変更や追加を容易に実行することがで
きるばかりでなく、ソフトウェア機能部品の再利用も容
易である。これによって、たとえば、ＭＰＥＧ２準拠の
ビデオエンコーダ、ビデオデコーダ、オーディオエンコ
ーダ、オーディオデコーダ、さらに、ＭＰＥＧ２システ
ムが規定する多重化（ＭＵＸ）処理、分離化（Demultip
lexer:ＤＭＵＸと呼ぶ）処理等を個別のソフトウェア機
能部品として構成し、それらをオンチップリアルタイム
ＯＳを用いて同時に時間分割でかつリアルタイム性を保
証して実行することも可能である。
ルタイムＯＳの適用によって、オンチップ・エンベディ
ドシステムにおけるアプリケーション（アプリケーショ
ンソフトウェア）の設計が簡易になり、ソフトウェア開
発の短ＴＡＴ化を図ることができる。さらに、タスクと
して、ソフトウェアを複数の機能毎に部品化を図ること
によって、機能の変更や追加を容易に実行することがで
きるばかりでなく、ソフトウェア機能部品の再利用も容
易である。これによって、たとえば、ＭＰＥＧ２準拠の
ビデオエンコーダ、ビデオデコーダ、オーディオエンコ
ーダ、オーディオデコーダ、さらに、ＭＰＥＧ２システ
ムが規定する多重化（ＭＵＸ）処理、分離化（Demultip
lexer:ＤＭＵＸと呼ぶ）処理等を個別のソフトウェア機
能部品として構成し、それらをオンチップリアルタイム
ＯＳを用いて同時に時間分割でかつリアルタイム性を保
証して実行することも可能である。
【００６２】集積回路技術の進展によって、オンチップ
システムの大規模・複雑化は今後も進展すると考えられ
るので、オンチップ・エンベディドシステムに上記実施
例であるオンチップリアルタイムＯＳを搭載すること
は、複雑なソフトウェア開発の効率化を図るために極め
て有効である。
システムの大規模・複雑化は今後も進展すると考えられ
るので、オンチップ・エンベディドシステムに上記実施
例であるオンチップリアルタイムＯＳを搭載すること
は、複雑なソフトウェア開発の効率化を図るために極め
て有効である。
【００６３】上記のように、将来的なネットワーク技術
をベースにしたマルチメディア時代において、上記実施
例が提供する小型、経済化、ＶＬＳＩ化が可能な新しい
オンチップリアルタイムＯＳの果たす役割は図り知れな
い。
をベースにしたマルチメディア時代において、上記実施
例が提供する小型、経済化、ＶＬＳＩ化が可能な新しい
オンチップリアルタイムＯＳの果たす役割は図り知れな
い。
【００６４】上記実施例においては、ＣＰＵと専用ハー
ドウェアから構成されるエンベディドシステム上に、ま
たは、それらを１つのチップ上に集積したオンチップ・
エンベデイドシステム上に、オンチップリアルタイムＯ
Ｓ２１、２２、２３を実装したものであるが、１つのＣ
ＰＵ上に、オンチップリアルタイムＯＳ２１、２２、２
３を実装するようにしてもよい。
ドウェアから構成されるエンベディドシステム上に、ま
たは、それらを１つのチップ上に集積したオンチップ・
エンベデイドシステム上に、オンチップリアルタイムＯ
Ｓ２１、２２、２３を実装したものであるが、１つのＣ
ＰＵ上に、オンチップリアルタイムＯＳ２１、２２、２
３を実装するようにしてもよい。
【００６５】
【発明の効果】本発明によれば、搭載メモリが極めて少
ない情報処理システム上にリアルタイム情報処理を構築
することができるので、従来のオンチップリアルタイム
ＯＳに比べ、小型、経済化を図った新しいオンチップリ
アルタイムＯＳを実現することができ、特に、オンチッ
プリアルタイムＯＳは、ＣＰＵと専用ハードウェアから
構成されるエンベディドシステム（Embedded System ）
上に、または、それらを１つのチップ上に集積したオン
チップ・エンベデイドシステム（On Chip Embedded Sys
tem ）上に、数ｋＢ程度で実装できるので、オンチップ
リアルタイムＯＳの小型、経済化、ＶＬＳＩ化を図るこ
とができるという効果を奏する。
ない情報処理システム上にリアルタイム情報処理を構築
することができるので、従来のオンチップリアルタイム
ＯＳに比べ、小型、経済化を図った新しいオンチップリ
アルタイムＯＳを実現することができ、特に、オンチッ
プリアルタイムＯＳは、ＣＰＵと専用ハードウェアから
構成されるエンベディドシステム（Embedded System ）
上に、または、それらを１つのチップ上に集積したオン
チップ・エンベデイドシステム（On Chip Embedded Sys
tem ）上に、数ｋＢ程度で実装できるので、オンチップ
リアルタイムＯＳの小型、経済化、ＶＬＳＩ化を図るこ
とができるという効果を奏する。
【図１】本発明の第１の実施例であるオンチップリアル
タイムＯＳ２１を含むオンチップリアルタイム情報処理
装置ＩＳ１を示す図である。
タイムＯＳ２１を含むオンチップリアルタイム情報処理
装置ＩＳ１を示す図である。
【図２】本発明の第２の実施例であるオンチップリアル
タイムＯＳ２２を含むオンチップリアルタイム情報処理
装置ＩＳ２を示す図である。
タイムＯＳ２２を含むオンチップリアルタイム情報処理
装置ＩＳ２を示す図である。
【図３】上記実施例におけるタスク管理、割込管理、セ
マフォ管理を実現する１８個のシステムコールを示す図
である。
マフォ管理を実現する１８個のシステムコールを示す図
である。
【図４】上記実施例において、タスク管理手段２１ａ、
２２ａにおけるタスクが状態遷移する例を示す図であ
る。
２２ａにおけるタスクが状態遷移する例を示す図であ
る。
【図５】上記実施例のタスク管理手段２１ａ、２２ａに
おけるマルチタスク機能とスケジューリング機能との例
を示す図である。
おけるマルチタスク機能とスケジューリング機能との例
を示す図である。
【図６】上記実施例における割込処理手段２１ｂ、２２
ｂを具体的に示す図である。
ｂを具体的に示す図である。
【図７】上記実施例におけるセマフォ管理手段２１ｃ、
２２ｃを具体的に示す図である。
２２ｃを具体的に示す図である。
【図８】本発明の第３の実施例であるオンチップリアル
タイムＯＳ２３を含むオンチップリアルタイム情報処理
装置ＩＳ３を示す図である。
タイムＯＳ２３を含むオンチップリアルタイム情報処理
装置ＩＳ３を示す図である。
【図９】上記第３の実施例を、ＭＰＥＧ２システムに適
用した場合の具体的な例を示す図である。
用した場合の具体的な例を示す図である。
【図１０】上記第３の実施例を、ＭＰＥＧ２システムに
適用した場合の具体的な例を示す図である。
適用した場合の具体的な例を示す図である。
【図１１】ソフトウェアに対する要求条件と、それを実
現するリアルタイムＯＳの機能との関係を示す図であ
る。
現するリアルタイムＯＳの機能との関係を示す図であ
る。
【図１２】本発明オンチップリアルタイムＯＳがターゲ
ットとする動的メモリ量と、既存のリアルタイムＯＳの
動的メモリ量との関係を示す図である。
ットとする動的メモリ量と、既存のリアルタイムＯＳの
動的メモリ量との関係を示す図である。
ＩＳ１、ＩＳ２、ＩＳ３…オンチップリアルタイム情報
処理装置、 １１…ＣＰＵ、 １２…専用ハードウェア、 １２ａ、１３ａ…Ｃｏｒｅ ＣＰＵ、 １３…ＭＵＸ ＬＳＩ、 ２１、２２、２３…オンチップリアルタイムＯＳ、 ２１ａ、２２ａ、２３ａ…タスク管理手段、 ２１ｂ、２２ｂ、２３ｂ…割込処理手段、 ２１ｃ、２２ｃ、２３ｃ…セマフォ管理手段、 ３１、３２、３３…アプリケーション。
処理装置、 １１…ＣＰＵ、 １２…専用ハードウェア、 １２ａ、１３ａ…Ｃｏｒｅ ＣＰＵ、 １３…ＭＵＸ ＬＳＩ、 ２１、２２、２３…オンチップリアルタイムＯＳ、 ２１ａ、２２ａ、２３ａ…タスク管理手段、 ２１ｂ、２２ｂ、２３ｂ…割込処理手段、 ２１ｃ、２２ｃ、２３ｃ…セマフォ管理手段、 ３１、３２、３３…アプリケーション。
Claims (5)
- 【請求項１】 複数のタスクを１つのＣＰＵ上で時間多
重で処理し、しかも、所定の一定時間以内に全てのタス
クの呼び出しを保証するオンチップリアルタイムＯＳに
おいて、 複数のタスクを時間多重で独立に処理する機能であるマ
ルチタスク機能と、上記タスクのそれぞれに付与されて
いる優先度の低いタスクよりも上記優先度の高いタスク
を優先的に処理する機能であるプリエンプティブなスケ
ジューリング機能とを有するタスク管理手段と；どのよ
うな優先度のタスクの実行中においても、割り込みイベ
ントを受け付ける機能を有する割込管理手段と；複数の
タスク間における情報授受の排他制御機能を有するセマ
フォ管理手段と；を有し、所定のリアルタイム情報処理
を実現することを特徴とするオンチップリアルタイムＯ
Ｓ。 - 【請求項２】 １つのＣＰＵと専用のハードウェアとに
よって構成され、上記ＣＰＵと上記専用ハードウェアと
の間で情報の授受を行いながら処理を進める情報処理装
置であるエンベディドシステムで、上記ＣＰＵ上で複数
のタスクを時間多重で処理を行い、しかも、所定の一定
時間以内に全てのタスクの呼び出しを保証するオンチッ
プリアルタイムＯＳにおいて、 複数のタスクを時間多重で独立に処理する機能であるマ
ルチタスク機能と、複数のタスクに付与されている優先
度の低いタスクよりも上記優先度の高いタスクを優先的
に処理する機能であるプリエンプティブなスケジューリ
ング機能を有するタスク管理手段と；どのような優先度
のタスクの実行中においても割り込みイベントを受け付
ける機能を有する割込管理手段と；複数のタスク間での
情報授受の排他制御機能を有するセマフォ管理手段と；
を具備し、所定のリアルタイム情報処理を実現すること
を特徴とするオンチップリアルタイムＯＳ。 - 【請求項３】 請求項１または請求項２において、 上記タスク管理手段は、 上記タスクの生成を行う手段と、上記タスクの起動を行
う手段と、上記タスクの終了を行う手段と、上記タスク
の削除を行う手段と、他タスク強制終了を行う手段と、
周期的に起動されるタスクである周期タスクの生成を行
う手段と、上記周期タスクの起動を行う手段と、上記周
期タスクの終了を行う手段と、上記周期タスクの削除を
行う手段と、上記周期タスク以外のタスクである他周期
タスクを強制終了する手段と、自タスクＩＤ情報取得を
行う手段とを具備し、 上記割込管理手段は、 割込ハンドラ定義を行う手段と、割込ハンドラ定義解除
を行う手段と、割込終了を行う手段とを具備し、 上記セマフォ管理手段は、 セマフォ生成を行う手段と、セマフォ操作を行う手段
と、セマフォ削除を行う手段とを具備し、 さらに、上記タスク管理手段が具備する上記各手段と、
上記割込管理手段が具備する上記各手段と、上記セマフ
ォ管理手段が具備する上記各手段とを起動する初期設定
手段を具備し、所定のリアルタイム情報処理を実現する
ことを特徴とするオンチップリアルタイムＯＳ。 - 【請求項４】 請求項１〜請求項３のいずれか１項にお
いて、 上記オンチップリアルタイムＯＳを、１つのチップ上に
構成し、所定のリアルタイム情報処理を実現することを
特徴とするオンチップリアルタイムＯＳ。 - 【請求項５】 請求項１〜請求項４のいずれか１項にお
いて、 複数の入力ポートから入力された複数の入力ストリーム
中のデータを、所定のシンタックスに従って、データの
組立、分解、挿入、削除、加工、並び替え等の処理を行
い、複数の出力ポートへ複数の出力ストリームとして出
力するプロトコル処理装置において、２ポートメモリで
構成され、入出力ストリームの一部を格納するバッファ
メモリと、上記複数の入力ストリームを上記バッファメ
モリの第１のポートへ書き込む動作を制御するライト制
御部と、上記バッファメモリの第２のポートから複数の
出力ストリームを読み出す動作を制御するリード制御部
と、２ポートメモリで構成され、シンタックス処理を実
行するために作業データを一時的に格納するデータメモ
リと、上記バッファメモリ内のデータを参照、読み出
し、上記データメモリを用いて上記シンタックス処理を
実現し、このシンタックス処理されたデータを上記バッ
ファメモリに書き込む処理を実現するプログラム可能な
シンタックス処理制御部とを有し、所定のプロトコル処
理を実現するプロトコル処理を、上記所定のリアルタイ
ム処理として実行することを特徴とするオンチップリア
ルタイムＯＳ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548298A JPH11272480A (ja) | 1998-03-24 | 1998-03-24 | オンチップリアルタイムｏｓ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548298A JPH11272480A (ja) | 1998-03-24 | 1998-03-24 | オンチップリアルタイムｏｓ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11272480A true JPH11272480A (ja) | 1999-10-08 |
Family
ID=14138842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9548298A Pending JPH11272480A (ja) | 1998-03-24 | 1998-03-24 | オンチップリアルタイムｏｓ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11272480A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003027846A1 (en) * | 2001-09-20 | 2003-04-03 | Ricoh Company, Ltd. | Task switching system, task switching method and dsp modem |
| US7089555B2 (en) | 2001-06-27 | 2006-08-08 | International Business Machines Corporation | Ordered semaphore management subsystem |
| US7143414B2 (en) | 2001-09-26 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for locking multiple semaphores |
| WO2008023426A1 (fr) | 2006-08-24 | 2008-02-28 | Netcleus Systems Corporation | Dispositif de traitement de tâche |
| US7349688B2 (en) | 2001-12-07 | 2008-03-25 | Ntt Docomo, Inc. | Mobile communications terminal, application program execution state control method, and execution state control computer program product |
| US7454753B2 (en) | 2001-06-27 | 2008-11-18 | International Business Machines Corporation | Semaphore management subsystem for use with multi-thread processor systems |
| US7472214B2 (en) | 2005-08-05 | 2008-12-30 | Mitsubishi Denki Kabushiki Kaisha | Real-time embedded simple monitor method and computer product |
| US7917908B2 (en) | 2001-09-26 | 2011-03-29 | International Business Machines Corporation | Flow lookahead in an ordered semaphore management subsystem |
| US8327379B2 (en) | 2006-08-24 | 2012-12-04 | Kernelon Silicon Inc. | Method for switching a selected task to be executed according with an output from task selecting circuit |
| US8341641B2 (en) | 2007-08-16 | 2012-12-25 | Kernelon Silicon Inc. | Task processor |
| WO2013175610A1 (ja) | 2012-05-24 | 2013-11-28 | カーネロンシリコン株式会社 | タスク処理装置 |
| US8996761B2 (en) | 2007-08-10 | 2015-03-31 | Kernelon Silicon Inc. | Virtual queue processing circuit and task processor |
-
1998
- 1998-03-24 JP JP9548298A patent/JPH11272480A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7089555B2 (en) | 2001-06-27 | 2006-08-08 | International Business Machines Corporation | Ordered semaphore management subsystem |
| US7454753B2 (en) | 2001-06-27 | 2008-11-18 | International Business Machines Corporation | Semaphore management subsystem for use with multi-thread processor systems |
| WO2003027846A1 (en) * | 2001-09-20 | 2003-04-03 | Ricoh Company, Ltd. | Task switching system, task switching method and dsp modem |
| US7917908B2 (en) | 2001-09-26 | 2011-03-29 | International Business Machines Corporation | Flow lookahead in an ordered semaphore management subsystem |
| US7143414B2 (en) | 2001-09-26 | 2006-11-28 | International Business Machines Corporation | Method and apparatus for locking multiple semaphores |
| US7349688B2 (en) | 2001-12-07 | 2008-03-25 | Ntt Docomo, Inc. | Mobile communications terminal, application program execution state control method, and execution state control computer program product |
| US7472214B2 (en) | 2005-08-05 | 2008-12-30 | Mitsubishi Denki Kabushiki Kaisha | Real-time embedded simple monitor method and computer product |
| US9342350B2 (en) | 2006-08-24 | 2016-05-17 | Renesas Electronics Corporation | System for selecting a task to be executed according to an output from a task control circuit |
| US9753729B2 (en) | 2006-08-24 | 2017-09-05 | Renesas Electronics Corporation | System for selecting a task to be executed according to an output from a task control circuit |
| WO2008023426A1 (fr) | 2006-08-24 | 2008-02-28 | Netcleus Systems Corporation | Dispositif de traitement de tâche |
| US8327379B2 (en) | 2006-08-24 | 2012-12-04 | Kernelon Silicon Inc. | Method for switching a selected task to be executed according with an output from task selecting circuit |
| US9047120B2 (en) | 2007-08-10 | 2015-06-02 | Kernelon Silicon Inc. | Virtual queue processing circuit and task processor |
| US8996761B2 (en) | 2007-08-10 | 2015-03-31 | Kernelon Silicon Inc. | Virtual queue processing circuit and task processor |
| US9104470B2 (en) | 2007-08-16 | 2015-08-11 | Renesas Electronics Corporation | Task processor |
| US8776079B2 (en) | 2007-08-16 | 2014-07-08 | Kernelon Silicon Inc. | Task processor |
| US8341641B2 (en) | 2007-08-16 | 2012-12-25 | Kernelon Silicon Inc. | Task processor |
| US9766924B2 (en) | 2007-08-16 | 2017-09-19 | Renesas Electronics Corporation | Task processor |
| US10387191B2 (en) | 2007-08-16 | 2019-08-20 | Renesas Electronics Corporation | Task processor |
| US10949249B2 (en) | 2007-08-16 | 2021-03-16 | Renesas Electronics Corporation | Task processor |
| WO2013175610A1 (ja) | 2012-05-24 | 2013-11-28 | カーネロンシリコン株式会社 | タスク処理装置 |
| US9753779B2 (en) | 2012-05-24 | 2017-09-05 | Renesas Electronics Corporation | Task processing device implementing task switching using multiple state registers storing processor id and task state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4028444B2 (ja) | スケジューリング方法およびリアルタイム処理システム | |
| JP3889726B2 (ja) | スケジューリング方法および情報処理システム | |
| JP3920818B2 (ja) | スケジューリング方法および情報処理システム | |
| US7661107B1 (en) | Method and apparatus for dynamic allocation of processing resources | |
| KR101258502B1 (ko) | 멀티코어 아키텍처 내의 리소스 관리 | |
| JP5367816B2 (ja) | オペレーションの保護モードスケジューリング | |
| US9052957B2 (en) | Method and system for conducting intensive multitask and multiflow calculation in real-time | |
| EP1622015A2 (en) | Method and system for performing real-time operation | |
| Saksena et al. | Design and implementation of Maruti-II | |
| WO2006055864A2 (en) | Method and apparatus for implementing task management of computer operations | |
| JPH11272480A (ja) | オンチップリアルタイムｏｓ | |
| CA1304513C (en) | Multiple i/o bus virtual broadcast of programmed i/o instructions | |
| Pöhnl et al. | A middleware journey from microcontrollers to microprocessors | |
| Ditze | DReaMS—Concepts of a distributed real-time management system | |
| Gopalan | Real-time support in general purpose operating systems | |
| US7320044B1 (en) | System, method, and computer program product for interrupt scheduling in processing communication | |
| JP2003345614A (ja) | シングルプロセッサ向けｏｓによる並列処理システム | |
| Burgess et al. | BED: a multithreaded kernel for embedded systems | |
| Rodrigues et al. | The design of RT-Appia | |
| Kamrad et al. | An Ada runtime system implementation of the Ravenscar profile for high speed application-layer data switch | |
| Hofer | Sloth: The Virtue and Vice of Latency Hiding in Hardware-Centric Operating Systems | |
| Schmidt et al. | TAO: a High-performance ORB Endsystem Architecture for Real-time CORBA | |
| van Dijk | The design of the EMPS multiprocessor executive for distributed computing | |
| Schmidt et al. | Half-Sync/Half-Async | |
| CN118519683A (zh) | 一种支持硬实时的嵌入式混合内核操作方法及系统 |