[go: up one dir, main page]

JPH11252203A - デジタル信号伝送装置 - Google Patents

デジタル信号伝送装置

Info

Publication number
JPH11252203A
JPH11252203A JP4961098A JP4961098A JPH11252203A JP H11252203 A JPH11252203 A JP H11252203A JP 4961098 A JP4961098 A JP 4961098A JP 4961098 A JP4961098 A JP 4961098A JP H11252203 A JPH11252203 A JP H11252203A
Authority
JP
Japan
Prior art keywords
data
digital signal
value
storage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4961098A
Other languages
English (en)
Other versions
JP3369463B2 (ja
Inventor
Shin Hikino
慎 引野
Koichi Nakajima
宏一 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP04961098A priority Critical patent/JP3369463B2/ja
Publication of JPH11252203A publication Critical patent/JPH11252203A/ja
Application granted granted Critical
Publication of JP3369463B2 publication Critical patent/JP3369463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 任意のビットレートのMPEG2−TSをD
S3回線に効率的にマッピングして伝送することができ
ると共に、DS3回線での信号伝送において、固定遅延
が少なく、実現回路規模の小さいデジタル信号伝送装置
を提供する。 【解決手段】 データ生成装置6からのデジタルデータ
を一時的に記憶する記憶回路1、無効データを生成する
無効データ生成回路2、記憶回路の蓄積状態を検出する
蓄積状態検出回路3、切り換えスイッチ4を切り換え制
御して、無効データ生成回路2の出力と記憶回路1から
の読み出し出力とを切り換えて、伝送路帯域に対するデ
ジタル信号の占める帯域が入力ビットレートより少し高
い伝送フォーマットと少し低い伝送フォーマットとを生
成し、蓄積状態検出回路による蓄積状態を示す検出出力
に応じて2つの伝送フォーマットを適応的に切り換える
マッピングパターン制御回路5を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、送信するデジタ
ルデータの伝送レートより高い帯域をもつ伝送路に対し
て、伝送レートの違いを吸収し、効率的に帯域の割り当
てを行ってデジタル信号を伝送するデジタル信号伝送装
置に関するものである。
【0002】
【従来の技術】近年、ネットワークの大容量化/画像技
術の高度化により、画像通信が盛んになっている。特に
画像については、ISO/IEC13818規格で定め
られている、MPEG2(Moving Picture Experts Gro
up)という画像圧縮技術が広範囲に広まり、急速に普及
してきている。
【0003】MPEG2における伝送フォーマットに
は、Program Streamと、Transport Stream(以下TSと
いう)の2種類があるが、衛星デジタル放送、地上波デ
ジタル放送等伝送メディアに広く普及しているのは18
8バイト固定長のパケットで構成されるTSである。
【0004】一方、通信においては、伝送路としてAT
M、LAN、専用線(T1,DS3等)等が存在し、こ
れらの回線上に、どのように上記MPEG2−TSを載
せ込むか(以下これをマッピングという)が上記回線を
デジタルTV放送に利用する上で重要になる。
【0005】図12は上記回線のうち北米を中心に普及
しているDS3回線にMPEG2−TSをマッピングし
て伝送する従来の装置を示したものである。図12にお
いて、6はMPEG2−TS生成装置、34はMPEG ove
r ATMマッピング装置、35はPhysical Layer Converge
nce Protocol(以下PLCP)フレーム化装置、7はD
S3回線である。
【0006】次に動作について説明する。テレビ信号な
どの映像ソース(図示しない)からMPEG2−TS生
成装置6によって生成されたMPEG2−TSは、MPEG
over ATMマッピング装置34に送られる。
【0007】MPEG2−TS to ATMセルマッピン
グ装置34では、188バイトのMPEG2−TSパケ
ットを48バイトのATMセルのペイロード部に分割マ
ッピングする。マッピング方法は米国のATM LAN
標準化団体であるATM Forumが仕様を規定している(Aud
io/Visual Multimedia Services:Video on Demandv1.
1)。この仕様は、376バイトになる2つのTSパケ
ットに、ATMアダプテーションレイヤ5(以下AAL
5という)で定められている8バイトのヘッダを付加し
た384バイトを、8個のATMセルにマッピングする
ものである。図13にMPEG over ATMのフォーマットを
示す。
【0008】このようにATMセルにマッピングされた
MPEG2−TSは、PLCPフレーム化装置35に送
られる。DS3回線にATMセルを乗せる方式もATM Fo
rumによって規定されており(ATM User−Network Inter
face Specification V3.1)、そこではフレームレート
が125μ秒のPLCPフレーム1つにつきATMセル
を12個マッピングすることが定められている。MPE
G2−TSのレート調整は、ATMセルにアイドル・セ
ルを挿入することによって行われる。図14にDS3
PLCPフレーム構造を示す。
【0009】上記のごとく従来の装置は、既存のMPEG o
ver ATMとPLCP DS3フレームフォーマットを組み
合わせることでDS3回線にMPEG2−TSをマッピ
ングして伝送を行っている。
【0010】
【発明が解決しようとする課題】上記のような従来の伝
送装置は、MPEG2−TSを一旦ATMセルにマッピ
ングし、さらにATMセルをPLCPフレームにマッピ
ングしてDS3回線で伝送するという2段階の処理を行
うため固定遅延が増大し、さらに煩雑なフォーマット処
理をするため回路規模が大きくなるという問題点があっ
た。
【0011】また、2つのフォーマット(ATMセル、
PLCPフレーム)を経ることによって、オーバヘッド
が増大し、回線の帯域に対して送れるMPEG2−TS
のビットレートが制限され、回線使用効率が悪くなると
いう問題点があった。
【0012】また、現時点ではMPEG2−TSをDS
3回線に直接マッピングする方式は開示されていない。
【0013】この発明は上記のような問題点を解決する
ためになされたもので、任意のビットレートのMPEG
2−TSをDS3回線に効率的にマッピングして伝送す
ることができると共に、DS3回線での信号伝送におい
て、固定遅延が少なく、実現回路規模の小さいMPEG
2−TS伝送装置として好適なデジタル信号伝送装置を
提供することを目的としている。
【0014】
【課題を解決するための手段】この発明に係るデジタル
信号伝送装置は、所定ビットレートのデジタルデータを
生成するデータ生成装置からのデジタルデータを、それ
より高い帯域をもつデジタル伝送路によって伝送するデ
ジタル信号伝送装置において、上記データ生成装置から
のデジタルデータを一時的に記憶する記憶手段と、無効
データを生成する無効データ生成手段と、上記記憶手段
の蓄積状態を検出する蓄積状態検出手段と、上記無効デ
ータ生成手段と上記記憶手段とのいずれかの出力を上記
デジタル伝送路に切り換える切換手段と、上記切換手段
を切り換え制御することにより、上記無効データ生成手
段の出力と上記記憶手段からの読み出し出力とを切り換
えて、伝送路帯域に対するデジタル信号の占める帯域が
入力ビットレートより少し高い伝送フォーマットと少し
低い伝送フォーマットとを生成し、上記蓄積状態検出手
段による蓄積状態を示す検出出力に応じて2つの伝送フ
ォーマットを適応的に切り換えるマッピングパターン制
御手段とを備えたことを特徴とするものである。
【0015】また、上記マッピングパターン制御手段
は、上記デジタル伝送路の階層化構造に合致したフレー
ム単位で伝送フォーマットを生成することを特徴とする
ものである。
【0016】また、上記マッピングパターン制御手段
は、無効データを1バイト単位で挿抜する伝送フォーマ
ットを生成することを特徴とするものである。
【0017】また、上記2つの伝送フォーマットを識別
する識別信号を生成する識別信号生成手段と、この識別
信号生成手段からの出力と上記無効データ生成手段から
の出力のいずれかを切り換えて上記切換手段に出力する
第2の切換手段とをさらに備え、上記マッピングパター
ン制御手段は、上記第2の切換手段を切換制御して、伝
送フォーマットに、上記無効データの一部を使用して上
記2つの伝送フォーマットを識別する識別信号を付加す
ることを特徴とするものである。
【0018】また、上記蓄積状態検出手段は、上記記憶
手段のデータ残量が上限値を上回ったときの上限値を示
す信号をカウントする上限値カウンタと、上記記憶手段
のデータ残量が下限値を下回ったときの下限値を示す信
号をカウントする下限値カウンタと、これらカウンタの
カウント値と設定値との比較判定結果を出力する判定手
段とを有し、上記マッピングパターン制御手段は、当該
比較判定結果に基づいて上記伝送フォーマットを切り換
えるタイミングを決定することを特徴とするものであ
る。
【0019】また、上記蓄積状態検出手段は、上記記憶
手段のデータ残量を一定の時間間隔でサンプリングする
サンプリング手段と、現在のサンプリング値と過去のサ
ンプリング値との差分を求める差分演算手段と、この差
分演算手段からの差分の値によって上記記憶手段の蓄積
データ残量の時間的変位を判定する判定手段とを有し、
上記マッピングパターン制御手段は、当該比較判定結果
に基づいて上記伝送フォーマットを切り換えるタイミン
グを決定することを特徴とするものである。
【0020】また、上記蓄積状態検出手段は、上記記憶
手段のデータ残量が上限値を上回ったときの上限値を示
す信号をカウントする上限値カウンタと、上記記憶手段
のデータ残量が下限値を下回ったときの下限値を示す信
号をカウントする下限値カウンタと、上記記憶手段のデ
ータ残量を一定の時間間隔でサンプリングするサンプリ
ング手段と、現在のサンプリング値と過去のサンプリン
グ値との差分を求める差分演算手段と、上記上限値カウ
ンタのカウント値が所定値以上に達し、かつ上記差分の
値が正の値をとるとき、上記記憶手段の蓄積状況が増加
傾向と判定すると共に、上記下限値カウンタのカウント
値が所定値以上に達し、かつ上記差分の値が負の値をと
るとき、上記記憶手段の蓄積状況が減少傾向と判定する
判定手段とを有し、上記マッピングパターン制御手段
は、当該比較判定結果に基づいて上記伝送フォーマット
を切り換えるタイミングを決定することを特徴とするも
のである。
【0021】また、上記データ生成装置から出力される
デジタルデータから誤り訂正符号を生成する誤り訂正符
号生成手段と、この誤り訂正符号生成手段からの出力と
上記無効データ生成手段からの出力のいずれかを切り換
えて上記切換手段に出力する第3の切換手段とをさらに
備え、上記マッピングパターン制御手段は、上記第3の
切換手段を切換制御して、伝送フォーマットに、上記無
効データの一部または全部を使用して誤り訂正符号を付
加することを特徴とするものである。
【0022】さらに、上記マッピングパターン制御手段
は、無効データを時間的に均一に挿入する伝送フォーマ
ットを生成することを特徴とするものである。
【0023】
【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1に係るもので、MPEG2−TSをDS3
伝送路にマッピングして伝送するデジタル信号伝送装置
の構成図である。図1において、1はMPEG2−TS
の記憶回路、2は無効データ生成回路、3は蓄積状態検
出回路、4は記憶回路1から出力されるデータと無効デ
ータ生成回路2から出力される無効データを切り換える
切り換えスイッチ、5は蓄積状態検出回路3の出力によ
って後述するマッピングパターンを生成し、切り換えス
イッチ4を制御する回路である。
【0024】次に動作について説明する。伝送路として
想定しているDS3回線7は、44.736Mbit/
sの帯域があり、図3に示すようなフレームフォーマッ
トが定められている(ANSI T1.107)。DS3は、図3
に示すように、4760ビットのビット列を1フレーム
とし、フレームは680ビットのブロック(以下サブフ
レームと呼ぶ)7つに区切られる。さらに各サブフレー
ムは85ビットのブロック8つに区切られている。そし
て、図に示すように、1フレームに54ビット(1ブロ
ックにつき1ビットづつ)のオーバヘッドビットがあ
り、実際にデータを乗せることができるのは1フレーム
につき4704ビットになる。
【0025】一方、伝送するMPEG2−TSとして想
定しているのは米国ATSC(Advanced Television Sy
stem Committee)規格で定められたATV(Advanced T
elevision)信号である19.39Mbit/sのMP
EG2−TSである。TSは従来の技術の項で述べたよ
うに、188バイト毎にパケット化されている。
【0026】以下の説明は、上記DS3回線7に19.
39Mbit/sのMPEG2−TSをマッピングする
場合を想定している。ただ、DS3のペイロード帯域以
下のビットレートならば、任意の速度のTSにこの方式
が適用できることを付記しておく。
【0027】図1の記憶回路1には、19.39Mbi
t/sの速度でMPEG2−TS生成装置6からMPE
G2−TSが書き込まれる。一方、44.736Mbi
t/sのDS3回線7に乗せるために記憶回路1からデ
ータを読み出すのだが、そのまま44.736Mbit
/sで読み出すと、伝送速度の違いから記憶回路1のデ
ータがアンダーフローを起こす。従って、マッピングパ
ターン制御回路5により、無効データ生成回路2から出
力された無効データを切り換えスイッチ4で適宜データ
間に挿入して記憶回路1がアンダーフローを起こさない
ようにする。
【0028】マッピングパターン制御回路5は、切換ス
イッチ4を制御して、DS3フレームにMPEG2−T
Sと無効データを一定の割合で配分した伝送フォーマッ
ト(以下これをマッピングパターンと呼ぶ)を生成す
る。また、蓄積状態検出回路3の出力によってマッピン
グパターンの切り換えを行い、伝送レートの調節をす
る。以下はこのマッピングパターンに関する説明であ
る。
【0029】図2はDS3フレームへの19.39Mb
it/sのMPEG2−TSマッピングパターンを示し
たものである。上記の通り、4760ビットのDS3フ
レームで情報が入れられるペイロード部は4704ビッ
トである。これを、8フレームを1単位(4704バイ
ト、以下これをラージフレームと呼ぶ)としてTSをマ
ッピングする。8フレームを1単位とするのは、19.
39Mbit/sのMPEG2−TSをマッピングする
場合の区切りが良いからである。もちろん何フレームを
1単位として扱うかは伝送するTSのレートによって任
意に設定することができる。
【0030】マッピングパターン(a)は、1つのラー
ジフレームに11個のTSパケットをマッピングしたも
のである。この時のTSレートは、次式によって求めら
れる。 44.736Mbit/s × 4704/4760 × 188 × 11/4704 = 19.
434357..Mbit/s
【0031】一方、マッピングパターン(b)は、1つ
のラージフレームに10個のTSパケットをマッピング
したものである。この時のTSレートは、同様に次式に
よって求められる。 44.736Mbit/s × 4704/4760 × 188 × 10/4704 = 17.
6688..Mbit/s
【0032】マッピングパターン(a)のTSレートは
送信側のTSレート19.39Mbit/sより高いので、パター
ン(a)に従って読み出しを続ければ記憶回路1のデー
タ残量はアンダーフローし、マッピングパターン(b)
のTSレートは送信側のレートより低いのでパターン
(b)で読み出しを続ければ記憶回路1のデータ残量は
オーバーフローしてデータが欠落してしまう。
【0033】そこで、蓄積状態検出回路3で記憶回路1
のデータ残量を検出して、その出力を使用して記憶回路
1のデータがアンダーフローあるいはオーバーフローし
ないように、マッピングパターン制御回路5は、切換ス
イッチ4を制御してマッピングパターン(a)、(b)
を切り換える。このように、2つのマッピングパターン
を適切なタイミングで切り換えることにより、DS3回
線に占めるMPEG2−TSの帯域をMPEG2−TS
生成装置6が出力するTSのビットレートと等しくす
る。
【0034】以上のように、MPEG2−TS送信側の
データレートより高いマッピングと低いマッピングを用
意して、記憶回路1の蓄積状態によってマッピングパタ
ーン制御回路5によりマッピングを切り換える構成にす
ることで、送信側の伝送速度と同じビットレートでMP
EG2−TSをDS3伝送路に乗せることができる。ま
た、マッピングパターンをあらかじめ受信側で既知とす
れば、DS3フレームさえ検出できれば容易にTSを抽
出する(無効データを削除する)ことができ、受信側の
回路が簡素化できる。また、このような構成におけるマ
ッピングパターンはTSパケットとDS3フレームが同
期しているので、DS3フレームさえ検出できれば受信
側にTSパケットヘッダ検出回路を備える必要がなくな
り、受信側の回路が簡素化できる。
【0035】実施の形態2.以上の実施の形態1では、
DS3フレームを8つまとめてTSをマッピングするよ
うにしたものであるが、別のマッピング例としてDS3
フレーム一つにTSをマッピングする実施の形態を示
す。これは、上記実施の形態1においてDS31フレー
ムを1単位として扱った場合に相当する。すなわち、こ
の実施の形態2では、マッピングパターン制御回路5に
より、デジタル伝送路の階層化構造に合致したフレーム
単位で伝送フォーマットを生成する。
【0036】図4はこのような場合のマッピングパター
ンを示したものである。マッピングパターン(a)は、1
つのDS3ラージフレームに2個のTSパケットをマッ
ピングしたものである。この時のTSレートは、次式に
よって求められる。 44.736Mbit/s × 4704/4760 × 188*2/588 = 28.2701
4..Mbit/s
【0037】一方、マッピングパターン(b)は、1つの
フレームに1個のTSパケットをマッピングしたもので
ある。この時のTSレートは、同様に次式によって求め
られる。 44.736Mbit/s × 4704/4760 × 188/588 = 14.13507..
Mbit/s
【0038】上記のように、マッピングパターン制御回
路5により、送信側のTSレート19.39Mbit/sより高い
マッピングと低いマッピングを生成することによって実
施の形態1と同様、DS3のMPEG2−TSレートを
制御することができる。また、DS3フレーム1つとい
う小さな単位におけるマッピングであるので、記憶回路
1の容量を小さくできる。また、デジタル伝送路のネッ
トワーク階層化構造においてDS3フレーム構造さえ確
立できればマッピングパターンが保証されるので、ネッ
トワーク上での自由度が高い。
【0039】実施の形態3.以上の実施の形態1および
2ではいずれもTSパケット単位のマッピングパターン
であるが、別のマッピング例としてMPEG2−TSを
バイト単位でDS3フレームにマッピングする実施の形
態を示す。すなわち、この実施の形態3では、マッピン
グパターン制御回路5により、無効データを1バイト単
位で挿抜する伝送フォーマットを生成する。
【0040】図5はこのような場合のマッピングパター
ンを示したものである。マッピングパターン(a)はD
S3フレームに258バイトのMPEG2−TSデータを
マッピングしたものである。このときのTSレートは、 44.736Mbit/s × 4704/4760 × 258/588 = 19.39813..
Mbit/s
【0041】一方、マッピングパターン(b)は、1つ
のフレームに257バイトのMPEG2−TSデータをマ
ッピングしたもので、この時のTSレートは、同様に次
式によって求められる。 44.736Mbit/s × 4704/4760 × 257/588 = 19.32294..
Mbit/s
【0042】上記のように送信側のTSレート19.39Mbi
t/sより高いマッピングと低いマッピングを生成するこ
とによって実施の形態1あるいは2と同様、DS3のM
PEG2−TSレートを制御することができる。また、
2つのマッピングパターンはいずれも送信レート19.39M
bit/sに近いレートになっている。つまり、どちらのマ
ッピングに切り換えても伝送レートの変動が少なく、そ
れを吸収する記憶回路1の容量も小さくすることがで
き、固定遅延も抑えることができる。
【0043】実施の形態4.この実施の形態4では、上
述した実施の形態1、2及び3において、送信側で選択
したマッピングパターンを識別する識別データを付加す
る手段をさらに備えた実施の形態を示す。
【0044】図6はこのような場合のデジタル信号伝送
装置の構成図である。図6において、8は識別データ生
成回路、9は識別データと無効データを切り換えるスイ
ッチである。
【0045】次に動作について説明する。マッピングパ
ターンの切り換えによって伝送レートを制御するのは実
施の形態1と同じであるが、マッピングパターンを切り
換える時に、識別データ生成回路8から出力されるマッ
ピングパターンを識別するデータを、マッピングパター
ン制御回路5により切換スイッチ9を制御してフレーム
のある特定の位置に無効データの代わりに挿入する。
【0046】以上のような構成にすることで、受信側は
容易にマッピングパターンの識別ができ、TSデータの
抽出ができる。また、元々無効データである部分を利用
しているので、回線の使用効率は低下しない。
【0047】実施の形態5.実施の形態1、2および3
では、蓄積状態検出の出力によってマッピングパターン
を切り換えるようにしているが、蓄積状態を検出する回
路として、蓄積残量の境界値を検出する手段を備えた実
施の形態を示す。
【0048】図7はこのような場合の蓄積状態検出回路
を示す。図7において、1は記憶回路、3は蓄積状態検
出回路、10はデータ残量の上限値を示す信号、11は
上限値カウンタ、12はデータ残量の下限値を示す信
号、13は下限値カウンタ、14は判定回路である。
【0049】次に動作について説明する。記憶回路1に
はMPEG2−TS生成装置側からデータが書き込ま
れ、DS3回線側からはデータを読み出されるため、そ
のデータ残量は常に変動している。しかし、既に述べた
ように書き込みと読み出しに少しでも速度差があると、
データ残量は徐々に増加あるいは減少傾向を示す。例え
ば書き込みの速度が読み出しの速度より速い場合、デー
タ残量は増加傾向を示す。
【0050】そこで、記憶回路1のデータ残量の上限値
を設定し、残量がそれを上回ったとき、データ残量の上
限値を示す信号10を出力し、蓄積状態検出回路3内の
上限値カウンタ11で、データ残量が何回上限値に達し
たかをカウントする。判定回路14はカウント回数があ
る値になったら、データ残量が増加傾向にある、つまり
書き込み速度の方が速いと判定する。複数回のカウント
で判定するのは、上記のように記憶回路1のデータ残量
は常に変動しているため、1回上限値を上回っただけで
はデータ残量が増加傾向にあるかどうかを判定するのが
困難だからである。マッピングパターン制御回路は、そ
の判定結果を受けてデータがオーバーフローする前に読
み出し速度の速い(伝送レートが速い)方のマッピング
に切り換える。
【0051】逆に、書き込み速度が読み出し速度より遅
い場合、データ残量は減少傾向を示す。記憶回路のデー
タ残量が規定値よりも下回ったとき、データ残量の下限
値を示す信号12を出力し、蓄積状態検出回路3内の下
限値カウンタ13でカウントする。判定回路14はカウ
ント回数がある値になったら、データ残量が減少傾向に
ある、つまり書き込み速度の方が遅いという判定をマッ
ピングパターン制御回路5へ伝える。
【0052】以上のような蓄積状態を検出する回路の構
成にすることで、記憶回路のデータ残量がオーバーフロ
ー、アンダーフローを起こすことなく適切なタイミング
でマッピングパターンを切り換えることができる。
【0053】実施の形態6.実施の形態5では、蓄積状
態を検出する回路として、蓄積残量の境界値を検出する
手段を備えたものであるが、蓄積状態を検出する回路の
別の例として、記憶回路1のデータ残量の時間的変位を
検出する手段を備えた実施の形態を示す。
【0054】図8はこのような場合の蓄積状態検出回路
を示す。図8において、15は記憶回路1のデータ残量
を示す信号、16はサンプリング回路、17はシフトレ
ジスタ、18は引算器、19は判定回路である。
【0055】次に動作について説明する。15は記憶回
路1のデータ残量を常に出力し続ける信号である。サン
プリング回路16は信号15を一定の時間間隔ΔTでサ
ンプリングする。シフトレジスタ17はサンプリング回
路16で得たサンプリング値を一時記憶する。例えばレ
ジスタ(a)は時刻Tの値を、(b)は時刻(T−Δ
T)の値を記憶している。引算器18はレジスタ(a)
と(b)の差分を求める。もし記憶回路1のデータ残量
が減少傾向にある、つまり読み出し速度が速すぎる場
合、時刻Tのデータ残量サンプリング値(レジスタ
(a)に記憶)は過去(T−ΔT)のサンプリング値
((b)に記憶)より小さくなっているので、レジスタ
(a)の値−レジスタ(b)の値<0となる。逆に、デ
ータ残量が増加傾向にある、つまり読み出し速度が遅す
ぎる場合、レジスタ(a)の値−レジスタ(b)の値>
0となる。すなわち、引算器18の符号を調べることで
記憶回路1のデータ残量の時間的変位が測定できる。判
定回路19はこの結果をマッピングパターン制御回路5
に伝える。
【0056】以上のような蓄積状態を検出する回路の構
成にすることで、記憶回路1のデータ残量がオーバーフ
ロー、アンダーフローを起こすことなく適切なタイミン
グでマッピングパターンを切り換えることができる。
【0057】実施の形態7.実施の形態6では、蓄積状
態を検出する回路として、記憶回路1の残量を記憶する
手段を備えたものであったが、蓄積状態を検出する回路
の別の例として、実施の形態5及び6を用いて複合的に
蓄積状態を判定する手段を備えた実施の形態を示す。
【0058】図9はこのような場合の蓄積状態検出回路
を示す。図9において、20〜23は実施の形態5と、
24〜27は実施の形態6と同様である。28は判定回
路、29は上限値カウンタ21の出力信号、30は引き
算器27の出力信号、31は下限値カウンタ23の出力
信号である。
【0059】次に動作を説明する。上限値カウンタ信号
29及び下限値カウンタ信号31が出力されるまでの動
作は実施の形態5と同様である。また、サンプリング値
差分信号30が出力されるまでの動作は実施の形態6と
同様である。
【0060】判定回路28は次のようにして記憶回路1
の蓄積状況を判断する。 (1)上限値カウンタ信号29が一定値以上に達し、か
つサンプリング値差分信号30が正の値をとるとき、記
憶回路1の蓄積状況は増加傾向と判定する。 (2)下限値カウンタ信号31が一定値以上に達し、か
つサンプリング値差分信号30が負の値をとるとき、記
憶回路1の蓄積状況は減少傾向と判定する。判定回路2
8は、この判定結果をマッピングパターン制御回路5に
伝える。
【0061】以上のような蓄積状態を検出する回路の構
成にして、データ残量の境界値及び時間的変位の両方を
判定情報として用いることで、データの蓄積状態をより
正確に把握することができ、より正確なタイミングでマ
ッピングパターンの切り換えを行うことができる。
【0062】実施の形態8.この実施の形態8では、無
効データの一部あるいは全部を使用して誤り訂正符号を
挿入する手段をさらに備えた実施の形態を示す。
【0063】図10はこのような場合のデジタル信号デ
ータ伝送装置の構成図である。図10において、32は
誤り訂正符号生成回路、33は誤り訂正符号と無効デー
タを切り換えるスイッチである。
【0064】次に動作について説明する。マッピングパ
ターンの切り換えによって伝送レートを制御するのは実
施の形態1、2および3と同じであるが、MPEG2−
TS生成装置からのデータは、誤り訂正符号生成回路3
2にも入力される。誤り訂正符号生成回路32は入力デ
ータから誤り訂正符号を生成する。そして、マッピング
パターン制御回路5は切換スイッチ33を制御してDS
3フレームのある特定の位置に無効データの代わりに誤
り訂正符号を挿入する。
【0065】以上のような構成にすることで、多少の回
線品質の悪化に対しても、再送することなく、エラーフ
リーあるいはビットエラーの少ないMPEG2−TSの
伝送ができる。また、元々無効データである部分を利用
しているので、回線の使用効率は低下しない。
【0066】また、上記のように誤り訂正符号を挿入す
る代わりに、CRCのような誤り検出符号を挿入しても
同様の効果が得られる。
【0067】実施の形態9.実施の形態1、2及び3で
は、MPEG2−TSと無効データをフレームの中で完
全に分離したマッピングパターンをとっているが、マッ
ピングパターンの別の例としてTSのパケットとパケッ
トの間に無効データを振り分けて挿入する形態を示す。
【0068】図11はこのような場合のマッピングパタ
ーンの一例としてDS3のラージフレームへのTSマッ
ピングを示したものである。
【0069】マッピングパターン(a)は、4704バイト
のラージフレーム中、TSが2068バイト(188×11)、
無効データは2636バイトあり、TSと無効データがラー
ジフレーム内で完全に分離しているマッピングである。
一方マッピングパターン(b)は、この無効データを1
1分割して、TSパケットの後にほぼ均等に割り付けた
ものである。
【0070】以上のように無効データをラージフレーム
に均等に振り分ける構成にすることで、MPEG2−T
Sがバースト的に伝送されるのを回避することができ
る。TSがバースト的に伝送されると、瞬間的に高レベ
ルのノイズが発生したときに被害を受けるパケットが多
くなる確率が高い。TSパケットをフレーム内に均等に
分散することによって、瞬間的に発生するようなノイズ
に対する耐性が向上する。また、TSパケットをフレー
ム内に均等に分散することによってTSのレート変動が
小さくなり、レート変動を吸収するためのバッファ容量
を小さくすることができる。
【0071】
【発明の効果】以上のように、この発明に係るデジタル
信号伝送装置によれば、送信側の伝送レートより高いマ
ッピングと、低いマッピングを用意して、記憶回路の蓄
積状態によってマッピングを切り換える構成にすること
で、送信側のデータ伝送速度と同じビットレートでDS
3伝送路に乗せることができるという効果がある。ま
た、マッピングパターンをあらかじめ受信側で既知とす
れば、DS3フレームの頭の検出さえすれば容易にTS
を抜き出すことができ、受信側の回路が簡素化できる。
また、このような構成にすることでTSとDS3フレー
ムの同期を取ることができるので、DS3フレームさえ
検出できれば受信側にTSのヘッダ検出回路を備える必
要がなくなり、受信側の回路が簡素化できる。
【0072】また、デジタル伝送路の階層化構造に合致
したフレーム単位で伝送フォーマットを生成するように
したことにより、記憶回路の容量を小さくできるという
効果がある。また、デジタル伝送路の階層化構造におい
てDS3フレーム構造さえ確立できればマッピングパタ
ーンが保証されるので、ネットワーク上での自由度が高
い。
【0073】また、伝送フォーマットにおいて、無効デ
ータを1バイト単位で挿入するマッピングパターンを生
成するようにしたことにより、生成する2つのマッピン
グパターンはいずれも送信元のデータレートに近く、従
って、マッピング切り換えによる伝送レートの変動が小
さくでき、伝送レートの変動を吸収する記憶回路の容量
を小さくできるという効果がある。
【0074】また、送信側で選択したマッピングパター
ンを識別する識別データを付加する手段を備えたことに
より、受信側は容易にマッピングパターンの識別がで
き、TSデータの抽出ができるという効果があり、元々
無効データである部分を利用しているので、回線の使用
効率の低下には関与しない。
【0075】また、蓄積状態を検出する回路として、蓄
積残量の境界値を検出するよう構成したことにより、記
憶回路のデータ残量がオーバーフロー、アンダーフロー
を起こすことなくマッピングパターンを切り換えること
ができる。すなわち、送信側のMPEG2−TS伝送レ
ートとDS3回線のTS伝送レートを平均的に一致させ
るという効果がある。
【0076】また、蓄積状態を検出する回路として、記
憶回路のデータ残量の時間的変位を検出するよう構成し
たことにより、記憶回路のデータ残量がオーバーフロ
ー、アンダーフローを起こすことなくマッピングパター
ンを切り換えることができる。すなわち、送信側のMP
EG2−TS伝送レートとDS3回線のTS伝送レート
を平均的に一致させるという効果がある。
【0077】また、蓄積状態を検出する回路として、蓄
積残量の境界値を検出すると共に、記憶回路のデータ残
量の時間的変位を検出するよう構成したことにより、デ
ータ残量の境界値及び時間的変位の両方を判定情報とし
て用いることで、データの蓄積状態をより正確に判定す
ることができ、より正確なマッピングパターンの切り換
えを行うことができるため、伝送レートの変動をより小
さくすることができ、記憶回路の容量を小さくできると
いう効果がある。
【0078】また、無効データの一部あるいは全部を使
用して誤り訂正符号を挿入するようにしたことにより、
多少の回線品質の悪化に対しても、再送することなく、
エラーフリーあるいはビットエラーの少ないMPEG2
−TSの伝送ができるという効果がある。
【0079】また、TSのパケットとパケットの間に無
効データを均等に振り分けて挿入するマッピングパター
ンにすることにより、耐ノイズ性能を向上させる効果が
ある。またTSのレート変動が小さくなり、レート変動
を吸収するためのバッファ容量を小さくできる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係るデジタル信号
伝送装置を示すブロック図である。
【図2】 この発明の実施の形態1におけるマッピング
パターンを示す説明図である。
【図3】 DS3フレーム構造を示す説明図である。
【図4】 この発明の実施の形態2に係るマッピングパ
ターンを示す説明図である。
【図5】 この発明の実施の形態3に係るマッピングパ
ターンを示す説明図である。
【図6】 この発明の実施の形態4に係るデジタル信号
伝送装置を示すブロック図である。
【図7】 この発明の実施の形態5に係る蓄積状態検出
回路のブロック図である。
【図8】 この発明の実施の形態6に係る蓄積状態検出
回路のブロック図である。
【図9】 この発明の実施の形態7に係る蓄積状態検出
回路のブロック図である。
【図10】 この発明の実施の形態8に係るデジタル信
号伝送装置のブロック図である。
【図11】 この発明の実施の形態9に係るマッピング
パターンを示す説明図である。
【図12】 従来例の構成を示すデジタル信号伝送装置
のブロック図である。
【図13】 MPEG over ATMのマッピングパターンを示
した説明図である。
【図14】 PLCPフレーム構造を示した説明図であ
る。
【符号の説明】
1 記憶回路、2 無効データ生成回路、3 蓄積状態
検出回路、4 切り換えスイッチ、 5 マッピングパ
ターン制御回路、6 MPEG2−TS生成装置、7
DS3回線、8 マッピング識別データ生成回路、9、
33 切り換えスイッチ、11、21 上限値カウン
タ、13、23 下限値カウンタ、14、19、28
判定回路、16、25 サンプリング回路、17、26
シフトレジスタ、18、27 引算器、32 誤り訂
正符号生成回路。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04Q 3/00

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 所定ビットレートのデジタルデータを生
    成するデータ生成装置からのデジタルデータを、それよ
    り高い帯域をもつデジタル伝送路によって伝送するデジ
    タル信号伝送装置において、 上記データ生成装置からのデジタルデータを一時的に記
    憶する記憶手段と、 無効データを生成する無効データ生成手段と、 上記記憶手段の蓄積状態を検出する蓄積状態検出手段
    と、 上記無効データ生成手段と上記記憶手段とのいずれかの
    出力を上記デジタル伝送路に切り換える切換手段と、 上記切換手段を切り換え制御することにより、上記無効
    データ生成手段の出力と上記記憶手段からの読み出し出
    力とを切り換えて、伝送路帯域に対するデジタル信号の
    占める帯域が入力ビットレートより少し高い伝送フォー
    マットと少し低い伝送フォーマットとを生成し、上記蓄
    積状態検出手段による蓄積状態を示す検出出力に応じて
    2つの伝送フォーマットを適応的に切り換えるマッピン
    グパターン制御手段とを備えたことを特徴とするデジタ
    ル信号伝送装置。
  2. 【請求項2】 請求項1記載のデジタル信号伝送装置に
    おいて、上記マッピングパターン制御手段は、上記デジ
    タル伝送路の階層化構造に合致したフレーム単位で伝送
    フォーマットを生成することを特徴とするデジタル信号
    伝送装置。
  3. 【請求項3】 請求項1または2記載のデジタル信号伝
    送装置において、上記マッピングパターン制御手段は、
    無効データを1バイト単位で挿抜する伝送フォーマット
    を生成することを特徴とするデジタル信号伝送装置。
  4. 【請求項4】 請求項1ないし3のいずれかに記載のデ
    ジタル信号伝送装置において、上記2つの伝送フォーマ
    ットを識別する識別信号を生成する識別信号生成手段
    と、この識別信号生成手段からの出力と上記無効データ
    生成手段からの出力のいずれかを切り換えて上記切換手
    段に出力する第2の切換手段とをさらに備え、上記マッ
    ピングパターン制御手段は、上記第2の切換手段を切換
    制御して、伝送フォーマットに、上記無効データの一部
    を使用して上記2つの伝送フォーマットを識別する識別
    信号を付加することを特徴とするデジタル信号伝送装
    置。
  5. 【請求項5】 請求項1ないし4のいずれかに記載のデ
    ジタル信号伝送装置において、上記蓄積状態検出手段
    は、上記記憶手段のデータ残量が上限値を上回ったとき
    の上限値を示す信号をカウントする上限値カウンタと、
    上記記憶手段のデータ残量が下限値を下回ったときの下
    限値を示す信号をカウントする下限値カウンタと、これ
    らカウンタのカウント値と設定値との比較判定結果を出
    力する判定手段とを有し、上記マッピングパターン制御
    手段は、当該比較判定結果に基づいて上記伝送フォーマ
    ットを切り換えるタイミングを決定することを特徴とす
    るデジタル信号伝送装置。
  6. 【請求項6】 請求項1ないし4のいずれかに記載のデ
    ジタル信号伝送装置において、上記蓄積状態検出手段
    は、上記記憶手段のデータ残量を一定の時間間隔でサン
    プリングするサンプリング手段と、現在のサンプリング
    値と過去のサンプリング値との差分を求める差分演算手
    段と、この差分演算手段からの差分の値によって上記記
    憶手段の蓄積データ残量の時間的変位を判定する判定手
    段とを有し、上記マッピングパターン制御手段は、当該
    比較判定結果に基づいて上記伝送フォーマットを切り換
    えるタイミングを決定することを特徴とするデジタル信
    号伝送装置。
  7. 【請求項7】 請求項1ないし4のいずれかに記載のデ
    ジタル信号伝送装置において、上記蓄積状態検出手段
    は、上記記憶手段のデータ残量が上限値を上回ったとき
    の上限値を示す信号をカウントする上限値カウンタと、
    上記記憶手段のデータ残量が下限値を下回ったときの下
    限値を示す信号をカウントする下限値カウンタと、上記
    記憶手段のデータ残量を一定の時間間隔でサンプリング
    するサンプリング手段と、現在のサンプリング値と過去
    のサンプリング値との差分を求める差分演算手段と、上
    記上限値カウンタのカウント値が所定値以上に達し、か
    つ上記差分の値が正の値をとるとき、上記記憶手段の蓄
    積状況が増加傾向と判定すると共に、上記下限値カウン
    タのカウント値が所定値以上に達し、かつ上記差分の値
    が負の値をとるとき、上記記憶手段の蓄積状況が減少傾
    向と判定する判定手段とを有し、上記マッピングパター
    ン制御手段は、当該比較判定結果に基づいて上記伝送フ
    ォーマットを切り換えるタイミングを決定することを特
    徴とするデジタル信号伝送装置。
  8. 【請求項8】 請求項1ないし7のいずれかに記載のデ
    ジタル信号伝送装置において、上記データ生成装置から
    出力されるデジタルデータから誤り訂正符号を生成する
    誤り訂正符号生成手段と、この誤り訂正符号生成手段か
    らの出力と上記無効データ生成手段からの出力のいずれ
    かを切り換えて上記切換手段に出力する第3の切換手段
    とをさらに備え、上記マッピングパターン制御手段は、
    上記第3の切換手段を切換制御して、伝送フォーマット
    に、上記無効データの一部または全部を使用して誤り訂
    正符号を付加することを特徴とするデジタル信号伝送装
    置。
  9. 【請求項9】 請求項1ないし8のいずれかに記載のデ
    ジタル信号伝送装置において、上記マッピングパターン
    制御手段は、無効データを時間的に均一に挿入する伝送
    フォーマットを生成することを特徴とするデジタル信号
    伝送装置。
JP04961098A 1998-03-02 1998-03-02 デジタル信号伝送装置 Expired - Fee Related JP3369463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04961098A JP3369463B2 (ja) 1998-03-02 1998-03-02 デジタル信号伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04961098A JP3369463B2 (ja) 1998-03-02 1998-03-02 デジタル信号伝送装置

Publications (2)

Publication Number Publication Date
JPH11252203A true JPH11252203A (ja) 1999-09-17
JP3369463B2 JP3369463B2 (ja) 2003-01-20

Family

ID=12836011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04961098A Expired - Fee Related JP3369463B2 (ja) 1998-03-02 1998-03-02 デジタル信号伝送装置

Country Status (1)

Country Link
JP (1) JP3369463B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522633B2 (en) 2002-12-25 2009-04-21 Nec Corporation Transmission system for efficient transmission of protocol data
JP2016009931A (ja) * 2014-06-23 2016-01-18 日本電信電話株式会社 局側光回線終端装置、加入者側光回線終端装置、信号生成方法、及び信号受信方法
JP2016009930A (ja) * 2014-06-23 2016-01-18 日本電信電話株式会社 局側光回線終端装置及び信号生成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522633B2 (en) 2002-12-25 2009-04-21 Nec Corporation Transmission system for efficient transmission of protocol data
JP2016009931A (ja) * 2014-06-23 2016-01-18 日本電信電話株式会社 局側光回線終端装置、加入者側光回線終端装置、信号生成方法、及び信号受信方法
JP2016009930A (ja) * 2014-06-23 2016-01-18 日本電信電話株式会社 局側光回線終端装置及び信号生成方法

Also Published As

Publication number Publication date
JP3369463B2 (ja) 2003-01-20

Similar Documents

Publication Publication Date Title
US6026088A (en) Network architecture
US5864554A (en) Multi-port network adapter
US5914955A (en) Switched network hub on a chip
US5887187A (en) Single chip network adapter apparatus
US5708659A (en) Method for hashing in a packet network switching system
US5872784A (en) High speed single chip digital video network apparatus
US5856975A (en) High speed single chip digital video network apparatus
JP2898914B2 (ja) マルチメディア・データの送信のセグメント化および時間同期化のための装置および方法
JP3630460B2 (ja) データ長補正システム
JP2002536889A (ja) 統計的マルチプレクサのバンド幅を十分にすることを確実にする方法および装置
JPH10190699A (ja) 伝送装置及び伝送方法
KR100233244B1 (ko) 다수의 스트림을 수용하는 운송스트림 다중화 장치
US6377588B1 (en) Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder
US5930451A (en) Audio and video reproduction system comprising audio reproduction time adjusting unit
US6038232A (en) MPEG-2 multiplexer for ATM network adaptation
JP2002535934A (ja) リファレンス信号情報を規定時間間隔で配信する方法および装置
US6636531B1 (en) Communication device and method
JP3301263B2 (ja) データ復号装置
CA2325910A1 (en) Accommodation frame and transmission device of different data traffics on common carrier wave
JP3369463B2 (ja) デジタル信号伝送装置
CA2152567C (en) Approach to directly performing asynchronous transfer mode (atm) adaptation layer 5 reassembly
JP3603540B2 (ja) データ送信装置
JP3207709B2 (ja) 多重化データ相互通信方法、多重化データ相互通信システム、ゲートウエイおよび非同期網上の端末
JP3857533B2 (ja) 信号受信装置及び信号受信方法
US7039825B2 (en) Clock reproducing method and receiving clock producing apparatus allowing for absorption of transmission channel jitter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071115

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131115

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees