JPH11252133A - Communication equipment - Google Patents
Communication equipmentInfo
- Publication number
- JPH11252133A JPH11252133A JP4731098A JP4731098A JPH11252133A JP H11252133 A JPH11252133 A JP H11252133A JP 4731098 A JP4731098 A JP 4731098A JP 4731098 A JP4731098 A JP 4731098A JP H11252133 A JPH11252133 A JP H11252133A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- units
- unit
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、バスを介して通信
を行う通信装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication device for performing communication via a bus.
【0002】[0002]
【従来の技術】計算機システムでは、全体の回路をCP
U部、記憶装置部、入出力インタフェイス部等、複数の
プリント基板に分割して実装することがある。各プリン
ト基板が接続されたコネクタどうしをバスで接続するこ
とによって、プリント基板を相互接続する。2. Description of the Related Art In a computer system, the entire circuit is called a CP.
The U part, the storage device part, the input / output interface part, etc. may be divided and mounted on a plurality of printed boards. The printed circuit boards are interconnected by connecting the connectors to which the respective printed circuit boards are connected by a bus.
【0003】バスを用いた通信装置では、信号波形が乱
れる要因が様々あった。以下、この要因について説明す
る。[0003] In a communication device using a bus, there are various causes of a disturbance in a signal waveform. Hereinafter, this factor will be described.
【0004】(要因1)図8はバスを用いた通信装置の
従来例の構成図である。図8で、バス1に複数のユニッ
ト21〜2nをマルチドロップ接続している。各ユニッ
ト21〜2nは、バスを介して通信を行う。(Factor 1) FIG. 8 is a configuration diagram of a conventional example of a communication device using a bus. In FIG. 8, a plurality of units 21 to 2n are connected to the bus 1 by multidrop connection. Each of the units 21 to 2n performs communication via a bus.
【0005】図9はバス1の等価回路図である。図9に
示すように、バス1には自身が持つインダクタンスLと
浮遊容量Cが存在する。FIG. 9 is an equivalent circuit diagram of the bus 1. As shown in FIG. 9, the bus 1 has its own inductance L and stray capacitance C.
【0006】バスにユニットを接続すると、ユニットの
持つ容量成分のためにインピーダンスが低下する。これ
によって、バスで伝達された信号はユニットの接続部分
で反射される。例えば、図8で、ユニット21からユニ
ット22に信号を送ったときに、各ユニット22〜2n
の接続部分で反射信号が発生する。図10はB点の信号
波形図である。 B点では、ユニット22の受信信号が
ハイレベルからローレベルに遷移し終わる前に他のユニ
ット23〜2nで反射された信号がB点に到達する。こ
れによって、図10に示すように、受信信号と各ユニッ
ト23〜2nからきた反射信号が重なり合い、波形歪が
増大する。これによって、受信側ユニット22が誤動作
することがある。図10の例では、重なり合った反射信
号がLowレベルのしきい値を超える。[0006] When a unit is connected to the bus, the impedance is reduced due to the capacitance component of the unit. As a result, the signal transmitted on the bus is reflected at the connection part of the unit. For example, in FIG. 8, when a signal is sent from the unit 21 to the unit 22, each of the units 22 to 2n
A reflected signal is generated at the connection portion of FIG. 10 is a signal waveform diagram at point B. At the point B, the signals reflected by the other units 23 to 2n arrive at the point B before the reception signal of the unit 22 transitions from the high level to the low level. As a result, as shown in FIG. 10, the received signal and the reflected signal from each of the units 23 to 2n overlap, and the waveform distortion increases. As a result, the receiving unit 22 may malfunction. In the example of FIG. 10, the overlapped reflected signal exceeds the Low level threshold.
【0007】これを防ぐために従来は次のような制限を
していた。 ユニットに容量の小さい特殊なデバイスを用いる。 ユニットの接続数を減らす。 これらの制限を受けずに有効に反射信号の影響を抑制で
きることが望まれていた。In order to prevent this, the following restrictions have conventionally been imposed. Use a special device with a small capacity for the unit. Reduce the number of connected units. It has been desired that the influence of the reflected signal can be effectively suppressed without being limited by these restrictions.
【0008】(要因2)バスを用いた通信装置では、ユ
ニットの送信回路には、送信信号をバスに送出するドラ
イバICが設けられている。このドライバIC内で1ビ
ットのドライバ入力は静止させておき、他のビットのド
ライバ入力を同時にスイッチングさせたときに、ドライ
バICのグランド電位が上がるグランドバウンスという
現象が発生する。このグランドバウンスの影響により静
止ビットにノイズが誘起されることがある。これを同時
スイッチングノイズという。グランドバウンスが発生す
ると、グランド電位が0Vに戻るまでに時間がかかり、
これにより通信の遅延時間が増加していた。このような
ことから従来よりグランドバウンスの影響を低減するこ
とが望まれていた。(Factor 2) In a communication device using a bus, the transmission circuit of the unit is provided with a driver IC for transmitting a transmission signal to the bus. When a 1-bit driver input is kept stationary in this driver IC and the driver inputs of other bits are simultaneously switched, a phenomenon called ground bounce that the ground potential of the driver IC rises occurs. Noise may be induced in the stationary bit by the influence of the ground bounce. This is called simultaneous switching noise. When a ground bounce occurs, it takes time for the ground potential to return to 0V,
As a result, the communication delay time has increased. For these reasons, it has been desired to reduce the influence of ground bounce.
【0009】上述したように、バスで伝達する信号波形
が乱れる要因として、反射信号の影響とグランドバウン
スの影響があった。As described above, the causes of the disturbance of the signal waveform transmitted through the bus include the influence of the reflected signal and the influence of the ground bounce.
【0010】[0010]
【発明が解決しようとする課題】本発明は上述した問題
点を解決するためになされたものであり、バスに生じる
反射信号の影響とグランドバウンスの影響を抑制するこ
とによって、バスで伝達する信号波形の乱れを低減でき
る通信装置を実現することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and suppresses the influence of a reflected signal generated on a bus and the influence of ground bounce to thereby reduce a signal transmitted on the bus. It is an object of the present invention to realize a communication device capable of reducing waveform disturbance.
【0011】[0011]
【課題を解決するための手段】本発明は次のとおりの構
成になった通信装置である。SUMMARY OF THE INVENTION The present invention is a communication device having the following configuration.
【0012】(1)バスに複数のユニットをマルチドロ
ップ接続し、バスを介してユニット間で通信を行う通信
装置において、バスの線路長を次の条件を満たす長さに
とったことを特徴とする通信装置。 (バスの伝送信号の遷移時間)≦(最も通信距離が短い
ユニット間を伝送信号が往復するのに要する時間)(1) In a communication device in which a plurality of units are connected to a bus by multi-drop connection and communication is performed between the units via the bus, the line length of the bus is set to a length satisfying the following condition. Communication device. (Transition time of a bus transmission signal) ≤ (time required for a transmission signal to reciprocate between units with the shortest communication distance)
【0013】(2)前記バスは、基板上につづら折り状
に形成した配線パターンで構成したことを特徴とする
(1)記載の通信装置。(2) The communication device according to (1), wherein the bus is constituted by a wiring pattern formed in a zigzag pattern on a substrate.
【0014】(3)複数の信号を伝送するバスを引き、
このバス上に複数のユニットを接続し、ユニットの送信
回路にあるドライバICから複数の信号をバスへ送出す
る通信装置において、前記ドライバICの前段に設けら
れ、送信信号を「1」のビット数が一定になったビット
信号にコーディングしてからドライバICに送るエンコ
ーダと、ユニットの受信回路に設けられ、送信回路から
送られてきたコーディング信号をもとの信号に戻すデコ
ーダと、を具備したことを特徴とする通信装置。(3) Draw a bus for transmitting a plurality of signals,
In a communication device in which a plurality of units are connected on this bus and a plurality of signals are sent out from a driver IC in a transmission circuit of the unit to the bus, the transmission signal is provided in front of the driver IC, and the transmission signal has a bit number of "1". And a decoder provided in the receiving circuit of the unit and for returning the coding signal sent from the transmitting circuit to the original signal, the encoder being configured to code the bit signal having a constant value and then transmitting the signal to the driver IC. A communication device characterized by the above-mentioned.
【0015】[0015]
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明の一実施例を示す構成図であ
る。図1で前出の図と同一のものは同一符号を付ける。
図1で、バス10に複数のユニット21〜2nをマルチ
ドロップ接続している。バス10の線路長は次の条件を
満たす長さになっている。 (バス10の伝送信号の遷移時間)≦(最も通信距離が
短いユニット間を伝送信号が往復するのに要する時間) バス10の一例としてバックプレーンバスがある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration diagram showing one embodiment of the present invention. In FIG. 1, the same components as those described above are denoted by the same reference numerals.
In FIG. 1, a plurality of units 21 to 2n are connected to a bus 10 by multi-drop connection. The line length of the bus 10 satisfies the following conditions. (Transition signal transmission time of bus 10) ≦ (time required for transmission signal to reciprocate between units having the shortest communication distance) An example of the bus 10 is a backplane bus.
【0016】例えば、図1で、ユニット21からユニッ
ト22に信号を送ったときに、各ユニット22〜2nの
接続部分で反射信号が発生する。図2はD点の信号波形
図である。 D点では、ユニット22の受信信号がハイ
レベルからローレベルに遷移し終わった後に他のユニッ
ト23〜2nで反射された信号がD点に到達する。これ
によって、図2に示すように、各ユニット23〜2nか
らきた反射信号が受信信号の遷移時期と重なり合うこと
なく、各々の反射信号が独立する。これによって、重な
り合った反射信号がLowレベルしきい値を超えること
がなく、受信側ユニット22が誤動作することはない。For example, in FIG. 1, when a signal is sent from the unit 21 to the unit 22, a reflected signal is generated at a connection portion of each of the units 22 to 2n. FIG. 2 is a signal waveform diagram at point D. At the point D, the signals reflected by the other units 23 to 2n reach the point D after the reception signal of the unit 22 has transitioned from the high level to the low level. As a result, as shown in FIG. 2, the reflected signals from the units 23 to 2n do not overlap with the transition time of the received signal, and each reflected signal is independent. As a result, the overlapped reflected signals do not exceed the Low level threshold value, and the receiving unit 22 does not malfunction.
【0017】図3はバス10の構成例を示した図であ
る。図3に示すようにバス10は、基板11上につづら
折り状に形成した配線パターンで構成されている。FIG. 3 is a diagram showing a configuration example of the bus 10. As shown in FIG. 3, the bus 10 is configured by a wiring pattern formed in a zigzag shape on the substrate 11.
【0018】図4は本発明の他の実施例の構成図であ
る。図4で、バス10は、制御信号用バス101とデー
タバス102からなる。ユニット21には送信回路21
1が搭載され、ユニット22には受信回路221が搭載
されている。なお、1つのユニットに送信回路211と
受信回路221の両方が搭載されていてもよい。FIG. 4 is a block diagram of another embodiment of the present invention. In FIG. 4, the bus 10 includes a control signal bus 101 and a data bus 102. The unit 21 includes a transmission circuit 21
1 is mounted, and the unit 22 is provided with a receiving circuit 221. Note that both the transmission circuit 211 and the reception circuit 221 may be mounted in one unit.
【0019】図5は送信回路211の構成例を示した図
である。図5で、論理部212は制御信号CTLとデー
タD3〜0を出力する。これらはビット信号である。図
の例ではデータD3〜0は4ビットデータである。エン
コーダ213は、論理部212からのデータを「1」の
ビット数が一定になったビット信号にコーディングす
る。図の例では4ビットデータD3〜0を5ビットデー
タDATA4〜0にコーディングしている。FIG. 5 is a diagram showing a configuration example of the transmission circuit 211. In FIG. 5, the logic unit 212 outputs a control signal CTL and data D3 to D0. These are bit signals. In the illustrated example, the data D3 to D0 are 4-bit data. The encoder 213 codes the data from the logic unit 212 into a bit signal in which the number of bits of “1” is constant. In the illustrated example, 4-bit data D3 to D0 are coded as 5-bit data DATA4 to DATA0.
【0020】図6はコーディング変換表の例を示した図
である。エンコーダ213は、この変換表に従って、デ
ータD3〜0をデータDATA4〜0にコーディングす
る。データDATA4〜0は「1」のビット数が2個ま
たは3個で一定である。FIG. 6 is a diagram showing an example of a coding conversion table. The encoder 213 codes the data D3 to D0 into the data DATA4 to DATA0 according to the conversion table. The number of bits of "1" in data DATA4 to DATA0 is constant at two or three.
【0021】図5へ戻り、ドライバIC214は、制御
信号CTLとデータDATA4〜0をバス10に出力す
る。ここで、制御信号CTLのビット状態が静止してい
て、データD3〜0のビット状態が同時に変っても、ド
ライバIC24に与えられるデータDATA4〜0は
「1」のビット数は2個または3個になったままであ
る。これによって、グランドバウンスの影響が抑制さ
れ、制御信号CTLの静止ビットにノイズが誘起される
ことを抑制できる。Returning to FIG. 5, the driver IC 214 outputs the control signal CTL and the data DATA4 to DATA0 to the bus 10. Here, even if the bit state of the control signal CTL is stationary and the bit states of the data D3 to D0 change simultaneously, the data DATA4 to 0 provided to the driver IC 24 has two or three bits of "1". It is still. As a result, the influence of ground bounce can be suppressed, and noise can be suppressed from being induced in the stationary bit of the control signal CTL.
【0022】図7は受信回路221の構成例を示した図
である。図7で、レシーバ222は、バス10を介して
送られてきた制御信号CTLとデータDATA4〜0を
受信する。デコーダ223は、データDATA4〜0を
もとのデータD3〜0に戻す。これによって、送信回路
211の送信データが復元される。論理部234は制御
信号CTLとデータD3〜0を処理する。FIG. 7 is a diagram showing a configuration example of the receiving circuit 221. 7, the receiver 222 receives the control signal CTL and the data DATA4 to DATA0 transmitted via the bus 10. The decoder 223 returns the data DATA4-0 to the original data D3-0. Thus, the transmission data of the transmission circuit 211 is restored. The logic unit 234 processes the control signal CTL and the data D3 to D0.
【0023】コーディング前のデータのビット数、コー
ディング後のデータのビット数、コーディング後のデー
タの「1」のビット数は上述した数以外でもよい。The number of bits of data before coding, the number of bits of data after coding, and the number of "1" bits of data after coding may be other than the above-mentioned numbers.
【0024】[0024]
【発明の効果】以上説明したように本発明によれば次の
効果が得られる。As described above, according to the present invention, the following effects can be obtained.
【0025】請求項1の発明によれば、バスの伝送信号
の遷移時間は、伝送信号のユニット間の往復時間以下に
なるようにバスの線路長をとっている。このため、受信
ユニットでは、受信信号の遷移時期が終わった後に他の
ユニットからの反射信号が到達する。反射信号が独立
し、受信ユニットの誤動作を防止できる。これによっ
て、バスに生じる反射信号の影響を抑制できる。According to the first aspect of the present invention, the line length of the bus is set so that the transition time of the transmission signal of the bus is shorter than the round trip time between the units of the transmission signal. For this reason, in the receiving unit, the reflected signal from another unit arrives after the transition time of the received signal ends. The reflected signal is independent, and malfunction of the receiving unit can be prevented. As a result, it is possible to suppress the influence of the reflected signal generated on the bus.
【0026】請求項2の発明によれば、バスは、基板上
につづら折り状に形成した配線パターンで構成している
ため、少ないスペースを有効利用してバスの線路長を引
き延ばすことができる。According to the second aspect of the present invention, since the bus is constituted by the wiring pattern formed in a zigzag pattern on the substrate, the line length of the bus can be extended by effectively using a small space.
【0027】請求項3の発明によれば、送信データを
「1」のビット数が一定になったビット信号にコーディ
ングしてからドライバICへ与えているため、グランド
バウンスの影響を低減できる。According to the third aspect of the present invention, since the transmission data is coded into a bit signal having a constant number of "1" bits before being applied to the driver IC, the influence of ground bounce can be reduced.
【0028】以上説明したように本発明によれば、バス
に生じる反射信号の影響とグランドバウンスの影響を抑
制することによって、バスで伝達する信号波形の乱れを
低減した通信装置を提供できる。As described above, according to the present invention, it is possible to provide a communication device in which the influence of the reflected signal generated on the bus and the influence of the ground bounce are suppressed, and the disturbance of the signal waveform transmitted on the bus is reduced.
【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.
【図2】図1の実施例の信号波形図である。FIG. 2 is a signal waveform diagram of the embodiment of FIG.
【図3】図1の実施例の要部構成図である。FIG. 3 is a configuration diagram of a main part of the embodiment of FIG. 1;
【図4】本発明の他の実施例の構成図である。FIG. 4 is a configuration diagram of another embodiment of the present invention.
【図5】図4の実施例の送信回路の構成例を示した図で
ある。FIG. 5 is a diagram illustrating a configuration example of a transmission circuit according to the embodiment of FIG. 4;
【図6】コーディング変換表の例を示した図である。FIG. 6 is a diagram showing an example of a coding conversion table.
【図7】図4の実施例の受信回路の構成例を示した図で
ある。FIG. 7 is a diagram illustrating a configuration example of a receiving circuit of the embodiment in FIG. 4;
【図8】通信装置の従来例の構成図である。FIG. 8 is a configuration diagram of a conventional example of a communication device.
【図9】バスの等価回路図である。FIG. 9 is an equivalent circuit diagram of a bus.
【図10】図8の従来例の信号波形図である。FIG. 10 is a signal waveform diagram of the conventional example of FIG.
10 バス 21〜2n ユニット 211 送信回路 213 エンコーダ 214 ドライバIC 221 受信回路 223 デコーダ 10 Bus 21-2n Unit 211 Transmission Circuit 213 Encoder 214 Driver IC 221 Reception Circuit 223 Decoder
Claims (3)
接続し、バスを介してユニット間で通信を行う通信装置
において、バスの線路長を次の条件を満たす長さにとっ
たことを特徴とする通信装置。 (バスの伝送信号の遷移時間)≦(最も通信距離が短い
ユニット間を伝送信号が往復するのに要する時間)1. A communication device in which a plurality of units are connected to a bus by multi-drop connection and communication is performed between the units via the bus, wherein a line length of the bus is set to a length satisfying the following condition. Communication device. (Transition time of a bus transmission signal) ≤ (time required for a transmission signal to reciprocate between units with the shortest communication distance)
成した配線パターンで構成したことを特徴とする請求項
1記載の通信装置。2. The communication device according to claim 1, wherein the bus is formed of a wiring pattern formed in a zigzag pattern on a substrate.
バス上に複数のユニットを接続し、ユニットの送信回路
にあるドライバICから複数の信号をバスへ送出する通
信装置において、 前記ドライバICの前段に設けられ、送信信号を「1」
のビット数が一定になったビット信号にコーディングし
てからドライバICに送るエンコーダと、ユニットの受
信回路に設けられ、送信回路から送られてきたコーディ
ング信号をもとの信号に戻すデコーダと、を具備したこ
とを特徴とする通信装置。3. A communication device for drawing a bus for transmitting a plurality of signals, connecting a plurality of units on the bus, and transmitting a plurality of signals from a driver IC in a transmission circuit of the unit to the bus, wherein the driver IC Is provided at the preceding stage, and the transmission signal is “1”.
An encoder for coding a bit signal having a fixed number of bits and sending the signal to the driver IC, and a decoder provided in the receiving circuit of the unit and returning the coding signal sent from the transmitting circuit to the original signal. A communication device, comprising:
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04731098A JP3493650B2 (en) | 1998-02-27 | 1998-02-27 | Communication device |
US09/255,427 US6556583B1 (en) | 1998-02-24 | 1999-02-22 | Communication system and communication control method |
SG200600276-0A SG142166A1 (en) | 1998-02-24 | 1999-02-24 | Communication system |
EP99103593A EP0942555A3 (en) | 1998-02-24 | 1999-02-24 | Communication system and communication control method for realizing reliable communication using a dual bus |
US10/252,493 US6973103B2 (en) | 1998-02-24 | 2002-09-23 | Communication system and communication control method |
US10/287,766 US6952404B2 (en) | 1998-02-24 | 2002-11-04 | Communication system and communication control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04731098A JP3493650B2 (en) | 1998-02-27 | 1998-02-27 | Communication device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308243A Division JP2004007840A (en) | 2003-09-01 | 2003-09-01 | Communication apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11252133A true JPH11252133A (en) | 1999-09-17 |
JP3493650B2 JP3493650B2 (en) | 2004-02-03 |
Family
ID=12771729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04731098A Expired - Lifetime JP3493650B2 (en) | 1998-02-24 | 1998-02-27 | Communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3493650B2 (en) |
-
1998
- 1998-02-27 JP JP04731098A patent/JP3493650B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3493650B2 (en) | 2004-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5770950A (en) | Minimizing signal reflection along a transmission line without terminating the transmission line | |
JP2870288B2 (en) | Bidirectional signal transmission circuit | |
US20040225945A1 (en) | Concept for a secure data communication between electronic devices | |
US8681881B2 (en) | Communication signal generating device and communication apparatus for use in communication system | |
JP2005520458A (en) | Parallel data communication that consumes low power | |
US8073005B1 (en) | Method and apparatus for configuring signal lines according to idle codes | |
US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
CN117544248B (en) | Isolated serial interface communication device and method | |
KR20080053947A (en) | Differential signal transmitter, differential signal receiver | |
WO2022058286A1 (en) | A bidirectional communication circuit and a method for operating a bidirectional communication circuit | |
US20080116994A1 (en) | Circuit topology for multiple loads | |
CN112929250B (en) | CAN communication circuit inside equipment | |
US6118297A (en) | Voting circuit and method | |
JPH11252133A (en) | Communication equipment | |
JP3708897B2 (en) | Output buffer circuit | |
US7813706B2 (en) | Impedance matched lane reversal switching system | |
US6072329A (en) | Method and system of minimizing simultaneous switching noise in an electronic device | |
US20060066358A1 (en) | Vehicle communication system | |
US4333176A (en) | Data extraction means for use in a data transmission system | |
US6366972B1 (en) | Multi-user communication bus with a resistive star configuration termination | |
US20100290508A1 (en) | Implementing Single Line Asynchronous Dual Watchdog Communication for ESD Immunity | |
EP2824583B1 (en) | Bus encoding scheme based on non-uniform distribution of power delivery network components among i/o circuits | |
JP3008873B2 (en) | Signal transmission equipment | |
US6625677B1 (en) | Method for transferring data, and a computer system | |
US5345113A (en) | Control module for reducing ringing in digital signals on a transmission line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |