[go: up one dir, main page]

JPH11243162A - 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法 - Google Patents

膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法

Info

Publication number
JPH11243162A
JPH11243162A JP10361746A JP36174698A JPH11243162A JP H11243162 A JPH11243162 A JP H11243162A JP 10361746 A JP10361746 A JP 10361746A JP 36174698 A JP36174698 A JP 36174698A JP H11243162 A JPH11243162 A JP H11243162A
Authority
JP
Japan
Prior art keywords
insert
expansion
grid array
ball grid
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10361746A
Other languages
English (en)
Inventor
Darvin R Edwards
アール エドワーズ ダーヴィン
Steven K Groothuis
ケイ グルートヒューズ スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11243162A publication Critical patent/JPH11243162A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ボールグリッドアレーパッケージのアンダー
フィルをなくす。 【解決手段】 ボールグリッドアレーパッケージ(24)
は、第1表面上にトレース(42)を有し、反対表面上に対
応する半田ボール(20)を有する介挿物(16)を備える。膨
張緩衝用インサート(26)は、ボンドワイヤー開口部(34)
を有し、介挿物の第1表面に結合している。半導体チッ
プ(12)が、膨張緩衝用インサート(26)の反対表面に結合
し、ボンドワイヤー(36)によりトレースに接続される。
パッケージは、半導体チップと膨張緩衝用インサートを
封入するモールドコンパウンド(18)を有する。一実施例
では、膨張緩衝用インサートは銅板である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に半導体チッ
プの実装に関し、特に膨張緩衝用インサートを有するボ
ールグリッドアレーパッケージとその製造方法に関す
る。
【０００２】
【従来の技術】ボールグリッドアレーパッケージ(例え
ば、テキサスインスツルメントから得られるμStar BG
Aパッケージ)は、半導体チップを実装するためのチップ
サイズに近いパッケージである。従来のボールグリッド
アレーパッケージ用具の欠点は、満足な半田ボールの寿
命を実現するためには、パッケージを印刷回路ボードに
取り付けるとき、アンダーフィルが必要なことである。
この必要性は、パッケージの有効な膨張は、印刷回路基
板の膨張より半導体チップ(例えば、シリコン)の膨張に
近いため起こる。その結果、応力を緩和するアンダーフ
ィルがないと、高い半田の応力が生じ、半田ボールは繰
り返し応力をかけた後、結局故障する。アンダーフィル
により製造プロセスに時間のかかるプロセスが加わり、
再加工が制限されるので、ボールグリッドアレーの多く
の使用者は、アンダーフィルの必要をなくすことを好
む。
【０００３】
【発明が解決しようとする課題】本発明は上述の問題を
解決しようとするものである。
【０００４】
【課題を解決するための手段】本発明に従えば、膨張緩
衝用インサート(差入れ物)を有するボールグリッドアレ
ーパッケージとその製造方法が開示され、これはアンダ
ーフィルの必要性をなくし、従来のボールグリッドアレ
ーパッケージより有利である。本発明の一態様によれ
ば、ボールグリッドアレーパッケージは、第1表面上に
トレースを有し、反対表面上に対応する半田ボールを有
する介挿物(インターポーザー)を備える。膨張緩衝用イ
ンサートは、ボンドワイヤー開口部を有し、介挿物の第
1表面に結合している。半導体チップが、膨張緩衝用イ
ンサートの反対表面に結合し、ボンドワイヤーによりト
レースに接続される。パッケージは、半導体チップと膨
張緩衝用インサートを封入するモールドコンパウンドを
有する。一実施例では、膨張緩衝用インサートは銅板で
ある。
【０００５】本発明の他の態様によれば、ボールグリッ
ドアレーパッケージの製造方法が提供される。膨張緩衝
用インサートが、介挿物の第1表面に取り付けられ、膨
張緩衝用インサートはボンドワイヤー開口部を有し、介
挿物は第1表面上にトレースを有し、反対表面に対応す
る半田ボールを有する。半導体チップが膨張緩衝用イン
サートの反対表面に取り付けられ、ボンドワイヤーによ
りトレースに接続される。半導体チップと膨張緩衝用イ
ンサートは、次にモールドコンパウンドに封入される。
ある実施例では、膨張緩衝用インサートと介挿物は、単
一にする(単一のユニットとして形成する)ことができ、
又はストリップ上の多数のうちの1つとして形成するこ
とができる。本発明の技術的利点は、ボールグリッドア
レーパッケージの半導体チップと介挿物の間に埋め込ま
れた膨張緩衝用インサート(例えば銅板)を追加して半田
ボールの応力を減らすことにより、アンダーフィルの必
要性をなくすことである。
【０００６】本発明の他の利点は、膨張緩衝用インサー
トを標準リードフレームの厚さに近い厚さとすることが
できることである。その結果、膨張緩衝用インサートは
インデックスホールを仕上げたフレームの一部を形成す
ることができ、それに介挿物を取りつけることができ
る。従って、従来のマウント、ボンド、モールドの用品
を使用して、膨張緩衝用インサートを有するボールグリ
ッドアレーパッケージを製造することができる。また、
介挿物の材料の使用料が最小になる。本発明の別の技術
的利点は、膨張緩衝用インサートの高熱伝導性の熱拡散
性能により、改善された熱性能が得られることである。
本発明の別の技術的利点は、図面、発明の詳細な説明、
及び特許請求の範囲から明らかである。
【０００７】
【発明の実施の形態及び実施例】図面と共に次の詳細な
説明を参照すれば、本発明のとその利点をよりよく理解
できるであろう。図面において、同じ番号は同じ部品を
表す。図１は、従来の印刷回路基板に取り付けられアン
ダーフィルを有するボールグリッドアレーパッケージ10
の断面図である。図示するように、パッケージ10は、チ
ップ12を介挿物16に接続するダイ取付層14(例えば接着)
を有する半導体チップ12を備える。モールドコンパウン
ド18がチップ12とダイ取付層14を封入し、チップ12を外
部環境から保護する。図示するように、複数の半田ボー
ル20が介挿物16に接続し、印刷回路基板に接続部を与え
る。介挿物16と印刷回路基板の間に、熱膨張の影響を減
らす材料で形成されたアンダーフィル22が設けられる。
アンダーフィル22の目的は、パッケージ10と印刷回路基
板の間の熱膨張の差による半田ボール20にかかる応力を
緩和し、半田ボール20の寿命を伸ばすことである。上述
したように、アンダーフィル22を追加するプロセスは、
時間がかかり、またパッケージ10が印刷回路基板上に取
り付けられた後に行われる。従って、アンダーフィル22
を必要としないパッケージ設計が有利である。
【０００８】図２は、本発明の１実施例による印刷回路
基板に取付けられ膨張緩衝用インサートを有するボール
グリッドアレーパッケージ24の断面図である。図示する
ように、パッケージ24は、図１のパッケージ10と近似す
る。しかし、本発明によれば、チップ12と介挿物16の間
に膨張緩衝用インサート26が配置され、該膨張緩衝用イ
ンサートは電気絶縁性の接着層28により介挿物16に取り
付けられる。膨張緩衝用インサート26は、銅又は印刷回
路基板と熱膨張の近似した他の材料でつくることができ
る。一般に、ボールグリッドアレーパッケージ24の熱サ
イクル運転は、印刷回路基板に厚さ方向に強い作用を与
える。チップ12の下に膨張緩衝用インサート26(銅板等)
を挿入することにより、同じ熱条件において半田ボール
20の応力を減らす(例えば、3％)ことができる。チップ1
2は、高い応力(例えば、10％以上)を経験する。しか
し、チップ12は、損傷したり故障することなくこのよう
な応力に耐えることができる。その結果、膨張緩衝用イ
ンサート26により、アンダーフィル22を用いずチップ12
の性能を落とさずに、半田ボール20上の応力を減らし、
半田ボールの寿命を延ばす。
【０００９】図３は、本発明の１実施例による半導体チ
ップと介挿物テープの間の銅板の膨張緩衝用インサート
の斜視図である。図示するように、チップ30は本発明の
銅板の膨張緩衝用インサート32に取り付けることができ
る。銅板32は、ボンドワイヤー用切り抜き部34を備え、
これがボンドワイヤー36がチップ30から銅板32の下のコ
ンタクトへ通過するための開口部となる。銅板32に電気
絶縁性の接着層38が結合し、銅板32を介挿物テープ40に
取り付ける手段を与える。介挿物テープ40は、ボンドワ
イヤー36から介挿物テープ40の下の半田ボール44に電気
接続をするための銅トレース42を備える。典型的な介挿
物テープ40は、多数のトレース42と半田ボール44を備え
る。本発明によれば、銅板32は、ボールグリッドアレー
パッケージの熱サイクルの性能を改善する。銅板32を印
刷回路基板と調和させ、半田ボール44の上と下で近似し
た熱膨張をするようにすることにより、アンダーフィル
を用いずに半田ボール44上の応力を減少することができ
る。もちろん、銅板32又は他の膨張緩衝用インサート
は、チップ30上に他の応力を生じる場合がある。しか
し、殆どの半導体(例えば、シリコン)と同様、チップ30
は損傷することなく多数回応力をかけることができる。
チップは半田ボール44のようには疲労の影響を受けない
からである。従って、本発明によれば、銅板32等の膨張
緩衝用インサートを使用すると、印刷回路基板の熱膨張
と調和させることにより、アンダーフィルの必要性がな
くなる。
【００１０】図４は、図３の介挿物テープ40の断面図で
ある。図示するように、介挿物テープ40は、銅トレース
42と半田ボール44のための構造を与える。介挿物テープ
40を膨張緩衝用インサート32に取り付けた後、ボンドワ
イヤー36とトレース42の間の接続をし、半田ボール44を
通じてチップ30を印刷回路基板に接続することができ
る。図５は、本発明の実施例により、ボールグリッドア
レーパッケージを製造するのに使用する銅リードフレー
ムストリップと単一にした介挿物の斜視図である。図示
するように、銅リードフレームストリップ50は、別体に
したときの銅板膨張緩衝用インサートの輪郭を定めるイ
ンデックスホール52を備えることができる。個々の銅板
膨張緩衝用インサートは、図３に示すのと近似した複数
の対応するボンドワイヤー切り抜き部54を有する。単一
にした介挿物56は、銅リードフレームストリップ50に取
り付け、半導体チップを実装するためのベース部品を形
成することができる。単一にした介挿物56は、ボンドワ
イヤー切り抜き部を通じてボンドワイヤーの接続部を受
ける銅トレース58を有する。トレース58は、単一にした
介挿物56の下側の対応する半田ボールに接続される。い
ったん、単一にした介挿物56が各銅板膨張緩衝用インサ
ートに取り付けられると、組合せたものは、現行の製造
装置を使用して、ボールグリッドアレーパッケージを製
造することができる。
【００１１】別の実施例では、介挿物56は、膨張緩衝用
インサートを単一にして、リードフレームストリップ内
に設けることができる。さらに、膨張緩衝用インサート
と介挿物56は、貼り付けてリードフレームストリップ内
に設けることができる。こうすると、従来のマウント、
ボンド、モールド用具を使用して、本発明の膨張緩衝用
インサートを有するボールグリッドアレーパッケージを
製造することができる。
【００１２】本発明を特定の好適な実施例について述べ
てきたが、当業者には、特許請求の範囲で定義される本
発明の精神と範囲から離れることなく、多様な変更、代
替も明らかであろう。 以上の記載に関連して、以下の
各項を開示する。 1. ボールグリッドアレーパッケージにおいて、第1表
面上にトレースを有し、反対表面上に対応する半田ボー
ルを有する介挿物、ボンドワイヤー開口部を有し、前記
介挿物の第1表面に結合する膨張緩衝用インサート、前
記膨張緩衝用インサートの反対表面に結合し、ボンドワ
イヤーにより前記トレースに接続される半導体チップ、
及び、前記半導体チップと前記膨張緩衝用インサートを
封入するモールドコンパウンドを備えるパッケージ。 2. 前記膨張緩衝用インサートは銅板である前記第１項
に記載のボールグリッドアレーパッケージ。 3.前記ボンドワイヤー開口部は、前記銅板の切り抜き部
として形成される前記第２項に記載のボールグリッドア
レーパッケージ。 4.前記トレースは、銅トレースである前記第１項に記載
のボールグリッドアレーパッケージ。 5．前記膨張緩衝用インサートは、電気絶縁性の接着層
により前記介挿物に結合する前記第１項に記載のボール
グリッドアレーパッケージ。 6.前記半導体チップは、接着層により前記膨張緩衝用イ
ンサートに結合する前記第１項に記載のボールグリッド
アレーパッケージ。 7．ボールグリッドアレーパッケージの製造方法におい
て、膨張緩衝用インサートの第１表面を、介挿物の第1
表面に取り付け、ここに前記膨張緩衝用インサートはボ
ンドワイヤー開口部を有し、前記介挿物は第1表面上に
トレースを有し、反対表面に対応する半田ボールを有
し、半導体チップを前記膨張緩衝用インサートの反対表
面に取り付け、ボンドワイヤーにより、半導体チップを
前記トレースに接続し、前記半導体チップと前記膨張緩
衝用インサートをモールドコンパウンドに封入する製造
方法。 8. 前記膨張緩衝用インサートは、リードフレームスト
リップに形成された複数の膨張緩衝用インサートのうち
の１つである前記第７項に記載の製造方法。 9. 前記リードフレームストリップは、銅リードフレー
ムストリップである前記第８項に記載の製造方法。 10. 前記介挿物は、単一にした介挿物である前記第８項
に記載の製造方法。 11. ボールグリッドアレーパッケージ(24)が開示され
る。パッケージ(24)は、第1表面上にトレース(42)を有
し、反対表面上に対応する半田ボール(20)を有する介挿
物(16)を備える。膨張緩衝用インサート(26)は、ボンド
ワイヤー開口部(34)を有し、介挿物(16)の第1表面に結
合している。半導体チップ(12)が、膨張緩衝用インサー
ト(26)の反対表面に結合し、ボンドワイヤー(36)により
トレース(42)に接続される。パッケージ(24)は、半導体
チップ(12)と膨張緩衝用インサートを封入するモールド
コンパウンド(18)を有する。一実施例では、膨張緩衝用
インサート(26)は銅板である。
【図面の簡単な説明】
【図１】 印刷回路基板に取付けられアンダーフィルを
有する従来のボールグリッドアレーパッケージの断面
図。
【図２】 印刷回路基板に取付けられ本発明の膨張緩衝
用インサートを有するボールグリッドアレーパッケージ
の断面図。
【図３】 本発明の実施例による半導体チップと介挿物
テープの間の銅板の膨張緩衝用インサートの斜視図。
【図４】 図３の介挿物テープの断面図。
【図５】 本発明の実施例により、ボールグリッドアレ
ーパッケージを製造するのに使用する銅リードフレーム
ストリップと単一にした介挿物の斜視図。
【符号の説明】
12 半導体チップ 16 介挿物 18 モールドコンパウンド 20 半田ボール 22 アンダーフィル 24 ボールグリッドアレーパッケージ 26 膨張緩衝用インサート 30 チップ 34 ボンドワイヤー開口部 36 ボンドワイヤー 40 介挿物テープ 42 トレース

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ボールグリッドアレーパッケージにおい
    て、 第1表面上にトレースを有し、反対表面上に対応する半
    田ボールを有する介挿物、 ボンドワイヤー開口部を有し、前記介挿物の第1表面に
    結合する膨張緩衝用インサート、 前記膨張緩衝用インサートの反対表面に結合し、ボンド
    ワイヤーにより前記トレースに接続される半導体チッ
    プ、及び、 前記半導体チップと前記膨張緩衝用インサートを封入す
    るモールドコンパウンドを備えるパッケージ。
  2. 【請求項２】 ボールグリッドアレーパッケージの製造
    方法において、 膨張緩衝用インサートの第１表面を、介挿物の第1表面
    に取り付け、ここに前記膨張緩衝用インサートはボンド
    ワイヤー開口部を有し、前記介挿物は第1表面上にトレ
    ースを有し、反対表面に対応する半田ボールを有し、 半導体チップを前記膨張緩衝用インサートの反対表面に
    取り付け、 ボンドワイヤーにより、半導体チップを前記トレースに
    接続し、 前記半導体チップと前記膨張緩衝用インサートをモール
    ドコンパウンドに封入する製造方法。
JP10361746A 1997-12-19 1998-12-21 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法 Pending JPH11243162A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6832897P 1997-12-19 1997-12-19
US60/068328 1997-12-19

Publications (1)

Publication Number Publication Date
JPH11243162A true JPH11243162A (ja) 1999-09-07

Family

ID=22081859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10361746A Pending JPH11243162A (ja) 1997-12-19 1998-12-21 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法

Country Status (4)

Country Link
EP (1) EP0926730A3 (ja)
JP (1) JPH11243162A (ja)
KR (1) KR19990063228A (ja)
TW (1) TW436940B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806560B2 (en) 2000-07-04 2004-10-19 Nec Corporation Semiconductor device and method for fabricating same
JP2010258444A (ja) * 2009-04-07 2010-11-11 Honeywell Internatl Inc パッケージ隔離構造のためのパッケージ・インターフェース・プレート

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564906A (zh) 2022-01-28 2023-08-08 群创光电股份有限公司 电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5598321A (en) * 1995-09-11 1997-01-28 National Semiconductor Corporation Ball grid array with heat sink

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806560B2 (en) 2000-07-04 2004-10-19 Nec Corporation Semiconductor device and method for fabricating same
US7109067B2 (en) 2000-07-04 2006-09-19 Nec Corporation Semiconductor device and method for fabricating same
JP2010258444A (ja) * 2009-04-07 2010-11-11 Honeywell Internatl Inc パッケージ隔離構造のためのパッケージ・インターフェース・プレート

Also Published As

Publication number Publication date
EP0926730A3 (en) 2001-03-21
TW436940B (en) 2001-05-28
EP0926730A2 (en) 1999-06-30
KR19990063228A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US6143590A (en) Multi-chip semiconductor device and method of producing the same
US6956741B2 (en) Semiconductor package with heat sink
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US5620928A (en) Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US6844622B2 (en) Semiconductor package with heat sink
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US6657296B2 (en) Semicondctor package
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US5498902A (en) Semiconductor device and its manufacturing method
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US20050087854A1 (en) Power module flip chip package
US5822848A (en) Lead frame having a detachable and interchangeable die-attach paddle
JP2651427B2 (ja) 半導体装置の製造方法
US20080122062A1 (en) Wafer level package configured to compensate size difference in different types of packages
JPH11243162A (ja) 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法
KR20030077203A (ko) 반도체 전력 모듈 및 그 제조방법
JP2814006B2 (ja) 電子部品搭載用基板
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
US20030051908A1 (en) Dram module package
JPH0637210A (ja) 半導体装置とその製造方法
KR19990024791A (ko) 반도체 패키지
KR20010004072A (ko) 트랜지스터 패키지
KR20030035375A (ko) 방열판이 구비된 볼 그리드 어레이 패키지와 그 제조 방법