JPH11242585A - 除算回路およびグラフィック演算装置 - Google Patents
除算回路およびグラフィック演算装置Info
- Publication number
- JPH11242585A JPH11242585A JP10042436A JP4243698A JPH11242585A JP H11242585 A JPH11242585 A JP H11242585A JP 10042436 A JP10042436 A JP 10042436A JP 4243698 A JP4243698 A JP 4243698A JP H11242585 A JPH11242585 A JP H11242585A
- Authority
- JP
- Japan
- Prior art keywords
- value
- msb
- complement
- shift
- dividend
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/5235—Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4873—Dividing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 本発明は、除算のクリティカルパスを短縮
し、除算を高速に行うことができる除算回路を提供す
る。 【解決手段】 除数ｑが負の場合に、除数ｑの１の補数
値を出力する１の補数演算器４０２と、１の補数演算器
４０２からの出力に１を加算した加算結果を絶対値とす
る加算器４０８と、１の補数演算器４０２の出力値につ
いて２の対数値の整数値である対数値を演算するプライ
オリティエンコーダ４０４と、前記絶対値を、前記対数
値に応じてシフトし、当該シフト演算値のＭＳＢが１の
ときに当該シフト演算値を仮数ｑｍとし、当該シフト演
算値のＭＳＢが０のときに、当該シフト演算値のＭＳＢ
を１に置き換えた値を仮数ｑｍとするシフト演算器４０
６と、シフト演算器４０６のシフト演算値のＭＳＢに応
じてシフト量を決定する減算器４０７とを有する。
し、除算を高速に行うことができる除算回路を提供す
る。 【解決手段】 除数ｑが負の場合に、除数ｑの１の補数
値を出力する１の補数演算器４０２と、１の補数演算器
４０２からの出力に１を加算した加算結果を絶対値とす
る加算器４０８と、１の補数演算器４０２の出力値につ
いて２の対数値の整数値である対数値を演算するプライ
オリティエンコーダ４０４と、前記絶対値を、前記対数
値に応じてシフトし、当該シフト演算値のＭＳＢが１の
ときに当該シフト演算値を仮数ｑｍとし、当該シフト演
算値のＭＳＢが０のときに、当該シフト演算値のＭＳＢ
を１に置き換えた値を仮数ｑｍとするシフト演算器４０
６と、シフト演算器４０６のシフト演算値のＭＳＢに応
じてシフト量を決定する減算器４０７とを有する。
Description
【０００１】
【発明が属する技術分野】本発明は、高速演算を実現で
きる除算回路およびグラフィック演算装置に関する。
きる除算回路およびグラフィック演算装置に関する。
【０００２】
【従来の技術】種々のＣＡＤ(Computer Aided Design)
システムや、アミューズメント装置などにおいて、コン
ピュータグラフィックスがしばしば用いられている。特
に、近年の画像処理技術の進展に伴い、３次元コンピュ
ータグラフィックスを用いたシステムが急速に普及して
いる。このような３次元コンピュータグラフィックスで
は、各画素（ピクセル）に対応する色を決定するとき
に、各画素の色の値を計算し、この計算した色の値を、
当該画素に対応するディスプレイバッファ（フレームバ
ッファ）のアドレスに書き込むレンダリング(Renderin
g) 処理を行う。レンダリング処理の手法の一つに、ポ
リゴン（Polygon)レンダリングがある。この手法では、
立体モデルを三角形の単位図形（ポリゴン）の組み合わ
せとして表現しておき、このポリゴンを単位として描画
を行なうことで、表示画面の色を決定する。
システムや、アミューズメント装置などにおいて、コン
ピュータグラフィックスがしばしば用いられている。特
に、近年の画像処理技術の進展に伴い、３次元コンピュ
ータグラフィックスを用いたシステムが急速に普及して
いる。このような３次元コンピュータグラフィックスで
は、各画素（ピクセル）に対応する色を決定するとき
に、各画素の色の値を計算し、この計算した色の値を、
当該画素に対応するディスプレイバッファ（フレームバ
ッファ）のアドレスに書き込むレンダリング(Renderin
g) 処理を行う。レンダリング処理の手法の一つに、ポ
リゴン（Polygon)レンダリングがある。この手法では、
立体モデルを三角形の単位図形（ポリゴン）の組み合わ
せとして表現しておき、このポリゴンを単位として描画
を行なうことで、表示画面の色を決定する。
【０００３】ポリゴンレンダリングでは、物理座標系に
おける三角形の各頂点についての、座標（ｘ，ｙ，ｚ）
と、色データ（Ｒ，Ｇ，Ｂ，α）と、張り合わせのイメ
ージパターンを示すテクスチャデータの同次座標（ｓ，
ｔ）および同次項ｑの値とを入力とし、これらの値を三
角形の内部で補間する処理が行われる。ここで、同次項
ｑは、簡単にいうと、拡大縮小率のようなもので、実際
のテクスチャバッファのＵＶ座標系における座標、すな
わち、テクスチャ座標データ（ｕ，ｖ）は、同次座標
（ｓ，ｔ）を同次項ｑで除算した「ｓ／ｑ」および「ｔ
／ｑ」に、それぞれテクスチャサイズＵＳＩＺＥおよび
ＶＳＩＺＥを乗じたものとなる。このようなポリゴンレ
ンダリングを用いた３次元コンピュータグラフィックシ
ステムでは、描画を行う際に、テクスチャデータをテク
スチャバッファから読み出し、この読み出したテクスチ
ャデータを、立体モデルの表面に貼り付けるテクスチャ
マッピング処理を行う。なお、立体モデルについてテク
スチャマッピングを行なうと、各画素毎に、張り付けを
行なうテクスチャデータが示す画像の拡大縮小率が変化
する。テクスチャバッファへのアクセスは、前述したテ
クスチャ座標データ（ｕ，ｖ）を用いて行われ、テクス
チャデータをテクスチャバッファから読み出す際に、全
ての画素について「ｓ／ｑ」および「ｔ／ｑ」の演算を
行い、テクスチャ座標データ（ｕ，ｖ）を算出する。従
って、除算回数は膨大になる。ところで、従来の３次元
コンピュータグラフィックシステムでは、以下に示すよ
うな除算回路を用いて、前述した「ｓ／ｑ」および「ｔ
／ｑ」を算出している。
おける三角形の各頂点についての、座標（ｘ，ｙ，ｚ）
と、色データ（Ｒ，Ｇ，Ｂ，α）と、張り合わせのイメ
ージパターンを示すテクスチャデータの同次座標（ｓ，
ｔ）および同次項ｑの値とを入力とし、これらの値を三
角形の内部で補間する処理が行われる。ここで、同次項
ｑは、簡単にいうと、拡大縮小率のようなもので、実際
のテクスチャバッファのＵＶ座標系における座標、すな
わち、テクスチャ座標データ（ｕ，ｖ）は、同次座標
（ｓ，ｔ）を同次項ｑで除算した「ｓ／ｑ」および「ｔ
／ｑ」に、それぞれテクスチャサイズＵＳＩＺＥおよび
ＶＳＩＺＥを乗じたものとなる。このようなポリゴンレ
ンダリングを用いた３次元コンピュータグラフィックシ
ステムでは、描画を行う際に、テクスチャデータをテク
スチャバッファから読み出し、この読み出したテクスチ
ャデータを、立体モデルの表面に貼り付けるテクスチャ
マッピング処理を行う。なお、立体モデルについてテク
スチャマッピングを行なうと、各画素毎に、張り付けを
行なうテクスチャデータが示す画像の拡大縮小率が変化
する。テクスチャバッファへのアクセスは、前述したテ
クスチャ座標データ（ｕ，ｖ）を用いて行われ、テクス
チャデータをテクスチャバッファから読み出す際に、全
ての画素について「ｓ／ｑ」および「ｔ／ｑ」の演算を
行い、テクスチャ座標データ（ｕ，ｖ）を算出する。従
って、除算回数は膨大になる。ところで、従来の３次元
コンピュータグラフィックシステムでは、以下に示すよ
うな除算回路を用いて、前述した「ｓ／ｑ」および「ｔ
／ｑ」を算出している。
【０００４】以下、従来の除算回路について説明する。
図４は、従来の除算回路３００の一例を説明するための
構成図である。図４に示すように、除算回路３００は、
絶対値演算器３０１，３０２、プライオリティエンコー
ダ３０３，３０４、シフト演算器３０５，３０６、減算
器３０７、逆数器３０８、乗算器３０９、シフト演算器
３１０および符号化器３１１を有する。除算回路３００
では、絶対値演算器３０１、プライオリティエンコーダ
３０３およびシフト演算器３０５において、入力した被
除数ｓを浮動小数点表現するために被除数ｓの絶対値が
下記式（１）に示すように正規化され、被除数ｓの符号
がマイナス（負）のときに、その指数ｓｅおよび仮数ｓ
ｍが下記式（２）および式（３）に基づいて生成され
る。
図４は、従来の除算回路３００の一例を説明するための
構成図である。図４に示すように、除算回路３００は、
絶対値演算器３０１，３０２、プライオリティエンコー
ダ３０３，３０４、シフト演算器３０５，３０６、減算
器３０７、逆数器３０８、乗算器３０９、シフト演算器
３１０および符号化器３１１を有する。除算回路３００
では、絶対値演算器３０１、プライオリティエンコーダ
３０３およびシフト演算器３０５において、入力した被
除数ｓを浮動小数点表現するために被除数ｓの絶対値が
下記式（１）に示すように正規化され、被除数ｓの符号
がマイナス（負）のときに、その指数ｓｅおよび仮数ｓ
ｍが下記式（２）および式（３）に基づいて生成され
る。
【０００５】
【数１】 ｓ＝ｓｍ×２se …（１）
【０００６】
【数２】 ｓｍ＝（〜ｓ＋１）／｛２＊＊ｉｎｔ（ｌｏｇ2 （〜ｓ＋１））｝ …（２） なお、当該式（２）は、「〜ｓ＋１」を、「ｉｎｔ（ｌ
ｏｇ2 （〜ｓ＋１））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｓ＋１））」だけ、ＭＳＢに向けてシフトする演
算である。
ｏｇ2 （〜ｓ＋１））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｓ＋１））」だけ、ＭＳＢに向けてシフトする演
算である。
【０００７】
【数３】 ｓｅ＝ｉｎｔ｛ｌｏｇ2 （〜ｓ＋１）｝ …（３）
【０００８】具体的には、被除数ｓの符号がマイナスの
ときには、図５に示すように、図４に示す絶対値演算器
３０１において、被除数ｓの反転（ＥＸｃｌｕｓｉｖｅ
−ＯＲ）が演算され、当該反転結果に対して「＋１」が
加算され、被乗数ｓの２の補数「〜ｓ＋１」が求めら
れ、この「〜ｓ＋１」がプライオリティエンコーダ３０
３およびシフト演算器３０５に出力される。なお、絶対
値演算器３０１において、被除数ｓの符号は、被除数ｓ
のＭＳＢ(Most Significant Bit)の符号ビットを参照
し、当該ＭＳＢが「１」の場合にはマイナス、「０」の
場合にはプラスと判定される。そして、プライオリティ
エンコーダ３０３において、「〜ｓ＋１」の２の対数
「ｌｏｇ2 （〜ｓ＋１）」が求められ、この２の対数
「ｌｏｇ2 （〜ｓ＋１）」の整数値「ｉｎｔ（ｌｏｇ2
（〜ｓ＋１））」が、指数ｓｅとしてシフト演算器３０
５および減算器３０７に出力される。そして、シフト演
算器３０５において、「〜ｓ＋１」が、「ｉｎｔ（ｌｏ
ｇ2（〜ｓ＋１））」の１の補数「〜ｉｎｔ（ｌｏｇ2
（〜ｓ＋１））」、すなわち指数ｓｅの１の補数だけＭ
ＳＢに向けてシフトされ、仮数ｓｍが演算される。仮数
ｓｍは逆数器３０９に出力される。
ときには、図５に示すように、図４に示す絶対値演算器
３０１において、被除数ｓの反転（ＥＸｃｌｕｓｉｖｅ
−ＯＲ）が演算され、当該反転結果に対して「＋１」が
加算され、被乗数ｓの２の補数「〜ｓ＋１」が求めら
れ、この「〜ｓ＋１」がプライオリティエンコーダ３０
３およびシフト演算器３０５に出力される。なお、絶対
値演算器３０１において、被除数ｓの符号は、被除数ｓ
のＭＳＢ(Most Significant Bit)の符号ビットを参照
し、当該ＭＳＢが「１」の場合にはマイナス、「０」の
場合にはプラスと判定される。そして、プライオリティ
エンコーダ３０３において、「〜ｓ＋１」の２の対数
「ｌｏｇ2 （〜ｓ＋１）」が求められ、この２の対数
「ｌｏｇ2 （〜ｓ＋１）」の整数値「ｉｎｔ（ｌｏｇ2
（〜ｓ＋１））」が、指数ｓｅとしてシフト演算器３０
５および減算器３０７に出力される。そして、シフト演
算器３０５において、「〜ｓ＋１」が、「ｉｎｔ（ｌｏ
ｇ2（〜ｓ＋１））」の１の補数「〜ｉｎｔ（ｌｏｇ2
（〜ｓ＋１））」、すなわち指数ｓｅの１の補数だけＭ
ＳＢに向けてシフトされ、仮数ｓｍが演算される。仮数
ｓｍは逆数器３０９に出力される。
【０００９】また、上述した除算回路３００では、被除
数ｓの符号がプラス（正）のときに、絶対値演算器３０
１、プライオリティエンコーダ３０３およびシフト演算
器３０５において、入力した被除数ｓの絶対値が正規化
され、その指数ｓｅおよび仮数ｓｍが、下記式（４）お
よび式（５）に基づいて生成される。
数ｓの符号がプラス（正）のときに、絶対値演算器３０
１、プライオリティエンコーダ３０３およびシフト演算
器３０５において、入力した被除数ｓの絶対値が正規化
され、その指数ｓｅおよび仮数ｓｍが、下記式（４）お
よび式（５）に基づいて生成される。
【００１０】
【数４】 ｓｍ＝ｓ／｛２＊＊ｉｎｔ（ｌｏｇ2 ｓ）｝ …（４） なお、当該式（４）は、「ｓ」を、「ｉｎｔ（ｌｏｇ2
ｓ）」の１補数「〜ｉｎｔ（ｌｏｇ2 ｓ）」だけ、ＭＳ
Ｂに向けてシフトする演算である。
ｓ）」の１補数「〜ｉｎｔ（ｌｏｇ2 ｓ）」だけ、ＭＳ
Ｂに向けてシフトする演算である。
【００１１】
【数５】 ｓｅ＝ｉｎｔ｛ｌｏｇ2 ｓ｝ …（５）
【００１２】具体的には、被除数ｓの符号がプラスのと
きには、被乗数ｓが、絶対値演算器３０１をスルーし
て、プライオリティエンコーダ３０３およびシフト演算
器３０５に出力される。そして、プライオリティエンコ
ーダ３０３において、被除数ｓの２の対数「ｌｏｇ
2 ｓ」が求められ、この２の対数「ｌｏｇ2 ｓ」の整数
値「ｉｎｔ（ｌｏｇ2 ｓ）」が、指数ｓｅとしてシフト
演算器３０５および減算器３０７に出力される。そし
て、シフト演算器３０５において、被除数ｓが、「ｉｎ
ｔ（ｌｏｇ2 ｓ）」の１の補数「〜ｉｎｔ（ｌｏｇ
2 ｓ）」だけＭＳＢに向けてシフトされ、仮数ｓｍが演
算される。仮数ｓｍは逆数器３０９に出力される。
きには、被乗数ｓが、絶対値演算器３０１をスルーし
て、プライオリティエンコーダ３０３およびシフト演算
器３０５に出力される。そして、プライオリティエンコ
ーダ３０３において、被除数ｓの２の対数「ｌｏｇ
2 ｓ」が求められ、この２の対数「ｌｏｇ2 ｓ」の整数
値「ｉｎｔ（ｌｏｇ2 ｓ）」が、指数ｓｅとしてシフト
演算器３０５および減算器３０７に出力される。そし
て、シフト演算器３０５において、被除数ｓが、「ｉｎ
ｔ（ｌｏｇ2 ｓ）」の１の補数「〜ｉｎｔ（ｌｏｇ
2 ｓ）」だけＭＳＢに向けてシフトされ、仮数ｓｍが演
算される。仮数ｓｍは逆数器３０９に出力される。
【００１３】また、図１に示す絶対値演算器３０２、プ
ライオリティエンコーダ３０４およびシフト演算器３０
６は、除数ｑについて、その指数ｑｅおよび仮数ｑｍを
算出するために用いられ、その処理は、前述した絶対値
演算器３０１、プライオリティエンコーダ３０３および
シフト演算器３０５の処理と同じである。
ライオリティエンコーダ３０４およびシフト演算器３０
６は、除数ｑについて、その指数ｑｅおよび仮数ｑｍを
算出するために用いられ、その処理は、前述した絶対値
演算器３０１、プライオリティエンコーダ３０３および
シフト演算器３０５の処理と同じである。
【００１４】また、逆数器３０８は、除数ｑの仮数ｑｍ
の逆数を演算し、この逆数「１／ｑｍ」を逆数器３０９
に出力する。乗算器３０９は、仮数ｓｍと、仮数ｑｍの
逆数「１／ｑｍ」とを乗算し、その乗算結果「ｓｍ／ｑ
ｍ」をシフト演算器３１０に出力する。また、減算器３
０７は、 指数ｓｅから指数ｑｅを減算し、その減算結
果「ｓｅ−ｑｅ」をシフト演算器３１０に出力する。
の逆数を演算し、この逆数「１／ｑｍ」を逆数器３０９
に出力する。乗算器３０９は、仮数ｓｍと、仮数ｑｍの
逆数「１／ｑｍ」とを乗算し、その乗算結果「ｓｍ／ｑ
ｍ」をシフト演算器３１０に出力する。また、減算器３
０７は、 指数ｓｅから指数ｑｅを減算し、その減算結
果「ｓｅ−ｑｅ」をシフト演算器３１０に出力する。
【００１５】シフト演算器３１０は、乗算器３０９から
の乗算結果「ｓｍ／ｑｍ」を、減算器３０７からの減算
結果「ｓｅ−ｑｅ」で示されるビット数だけＭＳＢに向
けてシフトし、シフト演算結果Ｓ３１０を符号化器３１
１に出力する。符号化器３１１は、被除数ｓの符号と除
数ｑの符号とに基づいて、これらの符号が異なる場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにマイナスを示す「１」を付加し、これを除算結果
「ｓ／ｑ」として出力する。一方、符号化器３１１は、
被除数ｓの符号と除数ｑの符号とで符号が同じ場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにプラスを示す「０」を付加し、これを除算結果「ｓ
／ｑ」として出力する。
の乗算結果「ｓｍ／ｑｍ」を、減算器３０７からの減算
結果「ｓｅ−ｑｅ」で示されるビット数だけＭＳＢに向
けてシフトし、シフト演算結果Ｓ３１０を符号化器３１
１に出力する。符号化器３１１は、被除数ｓの符号と除
数ｑの符号とに基づいて、これらの符号が異なる場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにマイナスを示す「１」を付加し、これを除算結果
「ｓ／ｑ」として出力する。一方、符号化器３１１は、
被除数ｓの符号と除数ｑの符号とで符号が同じ場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにプラスを示す「０」を付加し、これを除算結果「ｓ
／ｑ」として出力する。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
た図４に示す従来の除算回路３００では、被除数ｓから
仮数ｓｍを求める経路と、除数ｑから「１／ｑｍ」を求
める経路とでは、後者の経路の方が、逆数器３０８にお
ける演算分だけ、処理時間が長い。そのため、乗算器３
０９では、仮数ｓｍを入力した後、「１／ｑｍ」を入力
するまで処理が停止する。すなわち、除数ｑから「１／
ｑｍ」を求める経路が、除算回路３００における演算の
クリティカルパスになる。このような演算処理の停止
は、全ての画素について「ｓ／ｑ」および「ｔ／ｑ」の
演算を行う前述した３次元コンピュータグラフィックシ
ステムにおいては、特に影響が大きくなり、ＣＲＴに表
示する３次元画像の動きの高速化および画質の向上を図
る上でのボトルネックとなっている。
た図４に示す従来の除算回路３００では、被除数ｓから
仮数ｓｍを求める経路と、除数ｑから「１／ｑｍ」を求
める経路とでは、後者の経路の方が、逆数器３０８にお
ける演算分だけ、処理時間が長い。そのため、乗算器３
０９では、仮数ｓｍを入力した後、「１／ｑｍ」を入力
するまで処理が停止する。すなわち、除数ｑから「１／
ｑｍ」を求める経路が、除算回路３００における演算の
クリティカルパスになる。このような演算処理の停止
は、全ての画素について「ｓ／ｑ」および「ｔ／ｑ」の
演算を行う前述した３次元コンピュータグラフィックシ
ステムにおいては、特に影響が大きくなり、ＣＲＴに表
示する３次元画像の動きの高速化および画質の向上を図
る上でのボトルネックとなっている。
【００１７】本発明は上述した従来技術の問題点に鑑み
てなされ、除算のクリティカルパスを短縮し、除算を高
速に行うことができる除算回路を提供することを目的と
する。また、本発明は、ディスプレイに表示する３次元
画像の動きの高速化および画質の向上を図ることができ
るグラフィック演算装置を提供することを目的とする。
てなされ、除算のクリティカルパスを短縮し、除算を高
速に行うことができる除算回路を提供することを目的と
する。また、本発明は、ディスプレイに表示する３次元
画像の動きの高速化および画質の向上を図ることができ
るグラフィック演算装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
第１の観点の除算回路は、被除数および除数の補数値に
ついて２の対数演算を行って指数をそれぞれ算出し、前
記補数値を前記指数でそれぞれシフトした後に、前記除
数の補数値のシフト結果の逆数値を逆数演算手段で算出
し、前記被除数のシフト結果と前記算出した逆数値とを
乗算した乗算結果を、前記被除数および前記除数の指数
に応じたシフト量だけシフトして除算結果を算出する除
算回路であって、前記除数が負の場合に、前記除数の１
の補数値を出力する補数演算手段と、前記除数が負の場
合に、前記補数演算手段からの出力に１を加算した加算
結果を絶対値とする加算手段と、前記補数演算手段の出
力値について２の対数値の整数値を演算する対数値演算
手段と、前記絶対値を、前記整数値に応じてシフトする
シフト演算手段と、前記シフト演算手段の演算値のＭＳ
Ｂが１のときに、当該演算値を仮数とし、当該演算値の
ＭＳＢが０のときに、当該演算値のＭＳＢを１に置き換
えた値を仮数とし、前記仮数を前記逆数演算手段に出力
するＭＳＢ置き換え手段と、前記シフト演算手段の演算
値のＭＳＢが１のときに、前記被除数の指数から前記整
数値を減算し、前記シフト演算手段の演算値のＭＳＢが
０のときに、前記被除数の指数から、前記整数値に１を
加算した加算値を減算し、前記減算値を前記シフト量と
するシフト量決定手段とを有する。
点を解決し、上述した目的を達成するために、本発明の
第１の観点の除算回路は、被除数および除数の補数値に
ついて２の対数演算を行って指数をそれぞれ算出し、前
記補数値を前記指数でそれぞれシフトした後に、前記除
数の補数値のシフト結果の逆数値を逆数演算手段で算出
し、前記被除数のシフト結果と前記算出した逆数値とを
乗算した乗算結果を、前記被除数および前記除数の指数
に応じたシフト量だけシフトして除算結果を算出する除
算回路であって、前記除数が負の場合に、前記除数の１
の補数値を出力する補数演算手段と、前記除数が負の場
合に、前記補数演算手段からの出力に１を加算した加算
結果を絶対値とする加算手段と、前記補数演算手段の出
力値について２の対数値の整数値を演算する対数値演算
手段と、前記絶対値を、前記整数値に応じてシフトする
シフト演算手段と、前記シフト演算手段の演算値のＭＳ
Ｂが１のときに、当該演算値を仮数とし、当該演算値の
ＭＳＢが０のときに、当該演算値のＭＳＢを１に置き換
えた値を仮数とし、前記仮数を前記逆数演算手段に出力
するＭＳＢ置き換え手段と、前記シフト演算手段の演算
値のＭＳＢが１のときに、前記被除数の指数から前記整
数値を減算し、前記シフト演算手段の演算値のＭＳＢが
０のときに、前記被除数の指数から、前記整数値に１を
加算した加算値を減算し、前記減算値を前記シフト量と
するシフト量決定手段とを有する。
【００１９】本発明の第１の観点の除算回路では、前記
加算手段における演算と、前記対数値演算手段における
演算とを並行して行う。
加算手段における演算と、前記対数値演算手段における
演算とを並行して行う。
【００２０】本発明の第１の観点の除算回路では、先
ず、被除数について例えば２の補数値が算出され、当該
２の補数値について２の対数演算が行われ、指数が算出
される。次に、前記２の補数値が前記指数でシフトさ
れ、前記被除数の仮数が算出される。また、上述した前
記被除数の仮数の算出と並行して、除数が負の場合に、
当該除数の１の補数値が補数演算手段にて算出され。次
に、加算手段にて、前記補数演算手段にて算出された１
の補数値に１が加算され、その加算結果が前記除数の絶
対値となる。また、前記加算手段における演算と並行し
て、対数値演算手段にて、前記補数演算手段にて算出さ
れた１の補数値について、２の対数値の整数値が演算さ
れる。次に、シフト演算手段において、前記除数の絶対
値が、前記整数値に応じてシフトされる。
ず、被除数について例えば２の補数値が算出され、当該
２の補数値について２の対数演算が行われ、指数が算出
される。次に、前記２の補数値が前記指数でシフトさ
れ、前記被除数の仮数が算出される。また、上述した前
記被除数の仮数の算出と並行して、除数が負の場合に、
当該除数の１の補数値が補数演算手段にて算出され。次
に、加算手段にて、前記補数演算手段にて算出された１
の補数値に１が加算され、その加算結果が前記除数の絶
対値となる。また、前記加算手段における演算と並行し
て、対数値演算手段にて、前記補数演算手段にて算出さ
れた１の補数値について、２の対数値の整数値が演算さ
れる。次に、シフト演算手段において、前記除数の絶対
値が、前記整数値に応じてシフトされる。
【００２１】次に、ＭＳＢ書き換え手段において、前記
シフト演算手段の演算値のＭＳＢが１のときに、当該演
算値が被除数の仮数とされ、当該演算値のＭＳＢが０の
ときに、当該演算値のＭＳＢを１に置き換えた値が被除
数の仮数とされ、前記被除数の仮数が逆数演算手段に出
力される。また、シフト量決定手段において、前記シフ
ト演算手段の演算値のＭＳＢが１のときに、前記被除数
の指数から前記整数値が減算され、前記シフト演算手段
の演算値のＭＳＢが０のときに、前記被除数の指数か
ら、前記整数値に１を加算した加算値が減算され、当該
減算結果がシフト量とされる。次に、逆数演算手段にお
いて、前記被除数の仮数の逆数値が演算される。次に、
前記被除数の仮数と、前記逆数演算手段から出力された
仮数の逆数値との乗算が行われ、当該乗算結果が、前記
シフト量だけシフトされ、除算結果が算出される。
シフト演算手段の演算値のＭＳＢが１のときに、当該演
算値が被除数の仮数とされ、当該演算値のＭＳＢが０の
ときに、当該演算値のＭＳＢを１に置き換えた値が被除
数の仮数とされ、前記被除数の仮数が逆数演算手段に出
力される。また、シフト量決定手段において、前記シフ
ト演算手段の演算値のＭＳＢが１のときに、前記被除数
の指数から前記整数値が減算され、前記シフト演算手段
の演算値のＭＳＢが０のときに、前記被除数の指数か
ら、前記整数値に１を加算した加算値が減算され、当該
減算結果がシフト量とされる。次に、逆数演算手段にお
いて、前記被除数の仮数の逆数値が演算される。次に、
前記被除数の仮数と、前記逆数演算手段から出力された
仮数の逆数値との乗算が行われ、当該乗算結果が、前記
シフト量だけシフトされ、除算結果が算出される。
【００２２】また、本発明の第２の観点の除算回路は、
被除数と除数の逆数との乗算を浮動小数点方式で行う除
算装置であって、前記被除数が負の場合に、前記被除数
の２の補数値を第１の絶対値とし、前記被除数が正の場
合に、前記被除数を第１の絶対値とする第１の絶対値演
算手段と、前記第１の絶対値について２の対数値の整数
値である第１の対数値を演算する第１の対数値演算手段
と、前記第１の絶対値を、前記第１の対数値の反転値だ
け、ＭＳＢに向けてシフトして第１の仮数を算出する第
１のシフト演算手段と、前記除数が負の場合に、前記除
数の１の補数値を出力し、前記除数が正の場合に、前記
除数を出力する補数演算手段と、前記除数が負の場合
に、前記補数演算手段からの出力に１を加算した加算結
果を第２の絶対値とし、前記除数が正の場合に、前記補
数演算手段からの出力を第２の絶対値とする加算手段
と、前記補数演算手段の出力値について２の対数値の整
数値である第２の対数値を演算する第２の対数値演算手
段と、前記第２の絶対値を、前記第２の対数値の反転値
だけ、ＭＳＢに向けてシフトする第２のシフト演算手段
と、前記第２のシフト演算手段の演算値のＭＳＢが１の
ときに、当該演算値を第２の仮数とし、当該演算値のＭ
ＳＢが０のときに、当該演算値のＭＳＢを１に置き換え
た値を第２の仮数とするＭＳＢ置き換え手段と、前記第
２のシフト演算手段の演算値のＭＳＢが１のときに、前
記第１の対数値から前記第２の対数値を減算し、前記第
２のシフト演算手段の演算値のＭＳＢが０のときに、前
記第１の対数値から、前記第２の対数値に１を加算した
加算値を減算する減算手段と、前記第２の仮数の逆数を
演算する逆数演算手段と、前記第１の仮数と、前記第２
の仮数の逆数とを乗算する乗算手段と、前記乗算手段の
乗算値を、前記減算手段の減算値だけ、ＭＳＢに向けて
シフトする第３のシフト演算手段とを有する。
被除数と除数の逆数との乗算を浮動小数点方式で行う除
算装置であって、前記被除数が負の場合に、前記被除数
の２の補数値を第１の絶対値とし、前記被除数が正の場
合に、前記被除数を第１の絶対値とする第１の絶対値演
算手段と、前記第１の絶対値について２の対数値の整数
値である第１の対数値を演算する第１の対数値演算手段
と、前記第１の絶対値を、前記第１の対数値の反転値だ
け、ＭＳＢに向けてシフトして第１の仮数を算出する第
１のシフト演算手段と、前記除数が負の場合に、前記除
数の１の補数値を出力し、前記除数が正の場合に、前記
除数を出力する補数演算手段と、前記除数が負の場合
に、前記補数演算手段からの出力に１を加算した加算結
果を第２の絶対値とし、前記除数が正の場合に、前記補
数演算手段からの出力を第２の絶対値とする加算手段
と、前記補数演算手段の出力値について２の対数値の整
数値である第２の対数値を演算する第２の対数値演算手
段と、前記第２の絶対値を、前記第２の対数値の反転値
だけ、ＭＳＢに向けてシフトする第２のシフト演算手段
と、前記第２のシフト演算手段の演算値のＭＳＢが１の
ときに、当該演算値を第２の仮数とし、当該演算値のＭ
ＳＢが０のときに、当該演算値のＭＳＢを１に置き換え
た値を第２の仮数とするＭＳＢ置き換え手段と、前記第
２のシフト演算手段の演算値のＭＳＢが１のときに、前
記第１の対数値から前記第２の対数値を減算し、前記第
２のシフト演算手段の演算値のＭＳＢが０のときに、前
記第１の対数値から、前記第２の対数値に１を加算した
加算値を減算する減算手段と、前記第２の仮数の逆数を
演算する逆数演算手段と、前記第１の仮数と、前記第２
の仮数の逆数とを乗算する乗算手段と、前記乗算手段の
乗算値を、前記減算手段の減算値だけ、ＭＳＢに向けて
シフトする第３のシフト演算手段とを有する。
【００２３】ここで、本発明の第２の観点の除算回路で
は、前記加算手段における演算と、前記第２の対数値演
算手段における演算とを並行して行う
は、前記加算手段における演算と、前記第２の対数値演
算手段における演算とを並行して行う
【００２４】また、本発明の第１の観点のグラフィック
演算装置ほ、立体モデルを単位図形の張り合わせで表現
し、除算回路において、同次座標（ｓ，ｔ）を同次項ｑ
で除算し、当該除算の結果である「ｓ／ｑ」および「ｔ
／ｑ」に応じたテクスチャアドレスを用いて、前記単位
図形に付加するパターンを示すテクスチャデータを記憶
手段から読み出して描画を行い、各画素の色を決定する
グラフィック演算装置であって、前記除算回路は、被除
数および除数の補数値について２の対数演算を行って指
数をそれぞれ算出し、前記補数値を前記指数でそれぞれ
シフトした後に、前記除数の補数値のシフト結果の逆数
値を逆数演算手段で算出し、前記被除数のシフト結果と
前記算出した逆数値とを乗算した乗算結果を、前記被除
数および前記除数の指数に応じたシフト量だけシフトし
て除算結果を算出する除算回路であって、前記除数が負
の場合に、前記除数の１の補数値を出力する補数演算手
段と、前記除数が負の場合に、前記補数演算手段からの
出力に１を加算した加算結果を絶対値とする加算手段
と、前記補数演算手段の出力値について２の対数値の整
数値を演算する対数値演算手段と、前記絶対値を、前記
整数値に応じてシフトするシフト演算手段と、前記シフ
ト演算手段の演算値のＭＳＢが１のときに、当該演算値
を仮数とし、当該演算値のＭＳＢが０のときに、当該演
算値のＭＳＢを１に置き換えた値を仮数とし、前記仮数
を前記逆数演算手段に出力するＭＳＢ置き換え手段と、
前記シフト演算手段の演算値のＭＳＢが１のときに、前
記被除数の指数から前記整数値を減算し、前記シフト演
算手段の演算値のＭＳＢが０のときに、前記被除数の指
数から、前記整数値に１を加算した加算値を減算し、前
記減算値を前記シフト量とするシフト量決定手段とを有
する。
演算装置ほ、立体モデルを単位図形の張り合わせで表現
し、除算回路において、同次座標（ｓ，ｔ）を同次項ｑ
で除算し、当該除算の結果である「ｓ／ｑ」および「ｔ
／ｑ」に応じたテクスチャアドレスを用いて、前記単位
図形に付加するパターンを示すテクスチャデータを記憶
手段から読み出して描画を行い、各画素の色を決定する
グラフィック演算装置であって、前記除算回路は、被除
数および除数の補数値について２の対数演算を行って指
数をそれぞれ算出し、前記補数値を前記指数でそれぞれ
シフトした後に、前記除数の補数値のシフト結果の逆数
値を逆数演算手段で算出し、前記被除数のシフト結果と
前記算出した逆数値とを乗算した乗算結果を、前記被除
数および前記除数の指数に応じたシフト量だけシフトし
て除算結果を算出する除算回路であって、前記除数が負
の場合に、前記除数の１の補数値を出力する補数演算手
段と、前記除数が負の場合に、前記補数演算手段からの
出力に１を加算した加算結果を絶対値とする加算手段
と、前記補数演算手段の出力値について２の対数値の整
数値を演算する対数値演算手段と、前記絶対値を、前記
整数値に応じてシフトするシフト演算手段と、前記シフ
ト演算手段の演算値のＭＳＢが１のときに、当該演算値
を仮数とし、当該演算値のＭＳＢが０のときに、当該演
算値のＭＳＢを１に置き換えた値を仮数とし、前記仮数
を前記逆数演算手段に出力するＭＳＢ置き換え手段と、
前記シフト演算手段の演算値のＭＳＢが１のときに、前
記被除数の指数から前記整数値を減算し、前記シフト演
算手段の演算値のＭＳＢが０のときに、前記被除数の指
数から、前記整数値に１を加算した加算値を減算し、前
記減算値を前記シフト量とするシフト量決定手段とを有
する。
【００２５】さらに、本発明の第２の観点のグラフィッ
ク演算装置は、ディスプレイに表示する形状を表現する
基本単位となる単位図形に張り合わせるイメージデータ
であるテクスチャデータを記憶する記憶手段と、前記単
位図形の頂点について、３次元座標（ｘ，ｙ，ｚ）、Ｒ
（赤），Ｇ（緑），Ｂ（青）データ、同次座標（ｓ，
ｔ）および同次項ｑを含むポリゴンレンダリングデータ
を生成するポリゴンレンダリングデータ生成手段と、同
時に処理を行なおうとする複数の画素のそれぞれについ
て、前記単位図形の内側に位置するか否かを判断し、前
記内側に位置する場合に有効を示す有効性指示データを
生成する画素位置判断手段と、前記単位図形の頂点のポ
リゴンレンダリングデータを補間して、前記単位図形内
に位置する画素の補間データを生成する補間データ生成
手段と、前記同時に処理を行なおうとする複数の画素の
うち、前記有効性指示データが有効を示す画素の前記補
間データに含まれる同次座標（ｓ，ｔ）を同次項ｑで除
算して「ｓ／ｑ」および「ｔ／ｑ」を生成する演算を除
算回路で行い、前記「ｓ／ｑ」および「ｔ／ｑ」に応じ
てテクスチャアドレスを用いて、前記記憶手段からテク
スチャデータを読み出すテクスチャ処理手段とを有す
る。
ク演算装置は、ディスプレイに表示する形状を表現する
基本単位となる単位図形に張り合わせるイメージデータ
であるテクスチャデータを記憶する記憶手段と、前記単
位図形の頂点について、３次元座標（ｘ，ｙ，ｚ）、Ｒ
（赤），Ｇ（緑），Ｂ（青）データ、同次座標（ｓ，
ｔ）および同次項ｑを含むポリゴンレンダリングデータ
を生成するポリゴンレンダリングデータ生成手段と、同
時に処理を行なおうとする複数の画素のそれぞれについ
て、前記単位図形の内側に位置するか否かを判断し、前
記内側に位置する場合に有効を示す有効性指示データを
生成する画素位置判断手段と、前記単位図形の頂点のポ
リゴンレンダリングデータを補間して、前記単位図形内
に位置する画素の補間データを生成する補間データ生成
手段と、前記同時に処理を行なおうとする複数の画素の
うち、前記有効性指示データが有効を示す画素の前記補
間データに含まれる同次座標（ｓ，ｔ）を同次項ｑで除
算して「ｓ／ｑ」および「ｔ／ｑ」を生成する演算を除
算回路で行い、前記「ｓ／ｑ」および「ｔ／ｑ」に応じ
てテクスチャアドレスを用いて、前記記憶手段からテク
スチャデータを読み出すテクスチャ処理手段とを有す
る。
【００２６】ここで、前記テクスチャ処理手段の除算回
路は、被除数および除数の補数値について２の対数演算
を行って指数をそれぞれ算出し、前記補数値を前記指数
でそれぞれシフトした後に、前記除数の補数値のシフト
結果の逆数値を逆数演算手段で算出し、前記被除数のシ
フト結果と前記算出した逆数値とを乗算した乗算結果
を、前記被除数および前記除数の指数に応じたシフト量
だけシフトして除算結果をデジタル形式で算出する除算
回路であって、前記除数が負の場合に、前記除数の１の
補数値を出力する補数演算手段と、前記除数が負の場合
に、前記補数演算手段からの出力に１を加算した加算結
果を絶対値とする加算手段と、前記補数演算手段の出力
値について２の対数値の整数値を演算する対数値演算手
段と、前記絶対値を、前記整数値に応じてシフトするシ
フト演算手段と、前記シフト演算手段の演算値のＭＳＢ
が１のときに、当該演算値を仮数とし、当該演算値のＭ
ＳＢが０のときに、当該演算値のＭＳＢを１に置き換え
た値を仮数とし、前記仮数を前記逆数演算手段に出力す
るＭＳＢ置き換え手段と、前記シフト演算手段の演算値
のＭＳＢが１のときに、前記被除数の指数から前記整数
値を減算し、前記シフト演算手段の演算値のＭＳＢが０
のときに、前記被除数の指数から、前記整数値に１を加
算した加算値を減算し、当該減算結果を前記シフト量と
するシフト量決定手段とを有する。
路は、被除数および除数の補数値について２の対数演算
を行って指数をそれぞれ算出し、前記補数値を前記指数
でそれぞれシフトした後に、前記除数の補数値のシフト
結果の逆数値を逆数演算手段で算出し、前記被除数のシ
フト結果と前記算出した逆数値とを乗算した乗算結果
を、前記被除数および前記除数の指数に応じたシフト量
だけシフトして除算結果をデジタル形式で算出する除算
回路であって、前記除数が負の場合に、前記除数の１の
補数値を出力する補数演算手段と、前記除数が負の場合
に、前記補数演算手段からの出力に１を加算した加算結
果を絶対値とする加算手段と、前記補数演算手段の出力
値について２の対数値の整数値を演算する対数値演算手
段と、前記絶対値を、前記整数値に応じてシフトするシ
フト演算手段と、前記シフト演算手段の演算値のＭＳＢ
が１のときに、当該演算値を仮数とし、当該演算値のＭ
ＳＢが０のときに、当該演算値のＭＳＢを１に置き換え
た値を仮数とし、前記仮数を前記逆数演算手段に出力す
るＭＳＢ置き換え手段と、前記シフト演算手段の演算値
のＭＳＢが１のときに、前記被除数の指数から前記整数
値を減算し、前記シフト演算手段の演算値のＭＳＢが０
のときに、前記被除数の指数から、前記整数値に１を加
算した加算値を減算し、当該減算結果を前記シフト量と
するシフト量決定手段とを有する。
【００２７】
【発明の実施の形態】第１実施形態 以下、本発明の実施形態に係わる除算回路について説明
する。図１は、本実施形態の除算回路４００の構成図で
ある。除算回路４００では、入力した被除数ｓを浮動小
数点表現するために、被除数ｓの絶対値が上記式（１）
に示すように正規化され、被除数ｓの符号がマイナス
（負）のときに、その指数ｓｅおよび仮数ｓｍが前述し
た式（２）および（３）に基づいて生成される。また、
被除数ｓの符号がプラス（正）のときに、その指数ｓｅ
および仮数ｓｍが前述した式（４）および（５）に基づ
いて生成される。
する。図１は、本実施形態の除算回路４００の構成図で
ある。除算回路４００では、入力した被除数ｓを浮動小
数点表現するために、被除数ｓの絶対値が上記式（１）
に示すように正規化され、被除数ｓの符号がマイナス
（負）のときに、その指数ｓｅおよび仮数ｓｍが前述し
た式（２）および（３）に基づいて生成される。また、
被除数ｓの符号がプラス（正）のときに、その指数ｓｅ
および仮数ｓｍが前述した式（４）および（５）に基づ
いて生成される。
【００２８】また、除算回路４００では、入力した除数
ｑを浮動小数点表現するために除数ｑの絶対値が下記式
（６）に示すように正規化され、除数ｑの符号がマイナ
ス（負）のときに、その指数ｓｅおよび仮数ｓｍが下記
式（７）および（８）に基づいて生成される。
ｑを浮動小数点表現するために除数ｑの絶対値が下記式
（６）に示すように正規化され、除数ｑの符号がマイナ
ス（負）のときに、その指数ｓｅおよび仮数ｓｍが下記
式（７）および（８）に基づいて生成される。
【数６】 ｓ＝ｓｍ×２qe …（６）
【００２９】
【数７】 ｑｍ＝（〜ｑ＋１）／｛２＊＊ｉｎｔ（ｌｏｇ2 （〜ｑ））｝ …（７） なお、当該式（７）は、「〜ｑ＋１」を、「ｉｎｔ（ｌ
ｏｇ2 （〜ｑ））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｑ）」だけ、ＭＳＢに向けてシフトする演算であ
る。なお、式（７）において、仮数ｑｍのＭＳＢが
「０」となった場合には、当該ＭＳＢが「１」に置き換
えられる。
ｏｇ2 （〜ｑ））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｑ）」だけ、ＭＳＢに向けてシフトする演算であ
る。なお、式（７）において、仮数ｑｍのＭＳＢが
「０」となった場合には、当該ＭＳＢが「１」に置き換
えられる。
【００３０】
【数８】 ｑｅ＝ｉｎｔ｛ｌｏｇ2 （〜ｑ）｝＋ａｄｊ …（８） なお、式（８）において、「ａｄｊ」は、上記式（７）
に示す仮数ｑｍのＭＳＢが「０」の場合に「１」とな
り、仮数ｑｍのＭＳＢが「１」の場合には「０」とな
る。
に示す仮数ｑｍのＭＳＢが「０」の場合に「１」とな
り、仮数ｑｍのＭＳＢが「１」の場合には「０」とな
る。
【００３１】また、除算回路４００では、除数ｑの符号
がプラス（正）のときに、入力した除数ｑの絶対値が正
規化され、その指数ｑｅおよび仮数ｑｍが、下記式
（９）および式（１０）に基づいて生成される。
がプラス（正）のときに、入力した除数ｑの絶対値が正
規化され、その指数ｑｅおよび仮数ｑｍが、下記式
（９）および式（１０）に基づいて生成される。
【００３２】
【数９】 ｑｍ＝ｑ／｛２＊＊ｉｎｔ（ｌｏｇ2 ｑ）｝ …（９） なお、当該式（９）は、「ｑ」を、「ｉｎｔ（ｌｏｇ2
ｑ）」の１補数「〜ｉｎｔ（ｌｏｇ2 ｑ）」だけ、ＭＳ
Ｂに向けてシフトする演算である。
ｑ）」の１補数「〜ｉｎｔ（ｌｏｇ2 ｑ）」だけ、ＭＳ
Ｂに向けてシフトする演算である。
【００３３】
【数１０】 ｑｅ＝ｉｎｔ｛ｌｏｇ2 ｑ｝ …（１０）
【００３４】以下、上述した演算を行う除算回路４００
の構成について説明する。図１に示すように、除算回路
４００は、絶対値演算器３０１、プライオリティエンコ
ーダ３０３、シフト演算器３０５、逆数器３０８、乗算
器３０９、シフト演算器３１０、符号化器３１１、１の
補数演算器４０２、プライオリティエンコーダ４０４、
シフト演算器４０６、減算器４０７および加算器４０８
を有する。図１において、絶対値演算器３０１、プライ
オリティエンコーダ３０３、シフト演算器３０５、逆数
器３０８、乗算器３０９、シフト演算器３１０および符
号化器３１１は、図４に示すものと同じである。
の構成について説明する。図１に示すように、除算回路
４００は、絶対値演算器３０１、プライオリティエンコ
ーダ３０３、シフト演算器３０５、逆数器３０８、乗算
器３０９、シフト演算器３１０、符号化器３１１、１の
補数演算器４０２、プライオリティエンコーダ４０４、
シフト演算器４０６、減算器４０７および加算器４０８
を有する。図１において、絶対値演算器３０１、プライ
オリティエンコーダ３０３、シフト演算器３０５、逆数
器３０８、乗算器３０９、シフト演算器３１０および符
号化器３１１は、図４に示すものと同じである。
【００３５】１の補数演算器４０２は、例えば、除数ｑ
のＭＳＢの符号ビットを参照して、除数ｑがプラスの場
合（符号ビットが「０」の場合）には、除数ｑをそのま
まプライオリティエンコーダ４０４に出力する。また、
１の補数演算器４０２は、除数ｑがマイナスの場合（符
号ビットが「１」の場合）には、除数ｑの１の補数、す
なわち反転（ＥＸＯＲ）を算出し、算出結果「〜ｑ」を
プライオリティエンコーダ４０４および加算器４０８に
出力する。
のＭＳＢの符号ビットを参照して、除数ｑがプラスの場
合（符号ビットが「０」の場合）には、除数ｑをそのま
まプライオリティエンコーダ４０４に出力する。また、
１の補数演算器４０２は、除数ｑがマイナスの場合（符
号ビットが「１」の場合）には、除数ｑの１の補数、す
なわち反転（ＥＸＯＲ）を算出し、算出結果「〜ｑ」を
プライオリティエンコーダ４０４および加算器４０８に
出力する。
【００３６】プライオリティエンコーダ４０４は、除数
ｑがプラスの場合に、１の補数演算器４０２から入力し
た除数ｑの２の対数「ｌｏｇ2 ｑ」を求め、その整数値
「ｉｎｔ（ｌｏｇ2 ｑ）」を、指数ｑｅとしてシフト演
算器４０６および減算器４０７に出力する。また、プラ
イオリティエンコーダ４０４は、除数ｑがマイナスの場
合に、１の補数演算器４０２から入力した算出結果「〜
ｑ」の２の対数「ｌｏｇ2 （〜ｑ）」を求め、その整数
値「ｉｎｔ（ｌｏｇ2 （〜ｑ））」を、指数ｑｅとして
シフト演算器４０６および減算器４０７に出力する。
ｑがプラスの場合に、１の補数演算器４０２から入力し
た除数ｑの２の対数「ｌｏｇ2 ｑ」を求め、その整数値
「ｉｎｔ（ｌｏｇ2 ｑ）」を、指数ｑｅとしてシフト演
算器４０６および減算器４０７に出力する。また、プラ
イオリティエンコーダ４０４は、除数ｑがマイナスの場
合に、１の補数演算器４０２から入力した算出結果「〜
ｑ」の２の対数「ｌｏｇ2 （〜ｑ）」を求め、その整数
値「ｉｎｔ（ｌｏｇ2 （〜ｑ））」を、指数ｑｅとして
シフト演算器４０６および減算器４０７に出力する。
【００３７】加算器４０８は、除数ｑがプラスのとき
に、１の補数演算器４０２から入力した「ｑ」をそのま
まシフト演算器４０６に出力する。また、加算器４０８
は、除数ｑがマイナスのときに、１の補数演算器４０２
から入力した「〜ｑ」に「１」を加算し、その加算結果
「〜ｑ＋１」をシフト演算器４０６に出力する。
に、１の補数演算器４０２から入力した「ｑ」をそのま
まシフト演算器４０６に出力する。また、加算器４０８
は、除数ｑがマイナスのときに、１の補数演算器４０２
から入力した「〜ｑ」に「１」を加算し、その加算結果
「〜ｑ＋１」をシフト演算器４０６に出力する。
【００３８】シフト演算器４０６は、除数ｑがプラスの
ときに、加算器４０８から入力した「ｑ」を、プライオ
リティエンコーダ４０４から入力した「ｉｎｔ（ｌｏｇ
2 ｑ）」の１の補数「〜ｉｎｔ（ｌｏｇ2 ｑ）」、すな
わち指数ｑｅの１の補数だけＭＳＢに向けてシフトして
仮数ｑｍを算出し、この仮数ｑｍを逆数器３０９に出力
する。また、シフト演算器４０６は、除数ｑがマイナス
のときに、加算器４０８から入力した「〜ｑ＋１」を、
プライオリティエンコーダ４０４から入力した「ｉｎｔ
（ｌｏｇ2 （〜ｓ））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｓ））」、すなわち指数ｑｅの１の補数だけＭＳ
Ｂに向けてシフトして仮数ｑｍを算出し、この仮数ｑｍ
を逆数器３０９に出力する。
ときに、加算器４０８から入力した「ｑ」を、プライオ
リティエンコーダ４０４から入力した「ｉｎｔ（ｌｏｇ
2 ｑ）」の１の補数「〜ｉｎｔ（ｌｏｇ2 ｑ）」、すな
わち指数ｑｅの１の補数だけＭＳＢに向けてシフトして
仮数ｑｍを算出し、この仮数ｑｍを逆数器３０９に出力
する。また、シフト演算器４０６は、除数ｑがマイナス
のときに、加算器４０８から入力した「〜ｑ＋１」を、
プライオリティエンコーダ４０４から入力した「ｉｎｔ
（ｌｏｇ2 （〜ｓ））」の１の補数「〜ｉｎｔ（ｌｏｇ
2 （〜ｓ））」、すなわち指数ｑｅの１の補数だけＭＳ
Ｂに向けてシフトして仮数ｑｍを算出し、この仮数ｑｍ
を逆数器３０９に出力する。
【００３９】減算器４０７は、除数ｑがプラスのとき
に、プライオリティエンコーダ３０３から入力した指数
ｓｅから、プライオリティエンコーダ４０４から入力し
た指数ｑｅを減算し、その減算結果「ｓｅ−ｑｅ」をシ
フト量Ｓ４０７としてシフト演算器３１０に出力する。
また、減算器４０７は、除数ｑがマイナスのときに、シ
フト演算器４０６から入力した仮数ｑｍのＭＳＢを参照
し、このＭＳＢが「１」の場合には、プライオリティエ
ンコーダ３０３から入力した指数ｓｅから、プライオリ
ティエンコーダ４０４から入力した指数ｑｅを減算し、
その減算結果「ｓｅ−ｑｅ」をシフト量Ｓ４０７として
シフト演算器３１０に出力する。一方、減算器４０７
は、参照したＭＳＢが「０」の場合には、プライオリテ
ィエンコーダ３０３から入力した指数ｓｅから、プライ
オリティエンコーダ４０４から入力した指数ｑｅにａｄ
ｊ（＝１）を加算した指数ｑｅ’を減算し、その減算結
果「ｓｅ−（ｑｅ＋ａｄｊ）」をシフト量Ｓ４０７とし
てシフト演算器３１０に出力する。
に、プライオリティエンコーダ３０３から入力した指数
ｓｅから、プライオリティエンコーダ４０４から入力し
た指数ｑｅを減算し、その減算結果「ｓｅ−ｑｅ」をシ
フト量Ｓ４０７としてシフト演算器３１０に出力する。
また、減算器４０７は、除数ｑがマイナスのときに、シ
フト演算器４０６から入力した仮数ｑｍのＭＳＢを参照
し、このＭＳＢが「１」の場合には、プライオリティエ
ンコーダ３０３から入力した指数ｓｅから、プライオリ
ティエンコーダ４０４から入力した指数ｑｅを減算し、
その減算結果「ｓｅ−ｑｅ」をシフト量Ｓ４０７として
シフト演算器３１０に出力する。一方、減算器４０７
は、参照したＭＳＢが「０」の場合には、プライオリテ
ィエンコーダ３０３から入力した指数ｓｅから、プライ
オリティエンコーダ４０４から入力した指数ｑｅにａｄ
ｊ（＝１）を加算した指数ｑｅ’を減算し、その減算結
果「ｓｅ−（ｑｅ＋ａｄｊ）」をシフト量Ｓ４０７とし
てシフト演算器３１０に出力する。
【００４０】逆数器３０８は、除数ｑがプラスのとき
に、シフト演算器４０６から入力した仮数ｑｍの逆数
「１／ｑｍ」を算出し、その逆数「１／ｑｍ」を乗算器
３０９に出力する。また、逆数器３０８は、除数ｑがマ
イナスであり、シフト演算器４０６から入力した仮数ｑ
ｍのＭＳＢが「１」である場合には、その逆数「１／ｑ
ｍ」を算出し、逆数「１／ｑｍ」を乗算器３０９に出力
する。一方、逆数器３０８は、除数ｑがマイナスであ
り、シフト演算器４０６から入力した仮数ｑｍのＭＳＢ
が「０」である場合には、当該ＭＳＢを「１」にして、
その逆数「１／ｑｍ」を算出し、逆数「１／ｑｍ」を乗
算器３０９に出力する。
に、シフト演算器４０６から入力した仮数ｑｍの逆数
「１／ｑｍ」を算出し、その逆数「１／ｑｍ」を乗算器
３０９に出力する。また、逆数器３０８は、除数ｑがマ
イナスであり、シフト演算器４０６から入力した仮数ｑ
ｍのＭＳＢが「１」である場合には、その逆数「１／ｑ
ｍ」を算出し、逆数「１／ｑｍ」を乗算器３０９に出力
する。一方、逆数器３０８は、除数ｑがマイナスであ
り、シフト演算器４０６から入力した仮数ｑｍのＭＳＢ
が「０」である場合には、当該ＭＳＢを「１」にして、
その逆数「１／ｑｍ」を算出し、逆数「１／ｑｍ」を乗
算器３０９に出力する。
【００４１】乗算器３０９は、シフト演算器３０５から
の仮数ｓｍと、逆数器３０８からの仮数「１／ｑｍ」と
を乗算し、その乗算結果「ｓｍ／ｑｍ」をシフト演算器
３１０に出力する。
の仮数ｓｍと、逆数器３０８からの仮数「１／ｑｍ」と
を乗算し、その乗算結果「ｓｍ／ｑｍ」をシフト演算器
３１０に出力する。
【００４２】シフト演算器３１０は、乗算器３０９から
の乗算結果「ｓｍ／ｑｍ」を、ＭＳＢに向けて、シフト
量Ｓ４０７だけシフトし、そのシフト演算結果Ｓ３１０
を符号化器３１１に出力する。
の乗算結果「ｓｍ／ｑｍ」を、ＭＳＢに向けて、シフト
量Ｓ４０７だけシフトし、そのシフト演算結果Ｓ３１０
を符号化器３１１に出力する。
【００４３】符号化器３１１は、被除数ｓの符号と除数
ｑの符号とに基づいて、これらの符号が異なる場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにマイナスを示す「１」を付加し、これを除算結果
「ｓ／ｑ」として出力する。一方、符号化器３１１は、
被除数ｓの符号と除数ｑの符号とで符号が同じ場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにプラスを示す「０」を付加し、これを除算結果「ｓ
／ｑ」として出力する。
ｑの符号とに基づいて、これらの符号が異なる場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにマイナスを示す「１」を付加し、これを除算結果
「ｓ／ｑ」として出力する。一方、符号化器３１１は、
被除数ｓの符号と除数ｑの符号とで符号が同じ場合に
は、シフト演算結果Ｓ３１０のＭＳＢの１つ上位のビッ
トにプラスを示す「０」を付加し、これを除算結果「ｓ
／ｑ」として出力する。
【００４４】以下、除算回路４００の動作について説明
する。ここでは、被除数ｓおよび除数ｑの双方がマイナ
スの場合を例示して説明する。絶対値演算器３０１にお
いて、入力された被除数ｓの１の補数「〜ｓ」に１を加
算した「〜ｓ＋１」が演算され、「〜ｓ＋１」がプライ
オリティエンコーダ３０３およびシフト演算器３０５に
出力される。次に、プライオリティエンコーダ３０３に
おいて、被除数ｓの２の対数「ｌｏｇ2 ｓ」が求めら
れ、この２の対数「ｌｏｇ2 ｓ」の整数値「ｉｎｔ（ｌ
ｏｇ2ｓ）」が、指数ｓｅとしてシフト演算器３０５お
よび減算器４０７に出力される。次に、シフト演算器３
０５において、被除数ｓが、指数ｓｅの１の補数だけＭ
ＳＢに向けてシフトされ、仮数ｓｍが演算される。仮数
ｓｍは逆数器３０９に出力される。すなわち、除算回路
４００に被除数ｓが入力されてから仮数ｓｍが算出され
るまでに、図５に示すように、１の補数演算、加算演
算、２の対数演算およびシフト演算の４ステップ（クロ
ックサイクル）を要する。
する。ここでは、被除数ｓおよび除数ｑの双方がマイナ
スの場合を例示して説明する。絶対値演算器３０１にお
いて、入力された被除数ｓの１の補数「〜ｓ」に１を加
算した「〜ｓ＋１」が演算され、「〜ｓ＋１」がプライ
オリティエンコーダ３０３およびシフト演算器３０５に
出力される。次に、プライオリティエンコーダ３０３に
おいて、被除数ｓの２の対数「ｌｏｇ2 ｓ」が求めら
れ、この２の対数「ｌｏｇ2 ｓ」の整数値「ｉｎｔ（ｌ
ｏｇ2ｓ）」が、指数ｓｅとしてシフト演算器３０５お
よび減算器４０７に出力される。次に、シフト演算器３
０５において、被除数ｓが、指数ｓｅの１の補数だけＭ
ＳＢに向けてシフトされ、仮数ｓｍが演算される。仮数
ｓｍは逆数器３０９に出力される。すなわち、除算回路
４００に被除数ｓが入力されてから仮数ｓｍが算出され
るまでに、図５に示すように、１の補数演算、加算演
算、２の対数演算およびシフト演算の４ステップ（クロ
ックサイクル）を要する。
【００４５】また、図２に示すように、１の補数演算器
４０２に入力された除数ｑの１の補数「〜ｑ」が、１の
補数演算器４０２において算出され、プライオリティエ
ンコーダ４０４および加算器４０８に出力される。次
に、プライオリティエンコーダ４０４において、図２に
示すように、「〜ｑ」の２の対数「ｌｏｇ2 （〜ｑ）」
が求められ、この２の対数「ｌｏｇ2 （〜ｑ）」の整数
値「ｉｎｔ（ｌｏｇ2 （〜ｑ））」が、指数ｑｅとして
シフト演算器４０６および減算器４０７に出力される。
それと同時に、加算器４０８において、図２に示すよう
に、１の補数演算器４０２からの「〜ｑ」に対して
「１」が加算され、加算結果「〜ｑ＋１」がシフト演算
器４０６に出力される。
４０２に入力された除数ｑの１の補数「〜ｑ」が、１の
補数演算器４０２において算出され、プライオリティエ
ンコーダ４０４および加算器４０８に出力される。次
に、プライオリティエンコーダ４０４において、図２に
示すように、「〜ｑ」の２の対数「ｌｏｇ2 （〜ｑ）」
が求められ、この２の対数「ｌｏｇ2 （〜ｑ）」の整数
値「ｉｎｔ（ｌｏｇ2 （〜ｑ））」が、指数ｑｅとして
シフト演算器４０６および減算器４０７に出力される。
それと同時に、加算器４０８において、図２に示すよう
に、１の補数演算器４０２からの「〜ｑ」に対して
「１」が加算され、加算結果「〜ｑ＋１」がシフト演算
器４０６に出力される。
【００４６】次に、シフト演算器４０６において、図２
に示すように、加算器４０８から入力した「〜ｑ＋１」
が、プライオリティエンコーダ４０４から入力した指数
ｑｅの１の補数だけＭＳＢに向けてシフトされ、仮数ｑ
ｍが算出される。この仮数ｑｍは、逆数器３０８および
減算器４０７に出力される。
に示すように、加算器４０８から入力した「〜ｑ＋１」
が、プライオリティエンコーダ４０４から入力した指数
ｑｅの１の補数だけＭＳＢに向けてシフトされ、仮数ｑ
ｍが算出される。この仮数ｑｍは、逆数器３０８および
減算器４０７に出力される。
【００４７】また、減算器４０７において、シフト演算
器４０６から入力した仮数ｑｍのＭＳＢが参照され、図
２に示すように、当該ＭＳＢが「０」であるため、プラ
イオリティエンコーダ３０３から入力した指数ｓｅか
ら、プライオリティエンコーダ４０４から入力した指数
ｑｅにａｄｊ（＝１）を加算した指数ｑｅ’が減算さ
れ、その減算結果「ｓｅ−（ｑｅ＋ａｄｊ）」がシフト
量Ｓ４０７としてシフト演算器３１０に出力される。
器４０６から入力した仮数ｑｍのＭＳＢが参照され、図
２に示すように、当該ＭＳＢが「０」であるため、プラ
イオリティエンコーダ３０３から入力した指数ｓｅか
ら、プライオリティエンコーダ４０４から入力した指数
ｑｅにａｄｊ（＝１）を加算した指数ｑｅ’が減算さ
れ、その減算結果「ｓｅ−（ｑｅ＋ａｄｊ）」がシフト
量Ｓ４０７としてシフト演算器３１０に出力される。
【００４８】また、逆数器３０８においても、シフト演
算器４０６から入力した仮数ｑｍのＭＳＢが参照され、
当該ＭＳＢが「０」であるため、図２に示すように、仮
数ｑｍのＭＳＢが「１」に設定され、当該設定された後
の仮数ｑｍの逆数「１／ｑｍ」が算出され、当該「１／
ｑｍ」が乗算器３０９に出力される。すなわち、除算回
路４００に、除数ｑが入力されてから逆数「１／ｑｍ」
が算出されるまでに、図２に示すように、１の補数演
算、１の加算演算および２の対数演算、シフト演算、ｑ
ｍのＭＳＢの１への置き換え処理、および、逆数演算の
５ステップが行われるが、ｑｍのＭＳＢの１への置き換
え処理時間は無視できる。従って、除数ｑが入力されて
から逆数「１／ｑｍ」を算出するまで、１の補数演算、
１の加算演算および２の対数演算、シフト演算、およ
び、逆数演算の４クロックサイクルを要する。そのた
め、図１に示す乗算器３０９では、シフト演算器３０５
からの仮数ｓｍと、逆数器３０８からの逆数「１／ｑ
ｍ」とを略同時に入力することができ、待ち時間を実質
的に無くすことができる。
算器４０６から入力した仮数ｑｍのＭＳＢが参照され、
当該ＭＳＢが「０」であるため、図２に示すように、仮
数ｑｍのＭＳＢが「１」に設定され、当該設定された後
の仮数ｑｍの逆数「１／ｑｍ」が算出され、当該「１／
ｑｍ」が乗算器３０９に出力される。すなわち、除算回
路４００に、除数ｑが入力されてから逆数「１／ｑｍ」
が算出されるまでに、図２に示すように、１の補数演
算、１の加算演算および２の対数演算、シフト演算、ｑ
ｍのＭＳＢの１への置き換え処理、および、逆数演算の
５ステップが行われるが、ｑｍのＭＳＢの１への置き換
え処理時間は無視できる。従って、除数ｑが入力されて
から逆数「１／ｑｍ」を算出するまで、１の補数演算、
１の加算演算および２の対数演算、シフト演算、およ
び、逆数演算の４クロックサイクルを要する。そのた
め、図１に示す乗算器３０９では、シフト演算器３０５
からの仮数ｓｍと、逆数器３０８からの逆数「１／ｑ
ｍ」とを略同時に入力することができ、待ち時間を実質
的に無くすことができる。
【００４９】次に、乗算器３０９において、シフト演算
器３０５からの仮数ｓｍと、逆数器３０８からの仮数
「１／ｑｍ」とが乗算され、その乗算結果「ｓｍ／ｑ
ｍ」がシフト演算器３１０に出力される。次に、乗算結
果「ｓｍ／ｑｍ」が、シフト演算器３１０において、シ
フト量Ｓ４０７だけＭＳＢに向けてシフトされ、そのシ
フト演算結果Ｓ３１０が符号化器３１１に出力される。
器３０５からの仮数ｓｍと、逆数器３０８からの仮数
「１／ｑｍ」とが乗算され、その乗算結果「ｓｍ／ｑ
ｍ」がシフト演算器３１０に出力される。次に、乗算結
果「ｓｍ／ｑｍ」が、シフト演算器３１０において、シ
フト量Ｓ４０７だけＭＳＢに向けてシフトされ、そのシ
フト演算結果Ｓ３１０が符号化器３１１に出力される。
【００５０】次に、符号化器３１１において、被除数ｓ
の符号と除数ｑの符号とに基づいて、これらの符号が異
なるため、シフト演算結果Ｓ３１０のＭＳＢの１つ上位
のビットにマイナスを示す「１」が付加され、これが除
算結果「ｓ／ｑ」として出力される。
の符号と除数ｑの符号とに基づいて、これらの符号が異
なるため、シフト演算結果Ｓ３１０のＭＳＢの１つ上位
のビットにマイナスを示す「１」が付加され、これが除
算結果「ｓ／ｑ」として出力される。
【００５１】以上説明したように、除算回路４００によ
れば、被除数ｓおよびｑがマイナスの場合に、乗算器３
０９における逆数「１／ｑｍ」の入力待ち時間を無くす
ことができ、高速演算を実現できる。なお、上述した動
作例では、除数ｓがマイナスの場合を例示したが、除数
ｓがプラスの場合であっても、除数ｑを入力してから逆
数「１／ｑｍ」を算出するクリティカルパスを１ステッ
プ削減できるため、図４に示す除算回路３００に比べて
高速処理を実現できる。また、除算回路４００は、図４
に示す除算回路３００と略同じ回路規模で実現可能であ
る。
れば、被除数ｓおよびｑがマイナスの場合に、乗算器３
０９における逆数「１／ｑｍ」の入力待ち時間を無くす
ことができ、高速演算を実現できる。なお、上述した動
作例では、除数ｓがマイナスの場合を例示したが、除数
ｓがプラスの場合であっても、除数ｑを入力してから逆
数「１／ｑｍ」を算出するクリティカルパスを１ステッ
プ削減できるため、図４に示す除算回路３００に比べて
高速処理を実現できる。また、除算回路４００は、図４
に示す除算回路３００と略同じ回路規模で実現可能であ
る。
【００５２】第２実施形態 以下、本実施形態においては、家庭用ゲーム機などに適
用される、任意の３次元物体モデルに対する所望の３次
元画像をＣＲＴ(Cathode Ray Tube)などのディスプレイ
上に高速に表示する３次元コンピュータグラフィックシ
ステムに、本発明の除算回路を適用した場合について説
明する。図３は、本実施形態の３次元コンピュータグラ
フィックシステム１のシステム構成図である。３次元コ
ンピュータグラフィックシステム１は、立体モデルを単
位図形である三角形（ポリゴン）の組み合わせとして表
現し、このポリゴンを描画することで表示画面の各画素
の色を決定し、ディスプレイに表示するポリゴンレンダ
リング処理を行うシステムである。また、３次元コンピ
ュータグラフィックシステム１では、平面上の位置を表
現する（ｘ，ｙ）座標の他に、奥行きを表すｚ座標を用
いて３次元物体を表し、この（ｘ，ｙ，ｚ）の３つの座
標で３次元空間の任意の一点を特定する。
用される、任意の３次元物体モデルに対する所望の３次
元画像をＣＲＴ(Cathode Ray Tube)などのディスプレイ
上に高速に表示する３次元コンピュータグラフィックシ
ステムに、本発明の除算回路を適用した場合について説
明する。図３は、本実施形態の３次元コンピュータグラ
フィックシステム１のシステム構成図である。３次元コ
ンピュータグラフィックシステム１は、立体モデルを単
位図形である三角形（ポリゴン）の組み合わせとして表
現し、このポリゴンを描画することで表示画面の各画素
の色を決定し、ディスプレイに表示するポリゴンレンダ
リング処理を行うシステムである。また、３次元コンピ
ュータグラフィックシステム１では、平面上の位置を表
現する（ｘ，ｙ）座標の他に、奥行きを表すｚ座標を用
いて３次元物体を表し、この（ｘ，ｙ，ｚ）の３つの座
標で３次元空間の任意の一点を特定する。
【００５３】図３に示すように、３次元コンピュータグ
ラフィックシステム１は、メインメモリ２、Ｉ／Ｏイン
タフェース回路３、メインプロセッサ４およびレンダリ
ング回路５が、メインバス６を介して接続されている。
以下、各構成要素の機能について説明する。メインプロ
セッサ４は、例えば、ゲームの進行状況などに応じて、
メインメモリ２から必要なグラフィックデータを読み出
し、このグラフィックデータに対してクリッピング(Cli
pping)処理、ライティング(Lighting)処理およびジオメ
トリ(Geometry)処理などを行い、ポリゴンレンダリング
データを生成する。メインプロセッサ４は、ポリゴンレ
ンダリングデータＳ４を、メインバス６を介してレンダ
リング回路５に出力する。Ｉ／Ｏインタフェース回路３
は、必要に応じて、外部からポリゴンレンダリングデー
タを入力し、これをメインバス６を介してレンダリング
回路５に出力する。
ラフィックシステム１は、メインメモリ２、Ｉ／Ｏイン
タフェース回路３、メインプロセッサ４およびレンダリ
ング回路５が、メインバス６を介して接続されている。
以下、各構成要素の機能について説明する。メインプロ
セッサ４は、例えば、ゲームの進行状況などに応じて、
メインメモリ２から必要なグラフィックデータを読み出
し、このグラフィックデータに対してクリッピング(Cli
pping)処理、ライティング(Lighting)処理およびジオメ
トリ(Geometry)処理などを行い、ポリゴンレンダリング
データを生成する。メインプロセッサ４は、ポリゴンレ
ンダリングデータＳ４を、メインバス６を介してレンダ
リング回路５に出力する。Ｉ／Ｏインタフェース回路３
は、必要に応じて、外部からポリゴンレンダリングデー
タを入力し、これをメインバス６を介してレンダリング
回路５に出力する。
【００５４】ここで、ポリゴンレンダリングデータは、
ポリゴンの各３頂点の（ｘ，ｙ，ｚ，Ｒ，Ｇ，Ｂ，α，
ｓ，ｔ，ｑ，Ｆ）のデータを含んでいる。ここで、
（ｘ，ｙ，ｚ）データは、ポリゴンの頂点の３次元座標
を示し、（Ｒ，Ｇ，Ｂ）データは、それそれ当該３次元
座標における赤、緑、青の輝度値を示している。データ
αは、これから描画する画素と、ディスプレイバッファ
２１に既に記憶されている画素とのＲ，Ｇ，Ｂデータの
ブレンド（混合）係数を示している。（ｓ，ｔ，ｑ）デ
ータのうち、（ｓ，ｔ）は、対応するテクスチャの同次
座標を示しており、ｑは同次項を示している。ここで、
「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクスチャサ
イズＵＳＩＺＥおよびＶＳＩＺＥを乗じてテクスチャ座
標データ（ｕ，ｖ）が得られる。テクスチャバッファ２
０に記憶されたテクスチャデータへのアクセスは、テク
スチャ座標データ（ｕ，ｖ）を用いて行われる。Ｆデー
タは、フォグのα値を示している。すなわち、ポリゴン
レンダリングデータは、三角形の各頂点の物理座標値
と、それぞれの頂点の色とテクスチャおよびフォグの値
のデータを示している。
ポリゴンの各３頂点の（ｘ，ｙ，ｚ，Ｒ，Ｇ，Ｂ，α，
ｓ，ｔ，ｑ，Ｆ）のデータを含んでいる。ここで、
（ｘ，ｙ，ｚ）データは、ポリゴンの頂点の３次元座標
を示し、（Ｒ，Ｇ，Ｂ）データは、それそれ当該３次元
座標における赤、緑、青の輝度値を示している。データ
αは、これから描画する画素と、ディスプレイバッファ
２１に既に記憶されている画素とのＲ，Ｇ，Ｂデータの
ブレンド（混合）係数を示している。（ｓ，ｔ，ｑ）デ
ータのうち、（ｓ，ｔ）は、対応するテクスチャの同次
座標を示しており、ｑは同次項を示している。ここで、
「ｓ／ｑ」および「ｔ／ｑ」に、それぞれテクスチャサ
イズＵＳＩＺＥおよびＶＳＩＺＥを乗じてテクスチャ座
標データ（ｕ，ｖ）が得られる。テクスチャバッファ２
０に記憶されたテクスチャデータへのアクセスは、テク
スチャ座標データ（ｕ，ｖ）を用いて行われる。Ｆデー
タは、フォグのα値を示している。すなわち、ポリゴン
レンダリングデータは、三角形の各頂点の物理座標値
と、それぞれの頂点の色とテクスチャおよびフォグの値
のデータを示している。
【００５５】以下、レンダリング回路５について詳細に
説明する。図３に示すように、レンダリング回路５は、
ＤＤＡ(Digital Differential Anarizer) セットアップ
回路１０、トライアングルＤＤＡ回路１１、テクスチャ
エンジン回路１２、メモリＩ／Ｆ回路１３、ＣＲＴコン
トローラ回路１４、ＲＡＭＤＡＣ回路１５、ＤＲＡＭ１
６およびＳＲＡＭ１７を有する。ＤＲＡＭ１６は、テク
スチャバッファ２０、ディスプレイバッファ２１、ｚバ
ッファ２２およびテクスチャＣＬＵＴバッファ２３とし
て機能する。
説明する。図３に示すように、レンダリング回路５は、
ＤＤＡ(Digital Differential Anarizer) セットアップ
回路１０、トライアングルＤＤＡ回路１１、テクスチャ
エンジン回路１２、メモリＩ／Ｆ回路１３、ＣＲＴコン
トローラ回路１４、ＲＡＭＤＡＣ回路１５、ＤＲＡＭ１
６およびＳＲＡＭ１７を有する。ＤＲＡＭ１６は、テク
スチャバッファ２０、ディスプレイバッファ２１、ｚバ
ッファ２２およびテクスチャＣＬＵＴバッファ２３とし
て機能する。
【００５６】ＤＤＡセットアップ回路１０ ＤＤＡセットアップ回路１０は、後段のトライアングル
ＤＤＡ回路１１において物理座標系上の三角形の各頂点
の値を線形補間して、三角形の内部の各画素の色と深さ
情報を求めるに先立ち、ポリゴンレンダリングデータＳ
４が示す（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）デー
タについて、三角形の辺と水平方向の差分などを求める
セットアップ演算を行う。このセットアップ演算は、具
体的には、開始点の値と終点の値と、開始点と終点との
距離を用いて、単位長さ移動した場合における、求めよ
うとしている値の変分を算出する。ＤＤＡセットアップ
回路１０は、算出した変分データＳ１０をトライアング
ルＤＤＡ回路１１に出力する。
ＤＤＡ回路１１において物理座標系上の三角形の各頂点
の値を線形補間して、三角形の内部の各画素の色と深さ
情報を求めるに先立ち、ポリゴンレンダリングデータＳ
４が示す（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）デー
タについて、三角形の辺と水平方向の差分などを求める
セットアップ演算を行う。このセットアップ演算は、具
体的には、開始点の値と終点の値と、開始点と終点との
距離を用いて、単位長さ移動した場合における、求めよ
うとしている値の変分を算出する。ＤＤＡセットアップ
回路１０は、算出した変分データＳ１０をトライアング
ルＤＤＡ回路１１に出力する。
【００５７】トライアングルＤＤＡ回路１１ トライアングルＤＤＡ回路１１は、ＤＤＡセットアップ
回路１０から入力した変分データＳ１０を用いて、三角
形内部の各画素における線形補間された（ｚ，Ｒ，Ｇ，
Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データを算出する。トライア
ングルＤＤＡ回路１１は、各画素の（ｘ，ｙ）データ
と、当該（ｘ，ｙ）座標における（ｚ，Ｒ，Ｇ，Ｂ，
α，ｓ，ｔ，ｑ，Ｆ）データとを、ＤＤＡデータ（補間
データ）Ｓ１１としてテクスチャエンジン回路１２に出
力する。本実施形態では、トライアングルＤＤＡ回路１
１は、並行して処理を行う矩形内に位置する８（＝２×
４）画素分のＤＤＡデータＳ１１をテクスチャエンジン
回路１２に出力する。
回路１０から入力した変分データＳ１０を用いて、三角
形内部の各画素における線形補間された（ｚ，Ｒ，Ｇ，
Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データを算出する。トライア
ングルＤＤＡ回路１１は、各画素の（ｘ，ｙ）データ
と、当該（ｘ，ｙ）座標における（ｚ，Ｒ，Ｇ，Ｂ，
α，ｓ，ｔ，ｑ，Ｆ）データとを、ＤＤＡデータ（補間
データ）Ｓ１１としてテクスチャエンジン回路１２に出
力する。本実施形態では、トライアングルＤＤＡ回路１
１は、並行して処理を行う矩形内に位置する８（＝２×
４）画素分のＤＤＡデータＳ１１をテクスチャエンジン
回路１２に出力する。
【００５８】テクスチャエンジン回路１２ テクスチャエンジン回路１２は、「ｓ／ｑ」および「ｔ
／ｑ」の算出処理、テクスチャ座標データ（ｕ，ｖ）の
算出処理、テクスチャバッファ２０からの（Ｒ，Ｇ，
Ｂ，α）データの読み出し処理、および、混合処理（α
ブレンディング処理）を順にパイプライン方式で行う。
なお、テクスチャエンジン回路１２は、所定の矩形内に
位置する８画素についての処理を同時に並行して行う。
／ｑ」の算出処理、テクスチャ座標データ（ｕ，ｖ）の
算出処理、テクスチャバッファ２０からの（Ｒ，Ｇ，
Ｂ，α）データの読み出し処理、および、混合処理（α
ブレンディング処理）を順にパイプライン方式で行う。
なお、テクスチャエンジン回路１２は、所定の矩形内に
位置する８画素についての処理を同時に並行して行う。
【００５９】テクスチャエンジン回路１２は、ＤＤＡデ
ータＳ１１が示す（ｓ，ｔ，ｑ）データについて、ｓデ
ータをｑデータで除算する演算と、ｔデータをｑデータ
で除算する演算とを行う。テクスチャエンジン回路１２
には、前述した第１実施形態の図１に示す除算回路４０
０が８個設けられており、８画素についての除算「ｓ／
ｑ」および「ｔ／ｑ」が同時に行われる。
ータＳ１１が示す（ｓ，ｔ，ｑ）データについて、ｓデ
ータをｑデータで除算する演算と、ｔデータをｑデータ
で除算する演算とを行う。テクスチャエンジン回路１２
には、前述した第１実施形態の図１に示す除算回路４０
０が８個設けられており、８画素についての除算「ｓ／
ｑ」および「ｔ／ｑ」が同時に行われる。
【００６０】また、テクスチャエンジン回路１２は、除
算結果である「ｓ／ｑ」および「ｔ／ｑ」に、それぞれ
テクスチャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗じ
て、テクスチャ座標データ（ｕ，ｖ）を生成する。ま
た、テクスチャエンジン回路１２は、メモリＩ／Ｆ回路
１３を介して、ＳＲＡＭ１７あるいはＤＲＡＭ１６に、
前記生成したテクスチャ座標データ（ｕ，ｖ）を含む読
み出し要求を出力し、メモリＩ／Ｆ回路１３を介して、
ＳＲＡＭ１７あるいはテクスチャバッファ２０に記憶さ
れているテクスチャデータを読み出すことで、（ｓ，
ｔ）データに対応したテクスチャアドレスに記憶された
（Ｒ，Ｇ，Ｂ，α）データＳ１７を得る。ここで、ＳＲ
ＡＭ１７には、テクスチャバッファ２０に記憶されてい
るテクスチャデータのコピーが記憶されている。テクス
チャエンジン回路１２は、読み出した（Ｒ，Ｇ，Ｂ，
α）データＳ１７の（Ｒ，Ｇ，Ｂ）データと、前段のト
ライアングルＤＤＡ回路１１からのＤＤＡデータＳ１１
に含まれる（Ｒ，Ｇ，Ｂ）データとを、（Ｒ，Ｇ，Ｂ，
α）データＳ１７に含まれるαデータ（テクスチャα）
が示す割合で混合し、画素データＳ１２を生成する。テ
クスチャエンジン回路１２は、この画素データＳ１２
を、メモリＩ／Ｆ回路１３に出力する。なお、テクスチ
ャバッファ２０には、ＭＩＰＭＡＰ（複数解像度テクス
チャ）などの複数の縮小率に対応したテクスチャデータ
が記憶されている。ここで、何れの縮小率のテクスチャ
データを用いるかは、所定のアルゴリズムを用いて、前
記三角形単位で決定される。
算結果である「ｓ／ｑ」および「ｔ／ｑ」に、それぞれ
テクスチャサイズＵＳＩＺＥおよびＶＳＩＺＥを乗じ
て、テクスチャ座標データ（ｕ，ｖ）を生成する。ま
た、テクスチャエンジン回路１２は、メモリＩ／Ｆ回路
１３を介して、ＳＲＡＭ１７あるいはＤＲＡＭ１６に、
前記生成したテクスチャ座標データ（ｕ，ｖ）を含む読
み出し要求を出力し、メモリＩ／Ｆ回路１３を介して、
ＳＲＡＭ１７あるいはテクスチャバッファ２０に記憶さ
れているテクスチャデータを読み出すことで、（ｓ，
ｔ）データに対応したテクスチャアドレスに記憶された
（Ｒ，Ｇ，Ｂ，α）データＳ１７を得る。ここで、ＳＲ
ＡＭ１７には、テクスチャバッファ２０に記憶されてい
るテクスチャデータのコピーが記憶されている。テクス
チャエンジン回路１２は、読み出した（Ｒ，Ｇ，Ｂ，
α）データＳ１７の（Ｒ，Ｇ，Ｂ）データと、前段のト
ライアングルＤＤＡ回路１１からのＤＤＡデータＳ１１
に含まれる（Ｒ，Ｇ，Ｂ）データとを、（Ｒ，Ｇ，Ｂ，
α）データＳ１７に含まれるαデータ（テクスチャα）
が示す割合で混合し、画素データＳ１２を生成する。テ
クスチャエンジン回路１２は、この画素データＳ１２
を、メモリＩ／Ｆ回路１３に出力する。なお、テクスチ
ャバッファ２０には、ＭＩＰＭＡＰ（複数解像度テクス
チャ）などの複数の縮小率に対応したテクスチャデータ
が記憶されている。ここで、何れの縮小率のテクスチャ
データを用いるかは、所定のアルゴリズムを用いて、前
記三角形単位で決定される。
【００６１】テクスチャエンジン回路１２は、フルカラ
ー方式の場合には、テクスチャバッファ２０から読み出
した（Ｒ，Ｇ，Ｂ，α）データを直接用いる。一方、テ
クスチャエンジン回路１２は、インデックスカラー方式
の場合には、予め作成したカラールックアップテーブル
（ＣＬＵＴ）をテクスチャＣＬＵＴバッファ２３から読
み出して、内蔵するＳＲＡＭに転送および記憶し、この
カラールックアップテーブルを用いて、テクスチャバッ
ファ２０から読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。
ー方式の場合には、テクスチャバッファ２０から読み出
した（Ｒ，Ｇ，Ｂ，α）データを直接用いる。一方、テ
クスチャエンジン回路１２は、インデックスカラー方式
の場合には、予め作成したカラールックアップテーブル
（ＣＬＵＴ）をテクスチャＣＬＵＴバッファ２３から読
み出して、内蔵するＳＲＡＭに転送および記憶し、この
カラールックアップテーブルを用いて、テクスチャバッ
ファ２０から読み出したカラーインデックスに対応する
（Ｒ，Ｇ，Ｂ）データを得る。
【００６２】メモリＩ／Ｆ回路１３ また、メモリＩ／Ｆ回路１３は、テクスチャエンジン回
路１２から入力した画素データＳ１２に対応するｚデー
タと、ｚバッファ２２に記憶されているｚデータとの比
較を行い、入力した画素データＳ１２によって描画され
る画像が、前回、ディスプレイバッファ２１に書き込ま
れた画像より、手前（視点側）に位置するか否かを判断
し、手前に位置する場合には、画像データＳ１２に対応
するｚデータでｚバッファ２２に記憶されたｚデータを
更新する。また、メモリＩ／Ｆ回路１３は、必要に応じ
て、画像データＳ１２に含まれる（Ｒ，Ｇ，Ｂ）データ
と、既にディスプレイバッファ２１に記憶されている
（Ｒ，Ｇ，Ｂ）データとを、画素データＳ１２に対応す
るαデータが示す混合値で混合する、いわゆるαブレン
ディング処理を行い、混合後の（Ｒ，Ｇ，Ｂ）データを
ディスプレイバッファ２１に書き込む（打ち込む）。
路１２から入力した画素データＳ１２に対応するｚデー
タと、ｚバッファ２２に記憶されているｚデータとの比
較を行い、入力した画素データＳ１２によって描画され
る画像が、前回、ディスプレイバッファ２１に書き込ま
れた画像より、手前（視点側）に位置するか否かを判断
し、手前に位置する場合には、画像データＳ１２に対応
するｚデータでｚバッファ２２に記憶されたｚデータを
更新する。また、メモリＩ／Ｆ回路１３は、必要に応じ
て、画像データＳ１２に含まれる（Ｒ，Ｇ，Ｂ）データ
と、既にディスプレイバッファ２１に記憶されている
（Ｒ，Ｇ，Ｂ）データとを、画素データＳ１２に対応す
るαデータが示す混合値で混合する、いわゆるαブレン
ディング処理を行い、混合後の（Ｒ，Ｇ，Ｂ）データを
ディスプレイバッファ２１に書き込む（打ち込む）。
【００６３】なお、メモリＩ／Ｆ回路１３によるＤＲＡ
Ｍ１６に対してのアクセスは、１６画素について同時に
行なわれる。
Ｍ１６に対してのアクセスは、１６画素について同時に
行なわれる。
【００６４】ＣＲＴコントローラ回路１４ ＣＲＴコントローラ回路１４は、与えられた水平および
垂直同期信号に同期して、図示しないＣＲＴに表示する
アドレスを発生し、ディスプレイバッファ２１から表示
データを読み出す要求をメモリＩ／Ｆ回路１３に出力す
る。この要求に応じて、メモリＩ／Ｆ回路１３は、ディ
スプレイバッファ２１から一定の固まりで表示データを
読み出す。ＣＲＴコントローラ回路１４は、ディスプレ
イバッファ２１から読み出した表示データを記憶するＦ
ＩＦＯ(First In First Out)回路を内蔵し、一定の時間
間隔で、ＲＡＭＤＡＣ回路１５に、ＲＧＢのインデック
ス値を出力する。
垂直同期信号に同期して、図示しないＣＲＴに表示する
アドレスを発生し、ディスプレイバッファ２１から表示
データを読み出す要求をメモリＩ／Ｆ回路１３に出力す
る。この要求に応じて、メモリＩ／Ｆ回路１３は、ディ
スプレイバッファ２１から一定の固まりで表示データを
読み出す。ＣＲＴコントローラ回路１４は、ディスプレ
イバッファ２１から読み出した表示データを記憶するＦ
ＩＦＯ(First In First Out)回路を内蔵し、一定の時間
間隔で、ＲＡＭＤＡＣ回路１５に、ＲＧＢのインデック
ス値を出力する。
【００６５】ＲＡＭＤＡＣ回路１５ ＲＡＭＤＡＣ回路１５は、各インデックス値に対応する
Ｒ，Ｇ，Ｂデータを記憶しており、ＣＲＴコントローラ
回路１４から入力したＲＧＢのインデックス値に対応す
るデジタル形式のＲ，Ｇ，Ｂデータを、Ｄ／Ａコンバー
タに転送し、アナログ形式のＲ，Ｇ，Ｂデータを生成す
る。ＲＡＭＤＡＣ回路１５は、この生成されたＲ，Ｇ，
ＢデータをＣＲＴに出力する。
Ｒ，Ｇ，Ｂデータを記憶しており、ＣＲＴコントローラ
回路１４から入力したＲＧＢのインデックス値に対応す
るデジタル形式のＲ，Ｇ，Ｂデータを、Ｄ／Ａコンバー
タに転送し、アナログ形式のＲ，Ｇ，Ｂデータを生成す
る。ＲＡＭＤＡＣ回路１５は、この生成されたＲ，Ｇ，
ＢデータをＣＲＴに出力する。
【００６６】以下、３次元コンピュータグラフィックシ
ステム１の動作について説明する。ポリゴンレンダリン
グデータＳ４が、メインバス６を介してメインプロセッ
サ４からＤＤＡセットアップ回路１０に出力され、ＤＤ
Ａセットアップ回路１０において、三角形の辺と水平方
向の差分などを示す変分データＳ１０が生成される。こ
の変分データＳ１０は、トライアングルＤＤＡ回路１１
に出力され、トライアングルＤＤＡ回路１１において、
三角形内部の各画素における線形補間された（ｚ，Ｒ，
Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データが算出される。そ
して、この算出された（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，
ｑ，Ｆ）データと、三角形の各頂点の（ｘ，ｙ）データ
とが、ＤＤＡデータＳ１１として、トライアングルＤＤ
Ａ回路１１からテクスチャエンジン回路１２に出力され
る。
ステム１の動作について説明する。ポリゴンレンダリン
グデータＳ４が、メインバス６を介してメインプロセッ
サ４からＤＤＡセットアップ回路１０に出力され、ＤＤ
Ａセットアップ回路１０において、三角形の辺と水平方
向の差分などを示す変分データＳ１０が生成される。こ
の変分データＳ１０は、トライアングルＤＤＡ回路１１
に出力され、トライアングルＤＤＡ回路１１において、
三角形内部の各画素における線形補間された（ｚ，Ｒ，
Ｇ，Ｂ，α，ｓ，ｔ，ｑ，Ｆ）データが算出される。そ
して、この算出された（ｚ，Ｒ，Ｇ，Ｂ，α，ｓ，ｔ，
ｑ，Ｆ）データと、三角形の各頂点の（ｘ，ｙ）データ
とが、ＤＤＡデータＳ１１として、トライアングルＤＤ
Ａ回路１１からテクスチャエンジン回路１２に出力され
る。
【００６７】次に、テクスチャエンジン回路１２におい
て、ＤＤＡデータＳ１１が示す（ｓ，ｔ，ｑ）データに
ついて、ｓデータをｑデータで除算する演算と、ｔデー
タをｑデータで除算する演算とが行われる。このとき、
８個の図１に示す除算回路４００によって、８画素分の
除算「ｓ／ｑ」および「ｔ／ｑ」が同時に行われる。そ
して、除算結果「ｓ／ｑ」および「ｔ／ｑ」に、それぞ
れテクスチャサイズＵＳＩＺＥおよびＶＳＩＺＥが乗算
され、テクスチャ座標データ（ｕ，ｖ）が生成される。
次に、メモリＩ／Ｆ回路１３を介して、テクスチャエン
ジン回路１２からＳＲＡＭ１７に、前記生成されたテク
スチャ座標データ（ｕ，ｖ）を含む読み出し要求が出力
され、メモリＩ／Ｆ回路１３を介して、ＳＲＡＭ１７に
記憶された（Ｒ，Ｇ，Ｂ，α）データＳ１７が読み出さ
れる。次に、テクスチャエンジン回路１２において、読
み出した（Ｒ，Ｇ，Ｂ，α）データＳ１７の（Ｒ，Ｇ，
Ｂ）データと、前段のトライアングルＤＤＡ回路１１か
らのＤＤＡデータＳ１１に含まれる（Ｒ，Ｇ，Ｂ）デー
タとが、（Ｒ，Ｇ，Ｂ，α）データＳ１７に含まれるα
データ（テクスチャα）が示す割合で混合され、画素デ
ータＳ１２が生成される。この画素データＳ１２は、テ
クスチャエンジン回路１２からメモリＩ／Ｆ回路１３に
出力される。
て、ＤＤＡデータＳ１１が示す（ｓ，ｔ，ｑ）データに
ついて、ｓデータをｑデータで除算する演算と、ｔデー
タをｑデータで除算する演算とが行われる。このとき、
８個の図１に示す除算回路４００によって、８画素分の
除算「ｓ／ｑ」および「ｔ／ｑ」が同時に行われる。そ
して、除算結果「ｓ／ｑ」および「ｔ／ｑ」に、それぞ
れテクスチャサイズＵＳＩＺＥおよびＶＳＩＺＥが乗算
され、テクスチャ座標データ（ｕ，ｖ）が生成される。
次に、メモリＩ／Ｆ回路１３を介して、テクスチャエン
ジン回路１２からＳＲＡＭ１７に、前記生成されたテク
スチャ座標データ（ｕ，ｖ）を含む読み出し要求が出力
され、メモリＩ／Ｆ回路１３を介して、ＳＲＡＭ１７に
記憶された（Ｒ，Ｇ，Ｂ，α）データＳ１７が読み出さ
れる。次に、テクスチャエンジン回路１２において、読
み出した（Ｒ，Ｇ，Ｂ，α）データＳ１７の（Ｒ，Ｇ，
Ｂ）データと、前段のトライアングルＤＤＡ回路１１か
らのＤＤＡデータＳ１１に含まれる（Ｒ，Ｇ，Ｂ）デー
タとが、（Ｒ，Ｇ，Ｂ，α）データＳ１７に含まれるα
データ（テクスチャα）が示す割合で混合され、画素デ
ータＳ１２が生成される。この画素データＳ１２は、テ
クスチャエンジン回路１２からメモリＩ／Ｆ回路１３に
出力される。
【００６８】そして、メモリＩ／Ｆ回路１３において、
テクスチャエンジン回路１２から入力した画素データＳ
１２に対応するｚデータと、ｚバッファ２２に記憶され
ているｚデータとの比較が行なわれ、入力した画素デー
タＳ１２によって描画される画像が、前回、ディスプレ
イバッファ２１に書き込まれた画像より、手前（視点
側）に位置するか否かが判断され、手前に位置する場合
には、画像データＳ１２に対応するｚデータでｚバッフ
ァ２２に記憶されたｚデータが更新される。
テクスチャエンジン回路１２から入力した画素データＳ
１２に対応するｚデータと、ｚバッファ２２に記憶され
ているｚデータとの比較が行なわれ、入力した画素デー
タＳ１２によって描画される画像が、前回、ディスプレ
イバッファ２１に書き込まれた画像より、手前（視点
側）に位置するか否かが判断され、手前に位置する場合
には、画像データＳ１２に対応するｚデータでｚバッフ
ァ２２に記憶されたｚデータが更新される。
【００６９】次に、メモリＩ／Ｆ回路１３において、必
要に応じて、画像データＳ１２に含まれる（Ｒ，Ｇ，
Ｂ）データと、既にディスプレイバッファ２１に記憶さ
れている（Ｒ，Ｇ，Ｂ）データとが、画素データＳ１２
に対応するαデータが示す混合値で混合され、混合後の
（Ｒ，Ｇ，Ｂ）データがディスプレイバッファ２１に書
き込まれる。
要に応じて、画像データＳ１２に含まれる（Ｒ，Ｇ，
Ｂ）データと、既にディスプレイバッファ２１に記憶さ
れている（Ｒ，Ｇ，Ｂ）データとが、画素データＳ１２
に対応するαデータが示す混合値で混合され、混合後の
（Ｒ，Ｇ，Ｂ）データがディスプレイバッファ２１に書
き込まれる。
【００７０】以上説明したように、３次元コンピュータ
グラフィックシステム１によれば、テクスチャエンジン
回路１２における「ｓ／ｑ」および「ｔ／ｑ」を算出す
る除算を、前述した図１に示す除算回路４００を用いて
行う。そのため、「ｓ／ｑ」および「ｔ／ｑ」を算出す
る除算を高速化でき、ＣＲＴに表示する３次元画像の動
きの高速化および画質の向上を図ることができる。
グラフィックシステム１によれば、テクスチャエンジン
回路１２における「ｓ／ｑ」および「ｔ／ｑ」を算出す
る除算を、前述した図１に示す除算回路４００を用いて
行う。そのため、「ｓ／ｑ」および「ｔ／ｑ」を算出す
る除算を高速化でき、ＣＲＴに表示する３次元画像の動
きの高速化および画質の向上を図ることができる。
【００７１】本発明は上述した実施形態には限定されな
い。例えば、上述した図１に示す除算回路４００では、
符号付加器３１１を設けた場合を例示したが、ｓ／ｑの
絶対値を算出する機能を実現する場合には、符号付加器
３１１を設ける必要はない。
い。例えば、上述した図１に示す除算回路４００では、
符号付加器３１１を設けた場合を例示したが、ｓ／ｑの
絶対値を算出する機能を実現する場合には、符号付加器
３１１を設ける必要はない。
【００７２】また、上述した図３に示す３次元コンピュ
ータグラフィックシステム１では、ＳＲＡＭ１７を用い
る構成を例示したが、ＳＲＡＭ１７を設けない構成にし
てもよい。また、図３に示すテクスチャバッファ２０お
よびテクスチャＣＬＵＴバッファ２３を、ＤＲＡＭ１６
の外部に設けてもよい。
ータグラフィックシステム１では、ＳＲＡＭ１７を用い
る構成を例示したが、ＳＲＡＭ１７を設けない構成にし
てもよい。また、図３に示すテクスチャバッファ２０お
よびテクスチャＣＬＵＴバッファ２３を、ＤＲＡＭ１６
の外部に設けてもよい。
【００７３】さらに、図３に示す３次元コンピュータグ
ラフィックシステム１では、ポリゴンレンダリングデー
タを生成するジオメトリ処理を、メインプロセッサ４で
行なう場合を例示したが、レンダリング回路５で行なう
構成にしてもよい。
ラフィックシステム１では、ポリゴンレンダリングデー
タを生成するジオメトリ処理を、メインプロセッサ４で
行なう場合を例示したが、レンダリング回路５で行なう
構成にしてもよい。
【００７４】
【発明の効果】以上説明したように、本発明の除算回路
によれば、回路規模を大幅に増大させることなく、除算
のクリティカルパスを短縮し、演算速度を高めることが
できる。また、本発明のグラフィック演算装置によれ
ば、ディスプレイに表示する３次元画像の動きの高速化
および画質の向上を図ることができる。
によれば、回路規模を大幅に増大させることなく、除算
のクリティカルパスを短縮し、演算速度を高めることが
できる。また、本発明のグラフィック演算装置によれ
ば、ディスプレイに表示する３次元画像の動きの高速化
および画質の向上を図ることができる。
【図１】図１は、本発明の実施形態に係わる除算回路の
構成図である。
構成図である。
【図２】図２は、図１に示す除算回路における被除数ｑ
がマイナスの場合における仮数ｑｍと指数ｑｅを求める
演算フローを示す図である。
がマイナスの場合における仮数ｑｍと指数ｑｅを求める
演算フローを示す図である。
【図３】図３は、本発明の第２実施形態の３次元コンピ
ュータグラフィックシステムのシステム構成図である。
ュータグラフィックシステムのシステム構成図である。
【図４】図４は、従来の除算回路の一例を説明するため
の構成図である。
の構成図である。
【図５】図５は、図４に示す除算回路における被除数ｓ
がマイナスの場合における仮数ｓｍと指数ｓｅを求める
演算フローを示す図である。
がマイナスの場合における仮数ｓｍと指数ｓｅを求める
演算フローを示す図である。
１…３次元コンピュータグラフィックシステム、２…メ
インメモリ、３…Ｉ／Ｏインタフェース回路、４…メイ
ンプロセッサ、５…レンダリング回路、１０…ＤＤＡセ
ットアップ回路、１１…トライアングルＤＤＡ回路、１
２…テクスチャエンジン回路、１３…メモリＩ／Ｆ回
路、１４…ＣＲＴコントローラ回路、１５…ＲＡＭＤＡ
Ｃ回路、１６…ＤＲＡＭ、１７…ＳＲＡＭ、２０…テク
スチャバッファ、２１…ディスプレイバッファ、２２…
Ｚバッファ、２３…テクスチャＣＬＵＴバッファ、３０
１…２の補数演算器、３０３，４０４…プライオリティ
エンコーダ、３０５，４０６…シフト演算器、３０８…
逆数器、３０９…乗算器、３１０…シフト演算器、３１
１…符号化器、４０１…１の補数演算器、４０８…加算
器、４０７…減算器
インメモリ、３…Ｉ／Ｏインタフェース回路、４…メイ
ンプロセッサ、５…レンダリング回路、１０…ＤＤＡセ
ットアップ回路、１１…トライアングルＤＤＡ回路、１
２…テクスチャエンジン回路、１３…メモリＩ／Ｆ回
路、１４…ＣＲＴコントローラ回路、１５…ＲＡＭＤＡ
Ｃ回路、１６…ＤＲＡＭ、１７…ＳＲＡＭ、２０…テク
スチャバッファ、２１…ディスプレイバッファ、２２…
Ｚバッファ、２３…テクスチャＣＬＵＴバッファ、３０
１…２の補数演算器、３０３，４０４…プライオリティ
エンコーダ、３０５，４０６…シフト演算器、３０８…
逆数器、３０９…乗算器、３１０…シフト演算器、３１
１…符号化器、４０１…１の補数演算器、４０８…加算
器、４０７…減算器
Claims (13)
- 【請求項１】被除数および除数の補数値について２の対
数演算を行って指数をそれぞれ算出し、前記補数値を前
記指数でそれぞれシフトした後に、前記除数の補数値の
シフト結果の逆数値を逆数演算手段で算出し、前記被除
数のシフト結果と前記算出した逆数値とを乗算した乗算
結果を、前記被除数および前記除数の指数に応じたシフ
ト量だけシフトして除算結果をデジタル形式で算出する
除算回路において、 前記除数が負の場合に、前記除数の１の補数値を出力す
る補数演算手段と、 前記除数が負の場合に、前記補数演算手段からの出力に
１を加算した加算結果を絶対値とする加算手段と、 前記補数演算手段の出力値について２の対数値の整数値
を演算する対数値演算手段と、 前記絶対値を、前記整数値に応じてシフトするシフト演
算手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、当
該演算値を仮数とし、当該演算値のＭＳＢが０のとき
に、当該演算値のＭＳＢを１に置き換えた値を仮数と
し、前記仮数を前記逆数演算手段に出力するＭＳＢ置き
換え手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、前
記被除数の指数から前記整数値を減算し、前記シフト演
算手段の演算値のＭＳＢが０のときに、前記被除数の指
数から、前記整数値に１を加算した加算値を減算し、当
該減算結果を前記シフト量とするシフト量決定手段とを
有する除算回路。 - 【請求項２】前記加算手段における演算と、前記対数値
演算手段における演算とを並行して行う請求項１に記載
の除算回路。 - 【請求項３】前記被除数が負の場合に、前記被除数の２
の補数値を算出し、当該２の補数値を前記被除数の補数
値とする２の補数演算手段を有する請求項１に記載の除
算回路。 - 【請求項４】前記シフト演算手段は、前記絶対値を、前
記整数値の反転値だけＭＳＢに向けてシフトする請求項
１に記載の除算回路。 - 【請求項５】前記被除数および前記除数のＭＳＢに基づ
いて符号を決定し、当該決定された符号に応じた符号ビ
ットを、前記除算結果のＭＳＢに付加する符号決定手段
をさらに有する請求項１に記載の除算回路。 - 【請求項６】被除数と除数の逆数との乗算を浮動小数点
方式で行う除算回路において、 前記被除数が負の場合に、前記被除数の２の補数値を第
１の絶対値とし、前記被除数が正の場合に、前記被除数
を第１の絶対値とする第１の絶対値演算手段と、 前記第１の絶対値について２の対数値の整数値である第
１の対数値を演算する第１の対数値演算手段と、 前記第１の絶対値を、前記第１の対数値の反転値だけ、
ＭＳＢに向けてシフトして第１の仮数を算出する第１の
シフト演算手段と、 前記除数が負の場合に、前記除数の１の補数値を出力
し、前記除数が正の場合に、前記除数を出力する補数演
算手段と、 前記除数が負の場合に、前記補数演算手段からの出力に
１を加算した加算結果を第２の絶対値とし、前記除数が
正の場合に、前記補数演算手段からの出力を第２の絶対
値とする加算手段と、 前記補数演算手段の出力値について２の対数値の整数値
である第２の対数値を演算する第２の対数値演算手段
と、 前記第２の絶対値を、前記第２の対数値の反転値だけ、
ＭＳＢに向けてシフトする第２のシフト演算手段と、 前記第２のシフト演算手段の演算値のＭＳＢが１のとき
に、当該演算値を第２の仮数とし、当該演算値のＭＳＢ
が０のときに、当該演算値のＭＳＢを１に置き換えた値
を第２の仮数とするＭＳＢ置き換え手段と、 前記第２のシフト演算手段の演算値のＭＳＢが１のとき
に、前記第１の対数値から前記第２の対数値を減算し、
前記第２のシフト演算手段の演算値のＭＳＢが０のとき
に、前記第１の対数値から、前記第２の対数値に１を加
算した加算値を減算する減算手段と、 前記第２の仮数の逆数を演算する逆数演算手段と、 前記第１の仮数と、前記第２の仮数の逆数とを乗算する
乗算手段と、 前記乗算手段の乗算値を、前記減算手段の減算値だけ、
ＭＳＢに向けてシフトする第３のシフト演算手段とを有
する除算回路。 - 【請求項７】前記加算手段における演算と、前記第２の
対数値演算手段における演算とを並行して行う請求項６
に記載の除算回路。 - 【請求項８】前記被除数および前記除数のＭＳＢに基づ
いて符号を決定し、当該決定された符号に応じた符号ビ
ットを、前記第３のシフト演算手段の演算値のＭＳＢに
付加する符号決定手段をさらに有する請求項６に記載の
除算回路。 - 【請求項９】立体モデルを単位図形の張り合わせで表現
し、除算回路において、同次座標（ｓ，ｔ）を同次項ｑ
で除算し、当該除算の結果である「ｓ／ｑ」および「ｔ
／ｑ」に応じたテクスチャアドレスを用いて、前記単位
図形に付加するパターンを示すテクスチャデータを記憶
手段から読み出して描画を行い、各画素の色を決定する
グラフィック演算装置において、 前記除算回路は、 被除数および除数の補数値について２の対数演算を行っ
て指数をそれぞれ算出し、前記補数値を前記指数でそれ
ぞれシフトした後に、前記除数の補数値のシフト結果の
逆数値を逆数演算手段で算出し、前記被除数のシフト結
果と前記算出した逆数値とを乗算した乗算結果を、前記
被除数および前記除数の指数に応じたシフト量だけシフ
トして除算結果を算出する除算回路であって、 前記除数が負の場合に、前記除数の１の補数値を出力す
る補数演算手段と、 前記除数が負の場合に、前記補数演算手段からの出力に
１を加算した加算結果を絶対値とする加算手段と、 前記補数演算手段の出力値について２の対数値の整数値
を演算する対数値演算手段と、 前記絶対値を、前記整数値に応じてシフトするシフト演
算手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、当
該演算値を仮数とし、当該演算値のＭＳＢが０のとき
に、当該演算値のＭＳＢを１に置き換えた値を仮数と
し、前記仮数を前記逆数演算手段に出力するＭＳＢ置き
換え手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、前
記被除数の指数から前記整数値を減算し、前記シフト演
算手段の演算値のＭＳＢが０のときに、前記被除数の指
数から、前記対数値に１を加算した加算値を減算し、前
記減算結果を前記シフト量とするシフト量決定手段とを
有するグラフィック演算装置。 - 【請求項１０】前記加算手段における演算と、前記対数
値演算手段における演算とを並行して行う請求項９に記
載のグラフィック演算装置。 - 【請求項１１】前記シフト演算手段は、前記絶対値を、
前記整数値の反転値だけＭＳＢに向けてシフトする請求
項９に記載のグラフィック演算装置。 - 【請求項１２】複数の前記除算回路を有し、 複数の画素について、「ｓ／ｑ」および「ｔ／ｑ」を同
時に算出する請求項９に記載のグラフィック演算装置。 - 【請求項１３】ディスプレイに表示する形状を表現する
基本単位となる単位図形に張り合わせるイメージデータ
であるテクスチャデータを記憶する記憶手段と、 前記単位図形の頂点について、３次元座標（ｘ，ｙ，
ｚ）、Ｒ（赤），Ｇ（緑），Ｂ（青）データ、同次座標
（ｓ，ｔ）および同次項ｑを含むポリゴンレンダリング
データを生成するポリゴンレンダリングデータ生成手段
と、 同時に処理を行なおうとする複数の画素のそれぞれにつ
いて、前記単位図形の内側に位置するか否かを判断し、
前記内側に位置する場合に有効を示す有効性指示データ
を生成する画素位置判断手段と、 前記単位図形の頂点のポリゴンレンダリングデータを補
間して、前記単位図形内に位置する画素の補間データを
生成する補間データ生成手段と、 前記同時に処理を行なおうとする複数の画素のうち、前
記有効性指示データが有効を示す画素の前記補間データ
に含まれる同次座標（ｓ，ｔ）を同次項ｑで除算して
「ｓ／ｑ」および「ｔ／ｑ」を生成する演算を除算回路
で行い、前記「ｓ／ｑ」および「ｔ／ｑ」に応じたテク
スチャアドレスを用いて、前記記憶手段からテクスチャ
データを読み出すテクスチャ処理手段とを有するグラフ
ィック演算装置において、 前記テクスチャ処理手段の除算回路は、 被除数および除数の補数値について２の対数演算を行っ
て指数をそれぞれ算出し、前記補数値を前記指数でそれ
ぞれシフトした後に、前記除数の補数値のシフト結果の
逆数値を逆数演算手段で算出し、前記被除数のシフト結
果と前記算出した逆数値とを乗算した乗算結果を、前記
被除数および前記除数の指数に応じたシフト量だけシフ
トして除算結果をデジタル形式で算出する除算回路であ
って、 前記除数が負の場合に、前記除数の１の補数値を出力す
る補数演算手段と、 前記除数が負の場合に、前記補数演算手段からの出力に
１を加算した加算結果を絶対値とする加算手段と、 前記補数演算手段の出力値について２の対数値の整数値
を演算する対数値演算手段と、 前記絶対値を、前記整数値に応じてシフトするシフト演
算手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、当
該演算値を仮数とし、当該演算値のＭＳＢが０のとき
に、当該演算値のＭＳＢを１に置き換えた値を仮数と
し、前記仮数を前記逆数演算手段に出力するＭＳＢ置き
換え手段と、 前記シフト演算手段の演算値のＭＳＢが１のときに、前
記被除数の指数から前記整数値を減算し、前記シフト演
算手段の演算値のＭＳＢが０のときに、前記被除数の指
数から、前記整数値に１を加算した加算値を減算し、当
該減算結果を前記シフト量とするシフト量決定手段とを
有するグラフィック演算装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042436A JPH11242585A (ja) | 1998-02-24 | 1998-02-24 | 除算回路およびグラフィック演算装置 |
| CA2261245A CA2261245C (en) | 1998-02-24 | 1999-02-08 | Division circuit and graphic display processing apparatus |
| US09/253,951 US6460063B1 (en) | 1998-02-24 | 1999-02-22 | Division circuit and graphic display processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042436A JPH11242585A (ja) | 1998-02-24 | 1998-02-24 | 除算回路およびグラフィック演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242585A true JPH11242585A (ja) | 1999-09-07 |
Family
ID=12636030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10042436A Pending JPH11242585A (ja) | 1998-02-24 | 1998-02-24 | 除算回路およびグラフィック演算装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6460063B1 (ja) |
| JP (1) | JPH11242585A (ja) |
| CA (1) | CA2261245C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004755A (ja) * | 2003-06-10 | 2005-01-06 | Korea Advanced Inst Of Science & Technology | ３次元コンピュータグラフィックスシステムの除算ユニット |
| JP2008523450A (ja) * | 2004-12-13 | 2008-07-03 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 平方値に線形従属する計算結果の表示を生成する方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3979162B2 (ja) * | 2002-04-22 | 2007-09-19 | ソニー株式会社 | 画像処理装置およびその方法 |
| CN113706745A (zh) * | 2021-08-16 | 2021-11-26 | 广州朗国电子科技股份有限公司 | 一种门锁离线密码生成的方法及相关设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5249149A (en) * | 1989-01-13 | 1993-09-28 | International Business Machines Corporation | Method and apparatus for performining floating point division |
| US5220524A (en) * | 1990-12-13 | 1993-06-15 | Micron Technology, Inc. | Machine method to perform newton iterations for reciprocals |
| US5563818A (en) * | 1994-12-12 | 1996-10-08 | International Business Machines Corporation | Method and system for performing floating-point division using selected approximation values |
| US5768170A (en) * | 1996-07-25 | 1998-06-16 | Motorola Inc. | Method and apparatus for performing microprocessor integer division operations using floating point hardware |
-
1998
- 1998-02-24 JP JP10042436A patent/JPH11242585A/ja active Pending
-
1999
- 1999-02-08 CA CA2261245A patent/CA2261245C/en not_active Expired - Fee Related
- 1999-02-22 US US09/253,951 patent/US6460063B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005004755A (ja) * | 2003-06-10 | 2005-01-06 | Korea Advanced Inst Of Science & Technology | ３次元コンピュータグラフィックスシステムの除算ユニット |
| JP2008523450A (ja) * | 2004-12-13 | 2008-07-03 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | 平方値に線形従属する計算結果の表示を生成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6460063B1 (en) | 2002-10-01 |
| CA2261245C (en) | 2012-07-03 |
| CA2261245A1 (en) | 1999-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3763136B2 (ja) | 描画方法および描画装置 | |
| US5544294A (en) | Method for generating a subpixel mask for computer graphics system and apparatus thereof | |
| US20060250397A1 (en) | Graphics processing unit and graphics processing system | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| JPH04222074A (ja) | テクスチャマッピングのための傾斜計算方法 | |
| US7015930B2 (en) | Method and apparatus for interpolating pixel parameters based on a plurality of vertex values | |
| JP4505866B2 (ja) | 画像処理装置および映像信号処理方法 | |
| JPH11242585A (ja) | 除算回路およびグラフィック演算装置 | |
| JP4300650B2 (ja) | 演算処理回路およびその方法と画像処理装置 | |
| JPH09134452A (ja) | コンピュータ・グラフィックス・ディスプレイ・システムにおける奥行きバッファ値の高速補間方法及びグラフィックス・システム | |
| JPH03144782A (ja) | 三次元図形処理装置 | |
| JP4244444B2 (ja) | データ処理装置、除算回路および画像処理装置 | |
| JP4042204B2 (ja) | グラフィック演算装置およびその方法 | |
| US6329999B1 (en) | Encoder, method thereof and graphic processing apparatus | |
| JPH11185052A (ja) | ３次元コンピュータグラフィックスのテクスチャマッピング座標計算装置および方法 | |
| JPH11306366A (ja) | グラフィック演算装置およびその方法 | |
| JP4325038B2 (ja) | 画像処理装置 | |
| JP4224887B2 (ja) | 信号処理装置および画像処理装置 | |
| JP4386124B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JPH10207694A (ja) | ディジタルべき乗演算装置及びそれを用いたグラフィックスシステム | |
| JP4635379B2 (ja) | 画像処理装置 | |
| JP3538826B2 (ja) | 演算回路および演算方法 | |
| KR100686357B1 (ko) | 로그 연산 방법 및 그 방법을 수행하는 3차원 그래픽 처리장치 | |
| JP2000099748A (ja) | ３次元グラフィックス処理装置及びその処理方法 | |
| JP4333793B2 (ja) | 映像信号処理装置および映像信号処理方法 |