[go: up one dir, main page]

JPH1123697A - Radar device - Google Patents

Radar device

Info

Publication number
JPH1123697A
JPH1123697A JP9194740A JP19474097A JPH1123697A JP H1123697 A JPH1123697 A JP H1123697A JP 9194740 A JP9194740 A JP 9194740A JP 19474097 A JP19474097 A JP 19474097A JP H1123697 A JPH1123697 A JP H1123697A
Authority
JP
Japan
Prior art keywords
integration
signal
reception
distance
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9194740A
Other languages
Japanese (ja)
Inventor
Masahiro Onishi
雅弘 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP9194740A priority Critical patent/JPH1123697A/en
Publication of JPH1123697A publication Critical patent/JPH1123697A/en
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To appropriately control a gain regardless of the level of signal strength from a plurality of targets by providing an integration circuit for integrating a reception signal for a specific time and controlling the reception signal according to the integration output of a reception integration means with an overlapping exceeding a transmission pulse width. SOLUTION: A pulse signal transmission means 1 of, for example, electronic waves and light transmits a pulse signal is transmitted at a constant interval by a control means 3. The control means 3 controls an integration means 5, a reception integration means 11, an integration value judging means 2, and a judging means 7. The integration means 5 integrates a reflection pulse signal that is amplified by a gain-controlling means 4. An VD converter 6 converts the output of the integration means 5 and the judging mean 7 calculates distance from the integration signal. A reflection pulse signal that is received by the reflection pulse signal reception means 2 is inputted to the reception integration means 11, the integration means 11 calculates distance to a target, switches integration output according to the distance, and appropriately controls gain whatever signal may be input regardless of a near-distance or long-distance signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電磁波、光、もし
くは音波を利用して物標までの距離を計測するレーダ装
置に関し、特に複数の物標からの信号強度の大小に拘わ
らず適正なゲイン制御が実行できるレーダ装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radar device for measuring a distance to a target by using electromagnetic waves, light, or sound waves, and more particularly to an appropriate gain irrespective of the magnitude of signal strength from a plurality of targets. The present invention relates to a radar device that can execute control.

【0002】[0002]

【従来の技術】従来のレーダ装置としては、例えば図9
に示すものが知られている。1は電波、光、音波等のパ
ルス信号を送出するための手段、2は送出されたパルス
信号の物標での反射パルス信号を受信するための手段、
3はパルス信号送出手段1、積分手段5,8および判定
手段7を制御するための手段、4は受信信号のゲインを
制御するための手段、5は受信した反射パルス信号を所
定の時間だけ積分するための手段であり具体的には図1
0に示す電気回路構成を有する手段、6は積分手段5の
出力をディジタル信号へ変換するA/D変換器である。
7は判定手段であり、積分信号から距離を計算する機能
も有している。
2. Description of the Related Art As a conventional radar apparatus, for example, FIG.
The following are known. 1 means for transmitting a pulse signal of radio waves, light, sound waves, etc., 2 means for receiving a reflected pulse signal of the transmitted pulse signal at a target,
3 means for controlling the pulse signal sending means 1, integrating means 5, 8 and judging means 7, 4 means for controlling the gain of the received signal, 5 integrating the received reflected pulse signal for a predetermined time. It is a means for performing
Means having an electric circuit configuration shown by 0, and 6 is an A / D converter for converting the output of the integrating means 5 into a digital signal.
Reference numeral 7 denotes a determination unit, which also has a function of calculating a distance from the integrated signal.

【0003】図10は、図9の積分手段5の具体的構成
を示す電気回路図であり、反射パルス信号(受信信号入
力)は、スイッチSWnを介して、抵抗Rnとコンデン
サCnからなる積分器Inへ入力されるよう接続されて
いる。
FIG. 10 is an electric circuit diagram showing a specific configuration of the integrating means 5 shown in FIG. 9. A reflected pulse signal (received signal input) receives an integrator composed of a resistor Rn and a capacitor Cn via a switch SWn. Connected to be input to In.

【0004】スイッチSW1,SW2,…SWnは、図
9の制御手段3によって、ある距離の間隔毎に順に導通
される。例えば10m毎に積分行なうとすると、10m
に相当する時間づつ順にスイッチSWnが導通されてい
く。そして、当該スイッチSWnに接続されている積分
器Inへ受信信号が入力され、積分が行われる。すなわ
ち、スイッチSW1は0m、スイッチSW2は10m、
に相当する積分出力を各々積分出力#1、#2へ出力す
る。
The switches SW1, SW2,..., SWn are turned on sequentially by the control means 3 of FIG. For example, if integration is performed every 10 m, 10 m
, The switches SWn are turned on sequentially. Then, the received signal is input to the integrator In connected to the switch SWn, and integration is performed. That is, the switch SW1 is 0 m, the switch SW2 is 10 m,
Are output to integration outputs # 1 and # 2, respectively.

【0005】図11は、各信号のタイミングチャートの
例を示すものであり、(1)は少なくともサンプリング
周期Δt以上の幅を持った送出パルスである。(2)は
反射されてきた受信パルス信号であり、反射体までの距
離に比例した遅延時間Tdだけ遅れて受信される。
(3)は積分ゲートパルス信号であり、図10のスイッ
チSWnを導通、非導通とするタイミング信号である。
(4)は図10の各積分器Inからの積分出力を示した
ものである。(5)は目的とする物標までの距離を算出
する手順を示すもので、積分出力のピーク値を2点探
し、その前後2点とを直線で結び、その交点を受信信号
のピーク値とし、パルス信号を送出してからの時間Tを
得る。
FIG. 11 shows an example of a timing chart of each signal. (1) is a transmission pulse having a width of at least the sampling period Δt. (2) is the reflected reception pulse signal, which is received with a delay time Td proportional to the distance to the reflector.
(3) is an integration gate pulse signal, which is a timing signal for turning on / off the switch SWn in FIG.
(4) shows the integrated output from each integrator In of FIG. (5) shows a procedure for calculating the distance to the target, in which two peak values of the integrated output are searched, two points before and after the peak value are connected by a straight line, and the intersection is defined as the peak value of the received signal. , And a time T from when the pulse signal is transmitted.

【0006】また、図12は図9の積分手段8を示す電
気回路図であり、反射パルス信号は、スイッチSWを介
して、抵抗RとコンデンサCとからなる積分器Iへ接続
されている。この積分手段8におけるスイッチSWは、
図1の制御手段3によって、ある決められた時間だけ導
通される。
FIG. 12 is an electric circuit diagram showing the integrating means 8 of FIG. 9. The reflected pulse signal is connected to an integrator I consisting of a resistor R and a capacitor C via a switch SW. The switch SW in the integrating means 8 is
The conduction is carried out for a predetermined time by the control means 3 of FIG.

【0007】この動作タイミングを図13に示すが、ス
イッチSWのゲート信号ΔtがONしている間は、図1
2のスイッチSWが導通となって受信信号の積分が行わ
れる。すなわち、スイッチSWが導通時には充電され、
非導通時には電圧を保持する。ここで、ゲート時間Δt
を長い時間、たとえば距離に換算して長い距離の時間だ
け導通させると、図14の(2)〜(3)に示すよう
に、受信信号がどの距離にあっても積分出力が得られ
る。図9に示すゲイン制御手段4においては、この出力
を用いて受信信号のゲイン制御が行われる。
FIG. 13 shows the operation timing. While the gate signal .DELTA.t of the switch SW is ON, FIG.
The second switch SW is turned on to integrate the received signal. That is, when the switch SW is turned on, it is charged,
When not conducting, the voltage is maintained. Here, the gate time Δt
Is conducted for a long time, for example, for a long time in terms of distance, an integrated output is obtained regardless of the distance of the received signal, as shown in (2) and (3) of FIG. In the gain control means 4 shown in FIG. 9, the gain of the received signal is controlled using this output.

【0008】[0008]

【発明が解決しようとする課題】ところで、図9に示す
ような従来のレーダ装置にあっては、例えば図15に示
すようにレーダ手段9からの送出信号により、近距離の
物標10との遠距離の物標10の信号の両方を受信した
場合、一般には遠距離の信号の方が受信強度が弱いた
め、特段の問題は生じない。
By the way, in the conventional radar apparatus as shown in FIG. 9, for example, as shown in FIG. When both of the signals of the target 10 at a long distance are received, no particular problem occurs because the reception intensity of the signal at a long distance is generally lower.

【0009】しかしながら、車両用レーダにおいては、
遠方の物標が道路の路側に設置されたリフレクタである
場合や反射率の大きな車両などのように、遠距離側の物
標の信号強度の方が近距離側の物標の信号強度より大き
い場合がある。このため、図16に示すように、ゲート
パルスΔt以降の信号が大きくなって、これが原因で受
信信号のゲイン制御に支障をきたすという問題があっ
た。
However, in a vehicle radar,
The signal strength of the target on the far side is larger than the signal strength of the target on the near side, such as when the distant target is a reflector installed on the road side of the road or a vehicle with a large reflectivity, etc. There are cases. For this reason, as shown in FIG. 16, there is a problem that the signal after the gate pulse Δt becomes large, which hinders the gain control of the received signal.

【0010】また、積分出力の電圧は、ゲート信号の時
間間隔Δtと受信信号との面積比であるため、ゲート信
号の時間間隔Δtを長くすればするほど、受信信号の積
分出力が小さくなって、ゲイン制御が困難になるといっ
た問題があった。
Further, since the voltage of the integrated output is the area ratio between the time interval Δt of the gate signal and the area of the received signal, the longer the time interval Δt of the gate signal is, the smaller the integrated output of the received signal becomes. However, there is a problem that gain control becomes difficult.

【0011】本発明は、このような従来技術の問題に鑑
みてなされたものであり、複数の物標からの信号強度の
大小に拘わらず適正なゲイン制御が実行できるレーダ装
置を提供することを目的とする。
The present invention has been made in view of such problems of the prior art, and has as its object to provide a radar apparatus capable of executing appropriate gain control regardless of the magnitude of signal strength from a plurality of targets. Aim.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本発明のレーダ装置は、電磁波、光、もしくは音波
を送出し、送出した電磁波、光、もしくは音波の反射体
による反射波を受信し、アナログスイッチと抵抗コンデ
ンサとを含む積分回路により、予め決められた時間だ
け、前記受信信号の積分を行うレーダ装置において、所
定時間だけ前記受信信号の積分を行う複数の積分回路を
備え、かつ前記所定時間のそれぞれが少なくとも前記送
出パルス幅以上の重なりを有する受信積分手段を有し、
当該受信積分手段の積分出力により前記受信信号のゲイ
ン制御を行うことを特徴とする。
In order to achieve the above object, a radar apparatus according to the present invention transmits an electromagnetic wave, light, or sound wave, and receives a reflected wave of the transmitted electromagnetic wave, light, or sound wave by a reflector. In a radar device that integrates the reception signal for a predetermined time by an integration circuit including an analog switch and a resistance capacitor, the radar device includes a plurality of integration circuits that integrate the reception signal for a predetermined time, and Each of the predetermined times has a receiving integration means having an overlap of at least the transmission pulse width,
The gain control of the reception signal is performed by the integration output of the reception integration means.

【0013】本発明のレーダ装置では、受信信号のゲイ
ン制御を実行するに際し、受信信号の積分を行う複数の
積分回路における積分時間に、送出パルス幅以上の重な
りを設けているので、この重なり部分に存在する受信信
号の積分出力はどちらの積分回路においても同一とな
り、その結果、どちらの積分出力を用いても適正なゲイ
ン制御を行うことができる。
In the radar apparatus according to the present invention, when performing gain control of a received signal, the integration time of a plurality of integration circuits for integrating the received signal has an overlap that is equal to or larger than the transmission pulse width. In this case, the integrated output of the received signal existing in each of the two integrated circuits is the same, and as a result, appropriate gain control can be performed using either of the integrated outputs.

【0014】本発明のレーダ装置において、特に限定さ
れないが、前記受信積分手段により積分された積分出力
を監視し、検出距離が短い信号の積分値を優先的に受信
信号のゲイン制御に使用することが好ましい。ある物標
の受信信号を用いてゲイン制御を実行しようとする場
合、それより近距離に物標が存在すると、これを優先的
にゲイン制御に用いるので、たとえば遠方の物標からの
信号強度の方が強くても、近距離に存在する物標の受信
信号が採用されることになり、適正なゲイン制御を実行
することができる。
In the radar apparatus according to the present invention, although not particularly limited, an integrated output integrated by the receiving integration means is monitored, and an integrated value of a signal having a short detection distance is preferentially used for gain control of the received signal. Is preferred. When trying to execute gain control using a received signal of a certain target, if a target exists at a shorter distance than that, the gain is preferentially used for gain control. Even if it is stronger, a received signal of a target existing in a short distance will be adopted, and appropriate gain control can be performed.

【0015】[0015]

【発明の効果】本発明のレーダ装置によれば、複数の物
標からの信号強度の大小に拘わらず適正なゲイン制御が
実行できる。
According to the radar apparatus of the present invention, appropriate gain control can be performed regardless of the magnitude of signal strength from a plurality of targets.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明の実施形態を示すブ
ロック図であるが、図10〜図16も一部参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, which will be described with reference to FIGS.

【0017】まず構成を説明すると、1は、電波、光、
音波等のパルス信号を送出する手段であり、図11
(1)に示すように、制御手段3によって、一定間隔で
パルス信号の送出を行っている。
First, the structure will be described. 1 is radio wave, light,
This is a means for transmitting a pulse signal such as a sound wave.
As shown in (1), the control means 3 sends out pulse signals at regular intervals.

【0018】2は、送出されたパルス信号の物標での反
射パルス信号を受信する手段であり、図11(2)に示
すように反射体までの距離に比例した遅延時間Tdだけ
遅れて受信される。
Reference numeral 2 denotes a means for receiving a reflected pulse signal of the transmitted pulse signal at the target, and receives the delayed pulse signal with a delay time Td proportional to the distance to the reflector as shown in FIG. Is done.

【0019】3は、パルス信号送出手段1、積分手段
5、受信積分手段11、積分値判定手段12および判定
手段7を制御するための手段、4は、ゲイン制御手段で
あって受信された反射パルス信号を増幅する。
3 is a means for controlling the pulse signal transmitting means 1, the integrating means 5, the receiving and integrating means 11, the integrated value judging means 12 and the judging means 7, and 4 is a gain control means for receiving the reflected light. Amplify the pulse signal.

【0020】5は、ゲイン制御手段4によって増幅され
た反射パルス信号を積分するための手段であり、具体的
には図10に示されるように、アナログスイッチと抵抗
コンデンサとから構成されている。
Reference numeral 5 denotes a unit for integrating the reflected pulse signal amplified by the gain control unit 4, and is specifically composed of an analog switch and a resistance capacitor as shown in FIG.

【0021】すなわち、反射パルス信号は、スイッチS
Wnを介して、抵抗RnとコンデンサCnとからなる積
分器Inへ入力するように接続されている。ここで、ス
イッチSWnは、制御手段3によって、ある距離の間隔
毎に順に導通されていく。例えば10m毎に積分が行わ
れるとすると、10mに相当する時間づつ順にスイッチ
SW1,SW2,…SWnが導通されていく。そして、
当該スイッチSWnに接続されている積分器Inへ受信
信号が入力され、積分が行われる。つまり、スイッチS
W1は0m、スイッチSW2は10mにそれぞれ相当す
る積分出力を各々積分出力#1、#2として出力する。
That is, the reflected pulse signal is transmitted to the switch S
It is connected via Wn to an integrator In consisting of a resistor Rn and a capacitor Cn. Here, the switch SWn is sequentially turned on by the control means 3 at intervals of a certain distance. For example, assuming that the integration is performed every 10 m, the switches SW1, SW2,... SWn are turned on in order of time corresponding to 10 m. And
The received signal is input to the integrator In connected to the switch SWn, and integration is performed. That is, the switch S
The switch W2 outputs integrated outputs corresponding to 0 m and the switch SW2 outputs integrated outputs corresponding to 10 m as integrated outputs # 1 and # 2, respectively.

【0022】6は、積分手段5の出力をディジタル信号
へ変換するA/D変換器、7は判定手段であり、積分信
号から距離を計算する機能も有している。
Reference numeral 6 denotes an A / D converter for converting the output of the integrating means 5 into a digital signal. Reference numeral 7 denotes a judging means, which also has a function of calculating a distance from the integrated signal.

【0023】図11は、本実施形態における各信号のタ
イミングチャートの例をも示すものであり、同図(1)
は、既述したように少なくともサンプリング周期△t以
上の幅を持った送出パルスである。同図(2)は、既述
したように反射されてきた受信パルス信号であり、反射
体までの距離に比例した遅延時間Tdだけ遅れて受信さ
れる。
FIG. 11 also shows an example of a timing chart of each signal in the present embodiment, and FIG.
Is a transmission pulse having a width of at least the sampling period Δt as described above. FIG. 2B shows the received pulse signal reflected as described above, which is received with a delay time Td proportional to the distance to the reflector.

【0024】同図(3)は、積分ゲートパルス信号であ
り、図10のスイッチSWnを導通、非導通とするタイ
ミング信号である。それぞれの積分出力はA/D変換器
6でディジタル信号に変換される。
FIG. 3C shows an integration gate pulse signal, which is a timing signal for turning on and off the switch SWn in FIG. Each integrated output is converted into a digital signal by the A / D converter 6.

【0025】同図(4)は、図10の各積分器Inから
の積分出力を示したものである。また、同図(5)は、
目的とする物標までの距離を算出する手順を示すもの
で、積分出力のピーク値を2点探し、その前後2点とを
直線で結び、その交点を受信信号のピーク値とし、パル
ス信号を送出してからの時間Tを得る。これらの処理は
判定手段7で実行される。
FIG. 4D shows the integrated output from each integrator In of FIG. Also, FIG.
This shows the procedure for calculating the distance to the target. It finds two peak values of the integrated output, connects the two points before and after it with a straight line, sets the intersection as the peak value of the received signal, The time T after the transmission is obtained. These processes are executed by the determination means 7.

【0026】本実施形態に係る受信積分手段11は、図
2に示されるように、スイッチSWn、抵抗Rnおよび
コンデンサCnからなる積分手段Inを複数有してい
る。
As shown in FIG. 2, the receiving and integrating means 11 according to the present embodiment has a plurality of integrating means In including a switch SWn, a resistor Rn and a capacitor Cn.

【0027】この受信積分手段11には、反射パルス信
号受信手段2で受信された反射パルス信号が入力され、
この信号はそれぞれの積分器Inへ接続されている。ス
イッチSW1,SW2,…SWnは、図3に示すよう
に、ある決められた時間Δtで順次導通されていく。
The reflected pulse signal received by the reflected pulse signal receiving means 2 is input to the receiving integration means 11,
This signal is connected to each integrator In. The switches SW1, SW2,..., SWn are sequentially turned on at a predetermined time Δt, as shown in FIG.

【0028】ここで、物標が近距離に存在する場合、反
射パルス信号がスイッチSW1(ゲート#1)の導通時
間内にあるとすると、図3(1)および(2)に示すよ
うになり、反射パルス信号は、図2に示す積分出力#1
から得られる。そして、この積分出力#1から、ゲイン
制御手段4によって、受信パルス信号のゲイン制御が行
われる。
Here, if the reflected pulse signal is within the conduction time of the switch SW1 (gate # 1) in the case where the target is at a short distance, as shown in FIGS. 3 (1) and (2). , The reflected pulse signal is the integral output # 1 shown in FIG.
Obtained from Then, gain control of the received pulse signal is performed by the gain control means 4 from the integrated output # 1.

【0029】次に、物標がさらに遠距離にある場合を図
3(3)および(4)に示すが、このときは積分出力#
2の出力により、ゲイン制御が行われる。
Next, FIGS. 3 (3) and 3 (4) show the case where the target is at a farther distance.
2, the gain control is performed.

【0030】ここで積分電圧出力#1および#2の切り
替えが問題となる。そこで、本実施形態では、図2の積
分手段Inのゲート信号の時間に、各々少なくとも出力
パルスのパルス幅分以上の重なりを設けている。これを
図4を参照して説明すると、今、受信パルス信号が、図
4に示すようにゲートパルス信号#1および#2の中間
にある場合において、仮にゲートパルス信号の重なりが
無いとすると、積分出力#1および#2の値が波形の存
在位置によって変化してしまう。このため、どちらかを
選択したとき、値が一致していないために、ゲイン制御
が困難となる。
Here, switching between the integrated voltage outputs # 1 and # 2 becomes a problem. Therefore, in the present embodiment, at least the overlap of at least the pulse width of the output pulse is provided in the time of the gate signal of the integration means In in FIG. This will be described with reference to FIG. 4. If the received pulse signal is present between the gate pulse signals # 1 and # 2 as shown in FIG. 4, and if there is no overlap of the gate pulse signals, The values of the integration outputs # 1 and # 2 change depending on the existing position of the waveform. For this reason, when either of them is selected, the values do not match, so that gain control becomes difficult.

【0031】これに対して、本実施形態のようにゲート
パルス信号に重なりがあって、しかも同図に示すように
パルス幅分以上の重なりがあると、積分時間Δtが同じ
で、かつパルスの大きさも同じであるため、どちらの積
分出力#1および#2も同一の出力値が得られる。この
ため、ゲイン制御にどちらの値を選んでも良いことにな
る。
On the other hand, if the gate pulse signals overlap as in the present embodiment, and if they overlap by a pulse width or more as shown in the figure, the integration time Δt is the same and the pulse Since the magnitudes are the same, the same output value is obtained for both integrated outputs # 1 and # 2. Therefore, either value may be selected for the gain control.

【0032】これをさらに図5にて説明すると、積分出
力#1は、受信パルスが遠方にいくにしたがってその出
力が落ちていくが、受信パルスが積分器#2の積分時間
にかかってくると、積分電圧出力#2に徐々に出力が得
られるようになる。そして、積分時間が重なる部分で
は、両者の出力が同一値になる。
To explain this further with reference to FIG. 5, the output of the integrated output # 1 decreases as the received pulse goes farther, but when the received pulse takes the integration time of the integrator # 2. , An output is gradually obtained as the integrated voltage output # 2. Then, in portions where the integration times overlap, both outputs have the same value.

【0033】さらに遠方へいくと、今度は積分器#2の
積分時間からパルスがずれていくので出力が低下してい
くが、受信パルスが積分器#3の積分時間にかかってく
るので積分出力#3に徐々に出力が得られるようにな
り、このようにして、次の積分器も同様に機能してい
く。
As the pulse further departs from the integration time of the integrator # 2, the output decreases as the distance further increases. However, since the received pulse takes the integration time of the integrator # 3, the integrated output An output is gradually obtained at # 3, and thus the next integrator functions similarly.

【0034】次に、どのような手順で積分出力を選択し
ていくかについて説明する。図6に示すように、ゲート
信号の重なりは予めΔtを設定しておくので、距離L
1、L2は既知である。そして、図7のフローチャート
に示すように、物標までの距離を算出し(ステップ
1)、その距離がL1以下の場合は積分出力#1を使用
し(ステップ2→4→6)、L1とL2の間では積分出
力#2を使用し(ステップ2→4→5)、L2以上では
積分出力#3を使用する(ステップ2→3)。
Next, a procedure for selecting an integral output will be described. As shown in FIG. 6, since the overlap of the gate signals is set to Δt in advance, the distance L
1, L2 is known. Then, as shown in the flowchart of FIG. 7, the distance to the target is calculated (step 1), and when the distance is equal to or less than L1, the integrated output # 1 is used (step 2 → 4 → 6), and L1 is calculated. During L2, the integral output # 2 is used (steps 2 → 4 → 5), and above L2, the integral output # 3 is used (steps 2 → 3).

【0035】さらにこのとき、積分出力#3を使用する
場合には、近距離に物標が侵入してきた場合のゲイン制
御が問題になる。このため、図8のフローチャートに示
すように、図1の積分値判定手段12で常に同図の受信
積分手段11の積分出力を全て監視し(ステップ1
1)、遠距離の積分出力より近距離に出力があった場合
を判定し(ステップ12)、切り替えを判定手段に報知
する。
Further, at this time, when the integration output # 3 is used, gain control when a target enters a short distance becomes a problem. For this reason, as shown in the flowchart of FIG. 8, the integral value judging means 12 of FIG. 1 always monitors all the integrated outputs of the receiving and integrating means 11 of FIG.
1) It is determined whether there is an output at a short distance from the integrated output at a long distance (step 12), and the switching is notified to the determination means.

【0036】つまり、積分出力#1に出力が得られた場
合は、近距離に物標有りと判断して割り込み処理によっ
て、ゲイン制御に使用する積分出力を#1に切り替える
(ステップ13→14)。これにより近距離から遠距離
までどのような信号が入力されようと、適正なゲイン制
御が実行できる。
That is, when an output is obtained as the integral output # 1, it is determined that there is a target at a short distance, and the integral output used for gain control is switched to # 1 by interrupt processing (steps 13 → 14). . Thus, no matter what signal is input from a short distance to a long distance, appropriate gain control can be executed.

【0037】なお、以上説明した実施形態は、本発明の
理解を容易にするために記載されたものであって、本発
明を限定するために記載されたものではない。したがっ
て、上記の実施形態に開示された各要素は、本発明の技
術的範囲に属する全ての設計変更や均等物をも含む趣旨
である。
The embodiments described above are described for facilitating the understanding of the present invention, and are not described for limiting the present invention. Therefore, each element disclosed in the above embodiment is intended to include all design changes and equivalents belonging to the technical scope of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のレーダ装置の実施形態を示すブロック
図である。
FIG. 1 is a block diagram showing an embodiment of a radar apparatus according to the present invention.

【図2】本発明に係る受信積分手段11を示す電気回路
図である。
FIG. 2 is an electric circuit diagram showing a reception integration means 11 according to the present invention.

【図3】本発明の実施形態の各信号のタイミングチャー
ト図である。
FIG. 3 is a timing chart of each signal according to the embodiment of the present invention.

【図4】本発明の実施形態の各信号のタイミングチャー
ト図である。
FIG. 4 is a timing chart of each signal according to the embodiment of the present invention.

【図5】本発明の実施形態における積分出力を説明する
ためのグラフである。
FIG. 5 is a graph for explaining an integral output in the embodiment of the present invention.

【図6】本発明の実施形態の各信号のタイミングチャー
ト図である。
FIG. 6 is a timing chart of each signal according to the embodiment of the present invention.

【図7】本発明の実施形態の動作を示すフローチャート
である。
FIG. 7 is a flowchart showing the operation of the embodiment of the present invention.

【図8】本発明の実施形態の動作を示すフローチャート
である。
FIG. 8 is a flowchart showing the operation of the embodiment of the present invention.

【図9】従来のレーダ装置を示すブロック図である。FIG. 9 is a block diagram showing a conventional radar device.

【図10】従来のレーダ装置の積分手段5を示す電気回
路図である。
FIG. 10 is an electric circuit diagram showing an integrating means 5 of a conventional radar device.

【図11】従来のレーダ装置の各信号のタイミングチャ
ートである。
FIG. 11 is a timing chart of each signal of a conventional radar device.

【図12】従来のレーダ装置の積分手段8を示す電気回
路図である。
FIG. 12 is an electric circuit diagram showing an integrating means 8 of a conventional radar device.

【図13】従来のレーダ装置の各信号のタイミングチャ
ート図である。
FIG. 13 is a timing chart of each signal of a conventional radar device.

【図14】従来のレーダ装置の各信号のタイミングチャ
ート図である。
FIG. 14 is a timing chart of signals of a conventional radar device.

【図15】従来のレーダ装置の問題点を説明するための
図である。
FIG. 15 is a diagram for explaining a problem of a conventional radar device.

【図16】従来のレーダ装置の問題点を説明するための
タイミングチャートである。
FIG. 16 is a timing chart for explaining a problem of a conventional radar device.

【符号の説明】[Explanation of symbols]

1…パルス信号送出手段 2…反射パルス信号受信手段 3…制御手段 4…ゲイン制御手段 5…積分手段 6…A/D変換器 7…判定手段 8…積分手段 9…レーダ手段 10…物標 11…受信積分手段 12…積分値判定手段 DESCRIPTION OF SYMBOLS 1 ... Pulse signal sending means 2 ... Reflected pulse signal receiving means 3 ... Control means 4 ... Gain control means 5 ... Integrating means 6 ... A / D converter 7 ... Determining means 8 ... Integrating means 9 ... Radar means 10 ... Target 11 ... Reception integration means 12 ... Integration value judgment means

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】電磁波、光、もしくは音波を送出し、送出
した電磁波、光、もしくは音波の反射体による反射波を
受信し、アナログスイッチと抵抗コンデンサとを含む積
分回路により、予め決められた時間だけ、前記受信信号
の積分を行うレーダ装置において、 所定時間だけ前記受信信号の積分を行う複数の積分回路
を備え、かつ前記所定時間のそれぞれが少なくとも前記
送出パルス幅以上の重なりを有する受信積分手段を有
し、当該受信積分手段の積分出力により前記受信信号の
ゲイン制御を行うことを特徴とするレーダ装置。
An electromagnetic wave, light, or sound wave is transmitted, a reflected wave of the transmitted electromagnetic wave, light, or sound wave is received by a reflector, and a predetermined time is determined by an integration circuit including an analog switch and a resistance capacitor. A radar device for integrating the received signal, comprising a plurality of integrating circuits for integrating the received signal for a predetermined time, and receiving integration means each of the predetermined times having an overlap of at least the transmission pulse width. And a gain control of the reception signal is performed by an integration output of the reception integration means.
【請求項2】前記受信積分手段により積分された積分出
力を監視し、検出距離が短い信号の積分値を優先的に受
信信号のゲイン制御に使用することを特徴とする請求項
1記載のレーダ装置。
2. A radar according to claim 1, wherein an integrated output integrated by said receiving integration means is monitored, and an integrated value of a signal having a short detection distance is preferentially used for gain control of the received signal. apparatus.
JP9194740A 1997-07-04 1997-07-04 Radar device Pending JPH1123697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194740A JPH1123697A (en) 1997-07-04 1997-07-04 Radar device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194740A JPH1123697A (en) 1997-07-04 1997-07-04 Radar device

Publications (1)

Publication Number Publication Date
JPH1123697A true JPH1123697A (en) 1999-01-29

Family

ID=16329446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194740A Pending JPH1123697A (en) 1997-07-04 1997-07-04 Radar device

Country Status (1)

Country Link
JP (1) JPH1123697A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008506115A (en) * 2004-07-06 2008-02-28 ディムズデール エンジニアリング,エルエルシー Determination of range or distance or range in a 3D imaging system
WO2020074998A1 (en) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 Driver warning system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008506115A (en) * 2004-07-06 2008-02-28 ディムズデール エンジニアリング,エルエルシー Determination of range or distance or range in a 3D imaging system
WO2020074998A1 (en) * 2018-10-11 2020-04-16 株式会社半導体エネルギー研究所 Driver warning system
CN112805592A (en) * 2018-10-11 2021-05-14 株式会社半导体能源研究所 Driver warning system
JPWO2020074998A1 (en) * 2018-10-11 2021-11-18 株式会社半導体エネルギー研究所 Driver warning system
US11814126B2 (en) 2018-10-11 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Driver alert system

Similar Documents

Publication Publication Date Title
JP3011164B2 (en) Radar equipment
JP2014501020A (en) Lighting system and control method
CN106796281B (en) Radar sensor
US20080238761A1 (en) In-vehicle pulse radar device
JP4484895B2 (en) In-vehicle radar system
US20040196173A1 (en) Radar apparatus
JP2005525547A (en) Pulse radar apparatus and method for detection, detection and / or evaluation of at least one object
JP2007225602A (en) Radar device and interference detection method
US20050134497A1 (en) Detecting device
JPH1123697A (en) Radar device
JP3719917B2 (en) Modulation signal generator in FM-CW radar system
US20240295649A1 (en) Frequency modulated continuous wave radar system with interference mitigation
JPH1123695A (en) Radar device
JPH09145824A (en) Fm-cw radar failure detecting device
JPH05203733A (en) Radar apparatus
JP2000171548A (en) Pulse radar apparatus
JP3572394B2 (en) Radar equipment
JP2748502B2 (en) Radar equipment
JP2828012B2 (en) Carrier sense circuit
JPH09127233A (en) Radar for vehicle
JP2002311130A (en) Radar system for vehicles
JP2000147087A (en) Gain control device and method for millimeter-wave radar
JP3327156B2 (en) Radar equipment for vehicles
JPH09230027A (en) Radar equipment
JPH08240659A (en) Radar apparatus for vehicle