[go: up one dir, main page]

JPH11224796A - Apparatus and method for plasma treatment - Google Patents

Apparatus and method for plasma treatment

Info

Publication number
JPH11224796A
JPH11224796A JP10024224A JP2422498A JPH11224796A JP H11224796 A JPH11224796 A JP H11224796A JP 10024224 A JP10024224 A JP 10024224A JP 2422498 A JP2422498 A JP 2422498A JP H11224796 A JPH11224796 A JP H11224796A
Authority
JP
Japan
Prior art keywords
bias voltage
frequency power
power supply
sample stage
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10024224A
Other languages
Japanese (ja)
Inventor
Masabumi Kubota
正文 久保田
Shigenori Hayashi
重徳 林
Michinari Yamanaka
通成 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10024224A priority Critical patent/JPH11224796A/en
Publication of JPH11224796A publication Critical patent/JPH11224796A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To further reduce abnormalities in the etching shape and generation of the micro-loading effect by further improving the uniformity of the charge distribution, and prevent degradation or breakage of a gate insulation film following the charge accumulation. SOLUTION: A spiral electrode 12 is provided on a chamber 10 through a dielectric plate 11, and the high-frequency pulse power for generating the plasma is supplied to the spiral electrode 12 from a high-frequency pulse power supply 13A. A sample base 14 is provided on a bottom part of the chamber 10, and a sample 15 to be etched is placed on the sample base 14. A DC pulse power supply 17 for bias is provided on a lower side of the sample base 14, and the sample base 14 is connected to the DC pulse power supply 17 through a strip line 16. The positive bias voltage is applied to the sample base 14 from the DC pulse power supply 17 during the period when no high-frequency power is supplied from the high-frequency pulse power supply 13A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、高周波放電を用い
たプラズマ処理装置及びプラズマ処理方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus and a plasma processing method using high-frequency discharge.

【0002】[0002]

【従来の技術】高周波放電を用いたプラズマ処理方法
は、微細加工のためのドライエッチング法、薄膜形成の
ためのスパッタリング法又はプラズマCVD法、及びイ
オン注入法等のさまざまな分野で用いられており、加工
寸法の微細化又は膜質の高精度な制御のために、高真空
中でのプラズマ生成が求められている。
2. Description of the Related Art Plasma processing methods using high-frequency discharge are used in various fields such as dry etching for fine processing, sputtering or plasma CVD for thin film formation, and ion implantation. In addition, plasma generation in a high vacuum is required for miniaturization of processing dimensions or high-precision control of film quality.

【0003】以下、プラズマ発生方法の適用例として、
微細加工に適するドライエッチングについて説明する。
現代の高密度半導体集積回路の進歩は産業革命にも比較
される変革をもたらしつつあり、半導体集積回路の高密
度化は、素子寸法の微細化、デバイスの改良、チップサ
イズの大面積化等により実現されてきた。素子寸法の微
細化は光の波長程度にまで進んできており、リソグラフ
ィーにはエキシマレーザーやX線の使用が有望である。
微細パターンの実現には、リソグラフィーと並んでドラ
イエッチングが重要な役割を果たしていると言える。
The following is an example of application of the plasma generation method.
Dry etching suitable for fine processing will be described.
Modern advances in high-density semiconductor integrated circuits are bringing about changes that can be compared to the industrial revolution, and higher densities in semiconductor integrated circuits are due to smaller element dimensions, improved devices, and larger chip sizes. It has been realized. The miniaturization of device dimensions has been progressing to the order of the wavelength of light, and the use of excimer lasers and X-rays for lithography is promising.
It can be said that dry etching plays an important role in realizing fine patterns along with lithography.

【0004】ドライエッチングとは、プラズマ中に存在
するラジカル及びイオン等の気相と被エッチング試料で
ある固相表面との間における化学的又は物理的反応を利
用して、被エッチング試料の不要な部分を除去する加工
技術である。ドライエッチング技術として最も広く用い
られている反応性イオンエッチング(RIE)は、適当
な反応性ガスからなる高周波放電プラズマ中に被エッチ
ング試料を曝すことによってエッチング反応を起こさ
せ、被エッチング試料の表面の不要部分を除去するもの
である。被エッチング試料の表面における必要な部分つ
まり除去しない部分は、フォトマスクとして用いるレジ
ストパターンにより保護されている。
[0004] Dry etching is a process in which a sample to be etched is made unnecessary by utilizing a chemical or physical reaction between a gaseous phase such as radicals and ions existing in plasma and a solid phase surface to be etched. This is a processing technique for removing parts. Reactive ion etching (RIE), which is most widely used as a dry etching technique, causes an etching reaction by exposing a sample to be etched in a high-frequency discharge plasma composed of an appropriate reactive gas, thereby causing a surface of the sample to be etched to be etched. Unnecessary parts are removed. A necessary portion on the surface of the sample to be etched, that is, a portion that is not removed is protected by a resist pattern used as a photomask.

【0005】微細化のためにはイオンの方向性を揃える
ことが必要であるが、このためにはプラズマ中でのイオ
ンの散乱を減らすことが不可欠である。イオンの方向性
を揃えるためには、プラズマ発生室の圧力を低くし、イ
オンの平均自由行程を大きくすることが効果的である
が、プラズマ発生室の圧力を低くするとラジカル密度が
低下してエッチングレートが低くなるという新たな問題
が発生する。
For miniaturization, it is necessary to make the directionality of ions uniform. For this purpose, it is essential to reduce the scattering of ions in plasma. It is effective to lower the pressure in the plasma generation chamber and increase the mean free path of the ions in order to make the directionality of the ions uniform. There is a new problem of lower rates.

【0006】その対策として、誘導結合型のプラズマ装
置やヘリコン型のプラズマ装置等の高密度プラズマ装置
が導入されつつある。高密度プラズマ装置では従来の平
行平板型RIE装置に比べて1桁から2桁程度高密度な
プラズマを発生させることができる。このため、プラズ
マ発生室の圧力が1桁から2桁程度低い条件下でもRI
E装置と同等以上のエッチングレートが得られている。
As a countermeasure, a high-density plasma device such as an inductively coupled plasma device or a helicon type plasma device is being introduced. A high-density plasma device can generate plasma of one to two orders of magnitude higher than a conventional parallel plate RIE device. For this reason, even when the pressure in the plasma generation chamber is about one to two orders of magnitude lower, the RI
An etching rate equal to or higher than that of the E apparatus is obtained.

【0007】しかしながら、前記のような高密度プラズ
マ装置においては、以下のような問題が生じることが明
らかになった。すなわち、(1) チャージアップに起因す
るエッチング形状の異常発生、(2) マイクロローディン
グ効果、及び(3) ゲート絶縁膜の劣化又は破壊等であ
る。以下、シリコン基板の上に絶縁膜(例えばシリコン
酸化膜)を介して堆積された導電膜(例えば多結晶シリ
コン膜)に対してレジストパターンをマスクとしてプラ
ズマエッチングを行なってゲート電極を形成する場合の
問題点について説明する。
However, it has been found that the following problems occur in the high-density plasma apparatus as described above. That is, (1) abnormal etching shape due to charge-up, (2) microloading effect, and (3) deterioration or destruction of the gate insulating film. Hereinafter, a case where a gate electrode is formed by performing plasma etching on a conductive film (for example, a polycrystalline silicon film) deposited on a silicon substrate via an insulating film (for example, a silicon oxide film) using a resist pattern as a mask. The problem will be described.

【0008】(1) まず、チャージアップに起因するエッ
チング形状の異常発生について説明する。チャージアッ
プに起因するエッチング形状の異常発生の典型例として
は、導電膜に対するエッチングにおけるノッチ現象が挙
げられる。このノッチ現象とは、被エッチング試料(導
電膜)に対して高密度プラズマによりエッチングを行な
うと、プラズマ中の正イオンは被エッチング試料に向か
うエネルギーが大きい一方、プラズマ中の電子は被エッ
チング試料に向かうエネルギーが小さい。このため、ス
ペース幅が大きい孤立パターン領域においては、正イオ
ン及び電子がバランス良く被エッチング試料の底部(ス
ペース部の底部)に蓄積されるが、スペース幅が小さい
密集パターン領域においては、正イオンは被エッチング
試料の底部(スペース部の底部)に多く蓄積される一
方、電子は被エッチング試料の側部(パターン部の側
壁)に多く蓄積される。つまり、パターン部の側壁に多
くの電子が付着するチャージアップ現象が発生する。従
って、後に被エッチング試料に接近してくる正イオンは
パターン部の側壁に引き寄せられるので、パターン部の
側壁の底部に楔状のノッチが形成されるのである(例え
ば、K.K.Chi ほか、1995年DRY PROCESS SYMPOSIUM 予稿
集,p.75,電気学会)。特に、密集パターン領域におけ
る最も外方のパターンの内側の側壁の底部にはノッチが
顕著に形成される。
(1) First, the occurrence of abnormalities in the etched shape due to charge-up will be described. A typical example of the occurrence of an abnormality in an etching shape due to charge-up is a notch phenomenon in etching of a conductive film. This notch phenomenon means that when a sample to be etched (conductive film) is etched by high-density plasma, the positive ions in the plasma have a large energy toward the sample to be etched, while the electrons in the plasma pass through the sample to be etched. The energy going is small. For this reason, in the isolated pattern region having a large space width, positive ions and electrons are accumulated in a well-balanced manner at the bottom of the sample to be etched (bottom of the space portion). A large amount of electrons are accumulated at the bottom of the sample to be etched (the bottom of the space), while a large amount of electrons are accumulated at the side of the sample to be etched (the side wall of the pattern portion). That is, a charge-up phenomenon occurs in which many electrons adhere to the side walls of the pattern portion. Therefore, the positive ions that approach the sample to be etched later are attracted to the side wall of the pattern portion, so that a wedge-shaped notch is formed at the bottom of the side wall of the pattern portion (for example, KKChi et al., DRY PROCESS SYMPOSIUM 1995). Proceedings, p.75, The Institute of Electrical Engineers of Japan. In particular, a notch is significantly formed at the bottom of the inner side wall of the outermost pattern in the dense pattern region.

【0009】(2) また、電荷の局在化及び不均一はエッ
チングレートそのものにも影響を及ぼす。すなわち、エ
ッチング中において、レジストマスクは注入される正イ
オンにより正に帯電するため、レジストマスクにおける
マスク開口部の幅が小さい領域においては正イオンに対
するマスク開口部への入射阻止機能が強く働く。このた
め、レジストマスクにおけるマスク開口部の幅が小さい
領域ほどエッチング速度が遅い、いわゆるマイクロロー
ディング効果が起きる。また、マイクロローディング効
果は、被エッチング試料における孤立パターン領域及び
密集パターン領域のパターン側壁のエッチング角度の差
異又は、被エッチング試料における局所的な下地選択比
の差異として現れる場合もある。
(2) The localization and non-uniformity of the electric charge also affect the etching rate itself. That is, during etching, the resist mask is positively charged by the injected positive ions, so that in a region of the resist mask where the width of the mask opening is small, the function of preventing the positive ions from entering the mask opening works strongly. For this reason, the so-called microloading effect occurs in a region where the width of the mask opening in the resist mask is smaller, the lower the etching rate. Also, the microloading effect may appear as a difference in the etching angle of the pattern side wall between the isolated pattern region and the dense pattern region in the sample to be etched or a local difference in the base selectivity in the sample to be etched.

【0010】(3) また、電荷供給のアンバランスは、M
OSトランジスタのゲート絶縁膜の劣化又は破壊を引き
起こす恐れがある。例えば、プラズマエッチングにおい
ては被エッチング試料(導電膜)に蓄積された多量の電
荷がゲート絶縁膜を突き抜けてシリコン基板に向かう
が、この際に、ゲート絶縁膜に大きな電子電流が流れる
ので、ゲート絶縁膜の絶縁性が劣化したり又は破壊した
りする。ゲート絶縁膜が10nm程度以下の極薄膜にな
ると、MOSトランジスタの相互コンダクタンスの劣化
現象が現われ、極端な場合にはゲート絶縁膜の絶縁性破
壊に至ることが知られている(例えば、ERIGUCHIほか、
IEICE TRANS. ELECTRON., VOL.E78-C,p.261,電子情報通
信学会)。特に、微細化によりトランジスタサイズが1
μm以下になると、配線の面積がトランジスタの面積の
3桁から5桁以上も大きい、いわゆるアンテナ構造を有
するトランジスタをLSIは含むようになる。アンテナ
構造はゲート絶縁膜における電荷の突き抜けを拡大する
ように働くので、トランジスタの微細化に伴ってプラズ
マによるゲート絶縁膜の劣化又は破壊はますます重要な
課題になるものと考えられる。
(3) Further, the imbalance of charge supply is M
There is a possibility that the gate insulating film of the OS transistor may be deteriorated or destroyed. For example, in plasma etching, a large amount of electric charge accumulated in a sample to be etched (conductive film) penetrates the gate insulating film and travels to the silicon substrate. At this time, a large electron current flows through the gate insulating film. The insulation of the film is deteriorated or destroyed. It is known that when the gate insulating film becomes extremely thin, about 10 nm or less, a phenomenon occurs in which the transconductance of the MOS transistor deteriorates, and in extreme cases, the dielectric breakdown of the gate insulating film is caused (for example, ERIGUCHI et al.,
IEICE TRANS. ELECTRON., VOL.E78-C, p.261, IEICE). In particular, the transistor size becomes 1 due to miniaturization.
When the thickness is equal to or less than μm, the LSI includes a transistor having a so-called antenna structure in which the area of the wiring is three to five digits or more of the area of the transistor. Since the antenna structure functions to increase the penetration of charges in the gate insulating film, it is considered that deterioration or destruction of the gate insulating film due to plasma becomes an increasingly important issue with miniaturization of transistors.

【0011】そこで、高密度プラズマプロセスが有する
前述の問題を解決する方法として、パルスプラズマプロ
セスが提案されている(例えば、Ohtakeほか、1995年DR
YPROCESS SYMPOSIUM予稿集,p.45, 電気学会)。
In order to solve the above-mentioned problem of the high-density plasma process, a pulse plasma process has been proposed (for example, Ohtake et al., DR in 1995).
YPROCESS SYMPOSIUM Proceedings, p.45, IEEJ).

【0012】以下、パルスプラズマプロセスを行なうエ
ッチング装置について図8を参照しながら説明する。
Hereinafter, an etching apparatus for performing a pulse plasma process will be described with reference to FIG.

【0013】内部が真空に保持されるチャンバー10の
上には誘電体板11を介して渦巻き状電極12が設けら
れており、該渦巻き状電極12の一端はプラズマ発生用
の高周波パルス電力を供給する高周波パルス電源13A
に接続されていると共に渦巻き状電極12の他端は接地
されている。渦巻き状電極12には高周波パルス電力が
印加され、誘電体板11を介して発生する誘導電磁界に
よりチャンバー10の内部に高密度のプラズマを発生さ
せる。チャンバー10内の底部には試料台14が設けら
れ、該試料台14の上には被エッチング試料15が載置
されている。試料台14とバイアス用の高周波電力供給
源20とはストリップ線路16を介して接続されてい
る。プラズマ発生領域18のプラズマデータは、チャン
バ10の側壁に設けられたμ波干渉計19により得られ
る。
A spiral electrode 12 is provided via a dielectric plate 11 on a chamber 10 in which the inside is kept in a vacuum. One end of the spiral electrode 12 supplies a high-frequency pulse power for generating plasma. High frequency pulse power supply 13A
And the other end of the spiral electrode 12 is grounded. High-frequency pulse power is applied to the spiral electrode 12, and a high-density plasma is generated inside the chamber 10 by an induction electromagnetic field generated through the dielectric plate 11. A sample stage 14 is provided at the bottom of the chamber 10, and a sample 15 to be etched is placed on the sample stage 14. The sample stage 14 and the high frequency power supply source 20 for bias are connected via a strip line 16. Plasma data of the plasma generation region 18 is obtained by a microwave interferometer 19 provided on the side wall of the chamber 10.

【0014】[0014]

【発明が解決しようとする課題】ところが、プラズマ発
生用の高周波電力をパルス状に供給する前記のパルスプ
ラズマプロセスにおいては、前述した、チャージアップ
に起因するエッチング形状の異常発生及びマイクロロー
ディング効果を或る程度低減することはできるが、これ
らを低減させる効果については十分ではないという問題
がある。
However, in the above-described pulsed plasma process in which high-frequency power for plasma generation is supplied in a pulsed form, the above-described abnormalities in the etching shape due to charge-up and the microloading effect are reduced. Although it can be reduced to some extent, there is a problem that the effect of reducing these is not sufficient.

【0015】また、前記のパルスプラズマプロセスは、
高密度プラズマエッチングによる電荷の蓄積に伴うゲー
ト絶縁膜の劣化又は破壊についても、今後のゲート絶縁
膜の薄膜化に対しては充分な効果がないという問題もあ
る。
Further, the above-mentioned pulsed plasma process comprises:
Deterioration or destruction of the gate insulating film due to accumulation of electric charges by high-density plasma etching also has a problem that it will not be sufficiently effective in reducing the thickness of the gate insulating film in the future.

【0016】前記に鑑み、本発明は、被処理基板上に形
成されている被処理膜にチャージアップ現象が起きるこ
とを確実に防止することを目的とし、本発明がエッチン
グに適用される場合には、電荷分布の均一性をより向上
させてエッチング形状の異常及びマイクロローディング
効果の発生を一層低減させると共に、電荷の蓄積に伴う
ゲート絶縁膜の劣化又は破壊を防止することを目的とす
る。
In view of the above, it is an object of the present invention to reliably prevent a charge-up phenomenon from occurring in a film to be processed formed on a substrate to be processed. It is an object of the present invention to further improve the uniformity of the charge distribution, further reduce the occurrence of abnormalities in the etching shape and the occurrence of the microloading effect, and to prevent the gate insulating film from being deteriorated or destroyed due to the accumulation of charges.

【0017】[0017]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、プラズマ発生用の高周波パルス電力がオ
フのときに、被エッチング試料に正のバイアス電圧を印
加するものである。
In order to achieve the above object, the present invention is to apply a positive bias voltage to a sample to be etched when a high frequency pulse power for generating plasma is off.

【0018】本発明に係るプラズマ処理装置は、被処理
基板を保持する試料台が設けられていると共に反応性ガ
スを導入するガス導入手段を有する真空チャンバーと、
真空チャンバーに反応性ガスを供給する反応ガス供給手
段と、真空チャンバーに所定レベルの高周波電力を間欠
的に繰り返し供給するか又は高レベル及び低レベルの高
周波電力を交互に繰り返し供給することにより、真空チ
ャンバーに反応性ガスからなるプラズマを発生させる高
周波電力供給手段と、高周波電力供給手段から所定レベ
ルの高周波電力が供給されていない期間又は高周波電力
供給手段から低レベルの高周波電力が供給されている期
間に、正のバイアス電圧を試料台に印加するバイアス電
圧供給手段とを備えている。
[0018] A plasma processing apparatus according to the present invention includes a vacuum chamber provided with a sample stage for holding a substrate to be processed and having gas introduction means for introducing a reactive gas;
A reactive gas supply means for supplying a reactive gas to the vacuum chamber, and a predetermined level of high-frequency power intermittently or repeatedly supplied to the vacuum chamber or a high-level and low-level high-frequency power alternately and repeatedly supplied to the vacuum chamber. A high-frequency power supply unit for generating a plasma made of a reactive gas in the chamber, and a period in which high-frequency power of a predetermined level is not supplied from the high-frequency power supply unit or a period in which low-level high-frequency power is supplied from the high-frequency power supply unit And a bias voltage supply means for applying a positive bias voltage to the sample stage.

【0019】本発明のプラズマ処理装置によると、高周
波電力供給手段から所定レベルの高周波電力が供給され
ていない期間又は高周波電力供給手段から低レベルの高
周波電力が供給されている期間に、正のバイアス電圧を
試料台に印加するバイアス電圧供給手段とを備えている
ため、プラズマ発生用の高周波電力がオフ又は低レベル
のときに、試料台に正のバイアス電圧を印加することが
できるので、被処理基板上の被処理膜に付着している電
子を被処理基板中に引き込むことができると共に、プラ
ズマ中の負イオンを被処理基板上の被処理膜に引き込む
ことができる。
According to the plasma processing apparatus of the present invention, the positive bias is applied during the period when the high-frequency power supply unit does not supply the predetermined high-frequency power or when the low-frequency power supply unit supplies the low-level high-frequency power. A bias voltage supply means for applying a voltage to the sample stage, so that a positive bias voltage can be applied to the sample stage when the high-frequency power for plasma generation is off or at a low level; Electrons attached to the target film on the substrate can be drawn into the target substrate, and negative ions in the plasma can be drawn into the target film on the target substrate.

【0020】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間のインピーダンスは
1.0Ω以下に設定されていることが好ましい。
In the plasma processing apparatus of the present invention, the impedance between the sample stage and the bias voltage supply means is preferably set to 1.0Ω or less.

【0021】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段とはストリップ線路を介して
接続されていることが好ましい。
In the plasma processing apparatus of the present invention, it is preferable that the sample stage and the bias voltage supply are connected via a strip line.

【0022】本発明のプラズマ処理装置において、バイ
アス電圧供給手段は、試料台に対して該試料台に保持さ
れている被処理基板の反対側に設けられていることが好
ましい。
In the plasma processing apparatus of the present invention, it is preferable that the bias voltage supply means is provided on the sample table on the side opposite to the substrate to be processed held on the sample table.

【0023】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間に、高周波電力供給手
段から供給される所定レベルの高周波電力又は高レベル
の高周波電力の周波数に対して高インピーダンスとなる
帯域阻止フィルタが設けられていることが好ましい。
In the plasma processing apparatus of the present invention, a high impedance with respect to a predetermined level of high frequency power or a high level of high frequency power supplied from the high frequency power supply means is provided between the sample stage and the bias voltage supply means. It is preferable that a band rejection filter be provided.

【0024】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間に、一端が接地されて
おり、高周波電力供給手段から供給される所定レベルの
高周波電力又は高レベルの高周波電力の周波数に対して
低インピーダンスとなる帯域通過フィルタの他端が接続
されていることが好ましい。
In the plasma processing apparatus of the present invention, one end is grounded between the sample stage and the bias voltage supply means, and a predetermined level of high-frequency power or high-level high-frequency power supplied from the high-frequency power supply means is provided. It is preferable that the other end of the bandpass filter having low impedance with respect to the frequency is connected.

【0025】本発明のプラズマ処理装置において、バイ
アス電圧供給手段は、直列に接続されたパルス信号源と
高帯域増幅器とからなることが好ましい。
In the plasma processing apparatus of the present invention, it is preferable that the bias voltage supply means comprises a pulse signal source and a high-band amplifier connected in series.

【0026】この場合、高帯域増幅器は、パルス信号源
から出力されるパルス信号の繰り返し周波数の2倍以上
の周波数帯域を有することが好ましい。
In this case, the high-band amplifier preferably has a frequency band that is at least twice the repetition frequency of the pulse signal output from the pulse signal source.

【0027】本発明のプラズマ処理装置において、バイ
アス電圧供給手段は、DCパルス電源であることが好ま
しい。
In the plasma processing apparatus according to the present invention, the bias voltage supply means is preferably a DC pulse power supply.

【0028】この場合、バイアス電圧供給手段は、バイ
ポーラDCパルス電源であることがより好ましい。
In this case, the bias voltage supply means is more preferably a bipolar DC pulse power supply.

【0029】本発明に係るプラズマ処理方法は、被処理
基板を保持する試料台が内部に設けられた真空チャンバ
ーに反応性ガスを供給すると共に、真空チャンバーに高
周波電力を間欠的に繰り返し供給することにより、真空
チャンバーに反応性ガスからなるプラズマを発生させる
工程と、高周波電力が供給されていない期間の少なくと
も一部の期間に、試料台に正のバイアス電圧を印加する
工程とを備えている。
In the plasma processing method according to the present invention, a reactive gas is supplied to a vacuum chamber in which a sample stage holding a substrate to be processed is provided, and a high-frequency power is repeatedly and intermittently supplied to the vacuum chamber. A step of generating a plasma made of a reactive gas in the vacuum chamber, and a step of applying a positive bias voltage to the sample stage during at least a part of the period in which no high-frequency power is supplied.

【0030】本発明のプラズマ処理方法によると、プラ
ズマ発生用の高周波電力が供給されていない期間に、又
は高周波電力供給手段から低レベルの高周波電力が供給
されている期間に、試料台に正のバイアス電圧を印加す
るため、被処理基板上の被処理膜に付着している電子が
被処理基板中に引き込まれると共に、プラズマ中の負イ
オンが被処理基板上の被処理膜に引き込まれるので、チ
ャージアップ現象が低減すると共に被処理膜が正に帯電
する現象を解消できる。
According to the plasma processing method of the present invention, during the period when the high-frequency power for plasma generation is not supplied, or during the period when the low-frequency high-frequency power is supplied from the high-frequency power supply means, the sample table is positively charged. Since the bias voltage is applied, electrons attached to the processing target film on the processing target substrate are drawn into the processing target substrate, and negative ions in the plasma are drawn into the processing target film on the processing target substrate. The charge-up phenomenon can be reduced and the phenomenon that the film to be processed is positively charged can be eliminated.

【0031】本発明のプラズマ処理方法において、高周
波電力の供給が停止された時間と正のバイアス電圧の印
加が開始される時間との間には、所定の遅延時間が設定
されていることが好ましい。
In the plasma processing method of the present invention, it is preferable that a predetermined delay time is set between the time when the supply of the high frequency power is stopped and the time when the application of the positive bias voltage is started. .

【0032】本発明のプラズマ処理方法は、高周波電力
が供給されている期間の少なくとも一部の期間に、試料
台に負のバイアス電圧を印加する工程をさらに備えてい
ることが好ましい。
The plasma processing method of the present invention preferably further comprises a step of applying a negative bias voltage to the sample stage during at least a part of the period during which the high-frequency power is supplied.

【0033】[0033]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1の実施形態にかかるドライエッチング装置及び
ドライエッチング方法について、図1及び図2を参照し
ながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A dry etching apparatus and a dry etching method according to a first embodiment of the present invention will be described below with reference to FIGS.

【0034】図1は、本発明の第1の実施形態に係るド
ライエッチング装置の構造を示す概略図であって、図1
において、10は接地されており、内壁がセラミック、
テフロン又は石英等の絶縁物で覆われていると共に内部
が真空に保持されるチャンバーである。尚、チャンバー
10は、内壁が絶縁物で覆われた構造に代えて、石英等
からなるインナーチャンバーを有する二重構造であって
もよい。また、チャンバー10には、該チャンバー10
内に反応性ガスを導入する周知のガス導入手段が設けら
れているが、図示は省略している。
FIG. 1 is a schematic view showing the structure of a dry etching apparatus according to the first embodiment of the present invention.
, 10 is grounded, the inner wall is ceramic,
The chamber is covered with an insulating material such as Teflon or quartz and the inside thereof is kept in a vacuum. Note that the chamber 10 may have a double structure having an inner chamber made of quartz or the like instead of a structure in which the inner wall is covered with an insulator. Further, the chamber 10 includes the chamber 10
A well-known gas introducing means for introducing a reactive gas is provided therein, but is not shown.

【0035】図1に示すように、チャンバー10の上に
はセラミック等からなる誘電体板11を介して渦巻き状
電極12が設けられており、渦巻き状電極12の一端は
高周波パルス電源13Aに接続されていると共に渦巻き
状電極12の他端は接地されている。これにより、渦巻
き状電極12には高周波パルス電力が印加され、誘電体
板11を介して発生する誘導電磁界によりチャンバー1
0の内部に高密度のプラズマを発生させる。また、チャ
ンバー10内の底部には、表面が絶縁性材料でコーティ
ングされた金属製の試料台14が設けられており、該試
料台14の上には、被処理基板としての被エッチング試
料15が載置されている。
As shown in FIG. 1, a spiral electrode 12 is provided on a chamber 10 via a dielectric plate 11 made of ceramic or the like, and one end of the spiral electrode 12 is connected to a high-frequency pulse power supply 13A. The other end of the spiral electrode 12 is grounded. As a result, high-frequency pulsed power is applied to the spiral electrode 12, and an induced electromagnetic field generated via the dielectric plate 11 causes
0 to generate high density plasma. At the bottom of the chamber 10, a metal sample stage 14 whose surface is coated with an insulating material is provided. On the sample stage 14, a sample 15 to be etched as a substrate to be processed is provided. It is placed.

【0036】第1の実施形態の特徴として、図1に示す
ように、試料台14の下方の近傍にはバイアス用のDC
パルス電源17が設けられており、試料台14とバイア
ス量のDCパルス電源17とは約30cmの長さを有す
るストリップ線路16により接続されている。尚、被エ
ッチング試料15が試料台14の下面に保持されている
場合には、試料台14の上方における近傍にバイアス用
のDCパルス電源17を設けることが好ましい。
As a feature of the first embodiment, as shown in FIG. 1, a bias DC
A pulse power supply 17 is provided, and the sample stage 14 and the DC pulse power supply 17 having a bias amount are connected by a strip line 16 having a length of about 30 cm. When the sample 15 to be etched is held on the lower surface of the sample stage 14, it is preferable to provide a DC pulse power source 17 for bias near the upper portion of the sample stage 14.

【0037】ストリップ線路16は、幅2cm、厚さ
0.5mmの銅よりなる帯板状であって、2〜3cmの
間隔をおいて金属製の角筒により覆われており、寄生容
量の発生が抑制されている。試料台14とDCパルス電
源17とがストリップ線路16を介して接続されている
ため、試料台14とDCパルス電源17との間における
寄生容量の増加又はインダクタンスの増加を抑制するこ
とができる。
The strip line 16 is in the form of a strip made of copper having a width of 2 cm and a thickness of 0.5 mm, and is covered with a metal square tube at an interval of 2 to 3 cm. Is suppressed. Since the sample stage 14 and the DC pulse power supply 17 are connected via the strip line 16, an increase in parasitic capacitance or an increase in inductance between the sample stage 14 and the DC pulse power source 17 can be suppressed.

【0038】ところで、ストリップ線路16のインピー
ダンスを低くすることは、DCパルス電源17から出力
されるバイアス用DCパルスの波形を忠実に試料台14
に伝えるために重要である。換言すれば、ストリップ線
路16のインピーダンスを試料台14とプラズマ発生領
域18との間のインピーダンスに比べて十分に低くしな
いと、試料台14とプラズマ発生領域18との間のシー
ス領域にバイアス電圧が印加されず、イオンの加速がで
きないからである。試料台14の面積が300cm2
あり、シース領域の厚さが1mmであるとすると、シー
ス領域の静電容量はおよそ300pF程度になるので、
200MHzの周波数を有する高周波電力の伝達を実現
するRC時定数にするには、シース領域のインピーダン
スをおおよそ17Ω以下に設定する必要がある。ストリ
ップ線路16における接続部分での接触抵抗及び寄生イ
ンダクタンス等の影響を考慮すると、インピーダンスに
1桁以上の余裕が必要であるから、試料台14とバイア
ス用のDCパルス電源17との間のインピーダンスは1
Ω以下に設定する必要がある。
By reducing the impedance of the strip line 16, the waveform of the bias DC pulse output from the DC pulse power supply 17 can be faithfully adjusted.
It is important to tell. In other words, unless the impedance of the strip line 16 is sufficiently lower than the impedance between the sample stage 14 and the plasma generation region 18, the bias voltage is applied to the sheath region between the sample stage 14 and the plasma generation region 18. This is because the ions are not applied and the ions cannot be accelerated. Assuming that the area of the sample stage 14 is 300 cm 2 and the thickness of the sheath region is 1 mm, the capacitance of the sheath region is about 300 pF.
In order to achieve the RC time constant for transmitting high-frequency power having a frequency of 200 MHz, the impedance of the sheath region needs to be set to approximately 17Ω or less. Considering the influence of the contact resistance and the parasitic inductance at the connection part of the strip line 16, the impedance needs to have a margin of one digit or more. Therefore, the impedance between the sample stage 14 and the DC pulse power supply 17 for bias is 1
Must be set to Ω or less.

【0039】また、図1に示すように、チャンバ10の
側壁に設けられた窓にはμ波干渉計19が取り付けられ
ており、該μ波干渉計19は所望時間のプラズマデータ
を取得する。
As shown in FIG. 1, a microwave interferometer 19 is attached to a window provided on the side wall of the chamber 10, and the microwave interferometer 19 acquires plasma data for a desired time.

【0040】以下、第1の実施形態に係るドライエッチ
ング装置を用いて行なう第1の実施形態に係るドライエ
ッチング方法について図2を参照しながら説明する。図
2は第1の実施形態に係るドライエッチング方法におけ
る各種のパラメータの時間変化を示している。
Hereinafter, a dry etching method according to the first embodiment, which is performed using the dry etching apparatus according to the first embodiment, will be described with reference to FIG. FIG. 2 shows changes over time of various parameters in the dry etching method according to the first embodiment.

【0041】プラズマ発生用の高周波パルス電源13A
から印加される高周波パルス電力がオフになってから所
定の遅延時間Tdの後に、バイアス用のDCパルス電源
17をオンして、該DCパルス電源17から試料台14
に正のバイアス電圧を印加する。
High frequency pulse power supply 13A for plasma generation
After a predetermined delay time Td since the high-frequency pulse power applied from the power supply is turned off, the bias DC pulse power supply 17 is turned on, and the DC pulse power supply 17
To apply a positive bias voltage.

【0042】エッチングに使用される反応性ガス例えば
ハロゲンガスは電子負性ガスであるため、プラズマ発生
用の高周波パルス電力がオフになった後の状態、つまり
アフターグロープラズマの状態では、電子の加速源が無
いため、電子温度が低下して電子付着解離が生じやすく
なるので、電子密度は急速に低下する。一方、電子密度
の低下とは反対に、電子付着解離の発生により負イオン
が急激に増加する。通常、遅延時間Tdは、電子密度が
ピーク値に対する所定割合以下、例えばピーク値の半分
以下、好ましくはピーク値の1/10程度に減少するよ
うな時間に設定することが好ましい。
Since a reactive gas used for etching, for example, a halogen gas is an electron-negative gas, in a state after the high-frequency pulse power for plasma generation is turned off, that is, in an after-glow plasma state, the acceleration of electrons is accelerated. Since there is no source, the electron temperature drops and electron attachment and dissociation tend to occur, so that the electron density drops rapidly. On the other hand, contrary to the decrease in electron density, negative ions increase rapidly due to the occurrence of electron attachment and dissociation. Usually, the delay time Td is preferably set to a time at which the electron density decreases to a predetermined ratio or less with respect to the peak value, for example, half or less of the peak value, preferably to about 1/10 of the peak value.

【0043】プラズマ中の電子密度がピーク値に対する
設定割合以下になってからバイアス用のDCパルス電源
17がオンするように遅延時間Tdを設定すると、遅延
時間Tdの経過後、つまりDCパルス電源17が正のバ
イアス電圧を試料台14に印加したときには、電子密度
が充分に低く且つ負イオン密度が大きいため、試料台1
4に流入する電子電流を充分に小さくして負イオン電流
を効果的に引き出すことができると共に、負イオンを被
エッチング試料15に効果的に照射することができる。
When the delay time Td is set so that the bias DC pulse power supply 17 is turned on after the electron density in the plasma becomes equal to or less than the set ratio with respect to the peak value, the delay time Td elapses, that is, the DC pulse power supply 17 When a positive bias voltage is applied to the sample stage 14, when the electron density is sufficiently low and the negative ion density is large,
The electron current flowing into the sample 4 can be made sufficiently small to effectively extract a negative ion current, and the sample 15 can be effectively irradiated with negative ions.

【0044】反応性ガスとして50sccmのHBrガ
スと25sccmのCl2 ガスとをチャンバー10内に
導入して、チャンバー10内の圧力を1〜3Paとし
た。その後、プラズマ発生用の高周波パルス電源13A
から、周波数が13.56MHzで、パルス幅が10〜
30μ秒、時間平均電力が500〜1000Wの高周波
パルス電力を渦巻き状電極12に印加した。また、バイ
アス用のDCパルス電源17からは30〜150Vの正
のバイアス電圧をパルス幅0.1〜10μ秒で印加し
た。正のバイアス電圧のパルスの繰り返し周波数は10
kHzとし、遅延時間Tdは30〜70μ秒に設定し
た。
As a reactive gas, 50 sccm of HBr gas and 25 sccm of Cl 2 gas were introduced into the chamber 10, and the pressure in the chamber 10 was adjusted to 1 to 3 Pa. Thereafter, a high-frequency pulse power supply 13A for plasma generation
Therefore, the frequency is 13.56 MHz and the pulse width is 10
A high-frequency pulse power having a time average power of 500 to 1000 W for 30 μsec was applied to the spiral electrode 12. Further, a positive bias voltage of 30 to 150 V was applied from a DC pulse power supply 17 for biasing with a pulse width of 0.1 to 10 μsec. The pulse repetition frequency of the positive bias voltage is 10
kHz, and the delay time Td was set to 30 to 70 μsec.

【0045】プラズマ発生用の高周波パルス電源13を
オフにしてから20μ秒程度の経過後には、電子密度は
半分以下となり、アフターグロープラズマにおける電子
密度の急速な減少がみられた。
After elapse of about 20 μs after turning off the high frequency pulse power supply 13 for plasma generation, the electron density was reduced to less than half, and a rapid decrease in the electron density in the afterglow plasma was observed.

【0046】また、第1の実施形態のエッチング方法に
より発生したプラズマを用いて、シリコン酸化膜の上に
堆積されたリンドープの多結晶シリコン膜に対してエッ
チングを行なったところ、エッチングレートは300〜
800nm/秒であり、シリコン酸化膜に対する選択比
は20〜100であってエッチング特性が良好であると
共に、エッチング形状は異方性であった。また、チャー
ジアップに起因するノッチ現象及びパターン形状の異常
等は見られなかった。
When the phosphorus-doped polycrystalline silicon film deposited on the silicon oxide film was etched using the plasma generated by the etching method of the first embodiment, the etching rate was 300 to
The etching rate was 800 nm / sec, the selectivity to the silicon oxide film was 20 to 100, the etching characteristics were good, and the etching shape was anisotropic. No notch phenomenon and abnormal pattern shape due to charge-up were not observed.

【0047】以上説明したように、第1の実施形態によ
ると、プラズマ発生用の高周波パルス電源13Aから供
給される高周波パルス電力がオフのときに、バイアス用
のDCパルス電源17から試料台14の上の被エッチン
グ試料15に正のバイアス電圧を印加するので、以下の
ような効果が得られる。
As described above, according to the first embodiment, when the high-frequency pulse power supplied from the plasma-generating high-frequency pulse power supply 13A is off, the bias DC pulse power supply 17 supplies the sample stage 14 with the high-frequency pulse power. Since a positive bias voltage is applied to the sample 15 to be etched, the following effects can be obtained.

【0048】被エッチング試料15の側部(パターンの
側壁)に付着している電子が基板中に引き込まれると共
にプラズマ中の負イオンが被エッチング試料15の底部
(スペース領域の底部)に引き込まれるため、チャージ
アップ現象が低減して、パターンの側壁の底部に楔状の
ノッチが形成される事態を回避できる。
Electrons adhering to the side of the sample 15 to be etched (side walls of the pattern) are drawn into the substrate, and negative ions in the plasma are drawn to the bottom of the sample 15 to be etched (bottom of the space region). In addition, the charge-up phenomenon is reduced, and a situation in which a wedge-shaped notch is formed at the bottom of the side wall of the pattern can be avoided.

【0049】プラズマ中の負イオンが被エッチング試料
15の上に形成されているレジストマスクに引き込まれ
るため、負イオンによってレジストマスクにおける正の
帯電が解消するので、マイクロローディング効果が回避
される。
Since the negative ions in the plasma are drawn into the resist mask formed on the sample 15 to be etched, the positive charges on the resist mask are eliminated by the negative ions, thereby avoiding the microloading effect.

【0050】プラズマ中の負イオンが被エッチング試料
15に引き込まれるため、負イオン電流が流れると共に
瞬時に多く流れる電子電流が低減するので、絶縁膜に流
れる電流のピーク値が低減し、これによって、ゲート絶
縁膜の絶縁性が劣化したり又は破壊したりする事態を回
避できる。
Since the negative ions in the plasma are attracted to the sample 15 to be etched, the negative ion current flows and the electron current that flows instantaneously increases, so that the peak value of the current flowing in the insulating film decreases. A situation in which the insulating property of the gate insulating film is deteriorated or broken can be avoided.

【0051】プラズマ中の負イオンが被エッチング試料
15に引き込まれるため、プラズマ発生用の高周波パル
ス電源13Aから供給される高周波パルス電力がオフの
ときにもエッチングが行なわれるので、エッチングレー
トが向上する。尚、高周波パルス電力を用いない従来の
エッチング方法では、エッチングレートが孤立パターン
よりも密集パターンの方が速いという現象が見られた
が、第1の実施形態によると、孤立パターン及び密集パ
ターンに対するエッチングレートの間には殆ど差は見ら
れなかった。
Since the negative ions in the plasma are drawn into the sample 15 to be etched, the etching is performed even when the high frequency pulse power supplied from the high frequency pulse power supply 13A for plasma generation is off, so that the etching rate is improved. . In the conventional etching method using no high-frequency pulse power, a phenomenon was observed in which the etching rate of the dense pattern was faster than that of the isolated pattern. However, according to the first embodiment, the etching of the isolated pattern and the dense pattern was performed. There was little difference between the rates.

【0052】特に、電子密度がピーク値に対して大きく
減少しているときに、バイアス用のDCパルス電源17
がオンするように遅延時間Tdを設定すると、電子密度
が大きく低減しているために負イオンが大きく増加して
いるときに、被エッチング試料15に正のバイアス電圧
を印加することになるので、プラズマ中の負イオンを効
果的に被エッチング試料に引き込むことができる。
In particular, when the electron density is greatly reduced from the peak value, the DC pulse power supply 17 for biasing is used.
When the delay time Td is set so as to turn on, a positive bias voltage is applied to the sample 15 to be etched when the negative ions are greatly increased because the electron density is greatly reduced. Negative ions in the plasma can be effectively drawn into the sample to be etched.

【0053】また、第1の実施形態によると、チャージ
アップ現象が確実に低減する理由として、プラズマ中の
負イオンが被エッチング試料15に引き込まれることが
大きく寄与すると考えられる。すなわち、被エッチング
試料に高エネルギーの正イオン又は負イオンが入射する
場合、入射イオンの持つ電荷が被エッチング試料の表面
に蓄積される効果に加えて、イオンの入射に伴って被エ
ッチング試料の表面から放出される二次電子の効果も無
視できない程度に大きい。正イオンが入射するときに
は、二次電子の放出は正電荷の蓄積を増加するように働
くが、負イオンが入射するときには、二次電子の放出は
負電荷の蓄積を打ち消すように働くためである。
According to the first embodiment, it is considered that the reason why the charge-up phenomenon is surely reduced is that the negative ions in the plasma are drawn into the sample 15 to be etched. That is, when high-energy positive ions or negative ions are incident on the sample to be etched, the charge of the incident ions is accumulated on the surface of the sample to be etched. The effect of the secondary electrons emitted from is also so large that it cannot be ignored. When positive ions are incident, the emission of secondary electrons acts to increase the accumulation of positive charges, but when negative ions are incident, the emission of secondary electrons acts to cancel the accumulation of negative charges. .

【0054】(第2の実施形態)以下、本発明の第2の
実施形態に係るドライエッチング装置及びドライエッチ
ング方法について、図3及び図4を参照しながら説明す
る。
(Second Embodiment) Hereinafter, a dry etching apparatus and a dry etching method according to a second embodiment of the present invention will be described with reference to FIGS.

【0055】図3は、本発明の第2の実施形態に係るド
ライエッチング装置の構造を示す概略図である。第2の
実施形態においては、図1に示した第1の実施形態と同
一の部材には同一の符号を付すことにより、説明を省略
する。
FIG. 3 is a schematic diagram showing the structure of a dry etching apparatus according to a second embodiment of the present invention. In the second embodiment, the same members as those in the first embodiment shown in FIG.

【0056】第2の実施形態に係るドライエッチング装
置が第1の実施形態と異なるのは、プラズマ発生用の高
周波パルス電源13Bが高レベルの高周波電力と低レベ
ルの高周波電力とを交互に繰り返し出力することと、及
びバイアス用のDCパルス電源17に代えて、負のバイ
アス電圧と正のバイアス電圧とを交互に繰り返し試料台
14に印加するバイポーラDCパルス電源21を備えて
いることである。
The difference between the dry etching apparatus according to the second embodiment and the first embodiment is that the high-frequency pulse power supply 13B for plasma generation alternately outputs high-level high-frequency power and low-level high-frequency power alternately. And a bipolar DC pulse power supply 21 for alternately and repeatedly applying a negative bias voltage and a positive bias voltage to the sample table 14 in place of the DC pulse power supply 17 for bias.

【0057】以下、第2の実施形態に係るドライエッチ
ング装置を用いて行なう第2の実施形態に係るドライエ
ッチング方法について図4を参照しながら説明する。図
4は第2の実施形態に係るドライエッチング方法におけ
る各種のパラメータの時間変化を示している。
Hereinafter, a dry etching method according to the second embodiment, which is performed using the dry etching apparatus according to the second embodiment, will be described with reference to FIG. FIG. 4 shows changes over time of various parameters in the dry etching method according to the second embodiment.

【0058】図4に示すように、プラズマ発生用の高周
波パルス電源13Bが高レベルの高周波電力を出力する
ときには、バイアス用のバイポーラDCパルス電源21
は負のバイアス電圧を試料台14に印加し、高周波パル
ス電源13Bが低レベルの高周波電力を出力してから所
定の遅延時間Tdの後に、バイポーラDCパルス電源2
1は正のバイアス電圧を試料台14に印加する。
As shown in FIG. 4, when the high-frequency pulse power supply 13B for plasma generation outputs high-level high-frequency power, the bipolar DC pulse power supply 21 for bias is used.
Applies a negative bias voltage to the sample stage 14, and after a predetermined delay time Td after the high-frequency pulse power supply 13B outputs low-level high-frequency power, the bipolar DC pulse power supply 2
1 applies a positive bias voltage to the sample stage 14.

【0059】第2の実施形態においては、高周波パルス
電源13Bが高レベルの高周波電力を出力するときに、
バイポーラDCパルス電源21が負のバイアス電圧を試
料台14に印加するため、正イオンは被エッチング試料
15の表面に引き込まれる。
In the second embodiment, when the high-frequency pulse power supply 13B outputs high-level high-frequency power,
Since the bipolar DC pulse power supply 21 applies a negative bias voltage to the sample stage 14, positive ions are attracted to the surface of the sample 15 to be etched.

【0060】また、第1の実施形態と同様、高周波パル
ス電源13Bが低レベルの高周波電力を出力してから所
定の遅延時間Tdの後に、バイポーラDCパルス電源2
1が正のバイアス電圧を試料台14に印加することによ
り、電子及び負イオンが引き込まれる。尚、高周波パル
ス電源13Bからは低レベルの高周波電力が出力されて
いるが、電子密度の減少及び負イオン密度の増加につい
ては第1の実施形態と大差がない。
Similarly to the first embodiment, after a predetermined delay time Td from the output of the high-frequency pulse power supply 13B of the low-frequency high-frequency power, the bipolar DC pulse power supply 2
When 1 applies a positive bias voltage to the sample stage 14, electrons and negative ions are drawn. The high-frequency pulse power supply 13B outputs a low-level high-frequency power, but there is no significant difference from the first embodiment in the decrease in electron density and the increase in negative ion density.

【0061】第2の実施形態によると、バイポーラDC
パルス電源21が試料台14に負のバイアス電圧を印加
するときに正イオンが被エッチング試料15に照射され
ると共に、バイポーラDCパルス電源21が試料台14
に正のバイアス電圧を印加するときに負イオンが被エッ
チング試料15に照射されるため、エッチングレートが
向上すると共に異方性に優れたエッチングを行なうこと
ができる。
According to the second embodiment, the bipolar DC
When the pulse power supply 21 applies a negative bias voltage to the sample table 14, positive ions are irradiated on the sample 15 to be etched, and the bipolar DC pulse power supply 21
When a positive bias voltage is applied to the sample 15, the sample 15 is irradiated with negative ions, so that the etching rate can be improved and etching with excellent anisotropy can be performed.

【0062】反応性ガスとして50sccmのHBrガ
スと25sccmのCl2 ガスとをチャンバー10内に
導入して、チャンバー10内の圧力を1〜3Paとし
た。その後、プラズマ発生用の高周波パルス電源13B
から、周波数が13.56MHzで、パルス幅が10〜
30μ秒、時間平均電力が高レベル出力の場合は500
〜1000Wで、低レベル出力の場合は50〜200W
の高周波パルス電力を渦巻き状電極12に印加した。ま
た、バイアス用のバイポーラDCパルス電源21から
は、高周波パルス電源13Bからの高レベルの高周波電
力に同期して−50〜−200Vの負のバイアス電圧を
印加すると共に、高周波パルス電源13Bから低レベル
の高周波電力が印加されてから所定の遅延時間Tdの後
に、30〜150Vの正のバイアス電圧を10〜30μ
秒のパルス幅で印加した。パルスの繰り返し周波数は1
0kHzとし、遅延時間Tdは30〜70μ秒に設定し
た。
As a reactive gas, 50 sccm of HBr gas and 25 sccm of Cl 2 gas were introduced into the chamber 10, and the pressure in the chamber 10 was set to 1 to 3 Pa. Then, the high frequency pulse power supply 13B for plasma generation
Therefore, the frequency is 13.56 MHz and the pulse width is 10
30 μs, 500 when time average power is high level output
~ 1000W, 50 ~ 200W for low level output
Is applied to the spiral electrode 12. Further, a negative bias voltage of −50 to −200 V is applied from the bias bipolar DC pulse power supply 21 in synchronization with the high-level high-frequency power from the high-frequency pulse power supply 13B, and the low-level pulse is supplied from the high-frequency pulse power supply 13B. After a predetermined delay time Td from the application of the high-frequency power, a positive bias voltage of 30 to 150 V is set to 10 to 30 μm.
It was applied with a pulse width of seconds. The pulse repetition frequency is 1
0 kHz and the delay time Td was set to 30 to 70 μsec.

【0063】また、第2の実施形態のエッチング方法に
より発生したプラズマを用いて、シリコン酸化膜の上に
堆積されたリンドープの多結晶シリコン膜に対してエッ
チングを行なったところ、エッチングレートは350〜
800nm/秒であり、シリコン酸化膜に対する選択比
は20〜100であってエッチング特性が良好であると
共に、エッチング形状は異方性であった。また、チャー
ジアップに起因するノッチ現象及びパターン形状の異常
等は見られなかった。
When the phosphorus-doped polycrystalline silicon film deposited on the silicon oxide film was etched using the plasma generated by the etching method of the second embodiment, the etching rate was 350 to 350.
The etching rate was 800 nm / sec, the selectivity to the silicon oxide film was 20 to 100, the etching characteristics were good, and the etching shape was anisotropic. No notch phenomenon and abnormal pattern shape due to charge-up were not observed.

【0064】(第3の実施形態)以下、本発明の第3の
実施形態に係るドライエッチング装置及びドライエッチ
ング方法について、図5を参照しながら説明する。
(Third Embodiment) Hereinafter, a dry etching apparatus and a dry etching method according to a third embodiment of the present invention will be described with reference to FIG.

【0065】図5は、本発明の第3の実施形態に係るド
ライエッチング装置の構造を示す概略図である。第3の
実施形態においては、図1に示した第1の実施形態と同
一の部材には同一の符号を付すことにより、説明を省略
する。
FIG. 5 is a schematic diagram showing the structure of a dry etching apparatus according to the third embodiment of the present invention. In the third embodiment, the same members as those in the first embodiment shown in FIG.

【0066】第3の実施形態に係るドライエッチング装
置が第1の実施形態と異なるのは、バイアス用のDCパ
ルス電源17に代えて、負のバイアス電圧と正のバイア
ス電圧とを交互に試料台14に印加するバイポーラDC
パルス電源21を備えていること、及びストリップ線路
16の途中にプラズマ発生用の高周波パルス電力の周波
数に対して高インピーダンスとなる帯域阻止フィルター
22が挿入されていることである。
The dry etching apparatus according to the third embodiment is different from the first embodiment in that a negative bias voltage and a positive bias voltage are alternately applied to the sample stage instead of the bias DC pulse power supply 17. Bipolar DC applied to 14
A pulse power supply 21 is provided, and a band rejection filter 22 having a high impedance with respect to the frequency of the high frequency pulse power for plasma generation is inserted in the strip line 16.

【0067】第3の実施形態によると、ストリップ線路
16の途中にプラズマ発生用の高周波パルス電力の周波
数に対して高インピーダンスとなる帯域阻止フィルター
22が挿入されているため、プラズマ発生用の高周波パ
ルス電力が試料台14からバイポーラDCパルス電源2
1を通り抜けることによって、該バイポーラDCパルス
電源21が破壊したり又は試料台14へのバイアス電圧
の印加が不安定になったり事態が防止される。
According to the third embodiment, since the band rejection filter 22 having a high impedance with respect to the frequency of the high frequency pulse power for plasma generation is inserted in the middle of the strip line 16, the high frequency pulse for plasma generation is inserted. Power is supplied from the sample stage 14 to the bipolar DC pulse power source 2
1 prevents the bipolar DC pulse power supply 21 from being destroyed or the bias voltage from being applied to the sample stage 14 becoming unstable.

【0068】反応性ガスとして50sccmのHBrガ
スと30sccmのCl2 ガスとをチャンバー10内に
導入して、チャンバー10内の圧力を1〜5Paとし
た。その後、プラズマ発生用の高周波パルス電源13A
から、周波数が54MHzで、パルス幅が10〜50μ
秒、時間平均電力が300〜700Wの高周波パルス電
力を渦巻き状電極12に印加した。また、バイアス用の
バイポーラDCパルス電源21からは、高周波パルス電
源13Aから供給される高周波パルス電力が停止してか
ら所定の遅延時間Tdの後に、50〜100Vの正のバ
イアス電圧を10〜30μ秒のパルス幅で印加した。正
のバイアス電圧の繰り返し周波数は5〜10kHzと
し、遅延時間Tdは70μ秒に設定した。
As a reactive gas, 50 sccm of HBr gas and 30 sccm of Cl 2 gas were introduced into the chamber 10, and the pressure in the chamber 10 was adjusted to 1 to 5 Pa. Thereafter, a high-frequency pulse power supply 13A for plasma generation
The frequency is 54 MHz and the pulse width is 10-50 μ
A high-frequency pulse power having a time average power of 300 to 700 W for 2 seconds was applied to the spiral electrode 12. After a predetermined delay time Td from when the high frequency pulse power supplied from the high frequency pulse power supply 13A stops from the bias bipolar DC pulse power supply 21, a positive bias voltage of 50 to 100 V is applied for 10 to 30 seconds. The pulse width was applied. The repetition frequency of the positive bias voltage was set to 5 to 10 kHz, and the delay time Td was set to 70 μs.

【0069】また、第3の実施形態のエッチング方法に
より発生したプラズマを用いて、シリコン酸化膜の上に
堆積されたリンドープの多結晶シリコン膜に対してエッ
チングを行なったところ、エッチングレートは200〜
300nm/秒であり、シリコン酸化膜に対する選択比
は50以上であってエッチング特性が良好であると共
に、エッチング形状は異方性であった。また、チャージ
アップに起因するノッチ現象及びパターン形状の異常等
は見られなかった。
When the phosphorus-doped polycrystalline silicon film deposited on the silicon oxide film was etched using the plasma generated by the etching method of the third embodiment, the etching rate was 200 to
The etching rate was 300 nm / sec, the selectivity to the silicon oxide film was 50 or more, the etching characteristics were good, and the etching shape was anisotropic. No notch phenomenon and abnormal pattern shape due to charge-up were not observed.

【0070】(第4の実施形態)以下、本発明の第4の
実施形態に係るドライエッチング装置及びドライエッチ
ング方法について、図6を参照しながら説明する。
(Fourth Embodiment) Hereinafter, a dry etching apparatus and a dry etching method according to a fourth embodiment of the present invention will be described with reference to FIG.

【0071】図6は、本発明の第4の実施形態に係るド
ライエッチング装置の構造を示す概略図である。第4の
実施形態においては、図1に示した第1の実施形態と同
一の部材には同一の符号を付すことにより、説明を省略
する。
FIG. 6 is a schematic diagram showing the structure of a dry etching apparatus according to the fourth embodiment of the present invention. In the fourth embodiment, the same members as those in the first embodiment shown in FIG.

【0072】第4の実施形態に係るドライエッチング装
置が第1の実施形態と異なるのは、プラズマ発生用の高
周波パルス電源13Bが高レベルの高周波電力と低レベ
ルの高周波電力とを交互に出力することと、バイアス用
のDCパルス電源17に代えて、負のバイアス電圧と正
のバイアス電圧とを交互に試料台14に印加するバイポ
ーラDCパルス電源21を備えていること、及び試料台
14と接地との間に帯域通過フィルター23が挿入され
ていることである。
The difference between the dry etching apparatus according to the fourth embodiment and the first embodiment is that the high-frequency pulse power supply 13B for generating plasma alternately outputs high-level high-frequency power and low-level high-frequency power. A bipolar DC pulse power supply 21 for alternately applying a negative bias voltage and a positive bias voltage to the sample stage 14 in place of the DC pulse power source 17 for bias; And the band pass filter 23 is inserted between them.

【0073】第4の実施形態に係るドライエッチング方
法においても、第2の実施形態と同様、プラズマ発生用
の高周波パルス電源13Bが高レベルの高周波電力を出
力するときには、バイアス用のバイポーラDCパルス電
源21は負のバイアス電圧を試料台14に印加し、高周
波パルス電源13Bが低レベルの高周波電力を出力して
から所定の遅延時間Tdの後に、バイポーラDCパルス
電源21は正のバイアス電圧を試料台14に印加する
が、高周波パルス電源13Bが高レベルの高周波電力を
出力する期間と、バイポーラDCパルス電源21が負の
バイアス電圧を試料台14に印加する期間とは完全には
一致していない。すなわち、バイポーラDCパルス電源
21が負のバイアス電圧を試料台14に印加する期間
は、高周波パルス電源13Bが高レベルの高周波電力を
出力する期間に比べて、多少短くてもよいし、多少長く
てもよいし、また、多少遅延していてもよい。このよう
にしても、正イオンは被エッチング試料15の表面に高
エネルギーで引き込まれるので、シリコン酸化膜に対し
てエッチングを行なう場合のように、高エネルギーでエ
ッチングを行なう必要がある場合に効果的である。
In the dry etching method according to the fourth embodiment, similarly to the second embodiment, when the high frequency pulse power supply 13B for plasma generation outputs a high level of high frequency power, the bipolar DC pulse power supply for bias is used. 21 applies a negative bias voltage to the sample stage 14, and after a predetermined delay time Td from when the high-frequency pulse power supply 13B outputs low-level high-frequency power, the bipolar DC pulse power source 21 applies a positive bias voltage to the sample stage. 14, the period in which the high-frequency pulse power supply 13B outputs high-level high-frequency power does not completely coincide with the period in which the bipolar DC pulse power supply 21 applies a negative bias voltage to the sample stage 14. That is, the period during which the bipolar DC pulse power supply 21 applies a negative bias voltage to the sample stage 14 may be slightly shorter or slightly longer than the period during which the high-frequency pulse power supply 13B outputs high-level high-frequency power. Or may be slightly delayed. Even in this case, since the positive ions are attracted to the surface of the sample 15 to be etched with high energy, it is effective when it is necessary to perform etching at high energy, such as when etching a silicon oxide film. It is.

【0074】反応性ガスとして50sccmのC48
スをチャンバー10内に導入して、チャンバー10内の
圧力を3〜10Paとした。その後、プラズマ発生用の
高周波パルス電源13Bから、周波数が13.56MH
zで、パルス幅が10〜50μ秒、時間平均電力が50
0〜1500Wの高周波パルス電力を渦巻き状電極12
に印加した。また、バイアス用のバイポーラDCパルス
電源21からは、−500Vの負のバイアス電圧及び1
00Vの正のバイアス電圧を10〜50μ秒のパルス幅
で印加した。パルスの繰り返し周波数は5kHzとし、
遅延時間Tdは100μ秒に設定した。
C 4 F 8 gas of 50 sccm was introduced into the chamber 10 as a reactive gas, and the pressure in the chamber 10 was adjusted to 3 to 10 Pa. Thereafter, a frequency of 13.56 MHz is supplied from the high frequency pulse power supply 13B for plasma generation.
z, the pulse width is 10 to 50 μsec, and the time average power is 50
A high-frequency pulse power of 0 to 1500 W is supplied to the spiral electrode 12.
Was applied. Further, a bipolar DC pulse power supply 21 for bias supplies a negative bias voltage of -500 V and 1
A positive bias voltage of 00V was applied with a pulse width of 10-50 sec. The pulse repetition frequency is 5 kHz,
The delay time Td was set to 100 μs.

【0075】また、第4の実施形態のエッチング方法に
より発生したプラズマを用いて、BPSG(ボロン・リ
ンガラス)膜に対してエッチングを行なったところ、エ
ッチングレートは500〜800nm/秒であり、シリ
コン基板に対する選択比は50以上であってエッチング
特性が良好であると共に、エッチング形状は異方性であ
った。
When the BPSG (boron / phosphorus glass) film was etched using the plasma generated by the etching method of the fourth embodiment, the etching rate was 500 to 800 nm / sec. The selectivity to the substrate was 50 or more, the etching characteristics were good, and the etching shape was anisotropic.

【0076】(第5の実施形態)以下、本発明の第5の
実施形態に係るドライエッチング装置及びドライエッチ
ング方法について、図7を参照しながら説明する。
(Fifth Embodiment) Hereinafter, a dry etching apparatus and a dry etching method according to a fifth embodiment of the present invention will be described with reference to FIG.

【0077】図7は、本発明の第5の実施形態に係るド
ライエッチング装置の構造を示す概略図である。第5の
実施形態においては、図1に示した第1の実施形態と同
一の部材には同一の符号を付すことにより、説明を省略
する。
FIG. 7 is a schematic view showing a structure of a dry etching apparatus according to a fifth embodiment of the present invention. In the fifth embodiment, the same members as those in the first embodiment shown in FIG.

【0078】第5の実施形態に係るドライエッチング装
置が第4の実施形態と異なるのは、バイポーラDCパル
ス電源21に代えて、高周波パルス信号を出力する信号
発生器24と、DCから200MHzまでの広帯域の高
周波パルス信号を増幅する広帯域増幅器25とが設けら
れていることである。
The dry etching apparatus according to the fifth embodiment is different from the fourth embodiment in that a signal generator 24 for outputting a high-frequency pulse signal instead of the bipolar DC pulse power supply 21 and a DC to 200 MHz A broadband amplifier 25 for amplifying a broadband high-frequency pulse signal is provided.

【0079】このようにすると、信号発生器24及び広
帯域増幅器25によって、方形波を持つ正又は負のバイ
アス電圧のみならず、鋸歯状波等の所望の波形を持つ正
又は負のバイアス電圧を試料台6に印加することができ
る。一般に、単体のDCパルス電源では、数百ワット程
度が最大出力であるが、信号発生器24及び広帯域増幅
器25からなるDCパルス電源を備えていると、数百ワ
ットよりも大きいバイアス電圧を印加することができ
る。
In this manner, the signal generator 24 and the broadband amplifier 25 not only supply a positive or negative bias voltage having a square wave but also a positive or negative bias voltage having a desired waveform such as a sawtooth wave. It can be applied to the platform 6. Generally, a single DC pulse power supply has a maximum output of about several hundred watts. However, if a DC pulse power supply including the signal generator 24 and the broadband amplifier 25 is provided, a bias voltage larger than several hundred watts is applied. be able to.

【0080】広域増幅器25は、信号発生器24から出
力される信号の繰り返し周波数の2倍以上の周波数帯域
を持っていることが好ましい。このようにすると、広域
増幅器25は信号発生器24から出力されるパルス信号
を正確に増幅することができる。
It is preferable that wide band amplifier 25 has a frequency band at least twice the repetition frequency of the signal output from signal generator 24. By doing so, the wide area amplifier 25 can accurately amplify the pulse signal output from the signal generator 24.

【0081】第5の実施形態は、DCパルス電源の構成
が異なる以外は、第4の実施形態と同様であるので、エ
ッチング特性については、第4の実施形態と同様の結果
が得られる。
The fifth embodiment is the same as the fourth embodiment except that the configuration of the DC pulse power supply is different. Therefore, the same etching characteristics as those of the fourth embodiment can be obtained.

【0082】尚、第1〜第5の実施形態においては、高
密度プラズマを用いるエッチング装置の場合を示した
が、これに代えて、プラズマCVD装置又はスパッタリ
ング装置等のように、高密度プラズマが必要とされる装
置に適用しても、チャージアップを効果的に防止するこ
とができる。
In the first to fifth embodiments, the case of the etching apparatus using high-density plasma has been described. However, instead of this, the high-density plasma is used, such as a plasma CVD apparatus or a sputtering apparatus. Even if it is applied to a required device, charge-up can be effectively prevented.

【0083】[0083]

【発明の効果】本発明のプラズマ処理装置によると、プ
ラズマ発生用の高周波電力がオフ又は低レベルのとき
に、試料台に正のバイアス電圧を印加することができる
ため、被処理基板上の被処理膜に付着している電子を被
処理基板中に引き込むことができると共に、プラズマ中
の負イオンを被処理基板上の被処理膜に引き込むことが
できるので、チャージアップ現象を低減することができ
ると共に被処理膜が正に帯電する現象を解消できる。
According to the plasma processing apparatus of the present invention, a positive bias voltage can be applied to the sample stage when the high frequency power for plasma generation is off or at a low level. Electrons attached to the processing film can be drawn into the processing target substrate, and negative ions in the plasma can be drawn into the processing target film on the processing target substrate, so that the charge-up phenomenon can be reduced. At the same time, the phenomenon that the film to be processed is positively charged can be eliminated.

【0084】従って、本発明のプラズマ処理装置がエッ
チング装置に用いられる場合には、以下に説明するよう
な効果が得られる。
Therefore, when the plasma processing apparatus of the present invention is used in an etching apparatus, the following effects can be obtained.

【0085】被エッチング試料の側部(パターン部の側
壁)に付着している電子が被処理基板中に引き込まれる
と共にプラズマ中の負イオンが被エッチング試料の底部
(スペース部の底部)に引き込まれるため、チャージア
ップ現象が低減して、パターンの側壁の底部に楔状のノ
ッチが形成される事態を回避できる。
Electrons adhering to the side of the sample to be etched (sidewalls of the pattern portion) are drawn into the substrate to be processed and negative ions in the plasma are drawn to the bottom of the sample to be etched (bottom of the space). Therefore, the charge-up phenomenon is reduced, and a situation in which a wedge-shaped notch is formed at the bottom of the side wall of the pattern can be avoided.

【0086】プラズマ中の負イオンが被エッチング試料
の上に形成されているレジストマスクに引き込まれるた
め、レジストマスクにおける正の帯電が解消するので、
マイクロローディング効果を回避できる。
Since negative ions in the plasma are drawn into the resist mask formed on the sample to be etched, the positive charge on the resist mask is eliminated.
The micro loading effect can be avoided.

【0087】プラズマ中の負イオンが被エッチング試料
に引き込まれるため、負イオン電流が流れると共に瞬時
に多く流れる電子電流が低減し、絶縁膜に流れる電流の
ピーク値が低減するので、ゲート絶縁膜の絶縁性が劣化
したり又は破壊したりする事態を回避できる。
Since the negative ions in the plasma are attracted to the sample to be etched, the negative ion current flows and the electron current that flows instantaneously increases, and the peak value of the current flowing in the insulating film decreases. It is possible to avoid a situation in which the insulation property is deteriorated or destroyed.

【0088】プラズマ中の負イオンが被エッチング試料
に引き込まれるため、プラズマ発生用の高周波パルス電
力がオフのときにもエッチングが行なわれるので、エッ
チングレートが向上する。
Since the negative ions in the plasma are attracted to the sample to be etched, the etching is performed even when the high frequency pulse power for plasma generation is off, so that the etching rate is improved.

【0089】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間のインピーダンスが
1.0Ω以下に設定されていると、バイアス電圧供給手
段から試料台に印加されるバイアス電圧の波形が鈍るこ
とを防止できる。
In the plasma processing apparatus of the present invention, if the impedance between the sample stage and the bias voltage supply means is set to 1.0Ω or less, the waveform of the bias voltage applied to the sample stage from the bias voltage supply means Can be prevented from becoming dull.

【0090】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段とがストリップ線路を介して
接続されていると、試料台とバイアス電圧供給手段との
間における寄生容量増加又はインダクタンスの増加を抑
制できる。
In the plasma processing apparatus according to the present invention, when the sample stage and the bias voltage supply unit are connected via a strip line, an increase in parasitic capacitance or an increase in inductance between the sample stage and the bias voltage supply unit is prevented. Can be suppressed.

【0091】本発明のプラズマ処理装置において、バイ
アス電圧供給手段が試料台に保持されている被処理基板
の反対側に設けられていると、試料台とバイアス電圧供
給手段との距離を短くできるので、試料台とバイアス電
圧供給手段との間におけるインピーダンスの増加を抑制
できる。
In the plasma processing apparatus of the present invention, if the bias voltage supply means is provided on the side opposite to the substrate to be processed held on the sample table, the distance between the sample table and the bias voltage supply means can be shortened. In addition, an increase in impedance between the sample stage and the bias voltage supply unit can be suppressed.

【0092】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間に、高周波電力供給手
段から供給される高周波電力の周波数に対して高インピ
ーダンスとなる帯域阻止フィルタが設けられていると、
高周波電力供給手段から供給される高周波電力が試料台
を通ってバイアス電圧供給手段に達して、バイアス電圧
供給手段が破壊されたり又は試料台に印加されるバイア
ス電圧が不安定になったりする事態を回避できる。
In the plasma processing apparatus of the present invention, a band rejection filter having a high impedance with respect to the frequency of the high frequency power supplied from the high frequency power supply is provided between the sample stage and the bias voltage supply. When,
A situation in which the high-frequency power supplied from the high-frequency power supply means reaches the bias voltage supply means through the sample table, and the bias voltage supply means is destroyed or the bias voltage applied to the sample table becomes unstable. Can be avoided.

【0093】本発明のプラズマ処理装置において、試料
台とバイアス電圧供給手段との間に、高周波電力供給手
段から供給される高周波電力の周波数に対して低インピ
ーダンスとなる接地接続の帯域通過フィルタが設けられ
ていると、高周波電力供給手段から供給される高周波電
力が試料台を通ってバイアス電圧供給手段に達して、バ
イアス電圧供給手段が破壊されたり又は試料台に印加さ
れるバイアス電圧が不安定になったりする事態を回避で
きる。
In the plasma processing apparatus of the present invention, a ground-connected band-pass filter having a low impedance with respect to the frequency of the high-frequency power supplied from the high-frequency power supply is provided between the sample stage and the bias voltage supply. The high-frequency power supplied from the high-frequency power supply means reaches the bias voltage supply means through the sample stage, and the bias voltage supply means is destroyed or the bias voltage applied to the sample stage becomes unstable. Can be avoided.

【0094】本発明のプラズマ処理装置において、バイ
アス電圧供給手段が直列に接続されたパルス信号源と高
帯域増幅器とからなると、所望の波形を持つバイアス電
圧を試料台に印加できると共に大きな電力のバイアス電
圧を試料台に印加することができる。
In the plasma processing apparatus of the present invention, when the bias voltage supply means comprises a pulse signal source and a high-band amplifier connected in series, a bias voltage having a desired waveform can be applied to the sample table and a bias with a large power can be applied. A voltage can be applied to the sample stage.

【0095】この場合、高帯域増幅器が、パルス信号源
から出力されるパルス信号の繰り返し周波数の2倍以上
の周波数帯域を有していると、バイアス電圧供給手段か
ら試料台に印加されるバイアス電圧の波形が鈍ることを
防止できる。
In this case, if the high-band amplifier has a frequency band that is at least twice the repetition frequency of the pulse signal output from the pulse signal source, the bias voltage applied to the sample stage from the bias voltage supply means Can be prevented from becoming dull.

【0096】本発明のプラズマ処理装置において、バイ
アス電圧供給手段がDCパルス電源であると、簡易且つ
確実に正のバイアス電圧を試料台に印加することができ
る。
In the plasma processing apparatus of the present invention, when the bias voltage supply means is a DC pulse power supply, a positive bias voltage can be easily and reliably applied to the sample stage.

【0097】この場合、バイアス電圧供給手段がバイポ
ーラDCパルス電源であると、正のバイアス電圧及び負
のバイアス電圧を試料台に印加することができる。
In this case, if the bias voltage supply means is a bipolar DC pulse power supply, a positive bias voltage and a negative bias voltage can be applied to the sample stage.

【0098】本発明のプラズマ処理方法によると、プラ
ズマ発生用の高周波電力がオフのときに、試料台に正の
バイアス電圧を印加することができるため、被処理基板
上の被処理膜に付着している電子を被処理基板中に引き
込むことができると共に、プラズマ中の負イオンを被処
理基板上の被処理膜に引き込むことができるので、チャ
ージアップ現象を低減することができると共に被処理膜
が正に帯電する現象を解消できる。
According to the plasma processing method of the present invention, a positive bias voltage can be applied to the sample stage when the high-frequency power for plasma generation is off, so that the film adheres to the film to be processed on the substrate to be processed. Electrons can be drawn into the substrate to be processed and negative ions in the plasma can be drawn into the film to be processed on the substrate to be processed, so that the charge-up phenomenon can be reduced and the film to be processed can be reduced. The phenomenon of positive charging can be eliminated.

【0099】本発明のプラズマ処理方法において、高周
波電力の供給が停止された時間と正のバイアス電圧の印
加が開始される時間との間に所定の遅延時間が設定され
ていると、電子密度がピーク値に対して大きく減少して
いるために負イオンが大きく増加しているときに、被処
理基板上の被処理膜に正のバイアス電圧が印加されるこ
とになるので、プラズマ中の負イオンを効果的に被処理
膜に引き込むことができる。
In the plasma processing method of the present invention, if a predetermined delay time is set between the time when the supply of the high frequency power is stopped and the time when the application of the positive bias voltage is started, the electron density is reduced. When the negative ions greatly increase due to a large decrease with respect to the peak value, a positive bias voltage is applied to the film to be processed on the substrate to be processed. Can be effectively drawn into the film to be processed.

【0100】本発明のプラズマ処理方法が、高周波電力
が供給されているときに、試料台に負のバイアス電圧を
印加する負バイアス印加工程を備えていると、プラズマ
中の正イオンを被処理基板上の被処理膜に引き込むこと
ができる。従って、本発明のプラズマ処理方法がエッチ
ング方法に適用される場合には、エッチングレートが向
上する。
When the plasma processing method of the present invention includes a negative bias applying step of applying a negative bias voltage to the sample stage when high-frequency power is supplied, positive ions in the plasma are converted into the substrate to be processed. It can be drawn into the target film above. Therefore, when the plasma processing method of the present invention is applied to an etching method, the etching rate is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るドライエッチン
グ装置の概略構成を示す断面図である。
FIG. 1 is a sectional view showing a schematic configuration of a dry etching apparatus according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係るドライエッチン
グ方法における各種パラメータの時間変化を示した図で
ある。
FIG. 2 is a diagram showing a time change of various parameters in the dry etching method according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態に係るドライエッチン
グ装置の概略構成を示す断面図である。
FIG. 3 is a sectional view illustrating a schematic configuration of a dry etching apparatus according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態に係るドライエッチン
グ方法における各種パラメータの時間変化を示した図で
ある。
FIG. 4 is a diagram showing a time change of various parameters in a dry etching method according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態に係るドライエッチン
グ装置の概略構成を示す断面図である。
FIG. 5 is a sectional view showing a schematic configuration of a dry etching apparatus according to a third embodiment of the present invention.

【図6】本発明の第4の実施形態に係るドライエッチン
グ装置の概略構成を示す断面図である。
FIG. 6 is a sectional view showing a schematic configuration of a dry etching apparatus according to a fourth embodiment of the present invention.

【図7】本発明の第5の実施形態に係るドライエッチン
グ装置の概略構成を示す断面図である。
FIG. 7 is a sectional view showing a schematic configuration of a dry etching apparatus according to a fifth embodiment of the present invention.

【図8】従来のドライエッチング装置の概略構成を示す
断面図である。
FIG. 8 is a sectional view showing a schematic configuration of a conventional dry etching apparatus.

【符号の説明】[Explanation of symbols]

10 チャンバー 11 誘電体板 12 渦巻き状電極 13A、13B 高周波パルス電源 14 試料台 15 被エッチング試料 16 ストリップ線路 17 DCバイアス電源 18 プラズマ発生領域 19 μ波干渉計 21 バイポーラDCパルス電源 22 帯域阻止フィルター 23 帯域通過フィルター 24 信号発生器 25 広帯域増幅器 Reference Signs List 10 chamber 11 dielectric plate 12 spiral electrode 13A, 13B high frequency pulse power supply 14 sample table 15 sample to be etched 16 strip line 17 DC bias power supply 18 plasma generation area 19 μ wave interferometer 21 bipolar DC pulse power supply 22 band stop filter 23 band Pass filter 24 Signal generator 25 Broadband amplifier

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/3065 H01L 21/31 C 21/31 21/302 B ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 21/3065 H01L 21/31 C 21/31 21/302 B

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 被処理基板を保持する試料台が設けられ
ていると共に反応性ガスを導入するガス導入手段を有す
る真空チャンバーと、 前記真空チャンバーに、所定レベルの高周波電力を間欠
的に繰り返し供給するか又は高レベル及び低レベルの高
周波電力を交互に繰り返し供給することにより、前記真
空チャンバーに前記反応性ガスからなるプラズマを発生
させる高周波電力供給手段と、 前記高周波電力供給手段から前記所定レベルの高周波電
力が供給されていない期間又は前記高周波電力供給手段
から前記低レベルの高周波電力が供給されている期間
に、正のバイアス電圧を前記試料台に印加するバイアス
電圧供給手段とを備えていることを特徴とするプラズマ
処理装置。
A vacuum chamber provided with a sample stage for holding a substrate to be processed and having a gas introducing means for introducing a reactive gas; and a predetermined level of high-frequency power intermittently and repeatedly supplied to the vacuum chamber. High frequency power supply means for generating a plasma comprising the reactive gas in the vacuum chamber by alternately or repeatedly supplying a high level and a low level high frequency power, and the predetermined level from the high frequency power supply means. Bias voltage supply means for applying a positive bias voltage to the sample stage during a period in which high-frequency power is not supplied or a period in which the low-level high-frequency power is supplied from the high-frequency power supply means. A plasma processing apparatus characterized by the above-mentioned.
【請求項2】 前記試料台と前記バイアス電圧供給手段
との間のインピーダンスは1.0Ω以下に設定されてい
ることを特徴とする請求項1に記載のプラズマ処理装
置。
2. The plasma processing apparatus according to claim 1, wherein the impedance between the sample stage and the bias voltage supply unit is set to 1.0Ω or less.
【請求項3】 前記試料台と前記バイアス電圧供給手段
とはストリップ線路を介して接続されていることを特徴
とする請求項1に記載のプラズマ処理装置。
3. The plasma processing apparatus according to claim 1, wherein the sample stage and the bias voltage supply unit are connected via a strip line.
【請求項4】 前記バイアス電圧供給手段は、前記試料
台に対して該試料台に保持されている被処理基板の反対
側に設けられていることを特徴とする請求項1に記載の
プラズマ処理装置。
4. The plasma processing apparatus according to claim 1, wherein said bias voltage supply means is provided on a side of said sample stage opposite to a substrate to be processed held on said sample stage. apparatus.
【請求項5】 前記試料台と前記バイアス電圧供給手段
との間に、前記高周波電力供給手段から供給される前記
所定レベルの高周波電力又は前記高レベルの高周波電力
の周波数に対して高インピーダンスとなる帯域阻止フィ
ルタが設けられていることを特徴とする請求項1に記載
のプラズマ処理装置。
5. A high impedance between the sample stage and the bias voltage supply means with respect to the frequency of the predetermined level of high frequency power or the high level of high frequency power supplied from the high frequency power supply means. The plasma processing apparatus according to claim 1, further comprising a band rejection filter.
【請求項6】 前記試料台と前記バイアス電圧供給手段
との間に、一端が接地されており、前記高周波電力供給
手段から供給される前記所定レベルの高周波電力又は前
記高レベルの高周波電力の周波数に対して低インピーダ
ンスとなる帯域通過フィルタの他端が接続されているこ
とを特徴とする請求項1に記載のプラズマ処理装置。
6. A high-frequency power of the predetermined level or the high-level high-frequency power supplied from the high-frequency power supply means, one end of which is grounded between the sample stage and the bias voltage supply means. 2. The plasma processing apparatus according to claim 1, wherein the other end of the band-pass filter having a low impedance with respect to the other end is connected.
【請求項7】 前記バイアス電圧供給手段は、直列に接
続されたパルス信号源と高帯域増幅器とからなることを
特徴とする請求項1に記載のプラズマ処理装置。
7. The plasma processing apparatus according to claim 1, wherein said bias voltage supply means comprises a pulse signal source and a high-band amplifier connected in series.
【請求項8】 前記高帯域増幅器は、前記パルス信号源
から出力されるパルス信号の繰り返し周波数の2倍以上
の周波数帯域を有することを特徴とする請求項7に記載
のプラズマ処理装置。
8. The plasma processing apparatus according to claim 7, wherein the high-band amplifier has a frequency band that is at least twice the repetition frequency of the pulse signal output from the pulse signal source.
【請求項9】 前記バイアス電圧供給手段は、DCパル
ス電源であることを特徴とする請求項1に記載のプラズ
マ処理装置。
9. The plasma processing apparatus according to claim 1, wherein said bias voltage supply means is a DC pulse power supply.
【請求項10】 前記バイアス電圧供給手段は、バイポ
ーラDCパルス電源であることを特徴とする請求項9に
記載のプラズマ処理装置。
10. The plasma processing apparatus according to claim 9, wherein said bias voltage supply means is a bipolar DC pulse power supply.
【請求項11】 被処理基板を保持する試料台が内部に
設けられた真空チャンバーに反応性ガスを供給すると共
に、前記真空チャンバーに高周波電力を間欠的に繰り返
し供給することにより、前記真空チャンバーに前記反応
性ガスからなるプラズマを発生させる工程と、 前記高周波電力が供給されていない期間の少なくとも一
部の期間に、前記試料台に正のバイアス電圧を印加する
工程とを備えていることを特徴とするプラズマ処理方
法。
11. A reactive gas is supplied to a vacuum chamber in which a sample stage holding a substrate to be processed is provided, and high-frequency power is intermittently supplied to the vacuum chamber so that the vacuum chamber is supplied to the vacuum chamber. Generating a plasma of the reactive gas; and applying a positive bias voltage to the sample stage during at least a part of the period when the high-frequency power is not supplied. Plasma processing method.
【請求項12】 前記高周波電力の供給が停止された時
間と前記正のバイアス電圧の印加が開始される時間との
間に、所定の遅延時間が設定されていることを特徴とす
る請求項11に記載のプラズマ処理方法。
12. A predetermined delay time is set between a time when the supply of the high-frequency power is stopped and a time when the application of the positive bias voltage is started. 4. The plasma processing method according to 1.
【請求項13】 前記高周波電力が供給されている期間
の少なくとも一部の期間に、前記試料台に負のバイアス
電圧を印加する工程をさらに備えていることを特徴とす
るプラズマ処理方法。
13. The plasma processing method further comprising a step of applying a negative bias voltage to the sample stage during at least a part of a period during which the high-frequency power is supplied.
JP10024224A 1998-02-05 1998-02-05 Apparatus and method for plasma treatment Withdrawn JPH11224796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10024224A JPH11224796A (en) 1998-02-05 1998-02-05 Apparatus and method for plasma treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10024224A JPH11224796A (en) 1998-02-05 1998-02-05 Apparatus and method for plasma treatment

Publications (1)

Publication Number Publication Date
JPH11224796A true JPH11224796A (en) 1999-08-17

Family

ID=12132311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10024224A Withdrawn JPH11224796A (en) 1998-02-05 1998-02-05 Apparatus and method for plasma treatment

Country Status (1)

Country Link
JP (1) JPH11224796A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015222A3 (en) * 2000-08-17 2002-06-13 Micron Technology Inc Use of pulsed voltage in a plasma reactor
JP2002307397A (en) * 2001-04-16 2002-10-23 Sony Corp Method of forming three-dimensional structure
US6863018B2 (en) * 2000-03-21 2005-03-08 Shinmaywa Industries, Ltd. Ion plating device and ion plating method
JP2006503423A (en) * 2002-07-24 2006-01-26 ウナクシス ユーエスエイ、インコーポレイテッド Unnotched etching of high aspect ratio SOI structures using alternating deposition and etching and pulsed plasma
CN100459053C (en) * 2006-03-14 2009-02-04 中芯国际集成电路制造(上海)有限公司 Method for manufacturing grid structure of semiconductor device
WO2009045736A1 (en) * 2007-09-28 2009-04-09 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
JP2010532549A (en) * 2007-06-29 2010-10-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド Plasma treatment with enhanced charge neutralization and process control
JP2011047036A (en) * 2009-07-29 2011-03-10 Fukuoka Prefecture Surface processing method and surface processing device
CN102222612A (en) * 2010-04-13 2011-10-19 富士胶片株式会社 Dry etching method and dry etching apparatus
JP2011222860A (en) * 2010-04-13 2011-11-04 Fujifilm Corp Plasma oxidation method and plasma oxidation apparatus
US20120052689A1 (en) * 2010-09-01 2012-03-01 Samsung Electronics Co., Ltd. Plasma etching method and apparatus thereof
US8216922B2 (en) 2010-03-19 2012-07-10 Panasonic Corporation Plasma doping method
JP2014007432A (en) * 2009-12-15 2014-01-16 Univ Of Houston System Atomic layer etching with pulsed plasmas
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
TWI571903B (en) * 2013-12-23 2017-02-21 A plasma processing apparatus and a plasma processing method
JP2017069542A (en) * 2015-09-29 2017-04-06 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
CN111146061A (en) * 2018-11-05 2020-05-12 东京毅力科创株式会社 Plasma processing apparatus and plasma processing method
CN111146086A (en) * 2018-11-05 2020-05-12 东京毅力科创株式会社 Etching method and plasma processing apparatus
JP2020167186A (en) * 2019-03-28 2020-10-08 東京エレクトロン株式会社 Plasma etching equipment and plasma etching method
JP2022018484A (en) * 2020-07-15 2022-01-27 東京エレクトロン株式会社 Plasma processing equipment and plasma processing method
JP2022539385A (en) * 2019-07-02 2022-09-08 イーグル ハーバー テクノロジーズ,インク. RF isolation of nanosecond pulsers
JP2022544673A (en) * 2019-08-22 2022-10-20 ラム リサーチ コーポレーション Multi-state RF pulsing to control mask shape and destroy selectivity versus process margin trade-offs
JP2022183200A (en) * 2018-06-22 2022-12-08 東京エレクトロン株式会社 Control method, plasma processing device, processor, and non-transitory computer-readable recording medium
JP2023054031A (en) * 2019-11-26 2023-04-13 東京エレクトロン株式会社 Plasma processing method and plasma processing device
US12198898B2 (en) 2018-11-30 2025-01-14 Eagle Harbor Technologies, Inc. Variable output impedance RF generator

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863018B2 (en) * 2000-03-21 2005-03-08 Shinmaywa Industries, Ltd. Ion plating device and ion plating method
CN100433236C (en) * 2000-08-17 2008-11-12 微米技术股份有限公司 Use of pulsed votage in a plasma reactor
US6544895B1 (en) 2000-08-17 2003-04-08 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
GB2382459A (en) * 2000-08-17 2003-05-28 Micron Technology Inc Use of pulsed voltage in a plasma reactor
GB2382459B (en) * 2000-08-17 2004-07-21 Micron Technology Inc Use of pulsed voltage in a plasma reactor
WO2002015222A3 (en) * 2000-08-17 2002-06-13 Micron Technology Inc Use of pulsed voltage in a plasma reactor
US7253117B2 (en) 2000-08-17 2007-08-07 Micron Technology, Inc. Methods for use of pulsed voltage in a plasma reactor
JP2002307397A (en) * 2001-04-16 2002-10-23 Sony Corp Method of forming three-dimensional structure
JP2006503423A (en) * 2002-07-24 2006-01-26 ウナクシス ユーエスエイ、インコーポレイテッド Unnotched etching of high aspect ratio SOI structures using alternating deposition and etching and pulsed plasma
CN100459053C (en) * 2006-03-14 2009-02-04 中芯国际集成电路制造(上海)有限公司 Method for manufacturing grid structure of semiconductor device
JP2010532549A (en) * 2007-06-29 2010-10-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド Plasma treatment with enhanced charge neutralization and process control
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
US8926850B2 (en) 2007-06-29 2015-01-06 Varian Semiconductor Equipment Associates, Inc. Plasma processing with enhanced charge neutralization and process control
WO2009045736A1 (en) * 2007-09-28 2009-04-09 Varian Semiconductor Equipment Associates, Inc. Charge neutralization in a plasma processing apparatus
JP2011047036A (en) * 2009-07-29 2011-03-10 Fukuoka Prefecture Surface processing method and surface processing device
JP2014007432A (en) * 2009-12-15 2014-01-16 Univ Of Houston System Atomic layer etching with pulsed plasmas
US10515782B2 (en) 2009-12-15 2019-12-24 University Of Houston System Atomic layer etching with pulsed plasmas
US8216922B2 (en) 2010-03-19 2012-07-10 Panasonic Corporation Plasma doping method
JP2011222859A (en) * 2010-04-13 2011-11-04 Fujifilm Corp Dry etching method and device
JP2011222860A (en) * 2010-04-13 2011-11-04 Fujifilm Corp Plasma oxidation method and plasma oxidation apparatus
CN102222612A (en) * 2010-04-13 2011-10-19 富士胶片株式会社 Dry etching method and dry etching apparatus
US20120052689A1 (en) * 2010-09-01 2012-03-01 Samsung Electronics Co., Ltd. Plasma etching method and apparatus thereof
TWI571903B (en) * 2013-12-23 2017-02-21 A plasma processing apparatus and a plasma processing method
JP2017069542A (en) * 2015-09-29 2017-04-06 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method
JP2022183200A (en) * 2018-06-22 2022-12-08 東京エレクトロン株式会社 Control method, plasma processing device, processor, and non-transitory computer-readable recording medium
JP2024012553A (en) * 2018-06-22 2024-01-30 東京エレクトロン株式会社 Plasma processing equipment, processor and control method
CN111146061A (en) * 2018-11-05 2020-05-12 东京毅力科创株式会社 Plasma processing apparatus and plasma processing method
JP2022103235A (en) * 2018-11-05 2022-07-07 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
CN111146086A (en) * 2018-11-05 2020-05-12 东京毅力科创株式会社 Etching method and plasma processing apparatus
CN111146086B (en) * 2018-11-05 2024-05-03 东京毅力科创株式会社 Etching method and plasma processing apparatus
CN111146061B (en) * 2018-11-05 2024-11-08 东京毅力科创株式会社 Plasma processing device and plasma processing method
US12255049B2 (en) 2018-11-05 2025-03-18 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US12198898B2 (en) 2018-11-30 2025-01-14 Eagle Harbor Technologies, Inc. Variable output impedance RF generator
JP2020167186A (en) * 2019-03-28 2020-10-08 東京エレクトロン株式会社 Plasma etching equipment and plasma etching method
JP2022539385A (en) * 2019-07-02 2022-09-08 イーグル ハーバー テクノロジーズ,インク. RF isolation of nanosecond pulsers
JP2022544673A (en) * 2019-08-22 2022-10-20 ラム リサーチ コーポレーション Multi-state RF pulsing to control mask shape and destroy selectivity versus process margin trade-offs
JP2023054031A (en) * 2019-11-26 2023-04-13 東京エレクトロン株式会社 Plasma processing method and plasma processing device
JP2022018484A (en) * 2020-07-15 2022-01-27 東京エレクトロン株式会社 Plasma processing equipment and plasma processing method

Similar Documents

Publication Publication Date Title
JPH11224796A (en) Apparatus and method for plasma treatment
US5928528A (en) Plasma treatment method and plasma treatment system
KR100389642B1 (en) Surface Treatment Method and Surface Treatment Equipment
JP5205378B2 (en) Method and system for controlling the uniformity of a ballistic electron beam by RF modulation
KR100521120B1 (en) Method for treating surface of semiconductor device and apparatus thereof
US5618382A (en) High-frequency semiconductor wafer processing apparatus and method
JP3912993B2 (en) Neutral particle beam processing equipment
US6875366B2 (en) Plasma processing apparatus and method with controlled biasing functions
JP3533105B2 (en) Semiconductor device manufacturing method and manufacturing apparatus
KR0170387B1 (en) High-frequency semiconductor wafer processing method using a negative self-bias
JP2002289584A (en) Surface treatment method
JPH09326383A (en) Plasma processing apparatus and plasma processing method
JPH0992645A (en) Semiconductor device manufacturing method and manufacturing apparatus
JPH09120957A (en) Plasma apparatus and plasma processing method
JP4042817B2 (en) Neutral particle beam processing equipment
JPH08255782A (en) Plasma surface treating apparatus
JPH11297679A (en) Sample surface treatment method and apparatus
JPH10312899A (en) Plasma processing method and plasma processing apparatus
JP4414518B2 (en) Surface treatment equipment
JP3599670B2 (en) Plasma processing method and apparatus
JP4577328B2 (en) Manufacturing method of semiconductor device
JP3362093B2 (en) How to remove etching damage
JPH11345803A (en) Plasma generation processing method and plasma generation processing apparatus
JP3172340B2 (en) Plasma processing equipment
JP2000164580A (en) Plasma processing system method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405