JPH11220337A

JPH11220337A - 電力増幅器

Info

Publication number: JPH11220337A
Application number: JP1878798A
Authority: JP
Inventors: Keiichi Sakuno; 圭一作野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10

Abstract

(57)【要約】【課題】電源側のインピーダンスによる特性変動が少
なくて、小型の電力増幅器を提供する。【解決手段】この電力増幅器は、電界効果トランジス
タあるいはバイポーラトランジスタを増幅素子Ｔｒ１と
し、この増幅素子Ｔｒ１の信号入力側となるゲートある
いはベースと、信号出力側となるドレインあるいはコレ
クタと各バイアス供給電源Ｖｂｂ，Ｖｃｃとの間に、イ
ンダクタンス素子Ｌ１，Ｌ２とキャパシタンス素子Ｃ
１，Ｃ２と抵抗素子Ｒ１，Ｒ２からなるチョーク回路
３，４が接続されている。チョーク回路３，４が誘導性
あるいは容量性成分を有する周波数で、電源インピーダ
ンスと共振した場合にも、抵抗素子Ｒ１，Ｒ２が共振の
Ｑ値を低く抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、移動体通信や、
衛星通信等で用いられる電力増幅器に関する。

【０００２】

【従来の技術】一般に、電力増幅器の回路構成におい
て、外部のバイアス供給電源と電力増幅器とを直流的に
接続し高周波的に分離することを目的としてチョーク回
路が用いられる。上記目的を達成するためには、電力増
幅器の動作周波数帯において、チョーク回路のインピー
ダンスを、チョーク回路から電力増幅器側をみたインピ
ーダンスよりも高くして、電源側のインピーダンスが電
力増幅器の特性に影響を与えないようにすることが必要
である。

【０００３】従来の小型のチョーク回路の構成として、
たとえば、特開平８―８４０３０３号に開示されたもの
がある。この従来例のチョーク回路の部分を抜粋して、
図５に示す。

【０００４】図５において、Ｔｒ１００は増幅素子とし
てのトランジスタ、Ｌ１００はインダクタ、Ｃ１００，
Ｃ２００はコンデンサである。また、Ｖｃｃはバイアス
供給電源である。通常はＣ１００を用いず、インダクタ
Ｌ１００のインダクタンス値を大きくすることによっ
て、インダクタＬ１００のインピーダンス：ＺＬ、ＺＬ＝jωＬ１００（Ｌ１００：Ｌ１００のインダク
タンス、ω＝２πf,f：周波数）を、増幅素子の出力イ
ンピーダンスに比して大きくなるようにしてチョーク回
路としている。

【０００５】これに対し、この従来例ではＬ１００とＣ
１００を並列接続することにより、並列回路のインピー
ダンス：Ｚを、ＺＰ＝jωＬ１００ /(1−(ωＬ１００・Ｃ１００)²) としている。このＣ１００の付加によって、ＺＬと同等
のＺＰを小さなＬ１００で実現し、コンデンサに比して
占有面積の大きいインダクタを小型して、チョーク回路
の小型化を図っている。なお、接地コンデンサＣ２０
０は、電源側のインピーダンスがいかなる状態をとって
も、チョーク回路から電源側を見たインピーダンスを短
絡に近い状態で固定するために挿入されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来例においては以下の解決すべき課題がある。まず、図
５において共振回路をなす並列回路ＣＫの共振周波数に
おいては、ＺＰが無限大となるので、接地コンデンサＣ
２００の有無によらず増幅素子Ｔｒ１と電源側は高周波
的に分離される。

【０００７】しかし、上記共振周波数以外の周波数では
並列回路ＣＫは誘導性あるいは容量性のインピーダンス
となる。このため、上記並列回路ＣＫが、動作周波数帯
で電源側のインピーダンスと共振して電源と電力増幅器
との高周波的な分離が損なわれて、電力増幅器内のイン
ピーダンス不整合の増大や、発振等の悪影響を招く場合
がある。

【０００８】そこで、接地コンデンサＣ２００の容量値
を十分大きくし、高周波的に短絡状態に近づけることに
よって上記の問題は低減される。しかし、現実のチップ
コンデンサではコンデンサ自身の有するインダクタン
ス、および接地に至る経路の配線インダクタンス等の寄
生インダクタンスが存在するから、理想的な接地状態を
実現するのは困難である。

【０００９】さらに、電力増幅器の動作周波数が高いほ
ど上記寄生インダクタンスの影響が大きくなるため問題
はより深刻となる。ここで、上記接地コンデンサＣ２
を増幅素子Ｔｒ１が形成される半導体チップにモノリシ
ック化すれば、上記寄生インダクタンスは低減される。
しかし、十分な接地状態を実現しようとすると、コンデ
ンサＣ２００の占有面積が増大し、半導体チップが大型
化することになり、チップコストの低減が困難になると
いう問題がある。

【００１０】そこで、この発明の目的は、上述した課題
を解決するためのものであり、電源側のインピーダンス
による特性変動が少なくて、小型の電力増幅器を提供す
ることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の電力増幅器は、増幅素子の信号入
力側または信号出力側の少なくとも一方と上記増幅素子
のバイアス供給電源との間に、インダクタンス素子とキ
ャパシタンス素子と抵抗素子からなるチョーク回路が接
続されていることを特徴としている。

【００１２】この請求項１の発明では、バイアス供給電
源と増幅素子の間にインダクタンス素子Ｌ，キャパシタ
ンス素子Ｃ，抵抗素子Ｒで構成したチョーク回路を接続
した。したがって、上記チョーク回路のインピーダンス
が誘導性あるいは容量性成分を有する周波数で、上記チ
ョーク回路が電源インピーダンスと共振した場合にも、
抵抗素子Ｒが共振のＱ値を低く抑える。これにより、増
幅素子から上記チョーク回路を含めてバイアス供給電源
側を見たインピーダンスの変動を抑制でき、電力増幅器
のインピーダンス不整合の発生や発振を抑制できる。

【００１３】また、請求項２の発明は、請求項１に記載
の電力増幅器において、上記増幅素子は、電界効果型ト
ランジスタまたはバイポーラトランジスタであり、シリ
コン半導体または化合物半導体で構成されていることを
特徴としている。

【００１４】この請求項２の発明では、増幅素子を、シ
リコン半導体または化合物半導体で構成された電界効果
型トランジスタまたはバイポーラトランジスタとするこ
とによって、小型化を図れる。

【００１５】また、請求項３の発明は、請求項１または
２に記載の電力増幅器において、上記チョーク回路が、
上記インダクタンス素子とキャパシタンス素子と抵抗素
子とが互いに並列に接続された並列回路で構成されてい
ることを特徴としている。

【００１６】この請求項３の発明では、インダクタンス
素子，キャパシタンス素子，抵抗素子それぞれのインダ
クタンス，キャパシタンス，抵抗をＬ，Ｃ，Ｒとする
と、上記並列回路のインピーダンス：Ｚｔは、Ｚｔ＝(ωＬ)²Ｒ/(Ｒ²(1−ω²ＬＣ)²＋(ωＬ)²)＋ jωＬＲ²(1−ω²ＬＣ)/(Ｒ²(1−ω²ＬＣ)²＋(ωＬ)²) ＝Ｒｅ(Ｚｔ)＋jＩｍ(Ｚｔ) (Ｒｅ(Ｚｔ)：Ｚｔの実部、Ｉｍ(Ｚｔ)：Ｚｔの虚部）Ｒｅ(Ｚｔ)＝ (ωＬ)²Ｒ/(Ｒ²(1−ω²ＬＣ)²＋(ωＬ)²) Ｉｍ(Ｚｔ)＝ωＬＲ²(1−ω²ＬＣ)/(Ｒ²(1−ω²ＬＣ)²＋(ωＬ)²) となり、高周波的にも実部が存在する。

【００１７】したがって、電源側のインピーダンスがい
かなる値であっても、増幅素子から上記並列回路を含め
てバイアス供給電源側を見たインピーダンスが、上記イ
ンピーダンスＺｔの実部Ｒｅ(Ｚｔ)以上の値に制限され
る。したがって、増幅素子から上記並列回路を含めてバ
イアス供給電源側を見たインピーダンス変動が抑制され
るのである。

【００１８】上記インピーダンスＺｔの実部Ｒｅ(Ｚｔ)
は、高周波的な損失に影響するので、電力増幅器の動作
周波数では極力大きな値になることが望ましい。したが
って、Ｒｅ(Ｚｔ)の表記から明らかなように、ＬＣの共
振周波数が電力増幅器の動作周波数付近にあることが望
ましい。また、ＬＣの共振周波数とそれ以外の周波数
でのＺｔの実部の差を小さくし帯域を広げることが必要
であればＲを小さくすればよい。また、共振周波数付近
で、Ｚｔの実部を大きくすることが必要であればＲを大
きくすればよい。Ｒの値はこれらの兼ね合いをもって
必要に応じて設定すればよい。

【００１９】また、バイアス供給電源から増幅素子に供
給される直流電流はインダクタンス素子Ｌを流れるの
で、抵抗素子Ｒによる直流損失の発生もない。また、前
述のごとくインダクタンス素子Ｌと並列に接続されたキ
ャパシタンス素子Ｃによって、インダクタンス素子Ｌの
インダクタンス値を低減でき、小型化も可能である。

【００２０】また、請求項４の発明は、請求項１または
２記載の電力増幅器において、上記チョーク回路が、上
記キャパシタンス素子と抵抗素子が直列に接続された直
列接続回路と、インダクタンス素子とが並列に接続され
た回路で構成されていることを特徴としている。

【００２１】この請求項４の発明では、上記抵抗素子に
直流電流が流れないので、抵抗素子での直流的な電力消
費がなくなる。

【００２２】また、請求項５の発明は、請求項１乃至４
のいずれか１つに記載の電力増幅器において、上記チョ
ーク回路の共振周波数を、上記増幅素子の動作周波数よ
りも高く設定したことを特徴としている。

【００２３】この請求項５の発明では、チョーク回路の
インピーダンスＺｔの実部Ｒｅ(Ｚｔ)が最大となる上記
チョーク回路の共振周波数を、電力増幅器の動作周波数
よりも高く設定したので、チョーク回路を動作周波数で
共振させる場合に比べて、チョーク回路のインダクタン
ス素子あるいはキャパシタンス素子を小さくできる。し
たがって、請求項５の発明によれば、より一層の小型化
が可能となる。また、非共振状態では上記動作周波数で
チョーク回路が電源側インピーダンスと共振する可能性
が高くなるが、抵抗素子によってチョーク回路のＱ値が
低くなっているので、従来例に比べ、この共振によるイ
ンピーダンス変動も抑制される。

【００２４】また、請求項６の発明は、請求項１乃至５
のいずれか１つに記載の電力増幅器において、上記増幅
素子が動作する周波数において、上記抵抗素子の抵抗値
または上記チョーク回路のインピーダンスの実部を、上
記増幅素子の入力インピーダンスまたは出力インピーダ
ンスより高く設定し、かつ、上記入力インピーダンスお
よび出力インピーダンスの１００倍以下の値に設定した
ことを特徴としている。

【００２５】この請求項６の発明では、上記抵抗素子の
抵抗値Ｒあるいはチョーク回路のインピーダンスの実部
Ｒｅ(Ｚｔ)を、電力増幅器の動作周波数において増幅素
子の入力インピーダンスまたは出力インピーダンスより
も高く設定した。

【００２６】これにより、上記抵抗素子による電力消費
を抑制して、電力増幅器の利得を向上できる。仮に、上
記抵抗素子の抵抗値Ｒが上記入力インピーダンスまたは
出力インピーダンスよりも低いと、上記抵抗素子が増幅
素子に入力される電力または増幅素子から出力される電
力を最悪で半分以上吸収してしまい、電力増幅器の利得
低下をもたらす。なお、上記抵抗素子の抵抗値Ｒを入力
インピーダンスまたは出力インピーダンスの３倍より高
くすることがより望ましい。

【００２７】一方、抵抗素子の抵抗値Ｒとしては、増幅
素子の入力インピーダンスまたは出力インピーダンスの
１００倍以下に設定したから、共振周波数以外の周波数
でチョーク回路のインピーダンスＺｔの実部Ｒｅ(Ｚｔ)
が急激に減少することを回避して、電源側のインピーダ
ンスの影響を受けにくくすることができる。上記抵抗素
子の抵抗値Ｒを大きくし過ぎると、共振周波数以外の周
波数でチョーク回路のインピーダンスＺｔの実部Ｒｅ
(Ｚｔ)が急激に減少して、電源側のインピーダンスの影
響を受け易くなる。

【００２８】また、請求項７の発明は、請求項１乃至６
のいずれか１つに記載の電力増幅器において、複数の増
幅素子を有する多段電力増幅器であって、上記インダク
タンス素子と上記キャパシタンス素子と上記抵抗素子か
らなるチョーク回路が、２つ以上の増幅段で共有されて
いることを特徴としている。

【００２９】この請求項７の発明では、上記チョーク回
路を２つ以上の増幅段で共有にしたから、チョーク回路
の数を減らせ、電力増幅器を小型化できる。

【００３０】また、請求項８の発明は、請求項１乃至７
のいずれか１つに記載の電力増幅器において、上記チョ
ーク回路が、上記増幅素子とともに同一の半導体基板上
に形成されていることを特徴としている。

【００３１】この請求項８の発明では、上記チョーク回
路が、上記増幅素子とともに同一の半導体基板上に形成
されているので、上記チョーク回路と上記増幅素子を短
い配線で接続することができ、配線の寄生インダクタン
ス，上記配線と接地間の寄生キャパシタンスを低減で
き、より一層、特性変動が少なくて小型の電力増幅器を
実現できる。

【００３２】なお、上記インダクタンス素子と上記キャ
パシタンス素子と上記抵抗素子からなる回路を、半導体
基板上にモノリシック化した場合には、上記インダクタ
ンス素子やキャパシタンス素子をスパイラルインダクタ
やＭＩＭキャパシタで構成できる。したがって、チップ
インダクタやチップコンデンサを用いる場合に比して小
型化を図れ、電力増幅器全体のサイズの小型化も可能に
なる。さらに、本発明においては、従来例の図５中の接
地キャパシタンスＣ２も電源側インピーダンスの一部と
みれば、Ｃ２をモノリシック化する必要性はないことは
明らかで、チップ面積の増大を招かずに済み、チップコ
スト低減も可能である。また、本発明におけるチョーク
回路中のインダクタンス素子およびキャパシタンス素子
は、それぞれ、誘導性および容量性を示すインピーダン
ス素子であればよく、これらが、マイクロストリップ線
路等の分布定数素子で構成されていても良い。

【００３３】

【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて詳細に説明する。

【００３４】〔第１の実施の形態〕図１に、本発明の電
力増幅器の第１の実施の形態を示す。この電力増幅器
は、信号が入力される入力整合回路１と、増幅素子とし
てのトランジスタＴｒ１と、信号を出力する出力整合回
路２を備えている。トランジスタＴｒ１は入力整合回路
１と出力整合回路２との間に接続されている。そして、
上記入力整合回路１とトランジスタＴｒ１との接続線７
とバイアス電源Ｖｂｂとの間に第１チョーク回路３が接
続されている。また、上記出力整合回路２とトランジス
タＴｒ１との接続線８と電源Ｖｃｃとの間に第２チョー
ク回路４が接続されている。

【００３５】上記第１チョーク回路３は抵抗素子Ｒ１と
インダクタンス素子Ｌ１とキャパシタンス素子Ｃ１との
並列回路で構成されている。また、上記第２チョーク回
路４は抵抗素子Ｒ２とインダクタンス素子Ｌ２とキャパ
シタンス素子Ｃ２との並列回路で構成されている。

【００３６】図１において、この電力増幅器の増幅素子
としてのトランジスタＴＲ１の入力側から入力整合回路
１を介して信号が入力される。上記トランジスタＴＲ1
がＦＥＴ(フィールド・エフェクト・トランジスタ)であ
ればゲート端子側が入力側となり、トランジスタＴＲ1
がバイポーラトランジスタであればベース端子側が入力
側となる。

【００３７】また、トランジスタＴＲ１の出力側から出
力整合回路２を介して信号が出力される。トランジスタ
ＴＲ１がＦＥＴであればドレイン端子側が出力側にな
り、バイポーラトランジスタであればコレクタ端子側が
出力側になる。

【００３８】増幅素子としてのトランジスタＴＲ１は、
シリコン半導体またはＧａＡｓ等の化合物半導体を用い
て形成されている。上記インダクタンス素子Ｌ１，Ｌ２
はチップインダクタまたは基板上に形成されたスパイラ
ルインダクタ等の配線インダクタによって形成されてい
る。また、キャパシタンス素子Ｃ１，Ｃ２はチップコ
ンデンサ、または基板上に形成されたＭＩＭ(メタル・
インシュレータ・メタル)キャパシタ等によって形成さ
れている。上記基板としては、半導体基板，アルミナ，
窒化アルミニウム等のセラミック系基板，あるいはガラ
スエポキシ，テフロン基板などが用いられる。

【００３９】上記構成の電力増幅器では、増幅素子ＴＲ
１からチョーク回路３，４を含めてバイアス供給電源Ｖ
ｂｂ側を見たインピーダンスの実部は、電源Ｖｂｂ，Ｖ
ｃｃ側のインピーダンスがいかなる値であっても、抵抗
素子Ｒ１，Ｒ２によって、チョーク回路３，４のインピ
ーダンスの実部以上の値に制限される。このため、増幅
素子Ｔｒ１から上記チョーク回路３，４を含めてバイア
ス供給電源Ｖｂｂ側を見たインピーダンス変動を抑制で
き、増幅素子Ｔｒ１のインピーダンス不整合の発生や発
振を抑制できる。しかも、バイアス供給電源Ｖｂｂまた
は電源Ｖｃｃから増幅素子Ｔｒ１に供給される直流電流
はインダクタンス素子Ｌ１，Ｌ２を流れるので、抵抗素
子Ｒ１またはＲ２による直流的な損失の発生もない。

【００４０】また、チョーク回路３，４のインダクタン
ス素子Ｌ１，Ｌ２とキャパシタンス素子Ｃ１，Ｃ２を並
列に接続することによって、占有面積の大きいインダク
タンス素子Ｌ１，Ｌ２を小型にでき、電力増幅器全体を
小型化できる。

【００４１】また、チョーク回路３，４を、増幅素子Ｔ
ｒ１が形成される半導体基板にモノリシック化した場合
には、チョーク回路３，４と増幅素子Ｔｒ１とを短い配
線で接続することができる。したがって、上記配線の寄
生インダクタンス、および上記配線と接地間との寄生キ
ャパシタンスを低減できる。したがって、チョーク回路
３，４によってより効果的にインピーダンス変動を抑制
でき、インピーダンス不整合や発振を防止できる。

【００４２】また、上記チョーク回路３，４を半導体基
板上にモノリシック化した場合には、チョーク回路３，
４を、チップインダクタやチップコンデンサに比して小
型なスパイラルインダクタやＭＩＭキャパシタを用いて
形成できる。したがって、電力増幅器全体のサイズの小
型化も可能となる。

【００４３】また、上記チョーク回路３，４の共振周波
数を、電力増幅素子Ｔｒ１の動作周波数よりも高く設定
すると、インダクタンス素子Ｌ１，Ｌ２やキャパシタン
ス素子Ｃ１，Ｃ２の小型化を図れる。なお、この場合、
非共振状態では上記動作周波数でチョーク回路３，４が
電源側インピーダンスと共振する可能性が高くなるが、
抵抗素子Ｒ１，Ｒ２によってチョーク回路のＱ値が低く
なっているので、この共振によるインピーダンス変動も
抑制できる。

【００４４】また、この電力増幅器の動作周波数におけ
る、チョーク回路３，４のインピーダンスの実部あるい
は抵抗素子Ｒ１，Ｒ２の抵抗値を、それぞれ増幅素子Ｔ
ｒ１の入力インピーダンスあるいは出力インピーダンス
より高く、かつ上記入力あるいは出力インピーダンスの
１００倍以下に設定している。

【００４５】抵抗素子Ｒ１，Ｒ２の抵抗値を上記入出力
インピーダンスより高く設定することで、抵抗素子Ｒ
１，Ｒ２での電力消費を抑制して、増幅素子Ｔｒ１の利
得低下を抑制できる。なお、抵抗素子Ｒ１，Ｒ２の抵抗
値を上記入，出力インピーダンスの３倍以上に設定する
ことが実際上望ましい。

【００４６】また、抵抗素子Ｒ１，Ｒ２の抵抗値を上記
入，出力インピーダンスの１００倍以下に設定すること
で、共振周波数以外の周波数でチョーク回路３，４のイ
ンピーダンスＺｔの実部Ｒｅ(Ｚｔ)が急激に減少するこ
とを回避して、電源側のインピーダンスの影響を受けに
くくすることができる。

【００４７】〔第２の実施の形態〕次に、図２に、この
発明の第２の実施の形態を示す。この第２の実施の形態
は、第１チョーク回路３と接続線７との間に入力整合回
路の一部を構成する回路１５が接続されている点と、第
２チョーク回路４と接続線８との間に出力整合回路の一
部を構成する回路１６が接続されている点とが、前述の
第１実施形態と異なる。

【００４８】上記回路１５は、第１チョーク回路３と接
続線７との間に接続されたインダクタンス素子Ｌｍ１
と、インダクタンス素子Ｌｍ１のバイアス電源側とグラ
ンドとの間に接続されたコンデンサＣｍ１とで構成され
ている。また、上記回路１６は、第２チョーク回路４と
接続線８との間に接続されたインダクタンス素子Ｌｍ２
と、インダクタンス素子Ｌｍ２のバイアス電源側とグラ
ンドとの間に接続されたコンデンサＣｍ２とで構成され
ている。

【００４９】尚、上記コンデンサＣｍ１，Ｃｍ２を、
入,出力整合回路１５，１６とバイアス供給電源Ｖｂｂ
との高周波的な分離を向上させるための接地キャパシタ
として用いてもよい。

【００５０】この第２実施形態での第１，第２チョーク
回路３，４の構成は前述の第１実施形態と同じであり、
増幅素子Ｔｒ１から電源側を見たインピーダンスの変動
を抑制して、インピーダンス不整合や発振を防止でき
る。

【００５１】〔第３の実施の形態〕次に、図３に、この
発明の第３の実施の形態を示す。この第３の実施の形態
は、２段高周波増幅器を構成する増幅素子Ｔｒ１，Ｔｒ
２を備えている点が上述の第１，第２実施形態と異な
る。この増幅素子Ｔｒ１とＴｒ２は接続線１９で接続さ
れており、接続線１９には段間整合回路１７が設けられ
ている。

【００５２】入力整合回路１と増幅素子Ｔｒ１を接続す
る接続線７と第１チョーク回路３との間に回路１５が接
続されている点は、前述の第２実施形態と同じである。

【００５３】そして、この第３実施形態では、第２チョ
ーク回路４と上記接続線１９との間に段間整合回路の一
部を構成する回路１８が接続され、第２チョーク回路４
と上記接続線８との間に出力整合回路の一部を構成する
回路１６が接続されている。上記回路１８は、上記接続
線１９と第２チョーク回路４の間に接続されたインダク
タンス素子Ｌｍ３と、このインダクタンス素子Ｌｍ３の
電源側とグランドとの間に接続されたコンデンサＣｍ３
を有している。

【００５４】この第３実施形態では、２個の増幅素子Ｔ
ｒ１とＴｒ２の出力側が、インダクタンス素子Ｌ２とキ
ャパシタンス素子Ｃ２と抵抗素子Ｒ２の並列回路からな
る第２チョーク回路４を介して、バイアス供給電源Ｖｃ
ｃと接続されている。

【００５５】このように、この第３実施形態では、２つ
の増幅素子Ｔｒ１とＴｒ２の出力側が１つのチョーク回
路４でもって、バイアス供給電源Ｖｃｃに接続されてい
る。したがって、増幅素子Ｔｒ１とＴｒ２の出力側それ
ぞれを別個のチョーク回路で電源Ｖｃｃに接続する場合
に比べて、回路を簡素化できるから、小型化を図ること
ができる。

【００５６】なお、この第３実施形態では、２個の増幅
素子Ｔｒ１，Ｔｒ２の出力側を１つのチョーク回路４で
バイアス供給電源Ｖｃｃに接続したが、２個の増幅素子
Ｔｒ１，Ｔｒ２の入力側を１つのチョーク回路３でバイ
アス供給電源Ｖｂｂに接続してもよい。

【００５７】また、チョーク回路４が共有する増幅素子
（増幅段数）は３個以上であってもよい。また、２つ
のキャパシタＣｍ２，Ｃｍ３に代えて、両キャパシタの
和容量を有するキャパシタをチョーク回路４の増幅素子
側の端子４Ａと接地間に接続してもよい。そして、上記
和容量のキャパシタを、段間整合回路１７または出力整
合回路２とバイアス供給電源Ｖｃｃとの高周波的な分離
を向上させるための接地キャパシタとして用いてもよ
い。

【００５８】尚、上述した第１、第２、第３実施形態に
おいて、Ｌ１,Ｃ1,Ｒ1からなる第１チョーク回路３およ
び、Ｌ２,Ｃ２,Ｒ２からなる第２チョーク回路４に代え
て、図４(Ａ)に示す第１チョーク回路３３および第２チ
ョーク回路３４を備えてもよい。この第１チョーク回路
３３は抵抗素子Ｒ１とコンデンサＣ１の直列回路とこの
直列回路に並列に接続されたインダクタンス素子Ｌ１と
で構成されている。また、第２チョーク回路３４は抵抗
素子Ｒ２とコンデンサＣ２の直列回路とこの直列回路に
並列に接続されたインダクタンス素子Ｌ２とで構成され
ている。

【００５９】また、上記第１，第２チョーク回路３，４
に換えて、図４(Ｂ)に示す第１チョーク回路４３および
第２チョーク回路４４を備えてもよい。この第１チョー
ク回路４３は抵抗素子Ｒ１に、コンデンサＣ１とインダ
クタンス素子Ｌ１との並列回路を直列接続した回路で構
成されている。また、第２チョーク回路４４は抵抗素子
Ｒ２に、コンデンサＣ２とインダクタンス素子Ｌ２との
並列回路を直列接続した回路で構成されている。

【００６０】また、上記第１，第２チョーク回路３，４
に換えて、図４(Ｃ)に示す第１チョーク回路５３および
第２チョーク回路５４を備えてもよい。この第１チョー
ク回路５３はコンデンサＣ１に、インダクタンス素子Ｌ
１と抵抗素子Ｒ１との直列回路を並列接続した回路で構
成されている。また、第２チョーク回路５３はコンデン
サＣ２に、インダクタンス素子Ｌ２と抵抗素子Ｒ２との
直列回路を並列接続した回路で構成されている。

【００６１】また、上記第１，第２チョーク回路３，４
に換えて、図４(Ｄ)に示す第１チョーク回路６３および
第２チョーク回路６４を備えてもよい。この第１チョー
ク回路６３はインダクタンス素子Ｌ１に、抵抗素子Ｒ１
とコンデンサＣ１との並列回路を直列接続した回路で構
成されている。また、第２チョーク回路６４はインダク
タンス素子Ｌ２に、抵抗素子Ｒ２とコンデンサＣ２との
並列回路を直列接続した回路で構成されている。

【００６２】上記第１チョーク回路３３，４３，５３，
６３および第２チョーク回路３４，４４，５４，６４
は、高周波的にインピーダンスの実部が存在するので、
増幅素子Ｔｒ１から電源側を見たインピーダンスの変動
を抑制して、インピーダンス不整合や発振を防止でき
る。

【００６３】特に、図４(Ａ)に示すチョーク回路３３，
３４では、抵抗Ｒ１，抵抗Ｒ２に直流電流が流れないの
で、上記抵抗Ｒ１，Ｒ２での直流的な電力消費もない。
一方、図４(Ｂ),(Ｃ),(Ｄ)に示す回路４３，４４，５
３，５４，６３，６４では、抵抗Ｒ１および抵抗Ｒ２で
直流的な電力消費が発生するが、増幅素子をＦＥＴにし
て、ゲートが信号入力端子である場合には、ゲート電流
がほとんど流れない。したがって、図４(Ｂ),(Ｃ),(Ｄ)
の回路４３，５３，６３を用いても、直流的な電力消費
はほとんど無い。また、上記増幅素子がバイポーラトラ
ンジスタであり、ベースが信号入力端子である場合で
も、トランジスタの増幅作用により、コレクタ電流に比
べてベース電流は電流増幅率分の１で良い。したがっ
て、図４(Ｂ),(Ｃ),(Ｄ)の回路４３，５３，６３を用い
ても、直流的な電力消費はほとんど無い。

【００６４】また、受信用増幅器のように、扱う電力が
微弱な場合には、増幅素子に供給するバイアス電流もわ
ずかであるので、抵抗Ｒ１，Ｒ２による直流的な電力消
費も小さく、図４(Ｂ),(Ｃ),(Ｄ)のチョーク回路４３，
５３，６３およびチョーク回路４４，５４，６４を適用
できる。

【００６５】

【発明の効果】以上より明らかなように、請求項１の発
明の電力増幅器は、バイアス供給電源と増幅素子の間に
インダクタンス素子Ｌ，キャパシタンス素子Ｃ，抵抗素
子Ｒで構成したチョーク回路を接続した。したがって、
上記チョーク回路のインピーダンスが誘導性あるいは容
量性成分を有する周波数で、上記チョーク回路が電源イ
ンピーダンスと共振した場合にも、抵抗素子Ｒが共振の
Ｑ値を低く抑える。これにより、増幅素子から上記チョ
ーク回路を含めてバイアス供給電源側を見たインピーダ
ンスの変動を抑制でき、電力増幅器のインピーダンス不
整合の発生や発振を抑制できる。

【００６６】また、請求項２の発明は、請求項１に記載
の電力増幅器において、増幅素子を、シリコン半導体ま
たは化合物半導体で構成された電界効果型トランジスタ
またはバイポーラトランジスタとすることによって、小
型化を図れる。

【００６７】また、請求項３の発明は、上記チョーク回
路が、インダクタンス素子とキャパシタンス素子と抵抗
素子とが互いに並列に接続された並列回路で構成されて
いる。

【００６８】この請求項３の発明では、インダクタンス
素子，キャパシタンス素子，抵抗素子それぞれのインダ
クタンス，キャパシタンス，抵抗をＬ，Ｃ，Ｒとする
と、上記並列回路のインピーダンス：Ｚｔは、Ｒｅ(Ｚｔ)＝ (ωＬ)²Ｒ/(Ｒ²(1−ω²ＬＣ)²＋(ωＬ)²) Ｉｍ(Ｚｔ)＝ωＬＲ²(1−ω²ＬＣ)/(Ｒ²(1−ω²ＬＣ)²
＋(ωＬ)²) となり、高周波的にも実部が存在する。

【００６９】したがって、電源側のインピーダンスがい
かなる値であっても、増幅素子から上記並列回路を含め
てバイアス供給電源側を見たインピーダンスが、上記イ
ンピーダンスＺｔの実部Ｒｅ(Ｚｔ)以上の値に制限され
る。したがって、増幅素子から上記並列回路を含めてバ
イアス供給電源側を見たインピーダンス変動が抑制され
る。また、バイアス供給電源から増幅素子に供給される
直流電流はインダクタンス素子Ｌを流れるので、抵抗素
子Ｒによる直流損失の発生もない。また、前述のごとく
インダクタンス素子Ｌと並列に接続されたキャパシタン
ス素子Ｃによって、インダクタンス素子Ｌのインダクタ
ンス値を低減でき、小型化も可能である。

【００７０】また、請求項４の発明は、請求項１または
２記載の電力増幅器において、上記チョーク回路が、上
記キャパシタンス素子と抵抗素子が直列に接続された直
列接続回路と、インダクタンス素子とが並列に接続され
た回路で構成されている。

【００７１】この請求項４の発明では、上記抵抗素子に
直流電流が流れないので、抵抗素子での直流的な電力消
費がなくなる。

【００７２】また、請求項５の発明は、チョーク回路の
インピーダンスＺｔの実部Ｒｅ(Ｚｔ)が最大となる上記
チョーク回路の共振周波数を、電力増幅器の動作周波数
よりも高く設定したので、チョーク回路を動作周波数で
共振させる場合に比べて、チョーク回路のインダクタン
ス素子あるいはキャパシタンス素子を小さくできる。し
たがって、請求項５の発明によれば、より一層の小型化
が可能となる。また、非共振状態では動作周波数で電
源側インピーダンスと共振する可能性が高くなるが、抵
抗素子によってＱ値が低くなっているので、従来例に比
べ、この共振によるインピーダンス変動も抑制される。

【００７３】また、請求項６の発明は、上記抵抗素子の
抵抗値Ｒあるいはチョーク回路のインピーダンスの実部
Ｒｅ(Ｚｔ)を、電力増幅器の動作周波数において増幅素
子の入力インピーダンスまたは出力インピーダンスより
も高く設定した。

【００７４】これにより、上記抵抗素子による電力消費
を抑制して、電力増幅器の利得を向上できる。一方、
抵抗素子の抵抗値Ｒとしては、増幅素子の入力インピー
ダンスまたは出力インピーダンスの１００倍以下に設定
したから、共振周波数以外の周波数でチョーク回路のイ
ンピーダンスＺｔの実部Ｒｅ(Ｚｔ)が急激に減少するこ
とを回避して、電源側のインピーダンスの影響を受けに
くくすることができる。

【００７５】また、請求項７の発明は、上記チョーク回
路を２つ以上の増幅段で共有にしたから、チョーク回路
の数を減らせ、電力増幅器を小型化できる。

【００７６】また、請求項８の発明は、上記チョーク回
路が、上記増幅素子とともに同一の半導体基板上に形成
されているので、上記チョーク回路と上記増幅素子を短
い配線で接続することができ、配線の寄生インダクタン
ス，上記配線と接地間の寄生キャパシタンスを低減で
き、より一層、特性変動が少なくて小型の電力増幅器を
実現できる。

【００７７】以上のように本発明によれば、電源側のイ
ンピーダンスによる特性変動の少ない、小型の電力増幅
器を提供できる。

【図面の簡単な説明】

【図１】本発明の電力増幅器の第１実施形態を示すブ
ロック図である。

【図２】本発明の電力増幅器の第２実施形態を示すブ
ロック図である。

【図３】本発明の電力増幅器の第３実施形態を示すブ
ロック図である。

【図４】図４(Ａ)は上記第１，第２，第３実施形態に
おけるチョーク回路の第１変形例を示す図であり、図４
(Ｂ)は上記チョーク回路の第２変形例を示す図であり、
図４(Ｃ)は上記チョーク回路の第３変形例を示す図であ
り、図４(Ｄ)は上記チョーク回路の第４変形例を示す図
である。

【図５】従来の電力増幅器のブロック図である。

【符号の説明】

１…入力整合回路、２…出力整合回路、３…第１チョー
ク回路、４…第２チョーク回路、７，８，１９…接続
線、１５…入力整合回路の一部、１６…出力整合回路の
一部、１７…段間整合回路、１８…段間整合回路の一
部、Ｌ１，Ｌ２，Ｌ３，Ｌｍ１，Ｌｍ２，Ｌｍ３…イン
ダクタンス素子、Ｃ１，Ｃ２，Ｃ３，Ｃｍ１，Ｃｍ２，
Ｃｍ３…キャパシタンス素子、Ｒ１，Ｒ２…抵抗素子、
Ｔｒ１，Ｔｒ２…トランジスタ。

Claims

【特許請求の範囲】

【請求項１】増幅素子の信号入力側または信号出力側
の少なくとも一方と上記増幅素子のバイアス供給電源と
の間に、インダクタンス素子とキャパシタンス素子と抵
抗素子からなるチョーク回路が接続されていることを特
徴とする電力増幅器。
【請求項２】請求項１に記載の電力増幅器において、上記増幅素子は、電界効果型トランジスタまたはバイポ
ーラトランジスタであり、シリコン半導体または化合物
半導体で構成されていることを特徴とする電力増幅器。
【請求項３】請求項１または２に記載の電力増幅器に
おいて、上記チョーク回路が、上記インダクタンス素子とキャパシタンス素子と抵抗素
子とが互いに並列に接続された並列回路で構成されてい
ることを特徴とする電力増幅器。
【請求項４】請求項１または２に記載の電力増幅器に
おいて、上記チョーク回路が、上記キャパシタンス素子と抵抗素子が直列に接続された
直列接続回路と、インダクタンス素子とが並列に接続さ
れた回路で構成されていることを特徴とする電力増幅
器。
【請求項５】請求項１乃至４のいずれか１つに記載の
電力増幅器において、上記チョーク回路の共振周波数を、上記増幅素子の動作
周波数よりも高く設定したことを特徴とする電力増幅
器。
【請求項６】請求項１乃至５のいずれか１つに記載の
電力増幅器において、上記増幅素子が動作する周波数において、上記抵抗素子
の抵抗値または上記チョーク回路のインピーダンスの実
部を、上記増幅素子の入力インピーダンスまたは出力イ
ンピーダンスより高く設定し、かつ、上記入力インピー
ダンスおよび出力インピーダンスの１００倍以下の値に
設定したことを特徴とする電力増幅器。
【請求項７】請求項１乃至６のいずれか１つに記載の
電力増幅器において、複数の増幅素子を有する多段電力増幅器であって、上記インダクタンス素子と上記キャパシタンス素子と上
記抵抗素子からなるチョーク回路が、２つ以上の増幅段
で共有されていることを特徴とする電力増幅器。
【請求項８】請求項１乃至７のいずれか１つに記載の
電力増幅器において、上記チョーク回路が、上記増幅素子とともに同一の半導
体基板上に形成されていることを特徴とする電力増幅
器。