JPH11204879A - Semiconductor optical device and its manufacture - Google Patents
Semiconductor optical device and its manufactureInfo
- Publication number
- JPH11204879A JPH11204879A JP523598A JP523598A JPH11204879A JP H11204879 A JPH11204879 A JP H11204879A JP 523598 A JP523598 A JP 523598A JP 523598 A JP523598 A JP 523598A JP H11204879 A JPH11204879 A JP H11204879A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- optical device
- semiconductor optical
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000003287 optical effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000005253 cladding Methods 0.000 claims description 32
- 230000000903 blocking effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 4
- 238000003776 cleavage reaction Methods 0.000 claims description 3
- 230000007017 scission Effects 0.000 claims description 3
- 240000002329 Inga feuillei Species 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速光通信用光素
子の高速動作、高出力を可能とする半導体光素子及びそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device capable of high-speed operation and high output of an optical device for high-speed optical communication and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】このような分野の技術としては、例え
ば、文献名「Ｈｉｇｈ−ｓｐｅｅｄ，ｐｏｌｙｍｉｄｅ
−ｂａｓｅｄ ｓｅｍｉ−ｉｎｓｕｌａｔｉｎｇ ｐｌ
ａｎａｒｂｕｒｉｅｄ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒ
ｅｓ」、著者：Ｊ．Ｅ．Ｂｏｗｅｒｓ，Ｕ．Ｋｏｒｅ
ｎ，Ｂ．Ｉ．Ｍｉｌｌｅｒ，Ｃ．Ｓｏｃｃｏｌｉｃｈ，
ａｎｄ Ｗ．Ｙ．Ｊａｎ、Ｅｌｅｃｔｒｏｎｉｃｓ．Ｌ
ｅｔｔｅｒｓ．，Ｖｏｌ．２３（１９８７）１２６３〜
１２６５に開示されるものがあった。2. Description of the Related Art As a technique in such a field, for example, a document name "High-speed, polymide"
-Based semi-insulating pl
anarburied heterostructure
es ", author: J. E. FIG. Bowers, U.S.A. Kore
n, B. I. Miller, C.M. Soccolich,
and W. Y. Jan, Electronics. L
letters. , Vol. 23 (1987) 1263-
1265.
【０００３】従来、この種の高抵抗電流ブロック層を持
つ半導体光素子は、上記文献に開示されるものがあり、
以下に説明する。なお、以後、半導体レーザについて説
明する。図３はかかる従来の半導体レーザ素子の断面図
である。この図において、１００はｎ+ −ＩｎＰ基板、
１０１はｎ−ＩｎＰ層、１０２は活性層、１０３はｐ−
ＩｎＰクラッド層、１０４はＳｉ−ＩｎＰ電流ブロック
層、１０５はｐ−ＩｎＰクラッド層、１０６は酸化膜、
１０７はポリイミド層、１０８はコンタクト層、１０９
はｐ側電極、１１０はｎ側電極である。Conventionally, a semiconductor optical device having a high-resistance current blocking layer of this type is disclosed in the above document.
This will be described below. Hereinafter, the semiconductor laser will be described. FIG. 3 is a sectional view of such a conventional semiconductor laser device. In this figure, 100 is an n + -InP substrate,
101 is an n-InP layer, 102 is an active layer, 103 is p-
An InP cladding layer, 104 a Si-InP current blocking layer, 105 a p-InP cladding layer, 106 an oxide film,
107 is a polyimide layer, 108 is a contact layer, 109
Is a p-side electrode, and 110 is an n-side electrode.
【０００４】光の変調は、レーザの駆動電流を直接変調
する直接変調方法を用いる。通常のレーザで使われてい
るｐｎ逆接合電流ブロックを採用すると、逆接合部での
大きな容量により、１Ｇｂ／ｓを越える高速変調は不可
能である。そこで、Ｓｉ−ＩｎＰ電流ブロック層１０４
に高抵抗層を用いることで、素子容量の低減化を図って
いる。また、Ｐ−ＩｎＰクラッド層１０５の幅の狭窄に
よるＰ−ＩｎＰクラッド層１０５の容量低減、側面にポ
リイミド層１０７を形成することにより、電極下の容量
低減を行っている。この構造により、素子容量１ｐＦ以
下を実現し、１９ＧＨｚの小信号変調特性を得ている。[0004] The light modulation uses a direct modulation method for directly modulating the drive current of the laser. When a pn reverse junction current block used in an ordinary laser is employed, high-speed modulation exceeding 1 Gb / s is impossible due to a large capacitance at the reverse junction. Therefore, the Si-InP current blocking layer 104
By using a high-resistance layer, the element capacitance is reduced. Further, the capacitance of the P-InP cladding layer 105 is reduced by the narrowing of the width of the P-InP cladding layer 105, and the capacitance under the electrode is reduced by forming the polyimide layer 107 on the side surface. With this structure, an element capacitance of 1 pF or less is realized, and a small signal modulation characteristic of 19 GHz is obtained.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記し
た従来の方法では、以下に述べる原因から、光出力の低
下、変調特性が低下するという欠点があった。素子容量
を低減するために、ｐ−ＩｎＰクラッド層１０５の幅を
狭くしているが、活性層１０２付近と電極１０９側とで
ｐ−ＩｎＰクラッド層１０５の幅が変わらないか、又は
電極１０９側の方が狭くなる構造なので、素子の抵抗が
大きくなる。However, the above-mentioned conventional method has a drawback that the light output is reduced and the modulation characteristic is reduced due to the following reasons. In order to reduce the device capacitance, the width of the p-InP cladding layer 105 is reduced. However, the width of the p-InP cladding layer 105 does not change between the vicinity of the active layer 102 and the electrode 109 side, or the width of the electrode 109 side does not change. Is narrower, so that the resistance of the element increases.
【０００６】このように、素子の抵抗が大きくなると、
レーザ発振させたときに熱飽和が、より低い電流値で起
こるため、高出力化することができない。また、変調特
性は素子容量と抵抗の積に反比例するため抵抗が大きく
なると、容量の低減の効果がなくなってしまう。また、
ｐ−ＩｎＰクラッド層１０５を狭窄化する際、図３に示
すように、ｐ−ＩｎＰクラッド層１０５だけをエッチン
グで除去するのは難しい。これは、ｐ−ＩｎＰクラッド
層１０５とＳｉ−ＩｎＰ電流ブロック層１０４が同じＩ
ｎＰで構成されていることによる。As described above, when the resistance of the element increases,
When laser oscillation occurs, thermal saturation occurs at a lower current value, so that high output cannot be achieved. Further, since the modulation characteristic is inversely proportional to the product of the element capacitance and the resistance, if the resistance increases, the effect of reducing the capacitance is lost. Also,
When narrowing the p-InP cladding layer 105, as shown in FIG. 3, it is difficult to remove only the p-InP cladding layer 105 by etching. This is because the p-InP cladding layer 105 and the Si-InP current blocking layer 104 have the same I
This is because it is composed of nP.
【０００７】本発明は、上記問題点を除去し、素子の抵
抗、容量の低減化を図ることができ、高速変調が可能な
半導体光素子及びその製造方法を提供することを目的と
するSUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor optical device capable of reducing the resistance and capacitance of the device and capable of high-speed modulation, and a method of manufacturing the same.
【０００８】。[0008]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体光素子において、ＩｎＰ基板上に形成され
た高抵抗電流ブロック層を有する半導体光素子におい
て、前記高抵抗電流ブロック層（６）上にＩｎＧａＡｓ
Ｐ層（８）を有するようにしたものである。According to the present invention, there is provided a semiconductor optical device comprising: a semiconductor optical device having a high-resistance current blocking layer formed on an InP substrate; InGaAs on the resistance current block layer (6)
It has a P layer (8).
【０００９】〔２〕上記〔１〕記載の半導体光素子にお
いて、前記ＩｎＧａＡｓＰ層（８）をエッチングストッ
プ層として、上側のＩｎＰクラッド層（９）を逆メサ構
造に形成するようにしたものである。 〔３〕ＩｎＰ基板上に形成された高抵抗電流ブロック層
を有する半導体光素子の製造方法において、ｎ−ＩｎＰ
基板（１）上にｎ−ＩｎＰクラッド層（２）、活性層
（３）、ｐ−ＩｎＰクラッド層（４）を形成する工程
と、ストライプ状の第１のマスク（５）を形成し、エッ
チングによりメサ形状にエッチングする工程と、メサ部
分に高抵抗電流ブロック層（６）、ｎ−ＩｎＰ層
（７）、ＩｎＧａＡｓＰエッチングストップ層（８）を
選択的に形成するとともに、前記ＩｎＧａＡｓＰエッチ
ングストップ層（８）は光が導波しないように、前記活
性層（３）よりもバンドギャップエネルギーが大きい組
成とし、前記活性層（３）と接触しないように膜厚を設
定する工程と、前記第１のマスク（５）を除去後、ｐ−
ＩｎＰクラッド層（９）、ｐ−ＩｎＧａＡｓコンタクト
層（１０）を形成し、前記活性層（３）の位置を中心に
してこの活性層（３）の幅より広いストライプ状の第２
のマスク（１１）を形成する工程と、前記ｐ−ＩｎＧａ
Ａｓコンタクト層（１０）をエッチングし、次いで、ｐ
−ＩｎＰクラッド層（９）を逆メサ形状にエッチングす
る工程と、第２のマスク（１１）を除去後、全面に酸化
膜（１２）を形成し、ｐ−ＩｎＰクラッド層（９）上の
ｐ−ＩｎＧａＡｓコンタクト層（１０）上面にのみ電極
用の窓を開ける工程と、上面にｐ側電極（１３）、底面
にｎ側電極（１４）をそれぞれ形成し、劈開工程により
所定のデバイス長に切り出す工程とを施すようにしたも
のである。[2] The semiconductor optical device according to [1], wherein the InGaAsP layer (8) is used as an etching stop layer, and the upper InP cladding layer (9) is formed in an inverted mesa structure. . [3] In a method for manufacturing a semiconductor optical device having a high-resistance current blocking layer formed on an InP substrate, the method comprises the steps of:
Steps of forming an n-InP cladding layer (2), an active layer (3), and a p-InP cladding layer (4) on a substrate (1), forming a first mask (5) in a stripe shape, and etching. And a step of selectively forming a high-resistance current blocking layer (6), an n-InP layer (7), and an InGaAsP etching stop layer (8) in the mesa portion, and the above-mentioned InGaAsP etching stop layer ( 8) a step of setting the composition such that the band gap energy is larger than that of the active layer (3) so that light is not guided, and setting the film thickness so as not to contact the active layer (3); After removing the mask (5), p-
An InP cladding layer (9) and a p-InGaAs contact layer (10) are formed, and a second stripe-shaped second layer wider than the width of the active layer (3) centering on the position of the active layer (3).
Forming a mask (11), and the p-InGa
Etch the As contact layer (10) and then p
A step of etching the InP clad layer (9) into an inverted mesa shape and removing the second mask (11), forming an oxide film (12) on the entire surface, and forming a p-type layer on the p-InP clad layer (9). -A step of opening an electrode window only on the top surface of the InGaAs contact layer (10), a p-side electrode (13) on the top surface, and an n-side electrode (14) on the bottom surface, and cut out to a predetermined device length by a cleavage step And a process.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は本発明の実施例の素子構造を
示す断面図である。この図において、１はｎ−ＩｎＰ基
板、２はｎ−ＩｎＰクラッド層、３は活性層、４はｐ−
ＩｎＰクラッド層、６はＦｅ−ＩｎＰ電流ブロック層
（高抵抗ＩｎＰ層）、７はｎ−ＩｎＰ層、８はＩｎＧａ
ＡｓＰエッチングストップ層、９はｐ−ＩｎＰクラッド
層、１０はｐ−ＩｎＧａＡｓコンタクト層、１２はＳｉ
Ｏ2 膜、１３はｐ側電極、１４はｎ側電極である。Embodiments of the present invention will be described below in detail. FIG. 1 is a sectional view showing an element structure according to an embodiment of the present invention. In this figure, 1 is an n-InP substrate, 2 is an n-InP cladding layer, 3 is an active layer, and 4 is a p-
InP clad layer, 6 is an Fe-InP current block layer (high-resistance InP layer), 7 is an n-InP layer, 8 is InGa
AsP etching stop layer, 9 is a p-InP cladding layer, 10 is a p-InGaAs contact layer, 12 is Si
The O 2 film, 13 is a p-side electrode, and 14 is an n-side electrode.
【００１１】このように、高抵抗ＩｎＰ層６の上に形成
したＩｎＧａＡｓＰ層８をエッチングストップ層にする
ことにより、ｐ−ＩｎＰクラッド層９の狭窄化の工程
で、ｐ−ＩｎＰクラッド層９だけを選択的にエッチング
することができる。ｐ−ＩｎＰクラッド層９はエッチン
グにより逆メサ形状にするようにしたので、素子抵抗と
素子容量の低減化を図ることができる。As described above, by using the InGaAsP layer 8 formed on the high-resistance InP layer 6 as an etching stop layer, only the p-InP cladding layer 9 is formed in the step of narrowing the p-InP cladding layer 9. It can be selectively etched. Since the p-InP cladding layer 9 is formed to have an inverted mesa shape by etching, it is possible to reduce element resistance and element capacitance.
【００１２】次に、本発明の実施例の半導体光素子の製
造方法について説明する。図２は本発明の実施例の半導
体光素子の製造工程図である。 （１）まず、図２（ａ）に示すように、ｎ−ＩｎＰ〈１
００〉基板１上に公知の手法により、ｎ−ＩｎＰクラッ
ド層２、活性層３、ｐ−ＩｎＰクラッド層４を形成す
る。次に、公知の手法により、〈０１１〉方向にストラ
イプ状のＳｉＯ2マスク５（第１のマスク）を形成す
る。Next, a method for manufacturing a semiconductor optical device according to an embodiment of the present invention will be described. FIG. 2 is a manufacturing process diagram of the semiconductor optical device according to the embodiment of the present invention. (1) First, as shown in FIG. 2A, n-InP <1
The n-InP cladding layer 2, the active layer 3, and the p-InP cladding layer 4 are formed on the substrate 1 by a known method. Next, a striped SiO 2 mask 5 (first mask) is formed in the <011> direction by a known method.
【００１３】（２）次に、図２（ｂ）に示すように、ウ
ェットエッチングまたはドライエッチングにより、メサ
形状にエッチングする。 （３）次に、図２（ｃ）に示すように、メサ部分にＦｅ
−ＩｎＰ電流ブロック層（高抵抗ＩｎＰ層）６、ｎ−Ｉ
ｎＰ層７、ＩｎＧａＡｓＰエッチングストップ層８を選
択的に形成する。このＩｎＧａＡｓＰエッチングストッ
プ層８は光が導波しないように、活性層３よりもバンド
ギャップエネルギーが大きい組成とし、活性層３と接触
しないように膜厚を設計する。(2) Next, as shown in FIG. 2B, etching is performed in a mesa shape by wet etching or dry etching. (3) Next, as shown in FIG.
-InP current blocking layer (high-resistance InP layer) 6, nI
The nP layer 7 and the InGaAsP etching stop layer 8 are selectively formed. The InGaAsP etching stop layer 8 has a composition having a band gap energy larger than that of the active layer 3 so that light is not guided, and the thickness thereof is designed so as not to contact the active layer 3.
【００１４】（４）次に、マスク５を除去後、図２
（ｄ）に示すように、ｐ−ＩｎＰクラッド層９、ｐ−Ｉ
ｎＧａＡｓコンタクト層１０を形成する。次に、活性層
３の位置を中心にしてストライプ状のＳｉＯ2 マスク１
１（第２のマスク）を形成する。このマスク１１の幅は
活性層３より広くする。 （５）次に、図２（ｅ）に示すように、ｐ−ＩｎＧａＡ
ｓコンタクト層１０をエッチングする。次いで、ｐ−Ｉ
ｎＰクラッド層９をウェットエッチングにより逆メサ形
状にする。このエッチャントは、ＩｎＰはエッチング可
能で、ＩｎＧａＡｓはエッチング不可能又はエッチング
速度がＩｎＰに比べかなり遅い組成とする。例として、
塩酸系水溶液、塩酸とリン酸の混合水溶液、臭化水素酸
とリン酸の混合水溶液、臭化水素酸と酢酸の混合水溶液
等が挙げられる。(4) Next, after removing the mask 5, FIG.
As shown in (d), the p-InP cladding layer 9, p-I
An nGaAs contact layer 10 is formed. Next, a stripe-shaped SiO 2 mask 1 centering on the position of the active layer 3
1 (second mask) is formed. The width of the mask 11 is wider than the active layer 3. (5) Next, as shown in FIG.
The s-contact layer 10 is etched. Then, pI
The nP cladding layer 9 is formed into an inverted mesa shape by wet etching. This etchant has a composition in which InP can be etched and InGaAs cannot be etched or the etching rate is much lower than that of InP. As an example,
Examples include a hydrochloric acid-based aqueous solution, a mixed aqueous solution of hydrochloric acid and phosphoric acid, a mixed aqueous solution of hydrobromic acid and phosphoric acid, and a mixed aqueous solution of hydrobromic acid and acetic acid.
【００１５】（６）次に、マスク１１を除去後、図２
（ｆ）に示すように、全面にＳｉＯ2膜１２を形成し、
ｐ−ＩｎＰクラッド層９上のｐ−ＩｎＧａＡｓコンタク
ト層１０上面にのみ、公知のリソグラフィーとエッチン
グ工程により、電極用の窓を開ける。最後に、上面にｐ
側電極１３、底面にｎ側電極１４を形成し、劈開工程に
より所定のデバイス長に切り出す。(6) Next, after removing the mask 11, FIG.
As shown in (f), an SiO 2 film 12 is formed on the entire surface,
A window for an electrode is opened only on the upper surface of the p-InGaAs contact layer 10 on the p-InP cladding layer 9 by a known lithography and etching process. Finally, p on the top
The side electrode 13 and the n-side electrode 14 are formed on the bottom surface, and are cut into a predetermined device length by a cleavage process.
【００１６】次に、本発明の半導体光素子の動作につい
て説明する。レーザ部のｐ側電極１３に正のバイアスを
かけ、閾値以上の電流を流すと、電流は、Ｆｅ−ＩｎＰ
電流ブロック層６により狭窄され活性層３のみを流れ、
活性層３部で発光する。その光は、屈折率差により活性
層３に沿って端面に向かい、２枚の端面を共振器として
波長の揃った光を外部に出射する。Next, the operation of the semiconductor optical device of the present invention will be described. When a positive bias is applied to the p-side electrode 13 of the laser unit and a current equal to or higher than the threshold is applied, the current becomes Fe-InP
Confined by the current blocking layer 6 and flows only through the active layer 3;
Light is emitted from three portions of the active layer. The light is directed to the end face along the active layer 3 due to the difference in the refractive index, and emits light having a uniform wavelength to the outside using the two end faces as resonators.
【００１７】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【００１８】[0018]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、素子容量を低減するために、ｐ−ＩｎＰクラッ
ド層を狭窄化する時に、電流ブロック層の上に形成した
ＩｎＧａＡｓＰ層をエッチングストップ層として利用す
ることにより、ＩｎＰだけを選択的にエッチングするこ
とができる。As described above in detail, according to the present invention, when the p-InP cladding layer is narrowed to reduce the device capacitance, the InGaAsP layer formed on the current blocking layer is reduced. By using it as an etching stop layer, only InP can be selectively etched.
【００１９】また、選択エッチングが可能なことにより
クラッド層を逆メサ形状にすることができる。このよう
に、逆メサ形状にすることにより、電極との接触面積が
大きくなり、半導体光素子の抵抗は小さくなる。また、
活性層の近くでは幅が狭くなり、素子容量の低減が可能
になる。したがって、半導体光素子の抵抗、容量の低減
化を図ることができるため、高速変調が可能になった。Further, since the selective etching is possible, the clad layer can be formed in an inverted mesa shape. Thus, by making the shape of the inverted mesa, the contact area with the electrode is increased, and the resistance of the semiconductor optical device is reduced. Also,
In the vicinity of the active layer, the width becomes narrow, and the device capacitance can be reduced. Therefore, since the resistance and the capacitance of the semiconductor optical device can be reduced, high-speed modulation can be performed.
【図１】本発明の実施例の素子構造を示す断面図であ
る。FIG. 1 is a sectional view showing an element structure according to an embodiment of the present invention.
【図２】本発明の実施例の半導体光素子の製造工程図で
ある。FIG. 2 is a manufacturing process diagram of the semiconductor optical device according to the embodiment of the present invention.
【図３】従来の半導体レーザ素子の断面図である。FIG. 3 is a sectional view of a conventional semiconductor laser device.
１ ｎ−ＩｎＰ〈１００〉基板 ２ ｎ−ＩｎＰクラッド層 ３ 活性層 ４，９ ｐ−ＩｎＰクラッド層 ５ ストライプ状のＳｉＯ2 マスク（第１のマスク） ６ Ｆｅ−ＩｎＰ電流ブロック層（高抵抗ＩｎＰ層） ７ ｎ−ＩｎＰ層 ８ ＩｎＧａＡｓＰエッチングストップ層 １０ ｐ−ＩｎＧａＡｓコンタクト層 １１ ストライプ状のＳｉＯ2 マスク（第２のマス
ク） １２ ＳｉＯ2 膜 １３ ｐ側電極 １４ ｎ側電極Reference Signs List 1 n-InP <100> substrate 2 n-InP cladding layer 3 active layer 4, 9 p-InP cladding layer 5 striped SiO 2 mask (first mask) 6 Fe-InP current blocking layer (high-resistance InP layer) 7) n-InP layer 8 InGaAsP etching stop layer 10 p-InGaAs contact layer 11 striped SiO 2 mask (second mask) 12 SiO 2 film 13 p-side electrode 14 n-side electrode
Claims (3)
ロック層を有する半導体光素子において、 前記高抵抗電流ブロック層上にＩｎＧａＡｓＰ層を有す
ることを特徴とする半導体光素子。1. A semiconductor optical device having a high-resistance current block layer formed on an InP substrate, wherein the semiconductor optical device has an InGaAsP layer on the high-resistance current block layer.
前記ＩｎＧａＡｓＰ層をエッチングストップ層として、
上側のＩｎＰクラッド層を逆メサ構造に形成してなるこ
とを特徴とする半導体光素子。2. The semiconductor optical device according to claim 1, wherein
Using the InGaAsP layer as an etching stop layer,
A semiconductor optical device comprising an upper InP cladding layer formed in an inverted mesa structure.
ロック層を有する半導体光素子の製造方法において、
（ａ）ｎ−ＩｎＰ基板上にｎ−ＩｎＰクラッド層、活性
層、ｐ−ＩｎＰクラッド層を順次形成する工程と、
（ｂ）ストライプ状の第１のマスクを形成し、エッチン
グによりメサ形状にエッチングする工程と、（ｃ）メサ
部分に高抵抗電流ブロック層、ｎ−ＩｎＰ層、ＩｎＧａ
ＡｓＰエッチングストップ層を選択的に形成するととも
に、前記ＩｎＧａＡｓＰエッチングストップ層は光が導
波しないように、前記活性層よりもバンドギャップエネ
ルギーが大きい組成とし、前記活性層と接触しないよう
に膜厚を設定する工程と、（ｄ）前記第１のマスクを除
去後、ｐ−ＩｎＰクラッド層、ｐ−ＩｎＧａＡｓコンタ
クト層を形成し、前記活性層の位置を中心にして該活性
層の幅より広いストライプ状の第２のマスクを形成する
工程と、（ｅ）前記ｐ−ＩｎＧａＡｓコンタクト層をエ
ッチングし、次いで、ｐ−ＩｎＰクラッド層を順次逆メ
サ形状にエッチングする工程と、（ｆ）前記第２のマス
クを除去後、全面に酸化膜を形成し、ｐ−ＩｎＰクラッ
ド層上のｐ−ＩｎＧａＡｓコンタクト層上面にのみ電極
用の窓を開ける工程と、（ｇ）上面にｐ側電極、底面に
ｎ側電極をそれぞれ形成し、劈開工程により所定のデバ
イス長に切り出す工程とを施すことを特徴とする半導体
光素子の製造方法。3. A method for manufacturing a semiconductor optical device having a high-resistance current blocking layer formed on an InP substrate,
(A) sequentially forming an n-InP cladding layer, an active layer, and a p-InP cladding layer on an n-InP substrate;
(B) a step of forming a stripe-shaped first mask and etching it into a mesa shape by etching; and (c) a high resistance current block layer, an n-InP layer, and InGa in the mesa portion.
In addition to selectively forming an AsP etching stop layer, the InGaAsP etching stop layer has a composition having a bandgap energy larger than that of the active layer so that light is not guided, and has a thickness so as not to contact the active layer. Setting and (d) removing the first mask, forming a p-InP cladding layer and a p-InGaAs contact layer, and forming a stripe shape wider than the width of the active layer around the position of the active layer. Forming a second mask, (e) etching the p-InGaAs contact layer, and then sequentially etching the p-InP cladding layer into an inverted mesa shape; and (f) forming the second mask. After removing the oxide film, an oxide film is formed on the entire surface, and a window for an electrode is opened only on the upper surface of the p-InGaAs contact layer on the p-InP cladding layer. If, (g) p-side electrode on the upper surface, the n-side electrode respectively formed on a bottom surface, a method of manufacturing a semiconductor optical device characterized by performing the step of cutting by cleavage step to a predetermined length of the device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523598A JPH11204879A (en) | 1998-01-14 | 1998-01-14 | Semiconductor optical device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP523598A JPH11204879A (en) | 1998-01-14 | 1998-01-14 | Semiconductor optical device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204879A true JPH11204879A (en) | 1999-07-30 |
Family
ID=11605542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP523598A Pending JPH11204879A (en) | 1998-01-14 | 1998-01-14 | Semiconductor optical device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204879A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724068B2 (en) | 2001-03-29 | 2004-04-20 | Kabushiki Kaisha Toshiba | Optical semiconductor device and fabricating method thereof |
| KR100640393B1 (en) | 2004-05-20 | 2006-10-30 | 삼성전자주식회사 | Optical integrated device using inverted mesa structure and its manufacturing method |
| US9153942B2 (en) | 2014-02-26 | 2015-10-06 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
-
1998
- 1998-01-14 JP JP523598A patent/JPH11204879A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724068B2 (en) | 2001-03-29 | 2004-04-20 | Kabushiki Kaisha Toshiba | Optical semiconductor device and fabricating method thereof |
| KR100640393B1 (en) | 2004-05-20 | 2006-10-30 | 삼성전자주식회사 | Optical integrated device using inverted mesa structure and its manufacturing method |
| US9153942B2 (en) | 2014-02-26 | 2015-10-06 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3104789B2 (en) | Semiconductor optical device and method of manufacturing the same | |
| JP3484394B2 (en) | Optical semiconductor device and method of manufacturing the same | |
| JP4618854B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2001274510A (en) | Waveguide type optical element and its manufacturing method | |
| JPH11204879A (en) | Semiconductor optical device and its manufacture | |
| JP4842983B2 (en) | Semiconductor optical integrated device and manufacturing method thereof | |
| JPH11204773A (en) | Waveguide-type semiconductor optical integrated device and method of manufacturing the same | |
| JP2002026453A (en) | Ridge-waveguide semiconductor laser and method of manufacturing the same | |
| JPH11354887A (en) | Manufacture of semiconductor laser | |
| JPH1093190A (en) | Semiconductor laser and manufacture thereof | |
| JPH11354882A (en) | Semiconductor laser and its manufacturing method | |
| JPH0927656A (en) | Manufacture of ridge waveguide semiconductor laser | |
| JPH0951146A (en) | Ridge-type semiconductor optical element and manufacture thereof | |
| JP3159914B2 (en) | Selectively grown waveguide type optical control element and method of manufacturing the same | |
| JP2000340887A (en) | Semiconductor laser and manufacture thereof | |
| JPH0526359B2 (en) | ||
| US7564883B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH06283801A (en) | Semiconductor laser | |
| JPH10223970A (en) | Semiconductor laser | |
| JPH11233884A (en) | Manufacture of semiconductor laser element | |
| KR20050050592A (en) | Semiconductor laser device and method for manufacturing the same | |
| JPH0613709A (en) | Semiconductor laser device and manufacture thereof | |
| JPH05267772A (en) | Semiconductor laser device | |
| JP2003086899A (en) | Semiconductor laser element and its manufacturing method | |
| JPH09246661A (en) | Semiconductor laser and semiconductor light amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |