JPH11196529A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH11196529A JPH11196529A JP9360271A JP36027197A JPH11196529A JP H11196529 A JPH11196529 A JP H11196529A JP 9360271 A JP9360271 A JP 9360271A JP 36027197 A JP36027197 A JP 36027197A JP H11196529 A JPH11196529 A JP H11196529A
- Authority
- JP
- Japan
- Prior art keywords
- input
- power supply
- circuit
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
Landscapes
- Dc-Dc Converters (AREA)
- Emergency Protection Circuit Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 瞬時停電発生後の復帰時において突入電流の
発生を防止する電源装置を提供する。 【解決手段】 交流電源１とコンデンサとの間に接続し
た交流電源１からの入力の伝達、遮断を行うトライアッ
クＴＲ1 と、抵抗Ｒ1 との並列回路と、前記トライアッ
クＴＲ1 をオン、オフ駆動するトランジスタＱ1 と、前
記交流電源１とコンデンサＣ1 との間で前記並列回路と
直列接続した前記交流電源１からの入力の有無を検出す
る抵抗Ｒ3 と、この抵抗Ｒ3 より検出する入力の電圧
と、所定の基準電圧Ｖr とを比較し、入力の電圧が検出
されない状態から所定の基準電圧Ｖrを越える状態に変
化した時点で入力伝達信号を出力する入力制御回路１１
と、この入力制御回路１１からの入力伝達信号を基に、
所定の遅延時間をもって前記トライアックＴＲ1 をオン
駆動し、交流電源１からの交流入力を前記抵抗Ｒ1 を介
さずに前記コンデンサＣ1 側に導く遅延駆動回路１２と
を有するものである。
発生を防止する電源装置を提供する。 【解決手段】 交流電源１とコンデンサとの間に接続し
た交流電源１からの入力の伝達、遮断を行うトライアッ
クＴＲ1 と、抵抗Ｒ1 との並列回路と、前記トライアッ
クＴＲ1 をオン、オフ駆動するトランジスタＱ1 と、前
記交流電源１とコンデンサＣ1 との間で前記並列回路と
直列接続した前記交流電源１からの入力の有無を検出す
る抵抗Ｒ3 と、この抵抗Ｒ3 より検出する入力の電圧
と、所定の基準電圧Ｖr とを比較し、入力の電圧が検出
されない状態から所定の基準電圧Ｖrを越える状態に変
化した時点で入力伝達信号を出力する入力制御回路１１
と、この入力制御回路１１からの入力伝達信号を基に、
所定の遅延時間をもって前記トライアックＴＲ1 をオン
駆動し、交流電源１からの交流入力を前記抵抗Ｒ1 を介
さずに前記コンデンサＣ1 側に導く遅延駆動回路１２と
を有するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、電源装置に関し、
より詳しくは、瞬時停電時に発生する突入電流を制限す
る機能を備えた電源装置に関する。
より詳しくは、瞬時停電時に発生する突入電流を制限す
る機能を備えた電源装置に関する。
【０００２】
【従来の技術】従来の電源装置の一例を図４に示し、従
来の電源装置の各部の動作波形を図５に示す。
来の電源装置の各部の動作波形を図５に示す。
【０００３】図４に示す従来の電源装置は、交流電源１
に、トライアックＴＲ1 と抵抗Ｒ1との並列回路が直列
に接続され、交流電源１からこの直列回路を経て供給さ
れる電圧を、ダイオードＤ1 乃至Ｄ4 によるブリッジ整
流回路で整流し、更に、平滑コンデンサＣ1 で平滑して
所定の直流電圧を出力する。
に、トライアックＴＲ1 と抵抗Ｒ1との並列回路が直列
に接続され、交流電源１からこの直列回路を経て供給さ
れる電圧を、ダイオードＤ1 乃至Ｄ4 によるブリッジ整
流回路で整流し、更に、平滑コンデンサＣ1 で平滑して
所定の直流電圧を出力する。
【０００４】前記平滑コンデンサＣ1 と並列にＤＣ／Ｄ
Ｃコンバータ２が接続され、このＤＣ／ＤＣコンバータ
２により直流−直流変換を行い、負荷Ｒに所定の直流電
圧を供給するようになっている。
Ｃコンバータ２が接続され、このＤＣ／ＤＣコンバータ
２により直流−直流変換を行い、負荷Ｒに所定の直流電
圧を供給するようになっている。
【０００５】ＤＣ／ＤＣコンバータ２は、一次時巻線Ｎ
1 、二次巻線Ｎ2 及び補助巻線Ｎ3を有するスイッチン
グトランスＴと、一次巻線Ｎ1 に供給される直流電圧を
スイッチングするスイッチング素子Ｓと、二次巻線Ｎ2
に誘起するパルス電圧を平滑する平滑タイオードＤ0 及
び平滑コンデンサＣ0 とを具備し、平滑コンデンサＣ0
と並列に前記負荷Ｒを接続した構成となっている。
1 、二次巻線Ｎ2 及び補助巻線Ｎ3を有するスイッチン
グトランスＴと、一次巻線Ｎ1 に供給される直流電圧を
スイッチングするスイッチング素子Ｓと、二次巻線Ｎ2
に誘起するパルス電圧を平滑する平滑タイオードＤ0 及
び平滑コンデンサＣ0 とを具備し、平滑コンデンサＣ0
と並列に前記負荷Ｒを接続した構成となっている。
【０００６】さらに、前記補助巻線Ｎ3 には、平滑タイ
オードＤ56、平滑コンデンサＣ53からなる整流平滑回路
が接続され、補助巻線Ｎ3 に誘起するパルス電圧を整流
平滑回路で整流平滑し、抵抗Ｒ52、抵抗Ｒ54を介して前
記トライアックＴＲ1 のゲートに供給して、このトライ
アックＴＲ1 のオン／オフ動作を実行するように構成し
ている。
オードＤ56、平滑コンデンサＣ53からなる整流平滑回路
が接続され、補助巻線Ｎ3 に誘起するパルス電圧を整流
平滑回路で整流平滑し、抵抗Ｒ52、抵抗Ｒ54を介して前
記トライアックＴＲ1 のゲートに供給して、このトライ
アックＴＲ1 のオン／オフ動作を実行するように構成し
ている。
【０００７】この従来の電源装置は、交流電源１の投入
時の突入電流を防止する目的で前記抵抗Ｒ1 及びトライ
アックＴＲ1 の並列回路を交流電源１からの入力ライン
に接続し、交流電源１が動作を始め安定した後にトライ
アックＴＲ1 をオンし、抵抗Ｒ1 による抵抗損失が発生
しないようにしている。
時の突入電流を防止する目的で前記抵抗Ｒ1 及びトライ
アックＴＲ1 の並列回路を交流電源１からの入力ライン
に接続し、交流電源１が動作を始め安定した後にトライ
アックＴＲ1 をオンし、抵抗Ｒ1 による抵抗損失が発生
しないようにしている。
【０００８】また、トライアックＴＲ1 のゲートの駆動
は、スイッチングトランスＴの補助巻線Ｎ3 の誘起電圧
を用いる方法が一般的である。
は、スイッチングトランスＴの補助巻線Ｎ3 の誘起電圧
を用いる方法が一般的である。
【０００９】
【発明が解決しようとする課題】しかしながら、図４に
示す従来例では、以下のような課題がある。
示す従来例では、以下のような課題がある。
【００１０】図５に示すように、交流電源１からのＡＣ
入力が瞬時停電で断たれ、例えば、電気角で２７０度経
過した時点で復帰した場合、復帰直後のＡＣ入力と前記
平滑コンデンサＣ1 の両端電圧との間には大きな電圧差
があるため、ブリッジ整流回路に対する入力電流として
は、図５に示すように、前記抵抗Ｒ1 の抵抗値とライン
インピーダンス等（通常１Ω以下）とで制限される非常
に大きなピーク値を持つ入力電流が流れる。
入力が瞬時停電で断たれ、例えば、電気角で２７０度経
過した時点で復帰した場合、復帰直後のＡＣ入力と前記
平滑コンデンサＣ1 の両端電圧との間には大きな電圧差
があるため、ブリッジ整流回路に対する入力電流として
は、図５に示すように、前記抵抗Ｒ1 の抵抗値とライン
インピーダンス等（通常１Ω以下）とで制限される非常
に大きなピーク値を持つ入力電流が流れる。
【００１１】この大きなピーク値を持つ入力電流によ
り、入力配電系統に用いられているブレーカー等の誤ト
リップ等という障害が生じて電源装置自体の運転再開が
不可能になってしまう要因になりうる。
り、入力配電系統に用いられているブレーカー等の誤ト
リップ等という障害が生じて電源装置自体の運転再開が
不可能になってしまう要因になりうる。
【００１２】本発明は、電源投入時又は瞬時停電発生後
の復帰時において突入電流の発生を防止することがで
き、安定した動作を発揮し得る電源装置を提供すること
を目的とするものである。
の復帰時において突入電流の発生を防止することがで
き、安定した動作を発揮し得る電源装置を提供すること
を目的とするものである。
【００１３】
【課題を解決するための手段】請求項１記載の発明は、
交流電源からの交流入力を整流平滑するとともに、入力
コンデンサを備えたスイッチング電源回路により直流電
圧に変換して出力する電源装置において、前記交流電源
と入力コンデンサとの間に接続したオン、オフ駆動され
ることにより交流電源からの入力の伝達、遮断を行う入
力伝達遮断素子と、入力電流の抑制を行う入力抑制素子
との並列回路と、前記入力伝達遮断素子をオン、オフ駆
動する入力伝達遮断素子駆動回路と、前記交流電源と入
力コンデンサとの間において前記並列回路と直列接続し
た前記交流電源からの入力の有無を検出する入力検出回
路と、この入力検出回路により検出する入力の電圧と、
所定の基準電圧とを比較し、入力の電圧が検出されない
状態から所定の基準電圧を越える状態に変化した時点で
入力伝達信号を出力する入力制御回路と、この入力制御
回路からの入力伝達信号を基に、所定の遅延時間をもっ
て前記入力伝達遮断素子駆動回路を介して前記入力伝達
遮断素子をオン駆動し、交流電源からの交流入力を前記
入力抑制素子を介さずに前記入力コンデンサ側に導く遅
延駆動回路とを有することを特徴とするものである。
交流電源からの交流入力を整流平滑するとともに、入力
コンデンサを備えたスイッチング電源回路により直流電
圧に変換して出力する電源装置において、前記交流電源
と入力コンデンサとの間に接続したオン、オフ駆動され
ることにより交流電源からの入力の伝達、遮断を行う入
力伝達遮断素子と、入力電流の抑制を行う入力抑制素子
との並列回路と、前記入力伝達遮断素子をオン、オフ駆
動する入力伝達遮断素子駆動回路と、前記交流電源と入
力コンデンサとの間において前記並列回路と直列接続し
た前記交流電源からの入力の有無を検出する入力検出回
路と、この入力検出回路により検出する入力の電圧と、
所定の基準電圧とを比較し、入力の電圧が検出されない
状態から所定の基準電圧を越える状態に変化した時点で
入力伝達信号を出力する入力制御回路と、この入力制御
回路からの入力伝達信号を基に、所定の遅延時間をもっ
て前記入力伝達遮断素子駆動回路を介して前記入力伝達
遮断素子をオン駆動し、交流電源からの交流入力を前記
入力抑制素子を介さずに前記入力コンデンサ側に導く遅
延駆動回路とを有することを特徴とするものである。
【００１４】この発明によれば、入力の電圧が検出され
ない状態から所定の基準電圧を越える状態に変化した時
点で入力伝達信号を出力し、この入力制御回路からの入
力伝達信号を基に、所定の遅延時間をもって前記入力伝
達遮断素子駆動回路を介して前記入力伝達遮断素子をオ
ン駆動し、交流電源からの交流入力を前記入力抑制素子
を介さずに入力コンデンサ側に導くものであるから、電
源投入時又は瞬時停電発生後の復帰時において突入電流
の発生を防止することができ、安定した動作を発揮させ
ることができる。
ない状態から所定の基準電圧を越える状態に変化した時
点で入力伝達信号を出力し、この入力制御回路からの入
力伝達信号を基に、所定の遅延時間をもって前記入力伝
達遮断素子駆動回路を介して前記入力伝達遮断素子をオ
ン駆動し、交流電源からの交流入力を前記入力抑制素子
を介さずに入力コンデンサ側に導くものであるから、電
源投入時又は瞬時停電発生後の復帰時において突入電流
の発生を防止することができ、安定した動作を発揮させ
ることができる。
【００１５】請求項２記載の発明は、交流電源からの交
流入力を整流平滑回路により整流平滑するとともに、入
力コンデンサを備えたスイッチング電源回路により直流
電圧に変換して出力する電源装置において、前記整流平
滑回路と入力コンデンサとの間に接続したオン、オフ駆
動されることにより交流電源からの入力の伝達、遮断を
行う入力伝達遮断素子と、入力電流の抑制を行う入力抑
制素子との並列回路と、前記入力伝達遮断素子をオン、
オフ駆動する入力伝達遮断素子駆動回路と、前記整流平
滑回路と入力コンデンサとの間において前記並列回路と
直列接続した前記交流電源からの入力の有無を検出する
入力検出回路と、この入力検出回路により検出する入力
の電圧と、所定の基準電圧とを比較し、入力の電圧が検
出されない状態から所定の基準電圧を越える状態に変化
した時点で入力伝達信号を出力する入力制御回路と、こ
の入力制御回路からの入力伝達信号を基に、所定の遅延
時間をもって前記入力伝達遮断素子駆動回路を介して前
記入力伝達遮断素子をオン駆動し、交流電源から入力さ
れ整流平滑回路から出力される直流電圧を前記入力抑制
素子を介さずに前記入力コンデンサ側に導く遅延駆動回
路とを有することを特徴とするものである。
流入力を整流平滑回路により整流平滑するとともに、入
力コンデンサを備えたスイッチング電源回路により直流
電圧に変換して出力する電源装置において、前記整流平
滑回路と入力コンデンサとの間に接続したオン、オフ駆
動されることにより交流電源からの入力の伝達、遮断を
行う入力伝達遮断素子と、入力電流の抑制を行う入力抑
制素子との並列回路と、前記入力伝達遮断素子をオン、
オフ駆動する入力伝達遮断素子駆動回路と、前記整流平
滑回路と入力コンデンサとの間において前記並列回路と
直列接続した前記交流電源からの入力の有無を検出する
入力検出回路と、この入力検出回路により検出する入力
の電圧と、所定の基準電圧とを比較し、入力の電圧が検
出されない状態から所定の基準電圧を越える状態に変化
した時点で入力伝達信号を出力する入力制御回路と、こ
の入力制御回路からの入力伝達信号を基に、所定の遅延
時間をもって前記入力伝達遮断素子駆動回路を介して前
記入力伝達遮断素子をオン駆動し、交流電源から入力さ
れ整流平滑回路から出力される直流電圧を前記入力抑制
素子を介さずに前記入力コンデンサ側に導く遅延駆動回
路とを有することを特徴とするものである。
【００１６】この発明によれば、整流平滑回路と入力コ
ンデンサとの間において、直流電圧の入力の有無を検出
し、入力の電圧が検出されない状態から所定の基準電圧
を越える状態に変化した時点で入力伝達信号を出力し、
この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、直流電圧を入力伝
達遮断素子により前記入力抑制素子を介さずに前記入力
コンデンサ側に導くものであるから、電源投入時又は瞬
時停電発生後の復帰時において、やはり突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる。
ンデンサとの間において、直流電圧の入力の有無を検出
し、入力の電圧が検出されない状態から所定の基準電圧
を越える状態に変化した時点で入力伝達信号を出力し、
この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、直流電圧を入力伝
達遮断素子により前記入力抑制素子を介さずに前記入力
コンデンサ側に導くものであるから、電源投入時又は瞬
時停電発生後の復帰時において、やはり突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
を参照しながら説明する。
【００１８】（実施の形態１）本実施の形態１の電源装
置は、図１に示すように、交流電源１に、入力伝達遮断
素子であるトライアックＴＲ1 と、入力電流の抑制を行
う入力電流抑制素子である抵抗Ｒ1 との並列回路が直列
に接続され、交流電源１からこの並列回路を経て供給さ
れる電圧を、入力検出回路である抵抗Ｒ3 を経てダイオ
ードＤ1 乃至Ｄ4 によるブリッジ整流回路及び次段への
入力コンデンサとして機能する平滑コンデンサＣ1 から
なる整流平滑回路に入力し、この整流平滑回路で整流
し、所定の直流電圧として出力するようになっている。
置は、図１に示すように、交流電源１に、入力伝達遮断
素子であるトライアックＴＲ1 と、入力電流の抑制を行
う入力電流抑制素子である抵抗Ｒ1 との並列回路が直列
に接続され、交流電源１からこの並列回路を経て供給さ
れる電圧を、入力検出回路である抵抗Ｒ3 を経てダイオ
ードＤ1 乃至Ｄ4 によるブリッジ整流回路及び次段への
入力コンデンサとして機能する平滑コンデンサＣ1 から
なる整流平滑回路に入力し、この整流平滑回路で整流
し、所定の直流電圧として出力するようになっている。
【００１９】前記平滑コンデンサＣ1 の後段には、スイ
ッチング動作及び整流平滑動作を行うＤＣ／ＤＣコンバ
ータ２が接続され、このＤＣ／ＤＣコンバータ２により
直流−直流変換を行い、負荷Ｒに所定の直流電圧を供給
するようになっている。
ッチング動作及び整流平滑動作を行うＤＣ／ＤＣコンバ
ータ２が接続され、このＤＣ／ＤＣコンバータ２により
直流−直流変換を行い、負荷Ｒに所定の直流電圧を供給
するようになっている。
【００２０】ＤＣ／ＤＣコンバータ２は、一次時巻線Ｎ
1 、二次巻線Ｎ2 及び補助巻線Ｎ3を有するスイッチン
グトランスＴと、一次巻線Ｎ1 に供給される直流電圧を
スイッチングするスイッチング素子Ｓと、二次巻線Ｎ2
に誘起するパルス電圧を平滑する平滑タイオードＤ0 及
び平滑コンデンサＣ0 とを具備し、平滑コンデンサＣ0
と並列に前記負荷Ｒを接続した構成となっている。
1 、二次巻線Ｎ2 及び補助巻線Ｎ3を有するスイッチン
グトランスＴと、一次巻線Ｎ1 に供給される直流電圧を
スイッチングするスイッチング素子Ｓと、二次巻線Ｎ2
に誘起するパルス電圧を平滑する平滑タイオードＤ0 及
び平滑コンデンサＣ0 とを具備し、平滑コンデンサＣ0
と並列に前記負荷Ｒを接続した構成となっている。
【００２１】さらに、前記補助巻線Ｎ3 には、直流電圧
供給回路であるダイオードＤ5 、Ｄ6 、平滑コンデンサ
Ｃ2 、Ｃ3 、３端子レギュレータＩＣ1 、ＩＣ2 及び平
滑コンデンサＣ4 、Ｃ5 が接続されている。３端子レギ
ュレータＩＣ1 には所定の直流電圧ＶCCが供給されてい
る。
供給回路であるダイオードＤ5 、Ｄ6 、平滑コンデンサ
Ｃ2 、Ｃ3 、３端子レギュレータＩＣ1 、ＩＣ2 及び平
滑コンデンサＣ4 、Ｃ5 が接続されている。３端子レギ
ュレータＩＣ1 には所定の直流電圧ＶCCが供給されてい
る。
【００２２】前記トライアックＴＲ1 のゲートには、抵
抗Ｒ4 を介して入力伝達遮断素子駆動回路であるトラン
ジスタＱ1 のコレクタが接続され、前記３端子レギュレ
ータＩＣ2 の出力には、トランジスタＱ1 のエミッタが
接続されている。また、前記トライアックＴＲ1 のゲー
トとこのトライアックＴＲ1 の出力端子との間には抵抗
Ｒ2 が接続されている。
抗Ｒ4 を介して入力伝達遮断素子駆動回路であるトラン
ジスタＱ1 のコレクタが接続され、前記３端子レギュレ
ータＩＣ2 の出力には、トランジスタＱ1 のエミッタが
接続されている。また、前記トライアックＴＲ1 のゲー
トとこのトライアックＴＲ1 の出力端子との間には抵抗
Ｒ2 が接続されている。
【００２３】また、この電源装置は、図１に示すよう
に、前記抵抗Ｒ3 により検出する交流入力の電圧と、所
定の基準電圧（Ｖr 、−Ｖr ）とを比較し、入力の電圧
が検出されない状態から所定の基準電圧（Ｖr 、−Ｖr
）を越える状態に変化した時点で入力伝達信号を出力
する入力制御回路１１と、この入力制御回路１１からの
入力伝達信号を基に、所定の遅延時間をもって前記トラ
ンジスタＱ1 を介して前記トライアックＴＲ1 をオン駆
動し、交流電源１からの交流入力を前記抵抗Ｒ1 を介さ
ずに前記入力コンデンサＣ1 側に導く遅延駆動回路１２
とを具備している。
に、前記抵抗Ｒ3 により検出する交流入力の電圧と、所
定の基準電圧（Ｖr 、−Ｖr ）とを比較し、入力の電圧
が検出されない状態から所定の基準電圧（Ｖr 、−Ｖr
）を越える状態に変化した時点で入力伝達信号を出力
する入力制御回路１１と、この入力制御回路１１からの
入力伝達信号を基に、所定の遅延時間をもって前記トラ
ンジスタＱ1 を介して前記トライアックＴＲ1 をオン駆
動し、交流電源１からの交流入力を前記抵抗Ｒ1 を介さ
ずに前記入力コンデンサＣ1 側に導く遅延駆動回路１２
とを具備している。
【００２４】入力制御回路１１は、前記第１のコンパレ
ータＩＣ3 と、第２のコンパレータＩＣ4 と、第１の基
準電圧源（基準電圧Ｖr ）１３と、第２の基準電圧源
（基準電圧−Ｖr ）１４とを具備し、第１のコンパレー
タＩＣ3 の反転入力端子及び第２のコンパレータＩＣ4
の非反転入力端子を共通に前記抵抗Ｒ1 の出力側に接続
している。
ータＩＣ3 と、第２のコンパレータＩＣ4 と、第１の基
準電圧源（基準電圧Ｖr ）１３と、第２の基準電圧源
（基準電圧−Ｖr ）１４とを具備し、第１のコンパレー
タＩＣ3 の反転入力端子及び第２のコンパレータＩＣ4
の非反転入力端子を共通に前記抵抗Ｒ1 の出力側に接続
している。
【００２５】また、第１のコンパレータＩＣ3 の非反転
入力端子には第１の基準電圧源１３のプラス端子が、第
２のコンパレータＩＣ4 の反転入力端子には第２の基準
電圧源１４のマイナス端子が接続され、さらに、第１の
基準電圧源１３のマイナス端子及び第２の基準電圧源１
４のプラス端子は、前記３端子レギュレータＩＣ1 、Ｉ
Ｃ2 の接続点に共通に接続されている。
入力端子には第１の基準電圧源１３のプラス端子が、第
２のコンパレータＩＣ4 の反転入力端子には第２の基準
電圧源１４のマイナス端子が接続され、さらに、第１の
基準電圧源１３のマイナス端子及び第２の基準電圧源１
４のプラス端子は、前記３端子レギュレータＩＣ1 、Ｉ
Ｃ2 の接続点に共通に接続されている。
【００２６】前記遅延駆動回路１２は、入力制御回路１
１から出力される入力伝達信号が非反転入力端子に入力
され、所定の直流電圧ＶCCを抵抗Ｒ6 、Ｒ7 で分圧した
電圧が反転入力端子に入力される第３のコンパレータＩ
Ｃ5 と、所定の直流電圧ＶCCを降圧して第３のコンパレ
ータＩＣ5 の反転入力端子に供給する抵抗Ｒ5 と、第３
のコンパレータＩＣ5 の反転入力端子と前記抵抗Ｒ7 の
接地側とに接続したコンデンサＣ6 とを有している。
１から出力される入力伝達信号が非反転入力端子に入力
され、所定の直流電圧ＶCCを抵抗Ｒ6 、Ｒ7 で分圧した
電圧が反転入力端子に入力される第３のコンパレータＩ
Ｃ5 と、所定の直流電圧ＶCCを降圧して第３のコンパレ
ータＩＣ5 の反転入力端子に供給する抵抗Ｒ5 と、第３
のコンパレータＩＣ5 の反転入力端子と前記抵抗Ｒ7 の
接地側とに接続したコンデンサＣ6 とを有している。
【００２７】さらに、前記遅延駆動回路１２は、第３の
コンパレータＩＣ5 の出力側にトリガー端子を接続した
タイマー集積回路ＩＣ6 と、このタイマー集積回路ＩＣ
6 の出力側と前記トランジスタＱ1 のベースとの間に抵
抗Ｒ12を介して接続したインバータＩＣ7 とを具備して
いる。
コンパレータＩＣ5 の出力側にトリガー端子を接続した
タイマー集積回路ＩＣ6 と、このタイマー集積回路ＩＣ
6 の出力側と前記トランジスタＱ1 のベースとの間に抵
抗Ｒ12を介して接続したインバータＩＣ7 とを具備して
いる。
【００２８】前記タイマー集積回路ＩＣ6 には、所定の
直流電圧ＶCCが供給され、また、タイマー集積回路ＩＣ
6 の直流電圧ＶCCの入力端子と接地端子との間に抵抗Ｒ
9 コンデンサＣ7 の直列回路を接続している。さらに、
タイマー集積回路ＩＣ6 の直流電圧ＶCCの入力端子とト
リガー入力端子との間には、抵抗Ｒ8 が接続され、さら
に、トリガー入力端子と接地との間にはコンデンサＤ7
か接続されている。
直流電圧ＶCCが供給され、また、タイマー集積回路ＩＣ
6 の直流電圧ＶCCの入力端子と接地端子との間に抵抗Ｒ
9 コンデンサＣ7 の直列回路を接続している。さらに、
タイマー集積回路ＩＣ6 の直流電圧ＶCCの入力端子とト
リガー入力端子との間には、抵抗Ｒ8 が接続され、さら
に、トリガー入力端子と接地との間にはコンデンサＤ7
か接続されている。
【００２９】次に、上述した構成の電源装置の作用を、
交流電源１の瞬時停電時の動作を種にし、かつ、図２を
も参照して説明する。
交流電源１の瞬時停電時の動作を種にし、かつ、図２を
も参照して説明する。
【００３０】本実施の形態１の電源装置は、交流電源１
の投入時のみだけではなく、瞬時停電復帰時も突入電流
の防止を実現しようとするものである。
の投入時のみだけではなく、瞬時停電復帰時も突入電流
の防止を実現しようとするものである。
【００３１】即ち、この電源装置の通常の動作時におい
ては、図２に示すように、交流電源１からの入力電圧
（又は入力電流）が供給されると、この入力電圧は前記
抵抗Ｒ3 により検出され、第１のコンパレータＩＣ3 及
び第２のコンパレータＩＣ4 に送られる。
ては、図２に示すように、交流電源１からの入力電圧
（又は入力電流）が供給されると、この入力電圧は前記
抵抗Ｒ3 により検出され、第１のコンパレータＩＣ3 及
び第２のコンパレータＩＣ4 に送られる。
【００３２】第１のコンパレータＩＣ3 、第１のコンパ
レータＩＣ4 は、前記入力電圧と、所定の基準電圧（Ｖ
r 、−Ｖr ）とを比較し、通常の動作時においては、ロ
ーの入力伝達信号を前記第３のコンパレータＩＣ5 に出
力する。
レータＩＣ4 は、前記入力電圧と、所定の基準電圧（Ｖ
r 、−Ｖr ）とを比較し、通常の動作時においては、ロ
ーの入力伝達信号を前記第３のコンパレータＩＣ5 に出
力する。
【００３３】これにより、前記コンデンサＣ6 は放電さ
れ、コンデンサＣ6 の電圧が所定の直流電圧Ｖｃｃを抵
抗Ｒ6 、Ｒ7 で分割した電圧以上となることがない。
れ、コンデンサＣ6 の電圧が所定の直流電圧Ｖｃｃを抵
抗Ｒ6 、Ｒ7 で分割した電圧以上となることがない。
【００３４】従って、前記第３のコンパレータＩＣ5 の
出力はハイレベルを維持し、タイマー集積回路ＩＣ6 の
出力はローであり、インバータＩＣ7 の出力はハイとな
って前記トランジスタＱ1 のベースが正常に駆動され、
トランジスタＱ1 がオン状態となり前記トライアックＴ
Ｒ1 のゲートが駆動されてこのトライアックＴＲ1 はオ
ンとなり、前記交流電源１からの交流入力はトライアッ
クＴＲ1 を経て整流平滑回路へと導かれる。
出力はハイレベルを維持し、タイマー集積回路ＩＣ6 の
出力はローであり、インバータＩＣ7 の出力はハイとな
って前記トランジスタＱ1 のベースが正常に駆動され、
トランジスタＱ1 がオン状態となり前記トライアックＴ
Ｒ1 のゲートが駆動されてこのトライアックＴＲ1 はオ
ンとなり、前記交流電源１からの交流入力はトライアッ
クＴＲ1 を経て整流平滑回路へと導かれる。
【００３５】次に、本実施の形態１の電源装置におい
て、瞬時停電が発生したとする。この時、前記抵抗Ｒ3
により入力電圧が検出されないと、図２に示すように、
前記コンデンサＣ6 は抵抗Ｒ5 を介し充電されるため電
圧が上昇し続け、このコンデンサＣ6 の両端電圧は前記
抵抗Ｒ6 、Ｒ7 による分割電圧以上となり、第３のコン
パレータＩＣ5 の出力が反転しローとなる。
て、瞬時停電が発生したとする。この時、前記抵抗Ｒ3
により入力電圧が検出されないと、図２に示すように、
前記コンデンサＣ6 は抵抗Ｒ5 を介し充電されるため電
圧が上昇し続け、このコンデンサＣ6 の両端電圧は前記
抵抗Ｒ6 、Ｒ7 による分割電圧以上となり、第３のコン
パレータＩＣ5 の出力が反転しローとなる。
【００３６】これにより、タイマー集積回路ＩＣ6 のト
リガー入力端子に第３のコンパレータＩＣ5 の出力反転
によるトリガーがかかる。この時、前記ダイオードＤ7
により抵抗Ｒ9 を経て流れるコンデンサＣ7 への充電電
流を阻止している。
リガー入力端子に第３のコンパレータＩＣ5 の出力反転
によるトリガーがかかる。この時、前記ダイオードＤ7
により抵抗Ｒ9 を経て流れるコンデンサＣ7 への充電電
流を阻止している。
【００３７】前記インバータＩＣ7 は、タイマー集積回
路ＩＣ6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタＱ1 はオフ
し、トライアックＴＲ1 のゲートは無駆動となってこの
トライアックＴＲ1 はオフとなっている。
路ＩＣ6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタＱ1 はオフ
し、トライアックＴＲ1 のゲートは無駆動となってこの
トライアックＴＲ1 はオフとなっている。
【００３８】従って、前記交流電源１からの交流入力が
回復した時点では、抵抗Ｒ1 を経て入力電圧が供給され
る状態となる。
回復した時点では、抵抗Ｒ1 を経て入力電圧が供給され
る状態となる。
【００３９】入力電圧が供給されると、前記抵抗Ｒ3 に
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサＣ6 が放電され、第３のコンパレータＩＣ
5 の出力がハイに反転する。
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサＣ6 が放電され、第３のコンパレータＩＣ
5 の出力がハイに反転する。
【００４０】この時、前記タイマー集積回路ＩＣ6 に
は、第３のコンパレータＩＣ5 の出力反転によるトリガ
ーがかかるが、前記インバータＩＣ7 の出力はタイマー
集積回路ＩＣ6 の遅延動作で前記コンデンサＣ7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
は、第３のコンパレータＩＣ5 の出力反転によるトリガ
ーがかかるが、前記インバータＩＣ7 の出力はタイマー
集積回路ＩＣ6 の遅延動作で前記コンデンサＣ7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
【００４１】これにより、トライアックＴＲ1 は所定の
遅延時間の間オフを維持した後、オンとなる。所定の遅
延時間をＴcrとすると、この遅延時間Ｔcrは、抵抗Ｒ9
の抵抗値をｒ9 、コンデンサＣ7 の容量値をｃ7 とする
と、Ｔcr＝１．１×ｒ9 ・ｃ7 で表すことができる。
遅延時間の間オフを維持した後、オンとなる。所定の遅
延時間をＴcrとすると、この遅延時間Ｔcrは、抵抗Ｒ9
の抵抗値をｒ9 、コンデンサＣ7 の容量値をｃ7 とする
と、Ｔcr＝１．１×ｒ9 ・ｃ7 で表すことができる。
【００４２】このようにして、交流電源１からの入力電
圧が回復した後も、トライアックＴＲ1 がオフしている
間は、抵抗Ｒ1 を経由し入力電流が流れるため、入力電
流のピーク値が抑えられ配電系統等の誤トリップが防止
できる。
圧が回復した後も、トライアックＴＲ1 がオフしている
間は、抵抗Ｒ1 を経由し入力電流が流れるため、入力電
流のピーク値が抑えられ配電系統等の誤トリップが防止
できる。
【００４３】その後、所定の遅延時間経過後にトライア
ックＴＲ1 を経て入力電流が安定して流れることにな
る。
ックＴＲ1 を経て入力電流が安定して流れることにな
る。
【００４４】（実施の形態２）本発明の実施の形態２に
ついて図３を参照して説明する。
ついて図３を参照して説明する。
【００４５】本実施の形態２において、実施の形態１と
同一の機能を有するものには同一の符号を付し、その詳
細な説明は省略する。
同一の機能を有するものには同一の符号を付し、その詳
細な説明は省略する。
【００４６】本実施の形態２の電源装置は、基本的には
実施の形態１の電源装置と略同様な構成であるが、前記
直流電圧供給回路の構成を、ダイオードＤ5 、平滑コン
デンサＣ2 、３端子レギュレータＩＣ1 、平滑コンデン
サＣ4 からなる構成に簡略化したこと、入力制御回路１
１の構成に替え、第２のコンパレータＩＣ4 と、第２の
基準電圧源（基準電圧−Ｖr ）１４と、抵抗Ｒ10、Ｒ11
とにより入力制御回路１１Ａを構成したこと、入力伝達
遮断素子（サイリスタ）ＳＣＲ1 と、入力電流の抑制を
行う入力電流抑制素子である抵抗Ｒ1 との並列回路と、
抵抗Ｒ3 との直列回路を整流平滑回路の後段に接続した
ことが特徴である。
実施の形態１の電源装置と略同様な構成であるが、前記
直流電圧供給回路の構成を、ダイオードＤ5 、平滑コン
デンサＣ2 、３端子レギュレータＩＣ1 、平滑コンデン
サＣ4 からなる構成に簡略化したこと、入力制御回路１
１の構成に替え、第２のコンパレータＩＣ4 と、第２の
基準電圧源（基準電圧−Ｖr ）１４と、抵抗Ｒ10、Ｒ11
とにより入力制御回路１１Ａを構成したこと、入力伝達
遮断素子（サイリスタ）ＳＣＲ1 と、入力電流の抑制を
行う入力電流抑制素子である抵抗Ｒ1 との並列回路と、
抵抗Ｒ3 との直列回路を整流平滑回路の後段に接続した
ことが特徴である。
【００４７】遅延駆動回路１２の構成は、実施の形態１
と同様である。尚、図３において、Ｒ13は、トランジス
タＱ1 のベースエミッタ間に接続した抵抗である。
と同様である。尚、図３において、Ｒ13は、トランジス
タＱ1 のベースエミッタ間に接続した抵抗である。
【００４８】本実施の形態２の電源装置においても、実
施の形態１と同様交流電源投入時のみではなく瞬時停電
復帰時も突入電流の防止を実現しようとするものであ
る。
施の形態１と同様交流電源投入時のみではなく瞬時停電
復帰時も突入電流の防止を実現しようとするものであ
る。
【００４９】この電源装置において、前記抵抗Ｒ3 に流
れる入力電流（直流電流）をｉp 、抵抗Ｒ10、Ｒ11の抵
抗値をｒ10、ｒ11とすると、前記第２のコンパレータＩ
Ｃ4は、入力電流ｉｐと、−ｖr ・ｒ11／（r10 ・r 3
）の値とを比較する。
れる入力電流（直流電流）をｉp 、抵抗Ｒ10、Ｒ11の抵
抗値をｒ10、ｒ11とすると、前記第２のコンパレータＩ
Ｃ4は、入力電流ｉｐと、−ｖr ・ｒ11／（r10 ・r 3
）の値とを比較する。
【００５０】ここで、この電源装置の通常動作時には、
実施の形態１と同様に、入力電流ｉp が流れると、第２
のコンパレータＩＣ4 の出力がローとなり、コンデンサ
Ｃ6の電荷を放電する。
実施の形態１と同様に、入力電流ｉp が流れると、第２
のコンパレータＩＣ4 の出力がローとなり、コンデンサ
Ｃ6の電荷を放電する。
【００５１】これにより、コンデンサＣ6 の電圧が所定
の直流電圧Ｖccを抵抗Ｒ6 、Ｒ7 で分割した電圧以上と
なることがない。
の直流電圧Ｖccを抵抗Ｒ6 、Ｒ7 で分割した電圧以上と
なることがない。
【００５２】従って、前記第３のコンパレータＩＣ5 の
出力はハイレベルを維持し、タイマー集積回路ＩＣ6 の
出力はローであり、トランジスタＱ1 がオン状態となり
前記入力伝達遮断素子ＳＣＲ1 のゲートが駆動されてこ
の入力伝達遮断素子ＳＣＲ1はオンとなり、前記入力電
流は入力伝達遮断素子ＳＣＲ1 を経てＤＣ−ＤＣコンバ
ータ２へと導かれる。
出力はハイレベルを維持し、タイマー集積回路ＩＣ6 の
出力はローであり、トランジスタＱ1 がオン状態となり
前記入力伝達遮断素子ＳＣＲ1 のゲートが駆動されてこ
の入力伝達遮断素子ＳＣＲ1はオンとなり、前記入力電
流は入力伝達遮断素子ＳＣＲ1 を経てＤＣ−ＤＣコンバ
ータ２へと導かれる。
【００５３】次に、本実施の形態２の電源装置におい
て、瞬時停電が発生したとする。この時、前記抵抗Ｒ3
により入力電流ｉp が検出されないと、前記コンデンサ
Ｃ6 は抵抗Ｒ5 を介し充電されるため電圧が上昇し続
け、このコンデンサＣ6 の両端電圧は前記抵抗Ｒ6 、Ｒ
7 による分割電圧以上となり、第３のコンパレータＩＣ
5の出力が反転しローとなる。
て、瞬時停電が発生したとする。この時、前記抵抗Ｒ3
により入力電流ｉp が検出されないと、前記コンデンサ
Ｃ6 は抵抗Ｒ5 を介し充電されるため電圧が上昇し続
け、このコンデンサＣ6 の両端電圧は前記抵抗Ｒ6 、Ｒ
7 による分割電圧以上となり、第３のコンパレータＩＣ
5の出力が反転しローとなる。
【００５４】これにより、タイマー集積回路ＩＣ6 のト
リガー入力端子に第３のコンパレータＩＣ5 の出力反転
によるトリガーがかかる。この時、前記ダイオードＤ7
により抵抗Ｒ9 を経て流れるコンデンサＣ7 への充電電
流を阻止している。
リガー入力端子に第３のコンパレータＩＣ5 の出力反転
によるトリガーがかかる。この時、前記ダイオードＤ7
により抵抗Ｒ9 を経て流れるコンデンサＣ7 への充電電
流を阻止している。
【００５５】前記インバータＩＣ7 は、タイマー集積回
路ＩＣ6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタＱ1 はオフ
し、入力伝達遮断素子ＳＣＲ1 のゲートは無駆動となっ
てこの入力伝達遮断素子ＳＣＲ1 はオフとなっている。
路ＩＣ6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタＱ1 はオフ
し、入力伝達遮断素子ＳＣＲ1 のゲートは無駆動となっ
てこの入力伝達遮断素子ＳＣＲ1 はオフとなっている。
【００５６】従って、前記交流電源１からの交流入力が
回復した時点では、抵抗Ｒ1 を経て入力電圧が供給され
る状態となる。
回復した時点では、抵抗Ｒ1 を経て入力電圧が供給され
る状態となる。
【００５７】入力電圧が供給されると、前記抵抗Ｒ3 に
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサＣ6 が放電され、第３のコンパレータＩＣ
5 の出力がハイに反転する。
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサＣ6 が放電され、第３のコンパレータＩＣ
5 の出力がハイに反転する。
【００５８】この時、前記タイマー集積回路ＩＣ6 に
は、第３のコンパレータＩＣ5 の出力反転によるトリガ
ーがかかるが、前記インバータＩＣ7 の出力はタイマー
集積回路ＩＣ6 の遅延動作で前記コンデンサＣ7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
は、第３のコンパレータＩＣ5 の出力反転によるトリガ
ーがかかるが、前記インバータＩＣ7 の出力はタイマー
集積回路ＩＣ6 の遅延動作で前記コンデンサＣ7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
【００５９】これにより、入力伝達遮断素子ＳＣＲ1
は、所定の遅延時間の間オフを維持した後、オン駆動さ
れる。所定の遅延時間をＴcrとすると、この遅延時間Ｔ
crは、抵抗Ｒ9 の抵抗値をｒ9 、コンデンサＣ7 の容量
値をｃ7 とすると、Ｔcr＝１．１×ｒ9 ・ｃ7 で表すこ
とができる。
は、所定の遅延時間の間オフを維持した後、オン駆動さ
れる。所定の遅延時間をＴcrとすると、この遅延時間Ｔ
crは、抵抗Ｒ9 の抵抗値をｒ9 、コンデンサＣ7 の容量
値をｃ7 とすると、Ｔcr＝１．１×ｒ9 ・ｃ7 で表すこ
とができる。
【００６０】このようにして、交流電源１からの入力電
圧が回復した後も、入力伝達遮断素子ＳＣＲ1 がオフし
ている間は、抵抗Ｒ1 を経由し入力電流が流れるため、
入力電流のピーク値が抑えられ、電源トリップ等を防止
できる。
圧が回復した後も、入力伝達遮断素子ＳＣＲ1 がオフし
ている間は、抵抗Ｒ1 を経由し入力電流が流れるため、
入力電流のピーク値が抑えられ、電源トリップ等を防止
できる。
【００６１】その後、所定の遅延時間経過後に入力伝達
遮断素子ＳＣＲ1 を経て入力電流が安定して流れること
になる。
遮断素子ＳＣＲ1 を経て入力電流が安定して流れること
になる。
【００６２】
【発明の効果】請求項１記載の発明によれば、電源投入
時又は瞬時停電発生後の復帰時において突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる電源装置を提供できる。
時又は瞬時停電発生後の復帰時において突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる電源装置を提供できる。
【００６３】請求項２記載の発明によっても、整流平滑
回路と入力コンデンサとの間に入力伝達遮断素子と、入
力抑制素子との並列回路を接続した構成で、電源投入時
又は瞬時停電発生後の復帰時において突入電流の発生を
防止することができ、安定した動作を発揮させることが
できる電源装置を提供できる。
回路と入力コンデンサとの間に入力伝達遮断素子と、入
力抑制素子との並列回路を接続した構成で、電源投入時
又は瞬時停電発生後の復帰時において突入電流の発生を
防止することができ、安定した動作を発揮させることが
できる電源装置を提供できる。
【図１】本発明の実施の形態１の電源装置を示す回路図
である。
である。
【図２】本発明の実施の形態１の電源装置の各部の信号
の波形を示す説明図である。
の波形を示す説明図である。
【図３】本発明の実施の形態の電源装置を示す回路図で
ある。
ある。
【図４】従来の電源装置を示す回路図である。
【図５】従来の電源装置の各部の信号の波形を示す説明
図である。
図である。
１ 交流電源 ２ ＤＣ／ＤＣコンバータ １１ 入力制御回路 １２ 遅延駆動回路 １３ 第１の基準電圧源 １４ 第２の基準電圧源 ＩＣ3 第１のコンパレータ ＩＣ4 第２のコンパレータ ＩＣ6 タイマー集積回路 ＩＣ7 インバータ Ｒ3 抵抗 Ｑ1 トランジスタ
Claims (2)
- 【請求項１】 交流電源からの交流入力を整流平滑する
とともに、入力コンデンサを備えたスイッチング電源回
路により直流電圧に変換して出力する電源装置におい
て、 前記交流電源と入力コンデンサとの間に接続したオン、
オフ駆動されることにより交流電源からの入力の伝達、
遮断を行う入力伝達遮断素子と、入力電流の抑制を行う
入力抑制素子との並列回路と、 前記入力伝達遮断素子をオン、オフ駆動する入力伝達遮
断素子駆動回路と、 前記交流電源と入力コンデンサとの間において前記並列
回路と直列接続した前記交流電源からの入力の有無を検
出する入力検出回路と、 この入力検出回路により検出する入力の電圧と、所定の
基準電圧とを比較し、入力の電圧が検出されない状態か
ら所定の基準電圧を越える状態に変化した時点で入力伝
達信号を出力する入力制御回路と、 この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、交流電源からの交
流入力を前記入力抑制素子を介さずに前記入力コンデン
サ側に導く遅延駆動回路と、 を有することを特徴とする電源装置。 - 【請求項２】 交流電源からの交流入力を整流平滑回路
により整流平滑するとともに、入力コンデンサを備えた
スイッチング電源回路により直流電圧に変換して出力す
る電源装置において、 前記整流平滑回路と入力コンデンサとの間に接続したオ
ン、オフ駆動されることにより交流電源からの入力の伝
達、遮断を行う入力伝達遮断素子と、入力電流の抑制を
行う入力抑制素子との並列回路と、 前記入力伝達遮断素子をオン、オフ駆動する入力伝達遮
断素子駆動回路と、 前記整流平滑回路と入力コンデンサとの間において前記
並列回路と直列接続した前記交流電源からの入力の有無
を検出する入力検出回路と、 この入力検出回路により検出する入力の電圧と、所定の
基準電圧とを比較し、入力の電圧が検出されない状態か
ら所定の基準電圧を越える状態に変化した時点で入力伝
達信号を出力する入力制御回路と、 この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、交流電源から入力
され整流平滑回路から出力され直流電圧を前記入力抑制
素子を介さずに前記入力コンデンサ側に導く遅延駆動回
路と、 を有することを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360271A JPH11196529A (ja) | 1997-12-26 | 1997-12-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360271A JPH11196529A (ja) | 1997-12-26 | 1997-12-26 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11196529A true JPH11196529A (ja) | 1999-07-21 |
Family
ID=18468674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360271A Pending JPH11196529A (ja) | 1997-12-26 | 1997-12-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11196529A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529159A (ja) * | 2005-01-31 | 2008-07-31 | ジョージア テック リサーチ コーポレイション | アクティブサージ電流制限器 |
| KR101351448B1 (ko) * | 2011-07-06 | 2014-01-14 | 매크로블록 인코포레이티드 | 자동-선택 유지 전류 회로 |
| KR101360254B1 (ko) * | 2011-01-26 | 2014-02-11 | 매크로블록 인코포레이티드 | 적응형 블리더 회로 |
| US9287715B2 (en) | 2012-02-02 | 2016-03-15 | Fujitsu Limited | Power distribution device, power distribution system and method for suppressing inrush current |
| WO2019039410A1 (ja) | 2017-08-22 | 2019-02-28 | 株式会社アイケイエス | ３端子静止形直流変圧器の制御装置 |
-
1997
- 1997-12-26 JP JP9360271A patent/JPH11196529A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008529159A (ja) * | 2005-01-31 | 2008-07-31 | ジョージア テック リサーチ コーポレイション | アクティブサージ電流制限器 |
| JP4847970B2 (ja) * | 2005-01-31 | 2011-12-28 | ジョージア テック リサーチ コーポレイション | アクティブサージ電流制限器 |
| KR101360254B1 (ko) * | 2011-01-26 | 2014-02-11 | 매크로블록 인코포레이티드 | 적응형 블리더 회로 |
| KR101351448B1 (ko) * | 2011-07-06 | 2014-01-14 | 매크로블록 인코포레이티드 | 자동-선택 유지 전류 회로 |
| US9287715B2 (en) | 2012-02-02 | 2016-03-15 | Fujitsu Limited | Power distribution device, power distribution system and method for suppressing inrush current |
| WO2019039410A1 (ja) | 2017-08-22 | 2019-02-28 | 株式会社アイケイエス | ３端子静止形直流変圧器の制御装置 |
| JP2019041436A (ja) * | 2017-08-22 | 2019-03-14 | 株式会社アイケイエス | ３端子静止形直流変圧器の制御装置 |
| US11201550B2 (en) | 2017-08-22 | 2021-12-14 | Iks Co., Ltd. | Control device of three-terminal static DC converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937731A (en) | Power supply with automatic input voltage doubling | |
| JPH08140260A (ja) | 電源装置 | |
| JP3349781B2 (ja) | スイッチングレギュレータ電源装置 | |
| JP3401238B2 (ja) | ワールドワイド電源装置 | |
| JPH11196529A (ja) | 電源装置 | |
| JPH09261958A (ja) | 無停電性スイッチングレギュレータ | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH05316640A (ja) | 電力変換装置 | |
| JPH07284219A (ja) | 異常入力電圧保護回路 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JP3264473B2 (ja) | 電源装置 | |
| JPH0522853A (ja) | 突入電流防止回路 | |
| JPH0723558A (ja) | 電源装置 | |
| JPS60194757A (ja) | スイツチング電源装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JPH07163142A (ja) | スイッチング電源 | |
| JPS6377383A (ja) | 起動回路 | |
| JP3257093B2 (ja) | パルス幅制御インバータ回路 | |
| JPH0445434Y2 (ja) | ||
| KR100208394B1 (ko) | 전원 공급 장치의 보호 회로 | |
| JPS59148561A (ja) | 突入電流防止回路 | |
| JP3321997B2 (ja) | 放電灯点灯装置およびその保護停止回路 | |
| JPH05316723A (ja) | スイッチング電源装置 | |
| KR0167175B1 (ko) | 교통 신호 제어기의 전원 자동 절체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |