[go: up one dir, main page]

JPH11194844A - Self-correcting constant current circuit - Google Patents

Self-correcting constant current circuit

Info

Publication number
JPH11194844A
JPH11194844A JP10000372A JP37298A JPH11194844A JP H11194844 A JPH11194844 A JP H11194844A JP 10000372 A JP10000372 A JP 10000372A JP 37298 A JP37298 A JP 37298A JP H11194844 A JPH11194844 A JP H11194844A
Authority
JP
Japan
Prior art keywords
mos transistor
constant current
resistor
type mos
depletion type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10000372A
Other languages
Japanese (ja)
Other versions
JP3517343B2 (en
Inventor
Shinichi Yoshida
信一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP00037298A priority Critical patent/JP3517343B2/en
Publication of JPH11194844A publication Critical patent/JPH11194844A/en
Application granted granted Critical
Publication of JP3517343B2 publication Critical patent/JP3517343B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 しきい値電圧がばらついてもデプレッション
タイプMOSトランジスタに流れる電流が常に一定にな
るようにすること。 【解決手段】 しきい値電圧のばらつきによる電流変動
を自己補正するための抵抗をデプレッションタイプMO
Sトランジスタのゲートとソースの間に挿入した。
(57) [Problem] To provide a constant current flowing through a depletion type MOS transistor even if a threshold voltage varies. SOLUTION: A resistor for self-correction of a current variation due to a variation in threshold voltage is provided with a depletion type MO.
It was inserted between the gate and the source of the S transistor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は製造工程でMOSトラ
ンジスタのしきい値電圧が変動しても、安定した定電流
が得られる定電流回路と、その定電流回路を応用した回
路(例えば基準電圧回路、定電流インバータ回路等)に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a constant current circuit capable of obtaining a stable constant current even if the threshold voltage of a MOS transistor fluctuates in a manufacturing process, and a circuit (for example, a reference voltage) using the constant current circuit. Circuit, constant current inverter circuit, etc.).

【0002】[0002]

【従来の技術】図2に従来のディプレッションタイプMO
Sトランジスタ単体を用いた定電流回路を示す。デプレ
ッションタイプMOSトランジスタ1のゲートとソースとサ
ブストレートをグランド電位VSSに接続し、ドレインを
高電位VDDに接続することによって、ディプレッション
タイプMOSトランジスタのソース・ドレイン間に定電流
が流れる。
2. Description of the Related Art FIG. 2 shows a conventional depression type MO.
1 shows a constant current circuit using a single S transistor. By connecting the gate, source and substrate of the depletion type MOS transistor 1 to the ground potential VSS and connecting the drain to the high potential VDD, a constant current flows between the source and drain of the depletion type MOS transistor.

【0003】[0003]

【発明が解決しようとする課題】従来のデプレッション
タイプMOSトランジスタ単体による定電流回路では、熱
拡散、ゲート酸化、イオン注入、等の製造工程で生ずる
MOSトランジスタのしきい値電圧の変動によって定電流
の絶対値や温度係数が大きく変わると言う問題点があっ
た。
In a conventional constant current circuit using a single depletion type MOS transistor, it occurs in manufacturing processes such as thermal diffusion, gate oxidation, and ion implantation.
There has been a problem that the absolute value of the constant current and the temperature coefficient are greatly changed by the fluctuation of the threshold voltage of the MOS transistor.

【0004】[0004]

【課題を解決するための手段】本発明は上記問題点を解
決するために、ディプレッションタイプMOSトランジス
タのソースとゲートとの間に抵抗を挿入している。こう
することによって、例えば、しきい値電圧が高くなって
定電流が大きくなろうとした場合、ゲート・ソース間に
挿入された抵抗に流れる電流によって生ずる電圧降下に
よってゲート電位は定電流を流さなくなる方向に変化す
るので定電流は安定化する。また逆に、しきい値電圧が
低くなって定電流が小さくなろうとした場合、ゲート・
ソース間に挿入された抵抗に流れる電流によって生ずる
電圧降下は小さくなるのでゲート電位は定電流を流そう
とする方向に変化し定電流は安定化する。
According to the present invention, in order to solve the above problems, a resistor is inserted between the source and the gate of a depletion type MOS transistor. By doing so, for example, when the threshold voltage is increased and the constant current is about to increase, the gate potential will not flow the constant current due to the voltage drop caused by the current flowing through the resistor inserted between the gate and source. , The constant current is stabilized. Conversely, if the threshold voltage decreases and the constant current tries to decrease, the gate
Since the voltage drop caused by the current flowing through the resistor inserted between the sources is reduced, the gate potential changes in the direction in which a constant current flows, and the constant current is stabilized.

【0005】また、抵抗をディプレッションタイプMOS
トランジスタのしきい値電圧の変動と連動して定電流を
安定化する方向に抵抗値が変化する抵抗を用いることに
よって、さらに安定した定電流を得ることができる。
[0005] The resistance is a depletion type MOS.
A more stable constant current can be obtained by using a resistor whose resistance value changes in a direction to stabilize the constant current in conjunction with a change in the threshold voltage of the transistor.

【0006】[0006]

【発明の実施の形態】本発明は、ディプレッションタイ
プMOSトランジスタ1のゲートとソースとの間に抵抗2を
挿入した定電流回路である。抵抗2はポリ抵抗でも拡散
抵抗でも何でも良いが、ディプレッションタイプMOSト
ランジスタ1のしきい値電圧(以下Vtndと称す。)と連動
して、Vtndの絶対値が大きくなると抵抗値が大きくな
り、Vtndの絶対値が小さくなると抵抗値が小さくなるも
のが望ましい。このような抵抗を選ぶことによってVtnd
の変動に対して定電流の絶対値と温度特性は安定化す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is a constant current circuit in which a resistor 2 is inserted between the gate and the source of a depletion type MOS transistor 1. The resistor 2 may be a poly resistor or a diffused resistor. However, in conjunction with the threshold voltage of the depletion type MOS transistor 1 (hereinafter referred to as Vtnd), the resistance increases as the absolute value of Vtnd increases, and the resistance of Vtnd increases. It is desirable that the resistance value decreases as the absolute value decreases. By selecting such a resistor, Vtnd
, The absolute value of the constant current and the temperature characteristics are stabilized.

【0007】[0007]

【実施例】図1に本発明の自己補正型定電流回路の実施
例を示す。ディプレッションタイプMOSトランジスタ1の
ソースとサブストレートと抵抗2の一端を接続し、ディ
プレッションタイプMOSトランジスタ1のゲートと抵
抗2の他端をVSSで接続し、ディプレッションタイプMO
Sトランジスタ1のドレインをVDDに接続することによっ
て、ディプレッションタイプMOSトランジスタ1のソース
とドレインの間に定電流が流れる。
FIG. 1 shows an embodiment of a self-correcting constant current circuit according to the present invention. Connect the source of the depletion type MOS transistor 1 to one end of the resistor 2 and connect the gate of the depletion type MOS transistor 1 to the other end of the resistor 2 with VSS.
By connecting the drain of the S transistor 1 to VDD, a constant current flows between the source and the drain of the depletion type MOS transistor 1.

【0008】図1のようにディプレッションタイプMOS
トランジスタ1のソースとゲートの間に抵抗2を挿入する
ことで、デプレッションタイプMOSトランジスタ1のし
きい値電圧(Vtnd)が製造工程でバラついても、以下の
原理で自己補正が掛かり定電流は安定化する。 [1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプMOSトラン
ジスタ1に流れる電流が増加する。
As shown in FIG. 1, depletion type MOS
By inserting the resistor 2 between the source and the gate of the transistor 1, even if the threshold voltage (Vtnd) of the depletion type MOS transistor 1 varies in the manufacturing process, self-correction is applied by the following principle and the constant current is stable. Become [1] When Vtnd increases Vtnd increases → The current flowing through the depression type MOS transistor 1 increases.

【0009】(ディプレッションタイプMOSトランジ
スタ1に流れる電流の増加量:ΔI) 定電流が増加 → ディプレッションタイプMOSト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけマイナス方向へ変化する。(抵抗2の抵抗値:
R) ゲート電位がソース電位に対してマイナス方向へ変
化 → 定電流が流れ難くなる。
(Amount of increase in current flowing through depletion type MOS transistor 1: ΔI) Constant current increases → The gate potential of depletion type MOS transistor 1 becomes “ΔI ×
R ”in the negative direction. (Resistance value of resistor 2:
R) The gate potential changes in the negative direction with respect to the source potential → It becomes difficult for a constant current to flow.

【0010】上記〜によりディプレッションタイプ
MOSトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。 [2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプMOSトラン
ジスタ1に流れる電流が減少する。
As described above, the constant current flowing through the depletion type MOS transistor 1 is self-corrected, and the constant current is stabilized with respect to the variation of Vtnd. [2] When Vtnd becomes small Vtnd becomes small → The current flowing through the depression type MOS transistor 1 decreases.

【0011】(ディプレッションタイプMOSトランジ
スタ1に流れる電流の減少量:ΔI) 定電流が減少 → ディプレッションタイプMOSト
ランジスタ1のゲート電位がソース電位に対して“ΔI×
R”だけプラス方向へ変化する。(抵抗2の抵抗値:R) ゲート電位がソース電位に対してプラス方向へ変化
→ 定電流が流れ易くなる。
(Amount of decrease in current flowing through depletion type MOS transistor 1: ΔI) The constant current decreases. → The gate potential of depletion type MOS transistor 1 becomes “ΔI ×
R ”changes in the positive direction. (Resistance value of resistor 2: R) The gate potential changes in the positive direction with respect to the source potential → The constant current flows more easily.

【0012】上記〜によりディプレッションタイプ
MOSトランジスタ1に流れる定電流に自己補正が掛か
り、Vtndの変動に対し定電流は安定化する。図1におけ
る抵抗2はポリ抵抗でも拡散抵抗でも何でも良いが、図
3(a)から図3(c)に示す工程で作った構造の抵抗が最も
定電流を安定化する効果が大きい。図3(a)から図3(c)
はディプレッションタイプMOSトランジスタ1と抵抗2の
製造工程断面図である。以下にその説明をする。
As described above, the constant current flowing through the depletion type MOS transistor 1 is self-corrected, and the constant current is stabilized with respect to the fluctuation of Vtnd. The resistor 2 in FIG. 1 may be a poly resistor or a diffused resistor, but the resistor having the structure formed in the steps shown in FIGS. 3A to 3C has the greatest effect of stabilizing the constant current. 3 (a) to 3 (c)
FIG. 4 is a cross-sectional view of a manufacturing process of the depletion type MOS transistor 1 and the resistor 2. This is described below.

【0013】ディプレッションタイプMOSトランジスタ1
のチャネル形成領域となる部分と抵抗2の拡散抵抗とな
る部分の表面にディプレッションタイプMOSトランジス
タ1のしきい値電圧を調整するためのN型不純物(Phosや
As)をイオン注入し(図3(a))、Pwell表面上にN型の
導電層7を形成する(図3(b))。次にMOSトランジスタ
のゲート10を形成し、ソースおよびドレイン8へ高濃度
のN型不純物をイオン注入し、抵抗2の電極となる部分9
に高濃度P型不純物をイオン注入することによって、デ
ィプレッションタイプMOSトランジスタ1と抵抗2が出来
上がる(図3(c))。
Depletion type MOS transistor 1
N-type impurities for adjusting the threshold voltage of the depletion type MOS transistor 1 (Phos or
As) is implanted (FIG. 3A), and an N-type conductive layer 7 is formed on the surface of the Pwell (FIG. 3B). Next, a gate 10 of the MOS transistor is formed, and a high-concentration N-type impurity is ion-implanted into the source and drain 8 to form a portion 9 serving as an electrode of the resistor 2.
A high-concentration P-type impurity is ion-implanted to complete the depletion type MOS transistor 1 and the resistor 2 (FIG. 3C).

【0014】図3(c)の抵抗2の様に「ディプレッション
タイプMOSトランジスタ1のしきい値電圧調整のためのチ
ャネル形成領域へのイオン注入」を抵抗2の拡散抵抗部
表面にも行うことにより、抵抗2の抵抗値がVtndと連動
性を持つようになり、Vtndの変動に対してさらに自己補
正が掛かるようになる。下記に「抵抗2について」と
「抵抗2とディプレッションタイプMOSトランジスタ1を
組合わせた場合に定電流が自己補正される原理につい
て」説明する。
As shown in FIG. 3C, "Ion implantation into the channel forming region for adjusting the threshold voltage of the depletion type MOS transistor 1" is also performed on the surface of the diffusion resistor portion of the resistor 2 as in the case of the resistor 2 in FIG. , The resistance value of the resistor 2 is linked with Vtnd, and the self-correction is applied to the variation of Vtnd. In the following, "Regarding resistor 2" and "Principle of self-correction of constant current when resistor 2 and depletion type MOS transistor 1 are combined" will be described.

【0015】図3(c)における抵抗2はNsub内部に作られ
たPwell抵抗で、Pwell抵抗の表面付近にはディプレッシ
ョンタイプMOSトランジスタ1のチャネル形成領域へのイ
オン注入と同じ量の不純物が注入されている。図3(c)
ではイオン注入された領域を7と記している。実際に抵
抗体として働く部分は7の下の11である。Pwell(P型)
の表面に逆極性のN型の層7があるのでVtndの大きさ(イ
オン注入の量)によって抵抗2の抵抗値は変化し、Vtnd
が大きくなると抵抗2の抵抗値は大きくなる。つまりVtn
dと抵抗2の抵抗値は連動性が生ずる。
The resistor 2 in FIG. 3C is a Pwell resistor formed inside the Nsub, and the same amount of impurities as the ion implantation into the channel forming region of the depletion type MOS transistor 1 is implanted near the surface of the Pwell resistor. ing. Fig. 3 (c)
In FIG. 7, the region into which ions are implanted is indicated as 7. The part that actually works as a resistor is 11 below 7. Pwell (P type)
Has an N-type layer 7 of opposite polarity on the surface of the resistor 2, the resistance value of the resistor 2 changes depending on the magnitude of Vtnd (the amount of ion implantation), and Vtnd
Increases, the resistance value of the resistor 2 increases. That is, Vtn
d and the resistance value of the resistor 2 are linked.

【0016】次に、抵抗2とディプレッションタイプMOS
トランジスタ1を組合わせた場合に定電流が自己補正さ
れる原理につて説明する。図4は「ディプレッションタ
イプMOSトランジスタ1のオン抵抗とVtndの関係を示
す実線a」および「抵抗2の抵抗値とVtndの関係を示す破
線b」を示した図である。Vtndが大きくなると、(ゲー
ト電位が0V固定の)ディプレッションタイプMOSトラ
ンジスタ1のオン抵抗は小さくなり、抵抗2の抵抗値は大
きくなる。従って、抵抗2の一端をディプレッションタ
イプMOSトランジスタ1のソースに接続し、他端をディプ
レッションタイプMOSトランジスタ1のゲートに接続する
ことによって、以下の原理で定電流が自己補正される。
Next, the resistance 2 and the depletion type MOS
The principle that the constant current is self-corrected when the transistor 1 is combined will be described. FIG. 4 is a diagram showing “solid line a indicating the relationship between the ON resistance of the depletion type MOS transistor 1 and Vtnd” and “broken line b indicating the relationship between the resistance value of the resistor 2 and Vtnd”. When Vtnd increases, the on-resistance of the depression type MOS transistor 1 (the gate potential is fixed to 0 V) decreases, and the resistance value of the resistor 2 increases. Accordingly, by connecting one end of the resistor 2 to the source of the depletion type MOS transistor 1 and connecting the other end to the gate of the depletion type MOS transistor 1, the constant current is self-corrected according to the following principle.

【0017】[1] Vtndが大きくなった場合 Vtnd大 → ディプレッションタイプMOSトランジ
スタ1に流れる電流が増加(ディプレッションタイプM
OSトランジスタ1に流れる電流:I、ディプレッション
タイプMOSトランジスタ1に流れる電流の増加量:Δ
I) Vtnd大 → 抵抗2の抵抗値が増加(抵抗2の抵抗
値:R、 抵抗2の抵抗値の増加量:ΔR) 上記,によりディプレッションタイプMOSト
ランジスタ1のゲート・ソース間電位差(Vgs)が減少
(ゲート・ソース間電位差の減少量:ΔVgs ≒ −I×Δ
R −ΔI×R) Vgs減少 → ディプレッションタイプMOSトラン
ジスタ1に流れる電流が減少 上記〜によりディプレッションタイプMOSトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。
[1] When Vtnd is large Vtnd is large → The current flowing through the depletion type MOS transistor 1 increases (depletion type M
Current flowing through OS transistor 1: I, increase in current flowing through depletion type MOS transistor 1: Δ
I) Vtnd large → resistance value of resistance 2 increases (resistance value of resistance 2: R, increase amount of resistance value of resistance 2: ΔR) As described above, the potential difference (Vgs) between the gate and source of the depletion type MOS transistor 1 is reduced. Decrease (Amount of decrease in potential difference between gate and source: ΔVgsΔ−I × Δ
R−ΔI × R) Vgs decrease → current flowing in the depletion type MOS transistor 1 decreases Self-correction is applied to the current flowing in the depletion type MOS transistor 1 as described above, and the constant current hardly fluctuates even if Vtnd fluctuates.

【0018】[2] Vtndが小さくなった場合 Vtnd小 → ディプレッションタイプMOSトランジ
スタ1に流れる電流が減少(ディプレッションタイプMO
Sトランジスタ1に流れる電流:I、ディプレッションタ
イプMOSトランジスタ1に流れる電流の減少量:ΔI) Vtnd小 → 抵抗2の抵抗値が減少(抵抗2の抵抗
値:R、 抵抗2の抵抗値の減少量:ΔR) 上記,によりディプレッションタイプMOSト
ランジスタ1のゲート・ソース間電位差(Vgs)が増加
(ゲート・ソース間電位差の増加量:ΔVgs ≒ −I×Δ
R −ΔI×R ) Vgs増加 → ディプレッションタイプMOSトラン
ジスタ1に流れる電流が増加 上記〜によりディプレッションタイプMOSトラン
ジスタ1に流れる電流に自己補正が掛かり、Vtndが変動
しても定電流は変動し難くなる。
[2] When Vtnd becomes small Vtnd becomes small → The current flowing through the depletion type MOS transistor 1 decreases (depression type MO transistor 1).
Current flowing in S transistor 1: I, decrease in current flowing in depletion type MOS transistor 1: ΔI) Vtnd small → resistance of resistance 2 decreases (resistance of resistance 2: R, reduction of resistance of resistance 2) : ΔR) As described above, the gate-source potential difference (Vgs) of the depletion type MOS transistor 1 increases (the amount of increase in the gate-source potential difference: ΔVgs ≒ −I × Δ).
R−ΔI × R) Vgs increase → current flowing in depletion type MOS transistor 1 increases Self-correction is applied to the current flowing in depletion type MOS transistor 1 as described above, and the constant current hardly fluctuates even if Vtnd fluctuates.

【0019】図5にデプレッションタイプMOSトランジ
スタ1のVgs−√Idsの温度特性を記す。ここで、Vgsはゲ
ート・ソース間電位、Idsはソース・ドレイン間電流を
示す。MOSトランジスタは温度変化に対して電流(√Ids)
がほとんど変化しない点Pが存在する。この、MOSトラン
ジスタのソース・ドレイン間電流の温度変化が小さくな
るポイント点PにデプレッションタイプMOSトランジスタ
1のゲート電位(Vg=0V)が来るように抵抗2の抵抗値Rを調
整することによって、(例えば抵抗のサイズや定電流値
を調整することによって、)前述の自己補正の原理によ
り絶対値ばらつきが小さく、かつ温度係数のばらつきの
小さい定電流回路を得ることが出来る。
FIG. 5 shows a temperature characteristic of Vgs-√Ids of the depletion type MOS transistor 1. Here, Vgs indicates a gate-source potential, and Ids indicates a source-drain current. MOS transistor has current (√Ids) against temperature change
There is a point P at which is hardly changed. The depletion type MOS transistor is located at the point P where the temperature change of the source-drain current of the MOS transistor becomes small.
By adjusting the resistance value R of the resistor 2 so that the gate potential of 1 (Vg = 0 V) comes (for example, by adjusting the size of the resistor and the constant current value), the absolute value is obtained according to the principle of self-correction described above. A constant current circuit with small variation and small variation in temperature coefficient can be obtained.

【0020】図6に本発明の自己補正型定電流回路の定
電流の温度係数のVtnd依存を示す。抵抗2を挿入した場
合の定電流の温度係数とVtndの関係を表す破線dは、抵
抗2を挿入しない場合の定電流の温度係数とVtndの関係
を表す実線cに比べ、Vtnd変動による定電流温度係数の
ばらつきが小さい。さらに、本発明の自己補正型定電流
回路を用いることによって、基準電圧回路や定電流イン
バータ回路等の消費電流や温度係数のばらつきを小さく
することができる。以下に本発明の自己補正型定電流回
路を用いた基準電圧回路(2種類)と定電流インバータ
回路(1種類)の実施例を示す。
FIG. 6 shows the Vtnd dependence of the temperature coefficient of the constant current of the self-correcting constant current circuit of the present invention. The broken line d representing the relationship between the temperature coefficient of the constant current when the resistor 2 is inserted and the Vtnd is a constant current due to the Vtnd fluctuation, compared to the solid line c representing the relationship between the temperature coefficient of the constant current and the Vtnd when the resistor 2 is not inserted. Small variation in temperature coefficient. Further, by using the self-correcting constant current circuit of the present invention, it is possible to reduce variations in current consumption and temperature coefficient of the reference voltage circuit, the constant current inverter circuit, and the like. Hereinafter, embodiments of the reference voltage circuit (two types) and the constant current inverter circuit (one type) using the self-correcting constant current circuit of the present invention will be described.

【0021】図7は自己補正型定電流回路を用いた基準
電圧回路の実施例である。同一導電型のディプレッショ
ンタイプMOSトランジスタ1とエンハンスメントタイプMO
Sトランジスタ14と抵抗2からなり、ディプレッションタ
イプMOSトランジスタ1のソースとサブストレートと抵抗
2の一端を接続し、ディプレッションタイプMOSトランジ
スタ1のゲートと抵抗2の他端とエンハンスメントタイプ
MOSトランジスタ14のドレインとゲートを接続すること
によってOUT端子に基準電圧Vrefを出力する。
FIG. 7 shows an embodiment of a reference voltage circuit using a self-correcting constant current circuit. Depletion type MOS transistor 1 and enhancement type MO of the same conductivity type
Consisting of S transistor 14 and resistor 2, the source, substrate and resistor of depletion type MOS transistor 1
2 is connected to the gate of the depletion type MOS transistor 1, the other end of the resistor 2 and the enhancement type.
By connecting the drain and gate of the MOS transistor 14, the reference voltage Vref is output to the OUT terminal.

【0022】図8に本発明の自己補正型定電流回路を用
いた基準電圧回路の基準電圧の温度係数のVtnd依存を記
す。抵抗2を挿入した場合の基準電圧の温度係数とVtnd
の関係を表す破線fは、抵抗2を挿入しない場合の基準
電圧の温度係数とVtndの関係を表す実線eに比べ、Vtnd
変動による基準電圧の温度係数のばらつきは小さい。図
9は自己補正型定電流回路とカレントミラー回路を用い
た基準電圧回路の実施例である。同一導電型のディプレ
ッションタイプMOSトランジスタ1とエンハンスメントタ
イプMOSトランジスタ14と抵抗2とカレントミラー回路1
5,16からなり、ディプレッションタイプMOSトランジス
タ1のソースとサブストレートと抵抗2の一端を接続し、
ディプレッションタイプMOSトランジスタ1のゲートと抵
抗2の他端とエンハンスメントタイプMOSトランジスタ14
のソースとサブストレートをVSSに接続し、カレントミ
ラー回路15,16でディプレッションタイプMOSトランジス
タ1に流れる電流と同じ大きさの電流をエンハンスメン
トタイプMOSトランジスタ14のドレインに供給し、エン
ハンスメントタイプMOSトランジスタ14のドレインとゲ
ートを接続し、OUT端子に基準電圧Vrefを出力する。
FIG. 8 shows the Vtnd dependence of the temperature coefficient of the reference voltage of the reference voltage circuit using the self-correcting constant current circuit of the present invention. Temperature coefficient of reference voltage and Vtnd when resistor 2 is inserted
The dashed line f representing the relationship between Vtnd and Vtnd represents the relationship between the temperature coefficient of the reference voltage and Vtnd when the resistor 2 is not inserted.
The variation of the temperature coefficient of the reference voltage due to the variation is small. FIG. 9 shows an embodiment of a reference voltage circuit using a self-correcting constant current circuit and a current mirror circuit. Depletion type MOS transistor 1, enhancement type MOS transistor 14, resistor 2, and current mirror circuit 1 of the same conductivity type
5 and 16, connecting the source of the depletion type MOS transistor 1, the substrate and one end of the resistor 2,
The gate of the depletion type MOS transistor 1, the other end of the resistor 2, and the enhancement type MOS transistor 14
The source and substrate of the enhancement type MOS transistor 14 are connected to VSS, and a current having the same magnitude as the current flowing through the depletion type MOS transistor 1 is supplied to the drain of the enhancement type MOS transistor 14 by the current mirror circuits 15 and 16, and the Connect the drain and the gate, and output the reference voltage Vref to the OUT terminal.

【0023】ここで得られる基準電圧Vrefは、図6の基
準電圧と同様、製造工程でしきい値電圧Vtndが変動して
も温度係数のばらつきは小さい。図10は自己補正型定
電流回路を用いた定電流インバータ回路の例である。同
一導電型のディプレッションタイプMOSトランジスタ1と
エンハンスメントタイプMOSトランジスタ14と抵抗2とカ
レントミラー回路15,16からなり、前記ディプレッショ
ンタイプMOSトランジスタ1のソースとサブストレートと
抵抗2の一端を接続し、ディプレッションタイプMOSトラ
ンジスタ1のゲートと抵抗2の他端とエンハンスメントタ
イプMOSトランジスタ14のソースとサブストレートをVSS
に接続し、カレントミラー回路15,16でディプレッショ
ンタイプMOSトランジスタ1に流れる電流と同じ大きさの
電流をエンハンスメントタイプMOSトランジスタ14のド
レインに供給し、エンハンスメントタイプMOSトランジ
スタ14のゲートINに入力される電圧によって出力端子OU
Tの電圧が変化する定電流インバータを構成する。
The reference voltage Vref obtained here has a small variation in temperature coefficient even if the threshold voltage Vtnd varies in the manufacturing process, similarly to the reference voltage in FIG. FIG. 10 shows an example of a constant current inverter circuit using a self-correcting constant current circuit. It consists of a depletion type MOS transistor 1, an enhancement type MOS transistor 14, a resistor 2, and a current mirror circuit 15, 16 of the same conductivity type, and connects the source of the depletion type MOS transistor 1, a substrate, and one end of a resistor 2 to a depletion type MOS transistor. VSS connects the gate of MOS transistor 1, the other end of resistor 2, and the source and substrate of enhancement type MOS transistor 14.
The current mirror circuits 15 and 16 supply a current of the same magnitude as the current flowing through the depletion type MOS transistor 1 to the drain of the enhancement type MOS transistor 14, and a voltage input to the gate IN of the enhancement type MOS transistor 14. Output terminal OU
Construct a constant current inverter in which the voltage of T changes.

【0024】図1〜図10はNchディプレッションタイ
プMOSトランジスタを用いているが、Pchディプレッショ
ンタイプMOSトランジスタを用いて自己補正型定電流回
路を作成することも可能である。また抵抗にPwell抵抗
以外(例えばNwell抵抗等)を用いることも可能であ
る。さらに絶縁体分離の場合は抵抗はWell抵抗以外でも
作製可能である。
Although FIGS. 1 to 10 use Nch depletion type MOS transistors, it is also possible to create a self-correcting constant current circuit using Pch depletion type MOS transistors. It is also possible to use a resistor other than a Pwell resistor (for example, an Nwell resistor). Furthermore, in the case of insulator separation, the resistance can be made other than the Well resistance.

【0025】図1〜図10ではディプレッションタイプ
MOSトランジスタのソースとサブストレートは結線され
ている(●で表現している)が、サブストレートをソー
ス以外、例えば接地端子に接続しても良い。
FIGS. 1 to 10 show a depletion type.
Although the source and the substrate of the MOS transistor are connected (represented by ●), the substrate may be connected to a source other than the source, for example, a ground terminal.

【0026】[0026]

【発明の効果】本発明により、絶対値ばらつきが小さ
く、かつ温度係数のばらつきの小さい定電流が得られ
る。また、本発明の自己補正型定電流回路を基準電圧回
路や定電流インバータ回路等に応用する事によって、温
度係数のばらつきの小さな「基準電圧」や「定電流イン
バータの反転電圧」が得られる。
According to the present invention, it is possible to obtain a constant current with small variation in absolute value and small variation in temperature coefficient. Further, by applying the self-correcting constant current circuit of the present invention to a reference voltage circuit, a constant current inverter circuit, or the like, a "reference voltage" or a "reversed voltage of a constant current inverter" having a small variation in temperature coefficient can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の自己補正型定電流回路図である。FIG. 1 is a diagram of a self-correcting constant current circuit according to the present invention.

【図2】従来の定電流回路図である。FIG. 2 is a diagram of a conventional constant current circuit.

【図3】(a)〜(c)はデプレッションタイプMOSトラン
ジスタ1と抵抗2の製造工程順断面図である。
FIGS. 3A to 3C are cross-sectional views in the order of manufacturing steps of a depletion type MOS transistor 1 and a resistor 2. FIGS.

【図4】「デプレッションタイプMOSトランジスタ1のオ
ン抵抗」と「抵抗2の抵抗値」のVtnd依存性を示す関係
図である。
FIG. 4 is a relationship diagram showing Vtnd dependence of “ON resistance of depletion type MOS transistor 1” and “resistance value of resistance 2”.

【図5】デプレッションタイプMOSトランジスタの√Ids
−Vgs特性を示す特性図である。
FIG. 5: ΔIds of a depletion type MOS transistor
FIG. 4 is a characteristic diagram showing a −Vgs characteristic.

【図6】本発明の自己補正型定電流回路の定電流の温度
係数とVtndの関係を示す関係図である。
FIG. 6 is a relationship diagram showing a relationship between a temperature coefficient of constant current and Vtnd of the self-correcting constant current circuit of the present invention.

【図7】自己補正型定電流回路を用いた基準電圧回路図
である。
FIG. 7 is a reference voltage circuit diagram using a self-correcting constant current circuit.

【図8】本発明の自己補正型定電流回路を用いた基準電
圧回路の基準電圧の温度係数とVtndの関係を示す関係図
である。
FIG. 8 is a relationship diagram showing a relationship between a temperature coefficient of a reference voltage and Vtnd of a reference voltage circuit using a self-correcting constant current circuit of the present invention.

【図9】自己補正型定電流回路とカレントミラー回路を
用いた基準電圧回路図である。
FIG. 9 is a reference voltage circuit diagram using a self-correcting constant current circuit and a current mirror circuit.

【図10】自己補正型定電流回路とカレントミラー回路
を用いた定電流インバータ回路図である。
FIG. 10 is a circuit diagram of a constant current inverter using a self-correcting constant current circuit and a current mirror circuit.

【符号の説明】[Explanation of symbols]

1 ディプレッションタイプMOSトランジスタ 2 抵抗 3 PhosもしくはAsのイオン注入 4 ゲート酸化膜 5 Pwell 6 Nsub 7 デプレッションタイプMOSトランジスタ1へ
のイオン注入によって形成されるN型拡散領域 8 Nch_MOSトランジスタのソース・ドレインを形
成する高濃度N型拡散領域 9 抵抗2の電極を形成する高濃度P型拡散領域 10 MOSトランジスタのゲート 11 抵抗2の抵抗イメージ √lds ソース・ドレイン間電流の2乗根 14 エンハンスメントタイプMOSトランジスタ OUT 出力端子 15,16 カレントミラー回路 IN 入力端子 VDD 高電位 VSS グランド電位
Reference Signs List 1 Depletion type MOS transistor 2 Resistance 3 Phos or As ion implantation 4 Gate oxide film 5 Pwell 6 Nsub 7 N type diffusion region formed by ion implantation into depletion type MOS transistor 1 8 Form source / drain of Nch_MOS transistor High-concentration N-type diffusion region 9 High-concentration P-type diffusion region forming an electrode of resistance 2 10 Gate of MOS transistor 11 Resistance image of resistance 2 √lds Square root of source-drain current 14 Enhancement type MOS transistor OUT Output terminal 15, 16 Current mirror circuit IN input terminal VDD High potential VSS Ground potential

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H03F 3/345 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H03F 3/345

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つのディプレッションタイ
プMOSトランジスタで構成されている定電流回路におい
て、前記ディプレッションタイプMOSトランジスタのソ
ースとゲートの間に少なくとも1つの抵抗が挿入されて
いることを特徴とする自己補正型定電流回路。
1. A self-correction circuit comprising a constant current circuit comprising at least one depletion type MOS transistor, wherein at least one resistor is inserted between a source and a gate of the depletion type MOS transistor. Type constant current circuit.
【請求項2】 前記抵抗が前記ディプレッションタイプ
MOSトランジスタのサブストレートと同一導電型の拡散
抵抗であり、前記ディプレッションタイプMOSトランジ
スタのチャネル形成領域へのイオン注入を前記抵抗の拡
散抵抗部表面にも行うことを特徴とする請求項1記載の
自己補正型定電流回路。
2. The depletion type, wherein the resistance is the depletion type.
2. A self-contained diffusion resistor of the same conductivity type as a substrate of a MOS transistor, wherein ions are implanted into a channel forming region of the depletion type MOS transistor also on a surface of a diffusion resistance part of the resistor. Correction type constant current circuit.
JP00037298A 1998-01-05 1998-01-05 Self-correcting constant current circuit Expired - Lifetime JP3517343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00037298A JP3517343B2 (en) 1998-01-05 1998-01-05 Self-correcting constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00037298A JP3517343B2 (en) 1998-01-05 1998-01-05 Self-correcting constant current circuit

Publications (2)

Publication Number Publication Date
JPH11194844A true JPH11194844A (en) 1999-07-21
JP3517343B2 JP3517343B2 (en) 2004-04-12

Family

ID=11471971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00037298A Expired - Lifetime JP3517343B2 (en) 1998-01-05 1998-01-05 Self-correcting constant current circuit

Country Status (1)

Country Link
JP (1) JP3517343B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261550A (en) * 2000-11-22 2002-09-13 Seiko Instruments Inc Class-ab cmos output circuit
JP2007213323A (en) * 2006-02-09 2007-08-23 Seiko Instruments Inc Constant current circuit
JP2007213270A (en) * 2006-02-09 2007-08-23 Ricoh Co Ltd Constant current circuit
JP2007219917A (en) * 2006-02-17 2007-08-30 New Japan Radio Co Ltd Stabilized voltage output circuit
JP2007249948A (en) * 2006-02-18 2007-09-27 Seiko Instruments Inc Band gap constant-voltage circuit
JP2008070953A (en) * 2006-09-12 2008-03-27 Ricoh Co Ltd Reference voltage generation circuit
JP2008152632A (en) * 2006-12-19 2008-07-03 Ricoh Co Ltd Reference voltage generation circuit
JP2010073133A (en) * 2008-09-22 2010-04-02 Seiko Instruments Inc Bandgap reference voltage circuit
KR20140041374A (en) * 2012-09-27 2014-04-04 세이코 인스트루 가부시키가이샤 Semiconductor integrated circuit device
JP2016146050A (en) * 2015-02-06 2016-08-12 エスアイアイ・セミコンダクタ株式会社 Constant voltage circuit and oscillation device
JP2019169906A (en) * 2018-03-26 2019-10-03 セイコーエプソン株式会社 Oscillation device
CN111831049A (en) * 2019-04-17 2020-10-27 艾普凌科有限公司 Constant current circuit and semiconductor device
WO2021172001A1 (en) * 2020-02-25 2021-09-02 ローム株式会社 Constant voltage generation circuit
CN115037150A (en) * 2022-06-10 2022-09-09 西安博瑞集信电子科技有限公司 Voltage stabilizing circuit for gallium arsenide circuit and radio frequency circuit adopting same
CN115220515A (en) * 2021-04-16 2022-10-21 中国科学院微电子研究所 A voltage reference circuit, components and equipment

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261550A (en) * 2000-11-22 2002-09-13 Seiko Instruments Inc Class-ab cmos output circuit
JP2007213323A (en) * 2006-02-09 2007-08-23 Seiko Instruments Inc Constant current circuit
JP2007213270A (en) * 2006-02-09 2007-08-23 Ricoh Co Ltd Constant current circuit
US7474145B2 (en) 2006-02-09 2009-01-06 Ricoh Company, Ltd. Constant current circuit
JP2007219917A (en) * 2006-02-17 2007-08-30 New Japan Radio Co Ltd Stabilized voltage output circuit
JP2007249948A (en) * 2006-02-18 2007-09-27 Seiko Instruments Inc Band gap constant-voltage circuit
JP2008070953A (en) * 2006-09-12 2008-03-27 Ricoh Co Ltd Reference voltage generation circuit
JP2008152632A (en) * 2006-12-19 2008-07-03 Ricoh Co Ltd Reference voltage generation circuit
JP2010073133A (en) * 2008-09-22 2010-04-02 Seiko Instruments Inc Bandgap reference voltage circuit
JP2014072235A (en) * 2012-09-27 2014-04-21 Seiko Instruments Inc Semiconductor integrated circuit device
KR20140041374A (en) * 2012-09-27 2014-04-04 세이코 인스트루 가부시키가이샤 Semiconductor integrated circuit device
JP2016146050A (en) * 2015-02-06 2016-08-12 エスアイアイ・セミコンダクタ株式会社 Constant voltage circuit and oscillation device
JP2019169906A (en) * 2018-03-26 2019-10-03 セイコーエプソン株式会社 Oscillation device
US10747248B2 (en) 2018-03-26 2020-08-18 Seiko Epson Corporation Oscillator
CN111831049A (en) * 2019-04-17 2020-10-27 艾普凌科有限公司 Constant current circuit and semiconductor device
KR20200122238A (en) 2019-04-17 2020-10-27 에이블릭 가부시키가이샤 Constant current circuit and semiconductor device
WO2021172001A1 (en) * 2020-02-25 2021-09-02 ローム株式会社 Constant voltage generation circuit
CN115104076A (en) * 2020-02-25 2022-09-23 罗姆股份有限公司 Constant voltage generating circuit
US20230135542A1 (en) * 2020-02-25 2023-05-04 Rohm Co., Ltd. Constant voltage generation circuit
CN115220515A (en) * 2021-04-16 2022-10-21 中国科学院微电子研究所 A voltage reference circuit, components and equipment
CN115037150A (en) * 2022-06-10 2022-09-09 西安博瑞集信电子科技有限公司 Voltage stabilizing circuit for gallium arsenide circuit and radio frequency circuit adopting same

Also Published As

Publication number Publication date
JP3517343B2 (en) 2004-04-12

Similar Documents

Publication Publication Date Title
JP3517343B2 (en) Self-correcting constant current circuit
US6600305B2 (en) Voltage generating circuit and reference voltage source circuit employing field effect transistors
JP2615009B2 (en) Field effect transistor current source
US6313515B1 (en) Reference voltage supply circuit
JP4716887B2 (en) Constant current circuit
US20090096507A1 (en) Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor
CN101673743B (en) Semiconductor device
US6628161B2 (en) Reference voltage circuit
JP4847103B2 (en) Half band gap reference circuit
JP2809768B2 (en) Reference potential generation circuit
JP2555366B2 (en) Current source with process selectable temperature coefficient
TWI612639B (en) Semiconductor integrated circuit device
JP2007226710A (en) Constant current circuit and constant voltage circuit
JPH0794988A (en) Mos type semiconductor clamping circuit
JP2008262603A (en) Voltage generation circuit and reference voltage source circuit using field-effect transistor
JP2008066649A (en) Voltage source circuit
JP4194637B2 (en) Voltage generation circuit and reference voltage source circuit using field effect transistor
JPS63169113A (en) Resistor circuit network for semiconductor integrated circuit
JPH09325826A (en) Temperature compensation type reference voltage generation circuit
JPH0225526B2 (en)
CN110324016A (en) Constant-current circuit, semiconductor device and its manufacturing method, electronic equipment
JP2002270698A (en) Voltage reference circuit
JPS5922246B2 (en) Teiden Riyu Cairo
JP2004014625A (en) Reference voltage source circuit employing field effect transistor
JPH0580868A (en) Constant current circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040123

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term