JPH11191072A - Debug break processing method and debug processor - Google Patents
Debug break processing method and debug processorInfo
- Publication number
- JPH11191072A JPH11191072A JP9358340A JP35834097A JPH11191072A JP H11191072 A JPH11191072 A JP H11191072A JP 9358340 A JP9358340 A JP 9358340A JP 35834097 A JP35834097 A JP 35834097A JP H11191072 A JPH11191072 A JP H11191072A
- Authority
- JP
- Japan
- Prior art keywords
- break
- breakpoint
- program
- conditional expression
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 230000014509 gene expression Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、デバッグ対象のプ
ログラム中に設定したブレイクポイントにおいてプログ
ラムの実行を中断するブレイク処理方法に係わり、特に
複数の事象を論理演算子で結合したブレイク条件を設定
するデバッグのブレイク処理方法及びデバッグ処理装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a break processing method for interrupting the execution of a program at a break point set in a program to be debugged, and in particular, to setting a break condition in which a plurality of events are combined by a logical operator. The present invention relates to a debug break processing method and a debug processing device.
【0002】[0002]
【従来の技術】プログラムのデバッグのために、任意の
時点でプログラムの実行を中断して、プログラム中に定
義した変数などの内容を調べることがよく行われる。そ
のためデバッグ装置には、ソースプログラムの特定位置
を実行中の中断点として指定する機能があり、これをブ
レイクポイントの設定という。ブレイクポイントの設定
にあたっては、従来、ソースプログラムの行番号やそれ
に相当する画面情報上の位置で行単位に指定するのが一
般的である。また、特定のメモリアドレスへのアクセス
時にもブレイクポイントを設定できるデバッグ装置もあ
る。なお、デバッグのブレイクポイント設定方法の例と
して特開平5−216719号公報や特開平6−222
953号公報に記載の技術が知られている。2. Description of the Related Art For debugging a program, it is common to interrupt the execution of the program at an arbitrary time and to examine the contents of variables and the like defined in the program. Therefore, the debugging device has a function of designating a specific position of the source program as a break point during execution, and this is called setting a breakpoint. Conventionally, when setting a breakpoint, the breakpoint is generally specified in line units by the line number of the source program or a position on the screen information corresponding to the line number. There is also a debugging device that can set a breakpoint when accessing a specific memory address. As examples of the method for setting a breakpoint for debugging, Japanese Patent Application Laid-Open Nos. Hei 5-216719 and Hei 6-222
A technique described in Japanese Patent Application Publication No. 953 is known.
【0003】[0003]
【発明が解決しようとする課題】従来技術のデバッグの
ブレイク処理方法及びデバッグ処理装置にあっては、ブ
レイクポイント1箇所につき1事象の設定しかできなか
った。そのため、ファームウェアのプログラムや、ハー
ドウェアを検査または評価するプログラムなどの場合
に、ハードウェアで発生する事象とプログラム内部で発
生する事象が重なって発生した時点で変数などの内容を
調べたいというときには、それぞれの事象をブレイク条
件として個別に設定し、ブレイクポイントでそれぞれの
ブレイク条件が満たされているか否かを調べながらデバ
ッグ作業を行わなければならないという問題がある。In the prior art debug break processing method and debug processing apparatus, only one event can be set for one break point. Therefore, in the case of a firmware program or a program for inspecting or evaluating hardware, when it is desired to check the contents of variables and the like when an event occurring in the hardware and an event occurring in the program overlap with each other, There is a problem in that each event must be individually set as a break condition, and debugging work must be performed while checking whether or not each break condition is satisfied at a break point.
【0004】本発明は、このような事情に鑑みてなされ
たもので、1箇所のブレイクポイントにおいて、複数の
事象をブレイク条件として設定でき、さらに設定した複
数の事象を論理演算子で結合したブレイク条件を設定で
きるデバッグのブレイク処理方法及びデバッグ処理装置
を提供することを目的とする。The present invention has been made in view of such circumstances, and a plurality of events can be set as break conditions at a single breakpoint, and a plurality of set events are combined by a logical operator. It is an object of the present invention to provide a debug break processing method and a debug processing device capable of setting conditions.
【0005】[0005]
【課題を解決するための手段】請求項1に記載の発明
は、デバッグを行う対象のプログラムの実行を中断する
ブレイクポイントと前記プログラムの実行中に発生する
事象を定義した複数の条件式と前記条件式を結合するた
めの論理演算子とを入力する入力手段と、入力した前記
ブレイクポイント、前記条件式、及び前記論理演算子を
メモリに格納し、記憶する記憶手段と、前記記憶手段に
記憶されている前記条件式を前記論理演算子で結合した
条件式にして、前記プログラムのブレイクポイントに対
応する命令に対してブレイクポイントの設定を行い、設
定した内容を記憶手段に格納するブレイクポイント設定
手段と、前記プログラムの命令を実行し、実行した命令
に前記ブレイクポイントが設定されている場合は前記命
令を実行したことにより発生した事象を検出して、前記
記憶手段に格納されている前記結合した条件式と一致し
たか否かの判定を行う命令実行手段と、前記命令実行手
段で判定した結果、前記結合した条件式と一致した場合
にブレイク処理を行うブレイク処理手段と、前記ブレイ
クポイント設定手段で設定した内容及び前記ブレイク処
理手段の実行状態を表示する表示手段とを備えることを
特徴とする。According to a first aspect of the present invention, there is provided a computer program, comprising: a breakpoint for interrupting execution of a program to be debugged; a plurality of conditional expressions defining an event occurring during execution of the program; Input means for inputting a logical operator for combining conditional expressions; storage means for storing and storing the inputted breakpoint, conditional expression, and the logical operator in a memory; and storing in the storage means Breakpoint setting for setting a breakpoint for an instruction corresponding to the breakpoint of the program by converting the conditional expression described above into a conditional expression by the logical operator, and storing the set content in storage means. Means for executing the instruction of the program, and executing the instruction if the executed instruction has the breakpoint set. An instruction execution unit that detects an event that has occurred and determines whether the combined condition expression matches the combined condition expression stored in the storage unit. It is characterized by comprising a break processing means for performing a break processing when the expression matches, and a display means for displaying the contents set by the break point setting means and the execution state of the break processing means.
【0006】請求項2に記載の発明は、周辺ハードウェ
アで発生した事象の信号を入力する信号入力手段を有
し、前記命令実行手段は、前記周辺ハードウェアで発生
する事象を検出して、前記結合した条件式と一致した場
合にブレイク処理を行うことを特徴とする。According to a second aspect of the present invention, there is provided signal input means for inputting a signal of an event generated in peripheral hardware, wherein the instruction executing means detects an event generated in the peripheral hardware, A break process is performed when the combined conditional expression is matched.
【0007】請求項3に記載の発明は、デバッグを行う
対象のプログラムのブレイクポイントに対して、上位の
ブレイク条件式を入力してブレイクポイントテーブルに
格納する第1の処理と、下位のブレイク条件式を複数入
力してブレイクポイントテーブルに格納する第2の処理
と、論理演算子を入力し、前記上位のブレイク条件式と
複数の前記下位のブレイク条件式との関係を論理演算子
で結合してブレイクポイントテーブルに格納する第3の
処理と、ブレイクポイントが設定されている命令が実行
された場合に、前記上位及び下位のブレイク条件式を判
定して、条件を満足している場合は該当するブレイクポ
イントテーブルのフラグをセットする第4の処理と、前
記ブレイクポイントテーブルを参照して全ての前記条件
式に前記フラグがセットされている場合は所定のブレイ
ク処理を行う第5の処理と、全ての前記条件式に前記フ
ラグがセットされていない場合は、セットされているフ
ラグのリセットのみを行う第6の処理とを有することを
特徴とする。According to a third aspect of the present invention, there is provided a first processing for inputting a high-order break conditional expression to a breakpoint of a program to be debugged and storing the same in a breakpoint table; A second process of inputting a plurality of expressions and storing them in a breakpoint table; and inputting a logical operator, and connecting the relationship between the upper break conditional expression and the plurality of lower break conditional expressions with a logical operator. A third process for storing the break condition table in the breakpoint table, and when the instruction in which the breakpoint is set is executed, the upper and lower break conditional expressions are determined. A fourth process of setting a flag of the breakpoint table to be executed, and referring to the breakpoint table to set the flag in all the conditional expressions. A fifth process of performing a predetermined break process when the flag is set, and a sixth process of resetting only the set flag when the flags are not set in all the conditional expressions. It is characterized by having.
【0008】[0008]
【発明の実施の形態】以下、本発明の一実施形態による
デバッグ処理装置を図面を参照して説明する。図1は同
実施形態のブロック図である。図2は、ブレイクポイン
ト設定モジュール12の処理の流れを示したフローチャ
ートである。図3は、ブレイク処理モジュール14の処
理の流れを示したフローチャートである。図1におい
て、符号1はデバッグ処理モジュールであり、コマンド
解析モジュール11、ブレイクポイント設定モジュール
12、命令実行モジュール13、ブレイク処理モジュー
ル14、展開ソース表示モジュール15からなる。2は
入力装置、3はデバッグレジスタを有するCPU、4は
周辺ハードウェアからの信号をラッチするH/W信号ラ
ッチである。5は、デバッグ対象のプログラムのオブジ
ェクトファイル、6はブレイクポイントを格納するブレ
イクポイントテーブル、7は、表示装置である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a debug processing device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of the embodiment. FIG. 2 is a flowchart showing the flow of the processing of the breakpoint setting module 12. FIG. 3 is a flowchart showing the flow of the processing of the break processing module 14. In FIG. 1, reference numeral 1 denotes a debug processing module, which comprises a command analysis module 11, a breakpoint setting module 12, an instruction execution module 13, a break processing module 14, and a development source display module 15. 2, an input device; 3, a CPU having a debug register; and 4, an H / W signal latch for latching signals from peripheral hardware. Reference numeral 5 denotes an object file of a program to be debugged, 6 denotes a breakpoint table for storing breakpoints, and 7 denotes a display device.
【0009】図1、2、3を参照して動作を説明する。
デバッグ処理装置を起動して、入力装置2よりブレイク
ポイント設定のコマンドが入力されると、ブレイクポイ
ント設定モジュール12に制御が移り、ブレイクポイン
トの設定状況及びブレイク処理結果の表示を要求するコ
マンドであるか否かを判断し(ステップS1)、表示要
求であれば、表示装置7にブレイクポイントの設定状況
及びブレイク処理結果を表示する(ステップS7)。図
4は表示装置7にブレイクポイントの設定状況とブレイ
ク処理結果を表示した一例である。図4において、表示
されている各行がブレイク条件式であり、2行目先頭
の”*”はその条件式が”真”であることを示してい
る。表示が終了すると、ブレイクポイント設定モジュー
ル12を終了する。The operation will be described with reference to FIGS.
When the debug processing device is activated and a breakpoint setting command is input from the input device 2, control is transferred to the breakpoint setting module 12, which is a command for requesting display of a breakpoint setting status and a break processing result. It is determined whether or not it is a display request (step S1). If it is a display request, the breakpoint setting status and the break processing result are displayed on the display device 7 (step S7). FIG. 4 is an example in which the breakpoint setting status and the break processing result are displayed on the display device 7. In FIG. 4, each displayed line is a break conditional expression, and “*” at the beginning of the second line indicates that the conditional expression is “true”. When the display is completed, the break point setting module 12 ends.
【0010】入力されたコマンドが表示要求ではなく、
ブレイクポイント設定のコマンドである場合は、入力装
置2より上位の条件となる第1のブレイク条件を入力し
てブレイクポイントテーブル6に格納する(ステップS
2)。次に、複数のブレイク条件を設定するか否かを判
断し(ステップS3)、設定を終了する場合は処理を終
了する。複数のブレイク条件を設定する場合は、さらに
入力装置2より下位の条件となる第2のブレイク条件を
入力し、ブレイクポイントテーブル6に格納する(ステ
ップS4)。次に、先に設定した上位のブレイク条件と
下位のブレイク条件を結合するため、入力装置2より論
理演算子を入力して、ブレイクポイントテーブル6に格
納する(ステップS5)。ここで設定できる論理演算子
は、ANDとORである。ANDを設定した場合は、上
位のブレイク条件と下位のブレイク条件がともに”真”
になったときにブレイク処理を行うものであり、ORを
設定した場合は上位のブレイク条件と下位のブレイク条
件のどちらかが”真”になったときにブレイク処理を行
うものである。[0010] If the input command is not a display request,
If the command is a breakpoint setting command, the first break condition, which is a higher-order condition, is input from the input device 2 and stored in the breakpoint table 6 (step S).
2). Next, it is determined whether or not a plurality of break conditions are to be set (step S3), and when the setting is to be ended, the processing is ended. When setting a plurality of break conditions, a second break condition, which is a lower-order condition, is further input from the input device 2 and stored in the breakpoint table 6 (step S4). Next, in order to combine the upper break condition and the lower break condition set earlier, a logical operator is input from the input device 2 and stored in the breakpoint table 6 (step S5). The logical operators that can be set here are AND and OR. When AND is set, both the upper break condition and the lower break condition are “true”.
When the OR is set, the break processing is performed when either the upper break condition or the lower break condition becomes “true”.
【0011】図5はブレイクポイントの設定を行うとき
に表示装置7に表示される内容の一例である。図5にお
いて、表示されている各行が入力されたブレイクポイン
ト及びブレイク条件式であり、1行目にある”&”は論
理演算子のANDであり、上位の条件式と下位の条件式
をANDで結合した例である。2行目にある”|”は、
条件式をORで結合した例である。同様に下位の条件と
なる第3のブレイク条件、第4のブレイク条件というよ
うに順に上述の処理(ステップS4及びステップS5)
を設定終了まで繰り返し(ステップS6)、上位の条件
である第1のブレイク条件と論理演算子によって結合す
る。設定が終了すると、ブレイクポイント設定モジュー
ル12を終了する。FIG. 5 shows an example of contents displayed on the display device 7 when a break point is set. In FIG. 5, each displayed line is an input breakpoint and break conditional expression, and "&" in the first line is a logical operator AND, and an upper conditional expression and a lower conditional expression are ANDed. This is an example of combining with. "|" In the second line is
This is an example in which conditional expressions are combined by OR. Similarly, the above-described processing (steps S4 and S5) is performed in the order of the third and fourth break conditions, which are lower-order conditions.
Is repeated until the setting is completed (step S6), and the first break condition, which is a higher-order condition, is combined with a logical operator. When the setting is completed, the break point setting module 12 ends.
【0012】次に、入力装置2よりプログラム実行のコ
マンドが入力されると、コマンド解析モジュール11と
命令実行モジュール13は連携をしてオブジェクトファ
イル5から機械語を読み出し、プログラムを実行する。
プログラム実行中にブレイクポイントテーブル6に格納
されているブレイクポイントに達した場合、ブレイクポ
イントテーブル6に格納されているブレイク条件式を判
定する。ブレイク条件式の判定は、プログラム内の事象
が定義されている場合は、プログラム内において定義し
た事象が発生した場合に”真”となる。プログラム外の
事象が定義されている場合は、CPU3のデバッグレジ
スタの内容やH/W信号ラッチ4の内容を検出して、条
件式で定義した事象が発生した場合に”真”となる。Next, when a program execution command is input from the input device 2, the command analysis module 11 and the instruction execution module 13 read a machine language from the object file 5 in cooperation with each other and execute the program.
When the breakpoint stored in the breakpoint table 6 is reached during the execution of the program, the break condition expression stored in the breakpoint table 6 is determined. The determination of the break conditional expression is “true” when the event defined in the program occurs when the event in the program is defined. When an event outside the program is defined, the contents of the debug register of the CPU 3 and the contents of the H / W signal latch 4 are detected, and when the event defined by the conditional expression occurs, the result becomes “true”.
【0013】ブレイク条件式が”真”になり、ブレイク
処理モジュール14へ制御が移ると、該当するブレイク
ポイントは複数の条件が設定されいる複合型のブレイク
ポイントであるか否かを判断する(ステップS10)。
複合型でない場合は、プログラムの実行を中断して、定
義されている変数の内容を調べる等のブレイク処理を行
い(ステップS12)、ブレイク処理モジュール14を
終了する。複合型である場合は、設定されている全ての
ブレイク条件が”真”であるか否かを、ブレイクポイン
トテーブル6の条件判定フラグがセットされているか否
かで判断し(ステップS11)、全ての条件が”真”で
ある場合はブレイク処理を行う(ステップS12)。全
ての条件が”真”でない場合はセットされているブレイ
クポイントテーブル6の条件判定フラグをリセットして
(ステップS13)、ブレイク処理(ステップS12)
は実行せずにブレイク処理モジュール14を終了する。When the break condition expression becomes "true" and the control is transferred to the break processing module 14, it is determined whether or not the corresponding break point is a complex type break point in which a plurality of conditions are set (step). S10).
If it is not a composite type, the program execution is interrupted, a break process such as checking the contents of the defined variable is performed (step S12), and the break processing module 14 is terminated. In the case of the composite type, it is determined whether or not all the set break conditions are “true” by determining whether or not the condition determination flag of the break point table 6 is set (step S11). If the condition is "true", a break process is performed (step S12). If all the conditions are not "true", the condition determination flag of the set break point table 6 is reset (step S13), and the break processing (step S12).
Does not execute, the break processing module 14 ends.
【0014】また、入力装置2より展開したソースプロ
グラムの表示を行うコマンドが入力された場合、展開ソ
ース表示モジュール15がソースプログラムを表示装置
7へ表示を行う。When a command for displaying the developed source program is input from the input device 2, the developed source display module 15 displays the source program on the display device 7.
【0015】このように複数の事象を論理演算子で結合
すれば、複数の事象が同時に発生した場合のみプログラ
ムの実行を中断することができるために、各事象毎に条
件を満たしているかを確認しながらデバッグ作業をする
必要がなくなる。If a plurality of events are connected by a logical operator in this way, the execution of the program can be interrupted only when a plurality of events occur at the same time. Therefore, it is checked whether the condition is satisfied for each event. This eliminates the need for debugging.
【0016】[0016]
【発明の効果】以上説明したように、この発明によれ
ば、デバッグを行う対象のプログラムのブレイクポイン
トにおいて、プログラム内で発生する事象をブレイク条
件式として複数設定でき、設定した前記ブレイク条件式
を論理演算子で結合したブレイク条件式を有するブレイ
クポイントの設定を行うことができるようにしたため、
複数の事象が重なった時点でプログラムを中断して、変
数等の内容を調べることができるという効果が得られ
る。また、この発明によれば、周辺ハードウェアで発生
した事象の信号を入力できるようにして、プログラム内
で発生する事象だけでなく周辺ハードウェアで発生する
事象も条件式として設定できるため、周辺のハードウェ
アで事象が発生した時点でプログラムを中断できるとい
う効果も得られる。As described above, according to the present invention, at a breakpoint of a program to be debugged, a plurality of events that occur in the program can be set as break conditional expressions. Since breakpoints with break conditional expressions combined with logical operators can be set,
When a plurality of events overlap, the program can be interrupted and the contents of variables and the like can be examined. According to the present invention, a signal of an event generated in peripheral hardware can be input so that not only an event occurring in a program but also an event occurring in peripheral hardware can be set as a conditional expression. Another advantage is that the program can be interrupted when an event occurs in hardware.
【図1】本発明の一実施形態の構成を示すブロック図で
ある。FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
【図2】同実施形態のブレイクポイント設定モジュール
12の処理を説明するフローチャートである。FIG. 2 is a flowchart illustrating processing of a breakpoint setting module 12 of the embodiment.
【図3】同実施形態のブレイク処理モジュール14の処
理を説明するフローチャートである。FIG. 3 is a flowchart illustrating processing of a break processing module 14 of the embodiment.
【図4】同実施形態のブレイク設定状況及びブレイク処
理結果の一例を示す説明図である。FIG. 4 is an explanatory diagram showing an example of a break setting status and a break processing result of the embodiment.
【図5】同実施形態のブレイクポイント設定の一例を示
す説明図である。FIG. 5 is an explanatory diagram showing an example of a breakpoint setting of the embodiment.
1・・・デバッグ処理モジュール、2・・・入力装置、
3・・・CPU、4・・・H/W信号ラッチ、5・・・
オブジェクトファイル、6・・・ブレイクポイントテー
ブル、7・・・表示装置、11・・・コマンド解析モジ
ュール、12・・・ブレイクポイント設定モジュール、
13・・・命令実行モジュール、14・・・ブレイク処
理モジュール、15・・・展開ソース表示モジュール。1 Debug processing module 2 Input device
3 ... CPU, 4 ... H / W signal latch, 5 ...
Object file, 6 breakpoint table, 7 display device, 11 command analysis module, 12 breakpoint setting module,
13: Instruction execution module, 14: Break processing module, 15: Expansion source display module
Claims (3)
を中断するブレイクポイントと前記プログラムの実行中
に発生する事象を定義した複数の条件式と前記条件式を
結合するための論理演算子とを入力する入力手段と、 前記入力手段によって入力された前記ブレイクポイン
ト、前記条件式、及び前記論理演算子を記憶する記憶手
段と、 前記記憶手段に記憶されている前記条件式を前記論理演
算子で結合した条件式にして、前記プログラムの前記ブ
レイクポイントに対応する命令に対してブレイクポイン
トの設定を行い、設定した内容を前記記憶手段に格納す
るブレイクポイント設定手段と、 前記プログラムの命令を実行し、実行した命令に前記ブ
レイクポイントが設定されている場合は前記命令を実行
したことにより発生した事象を検出して、前記記憶手段
に格納されている前記結合した条件式と一致したか否か
の判定を行う命令実行手段と、 前記命令実行手段で判定した結果、前記結合した条件式
と一致した場合にブレイク処理を行うブレイク処理手段
と、 前記ブレイクポイント設定手段で設定した内容及び前記
ブレイク処理手段の実行状態を表示する表示手段と、 とを具備してなるデバッグ処理装置。1. A breakpoint for interrupting execution of a program to be debugged, a plurality of conditional expressions defining an event occurring during the execution of the program, and a logical operator for connecting the conditional expressions are input. Input means, storage means for storing the breakpoint, the conditional expression, and the logical operator input by the input means, and combining the conditional expression stored in the storage means with the logical operator With the conditional expression, a breakpoint is set for an instruction corresponding to the breakpoint of the program, breakpoint setting means for storing the set content in the storage means, and executing the instruction of the program, If the breakpoint is set in the executed instruction, the event generated by executing the instruction is detected. An instruction execution means for determining whether or not the combined conditional expression stored in the storage means is matched; and a break when the result of the determination by the instruction execution means matches the combined conditional expression. A debug processing device comprising: break processing means for performing processing; and display means for displaying the contents set by the break point setting means and the execution state of the break processing means.
を入力する信号入力手段を有し、 前記命令実行手段は、前記周辺ハードウェアで発生する
事象を検出して、前記結合した条件式と一致した場合に
ブレイク処理を行うことを特徴とする請求項1記載のデ
バッグ処理装置。2. An apparatus according to claim 1, further comprising: signal input means for inputting a signal of an event generated in the peripheral hardware, wherein said instruction executing means detects an event generated in said peripheral hardware and matches with the combined conditional expression. 2. The debug processing device according to claim 1, wherein a break process is performed when the processing is performed.
イクポイントに対して、上位のブレイク条件式を入力し
てブレイクポイントテーブルに格納する第1の処理と、 下位のブレイク条件式を複数入力してブレイクポイント
テーブルに格納する第2の処理と、 論理演算子を入力し、前記上位のブレイク条件式と複数
の前記下位のブレイク条件式との関係を論理演算子で結
合してブレイクポイントテーブルに格納する第3の処理
と、 ブレイクポイントが設定されている命令が実行された場
合に、前記上位及び下位のブレイク条件式を判定して、
条件を満足している場合は該当するブレイクポイントテ
ーブルのフラグをセットする第4の処理と、 前記ブレイクポイントテーブルを参照して全ての前記条
件式に前記フラグがセットされている場合は所定のブレ
イク処理を行う第5の処理と、 全ての前記条件式に前記フラグがセットされていない場
合は、セットされているフラグのリセットのみを行う第
6の処理と、 を有することを特徴とするデバッグのブレイク処理方
法。3. A first process of inputting a high-order break conditional expression and storing it in a breakpoint table for a breakpoint of a program to be debugged, and inputting a plurality of low-order break conditional expressions and setting a break. A second process to be stored in the point table, a logical operator being input, and the relationship between the upper break conditional expression and the plurality of lower break conditional expressions being combined by a logical operator and stored in the break point table A third process, when an instruction in which a breakpoint is set is executed, determining the upper and lower break conditional expressions;
A fourth process of setting a flag of a corresponding breakpoint table if the condition is satisfied; and a predetermined break if the flags are set in all the conditional expressions by referring to the breakpoint table. A fifth process for performing a process; and a sixth process for only resetting the set flag when the flags are not set in all of the conditional expressions. Break processing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9358340A JPH11191072A (en) | 1997-12-25 | 1997-12-25 | Debug break processing method and debug processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9358340A JPH11191072A (en) | 1997-12-25 | 1997-12-25 | Debug break processing method and debug processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11191072A true JPH11191072A (en) | 1999-07-13 |
Family
ID=18458798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9358340A Pending JPH11191072A (en) | 1997-12-25 | 1997-12-25 | Debug break processing method and debug processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11191072A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2798204A1 (en) * | 1999-09-03 | 2001-03-09 | Ibm Corp Internat Business Mac | CLOSED INTERRUPTION POINTS AND METHOD OF DEBUGGING COMPUTER PROGRAMS |
-
1997
- 1997-12-25 JP JP9358340A patent/JPH11191072A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2798204A1 (en) * | 1999-09-03 | 2001-03-09 | Ibm Corp Internat Business Mac | CLOSED INTERRUPTION POINTS AND METHOD OF DEBUGGING COMPUTER PROGRAMS |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4520440A (en) | Test verification of processor architecture having a partial instruction set | |
JPH11191072A (en) | Debug break processing method and debug processor | |
JP3167245B2 (en) | Programmable controller operating state monitoring device | |
JPH02275539A (en) | Debugging system | |
JP2659366B2 (en) | Debugging method and device | |
JPS59128652A (en) | Program testing method using display device | |
JP3315266B2 (en) | Self-diagnosis status display method | |
JPH0581087A (en) | Processor monitoring system | |
JPH03294934A (en) | Debugger for high level program lenguage | |
JP3202708B2 (en) | Software error handling test system, test method, and recording medium for test program | |
JP2507789B2 (en) | Logical simulation processing method of virtual machine | |
JPH05250221A (en) | Simulator execution system | |
JPS63180141A (en) | Debugging system by conversational debugger | |
JP2003263340A (en) | Debug device | |
JPH05334135A (en) | Error information display system for abnormal end of program | |
JPH0695910A (en) | Interactive debugging control system for abnormality processing | |
JPS6214240A (en) | Program inspecting system | |
JP2001067245A (en) | Simulation method and simulation device | |
JPH0468446A (en) | Debugging supporting device | |
JPH03278243A (en) | Debugging device | |
JPS6292034A (en) | Program debugging device | |
JPS63223931A (en) | Logical diagram execution route output processing method | |
JPH0395638A (en) | debug equipment | |
JPH0552938U (en) | Pipeline arithmetic unit | |
JPS6292033A (en) | Program debugging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010109 |