[go: up one dir, main page]

JPH11176828A - Method of forming silicon oxide film - Google Patents

Method of forming silicon oxide film

Info

Publication number
JPH11176828A
JPH11176828A JP34247697A JP34247697A JPH11176828A JP H11176828 A JPH11176828 A JP H11176828A JP 34247697 A JP34247697 A JP 34247697A JP 34247697 A JP34247697 A JP 34247697A JP H11176828 A JPH11176828 A JP H11176828A
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
forming
silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34247697A
Other languages
Japanese (ja)
Inventor
Noriyuki Miyata
典幸 宮田
Masakazu Ichikawa
昌和 市川
Heiji Watabe
平司 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Original Assignee
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, NEC Corp filed Critical Fujitsu Ltd
Priority to JP34247697A priority Critical patent/JPH11176828A/en
Publication of JPH11176828A publication Critical patent/JPH11176828A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 シリコン酸化膜の形成方法に関し、熱酸化膜
のSiO2 /Si界面の原子レベルの荒れを低減する。 【解決手段】 シリコン基板1を熱酸化してシリコン酸
化膜4を形成する工程の前処理として、原子レベルで平
坦な表面2を有するシリコン基板1の表面に保護酸化膜
3を形成する。
(57) Abstract: In a method for forming a silicon oxide film, the roughness of an SiO 2 / Si interface of a thermal oxide film at the atomic level is reduced. SOLUTION: As a pretreatment of a step of thermally oxidizing a silicon substrate 1 to form a silicon oxide film 4, a protective oxide film 3 is formed on a surface of the silicon substrate 1 having a flat surface 2 at an atomic level.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン酸化膜の形
成方法に関するものであり、特に、MOS(Metal
Oxide Semiconductor)型半導体
装置における平坦なSiO2 /Si界面を有するゲート
酸化膜を形成するためのシリコン酸化膜の形成方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon oxide film, and more particularly, to a MOS (Metal) method.
The present invention relates to a method for forming a silicon oxide film for forming a gate oxide film having a flat SiO 2 / Si interface in an oxide semiconductor (semiconductor) type semiconductor device.

【0002】[0002]

【従来の技術】現在、DRAM(ダイナミック・ランダ
ム・アクセス・メモリ)等の半導体メモリを中心とする
MOS型半導体装置におけるゲート絶縁膜としては、シ
リコン基板の表面を熱酸化することによって形成したシ
リコン熱酸化膜が用いられている。
2. Description of the Related Art At present, as a gate insulating film in a MOS type semiconductor device centering on a semiconductor memory such as a DRAM (Dynamic Random Access Memory), a silicon thermal insulating film formed by thermally oxidizing the surface of a silicon substrate is used. An oxide film is used.

【0003】この様なシリコン熱酸化膜の一般的な形成
方法としては、まず、MOSFETを形成するシリコン
基板の表面をRCA洗浄(必要ならば、W.Kern
and D.A.Puotinen,RCA Revi
ew vol.31,p.187,1970 参照)等
の化学洗浄で前処理したのち、常圧の乾燥酸素雰囲気中
或いは水蒸気雰囲気中で熱処理することによってシリコ
ン基板の表面を熱酸化する方法が用いられている。
As a general method for forming such a silicon thermal oxide film, first, the surface of a silicon substrate on which a MOSFET is formed is subjected to RCA cleaning (if necessary, W. Kern
and D. A. Puotinen, RCA Revi
ew vol. 31, p. 187, 1970), and then heat-treating in a dry oxygen atmosphere or a steam atmosphere at normal pressure to thermally oxidize the surface of the silicon substrate.

【0004】なお、RCA洗浄とは、RCA社によって
開発されたシリコンウェハの洗浄方法であり、NH4
とH2 2 の混合溶液によるアルカリ洗浄、また
は、HClとH2 2 の混合溶液による酸洗浄等であ
り、H2 SO4 とH2 2 の混合溶液による酸洗浄を含
める場合もある。
[0004] Incidentally, the RCA cleaning is a cleaning method of silicon wafers that have been developed by RCA Corp., NH 4 O
H Washing with a mixed solution of H 2 O 2 and H 2 O 2 , or acid washing with a mixed solution of HCl and H 2 O 2 , and may include acid washing with a mixed solution of H 2 SO 4 and H 2 O 2. .

【0005】[0005]

【発明が解決しようとする課題】しかし、近年のMOS
型半導体装置の高集積化及び微細化の進展に伴ってゲー
ト酸化膜が薄膜化するにつれて、SiO2 /Si界面に
おける原子レベルの構造が問題になりはじめている。
However, in recent years, MOS
Atomic level structures at the SiO 2 / Si interface have begun to become a problem as gate oxide films become thinner with the progress of high integration and miniaturization of semiconductor devices.

【0006】特に、従来の化学洗浄による前処理の後に
乾燥酸素雰囲気中で熱酸化膜を形成した場合、SiO2
/Si界面に原子レベルの荒れが生ずることが知られて
おり(必要ならば、T.Ohmi,M.Miyashi
ta,and T.Imaoka,Proceedin
gs of the Microcontaminat
ion Meeting,San Jose,Cali
fornia,1991 参照)、この原子レベルの荒
れがMOSデバイスの電気特性に影響を与えている。
Particularly, when a thermal oxide film is formed in a dry oxygen atmosphere after a conventional pretreatment by chemical cleaning, SiO 2
/ Si interface is known to cause atomic level roughness (if necessary, T. Ohmi, M. Miyashi)
ta, and T.S. Imoka, Proceedin
gs of the Microcontaminate
ion Meeting, San Jose, Cali
Fornia, 1991), this atomic level roughness affects the electrical characteristics of MOS devices.

【0007】したがって、本発明は、熱酸化膜のSiO
2 /Si界面の原子レベルの荒れを低減することを目的
とする。
Accordingly, the present invention provides a method of forming a thermal oxide
It is intended to reduce atomic level roughness of the 2 / Si interface.

【0008】[0008]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。 図1(a)乃至(c)参照 (1)本発明は、シリコン酸化膜の形成方法において、
シリコン基板1を熱酸化してシリコン酸化膜4を形成す
る工程の前処理として、原子レベルで平坦な表面2を有
するシリコン基板1の表面に保護酸化膜3を形成するこ
とを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. 1 (a) to 1 (c) (1) The present invention relates to a method for forming a silicon oxide film,
As a pretreatment before the step of thermally oxidizing the silicon substrate 1 to form the silicon oxide film 4, a protective oxide film 3 is formed on the surface of the silicon substrate 1 having the flat surface 2 at the atomic level.

【0009】この様に、原子レベルで平坦なシリコン基
板1の表面に、薄い保護酸化膜3を形成することによっ
て、熱酸化によりシリコン酸化膜4を形成したのちのS
iO 2 /Si界面の原子レベルでの平坦性を保つことが
でき、半導体デバイスの電気特性への悪影響を防止する
ことができる。
As described above, an atomically flat silicon substrate
By forming a thin protective oxide film 3 on the surface of the plate 1,
To form silicon oxide film 4 by thermal oxidation.
iO TwoTo maintain the atomic level flatness of the Si / Si interface
And prevent adverse effects on the electrical characteristics of semiconductor devices
be able to.

【0010】(2)本発明は、上記(1)において、保
護酸化膜3が、シリコン基板1の基板温度を500〜7
00℃とした状態で、シリコン基板1の表面を熱酸化す
ることによって形成した酸化膜であることを特徴とす
る。
(2) In the present invention, the protective oxide film 3 according to the above (1), wherein the substrate temperature of the silicon substrate 1 is 500 to 7
The oxide film is formed by thermally oxidizing the surface of the silicon substrate 1 at a temperature of 00 ° C.

【0011】この様に、保護酸化膜3は、シリコン基板
1の表面を500〜700℃の低温で熱酸化することに
よって形成した酸化膜であることが望ましい。即ち、5
00℃以下では、成長速度が遅くなるので現実的なプロ
セスではなく、また、700℃以上では、現在使用して
いる酸素圧力(常圧)では、シリコン基板1の表面にお
いて、 SiO2 +Si→2SiO↑ というエッチングによって、成長後の界面が荒れるとい
う問題が生ずる。
As described above, the protective oxide film 3 is preferably an oxide film formed by thermally oxidizing the surface of the silicon substrate 1 at a low temperature of 500 to 700.degree. That is, 5
00 ° C. In the following, rather than a practical process because the growth rate slows down, and in 700 ° C. or higher, the oxygen pressure currently used (normal pressure), the surface of the silicon substrate 1, SiO 2 + Si → 2SiOエ ッ チ ン グ causes a problem that the interface after growth is roughened.

【0012】(3)また、本発明は、上記(1)または
(2)において、原子レベルで平坦な表面2を形成する
ために、保護酸化膜3の形成工程に先立って、上記シリ
コン基板1表面の平坦化処理を行うことを特徴とする。
(3) In the present invention according to (1) or (2), in order to form a flat surface 2 at the atomic level, the silicon substrate 1 is formed prior to the step of forming the protective oxide film 3. It is characterized in that the surface is flattened.

【0013】この様に、原子レベルで平坦な表面2を再
現性良く得るためには、シリコン基板1の表面の平坦化
処理を行うことが好適である。
As described above, in order to obtain a flat surface 2 at the atomic level with good reproducibility, it is preferable to perform a flattening process on the surface of the silicon substrate 1.

【0014】(4)また、本発明は、上記(3)におい
て、平坦化処理が、真空中において、シリコン基板1を
900〜1200℃の温度で熱処理する平坦化方法であ
ることを特徴とする。
(4) The present invention is characterized in that, in the above (3), the flattening process is a flattening method in which the silicon substrate 1 is heat-treated at a temperature of 900 to 1200 ° C. in a vacuum. .

【0015】この様な平坦化方法としては、真空中にお
いて、シリコン基板1を900〜1200℃の温度で熱
処理する平坦化方法が好適であり、高温の熱処理によっ
て表面のSi原子が蒸発し、それによって原子レベルで
平坦な表面2を得ることができる。
As such a flattening method, a flattening method in which the silicon substrate 1 is heat-treated in a vacuum at a temperature of 900 to 1200 ° C. is preferable. Thereby, a flat surface 2 at the atomic level can be obtained.

【0016】(5)また、本発明は、上記(3)におい
て、平坦化処理が、溶液処理によりシリコン基板1の表
面に平坦な水素終端面を形成したのち、真空中で熱処理
を行い、水素終端面の水素を離脱させる平坦化方法であ
ることを特徴とする。
(5) In the present invention according to (3), the flattening is performed by forming a flat hydrogen-terminated surface on the surface of the silicon substrate 1 by a solution process, and then performing a heat treatment in a vacuum. It is a flattening method for removing hydrogen from the terminal surface.

【0017】この様に、平坦化方法としては、溶液処理
によって特定の結晶面、即ち、Si基板の主面を優先的
に表出させて平坦化し、その表面のSi原子のダングリ
ング・ボンドに水素原子を結合させた水素終端面の形成
工程でも良く、この場合には、次の酸化工程における酸
化速度の低下を防止するために、保護酸化膜3の形成工
程前に熱処理により水素を離脱させる必要がある。
As described above, as a planarization method, a specific crystal plane, that is, the main surface of the Si substrate is preferentially exposed and flattened by a solution treatment, and a dangling bond of Si atoms on the surface is formed. A step of forming a hydrogen-terminated surface to which hydrogen atoms are bonded may be used. In this case, in order to prevent a reduction in the oxidation rate in the next oxidation step, hydrogen is released by a heat treatment before the step of forming the protective oxide film 3. There is a need.

【0018】(6)また、本発明は、上記(5)におい
て、熱処理における温度が、550〜700℃であるこ
とを特徴とする。
(6) The present invention is characterized in that, in the above (5), the temperature in the heat treatment is 550 to 700 ° C.

【0019】この様に、水素を離脱させるための熱処理
温度は、550〜700℃で十分であるので、上記
(4)の平坦化方法に比べて400℃程度低温での前処
理が可能になる。
As described above, since the heat treatment temperature for desorbing hydrogen is sufficient at 550 to 700 ° C., the pretreatment can be performed at a lower temperature of about 400 ° C. than the flattening method of (4). .

【0020】(7)また、本発明は、上記(3)におい
て、平坦化処理が、シリコン基板1の表面にエピタキシ
ャル成長層を設ける平坦化方法であることを特徴とす
る。
(7) The present invention is characterized in that, in the above (3), the flattening treatment is a flattening method of providing an epitaxial growth layer on the surface of the silicon substrate 1.

【0021】この様に、平坦化方法としては、エピタキ
シャル成長層の堆積工程でも良く、薄いエピタキシャル
成長層を設けることによって、シリコン基板1の表面の
原子レベルで荒れをエピタキシャル成長層によって平坦
化することができる。
As described above, the flattening method may be a step of depositing an epitaxially grown layer. By providing a thin epitaxially grown layer, the surface of the silicon substrate 1 can be flattened at the atomic level by the epitaxially grown layer.

【0022】(8)また、本発明は、上記(7)におい
てエピタキシャル成長層を設ける前に、シリコン基板1
の表面に溶液処理によって薄い化学酸化膜を形成したの
ち、真空中で熱処理を行って化学酸化膜を熱離脱させる
ことを特徴とする。
(8) Further, according to the present invention, before providing the epitaxial growth layer in the above (7), the silicon substrate 1
A thin chemical oxide film is formed on the surface of the substrate by solution processing, and then heat treatment is performed in a vacuum to thermally desorb the chemical oxide film.

【0023】この様に、エピタキシャル成長層を堆積さ
せる場合には、エピタキシャル成長層の堆積に先立っ
て、シリコン基板1の表面に溶液処理、例えば、上述の
RCA洗浄によって薄い化学酸化膜を形成したのち、真
空中で熱処理を行って化学酸化膜を熱離脱させることが
必要になるが、この場合の熱処理温度は850℃程度で
あるので、上記(4)の平坦化方法に比べて150℃程
度低温での前処理が可能になる。
As described above, when an epitaxial growth layer is deposited, a thin chemical oxide film is formed on the surface of the silicon substrate 1 by solution processing, for example, the above-mentioned RCA cleaning before the deposition of the epitaxial growth layer. It is necessary to perform heat treatment in the inside to thermally desorb the chemical oxide film. However, since the heat treatment temperature in this case is about 850 ° C., it is lower at about 150 ° C. than the flattening method of (4). Preprocessing becomes possible.

【0024】(9)また、本発明は、上記(1)乃至
(8)のいずれかにおいて、シリコン酸化膜4が、ゲー
ト酸化膜であることを特徴とする。
(9) The present invention is characterized in that in any one of the above (1) to (8), the silicon oxide film 4 is a gate oxide film.

【0025】この様に、本発明のシリコン酸化膜4の形
成工程をMOSFETのゲート酸化膜の形成工程に適用
することによって、微細化されたMOSFETの電気特
性を均一にすることができ、高集積度MOS型半導体装
置の信頼性を向上することができる。
As described above, by applying the step of forming the silicon oxide film 4 of the present invention to the step of forming the gate oxide film of the MOSFET, the electrical characteristics of the miniaturized MOSFET can be made uniform and the high integration can be achieved. The reliability of the MOS semiconductor device can be improved.

【0026】[0026]

【発明の実施の形態】ここで、本発明の第1の実施の形
態を図2乃至図5を参照して説明するが、ここでは、説
明を簡単にするために一般的なシリコン酸化膜の形成工
程として説明する。なお、図2は本発明の第1の実施の
形態の製造工程の説明図であり、また、図3は本発明の
第1の実施の形態における基板の表面状態の説明図であ
り、また、図4は本発明の作用効果を示すために作製し
た比較例における基板の表面状態の説明図であり、さら
に、図5はRHEED(反射高速電子回折)の(1,
1)スポット分布の処理依存性の説明図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Here, a first embodiment of the present invention will be described with reference to FIGS. 2 to 5. Here, for the sake of simplicity, a general silicon oxide film will be described. This will be described as a forming step. FIG. 2 is an explanatory diagram of a manufacturing process according to the first embodiment of the present invention, and FIG. 3 is an explanatory diagram of a surface state of the substrate according to the first embodiment of the present invention. FIG. 4 is an explanatory view of the surface state of a substrate in a comparative example manufactured to show the function and effect of the present invention. FIG.
1) It is explanatory drawing of the process dependence of a spot distribution.

【0027】図2(a)参照 まず、(111)面を主面とするシリコン基板11をH
2 SO4 とH2 2 の混合溶液により化学洗浄して、シ
リコン基板11の表面の金属及び有機系の汚染を除去
し、次いで、1%のHF水溶液により、H2 SO4 とH
2 2 の混合溶液による化学洗浄によって形成された酸
化膜及び酸化膜中の金属汚染を除去したのち、NH4
H:H2 2 :H2 Oからなる溶液により化学洗浄して
パーティクル(ゴミ)を除去する。
Referring to FIG. 2A, first, a silicon substrate 11 having a (111) plane as a main surface is H
The 2 mixed solution of SO 4 and H 2 O 2 was chemically cleaned to remove metal contamination and organic surfaces of the silicon substrate 11, followed by a 1% HF aqueous solution, H 2 SO 4 and H
After removing an oxide film formed by chemical cleaning with a mixed solution of 2 O 2 and metal contamination in the oxide film, NH 4 O
Particles (dust) are removed by chemical cleaning with a solution consisting of H: H 2 O 2 : H 2 O.

【0028】なお、図に示すように、この化学洗浄のち
のシリコン基板11の表面には薄い酸化膜12が残存
し、この酸化膜12とシリコン基板11との界面、即
ち、SiO2 /Si界面には凹凸で示した荒れが存在す
る。このシリコン基板11の表面の荒れは、ウェハ購入
時において存在するものであり、上述の化学洗浄によっ
ても荒れは増加する。
As shown in the figure, a thin oxide film 12 remains on the surface of the silicon substrate 11 after the chemical cleaning, and an interface between the oxide film 12 and the silicon substrate 11, that is, an SiO 2 / Si interface. Has roughness indicated by irregularities. The surface roughness of the silicon substrate 11 is present when the wafer is purchased, and the roughness is increased by the above-described chemical cleaning.

【0029】図2(b)参照 次いで、シリコン基板11を真空導入室を介して1×1
-9Torrよりも高真空、例えば、5×10-10 To
rrに保った真空処理装置内に導入し、シリコン基板1
を900〜1200℃、例えば、1100℃まで上昇さ
せ、1〜60秒、例えば、30秒間熱処理することによ
ってシリコン基板11の表面を平坦化する。
Next, as shown in FIG. 2B, the silicon substrate 11 is placed in a 1 × 1 through a vacuum introduction chamber.
Higher vacuum than 0 -9 Torr, for example, 5 × 10 -10 To
rr is introduced into a vacuum processing apparatus, and the silicon substrate 1
Is raised to 900 to 1200 ° C., for example, 1100 ° C., and heat-treated for 1 to 60 seconds, for example, 30 seconds to flatten the surface of the silicon substrate 11.

【0030】この平坦化処理によって、シリコン基板1
1の表面の酸化膜12が昇華により除去されるととも
に、シリコン基板11のSi原子がステップから選択的
に蒸発し、一原子ステップ13に挟まれた平坦なテラス
領域14が形成され、表面が平坦化される(なお、真空
中の加熱処理については、必要ならば、小間,八木,塚
田,青野編,表面物性工学ハンドブック,丸善株式会社
刊参照)。
By this flattening process, the silicon substrate 1
The oxide film 12 on the surface of the substrate 1 is removed by sublimation, and the Si atoms of the silicon substrate 11 are selectively evaporated from the step, so that a flat terrace region 14 sandwiched by one atomic step 13 is formed. (For the heat treatment in vacuum, if necessary, see Booth, Yagi, Tsukada, Aono, ed., Surface Physical Properties Engineering Handbook, published by Maruzen Co., Ltd.).

【0031】また、この様な1100℃の熱処理によっ
て、シリコン基板11の表面の活性なSi原子が移動し
て再構成(reconstruction)することに
よりSi(111)−7×7構造を示すことになる。な
お、このSi(111)−7×7構造とは、(111)
面の理想的な格子状態の7倍(7×7)の格子状構造を
意味する。
Further, by such a heat treatment at 1100 ° C., active Si atoms on the surface of the silicon substrate 11 are moved and reconstructed, thereby exhibiting a Si (111) -7 × 7 structure. . Note that this Si (111) -7 × 7 structure means (111)
It means a lattice structure that is seven times (7 × 7) the ideal lattice state of the surface.

【0032】図2(c)参照 引き続いて、真空処理装置内に酸素を導入して、真空度
を1×10-6〜1×10-3Torr、例えば、2×10
-6Torrとした状態で、シリコン基板11の基板温度
を500〜700℃、例えば、630℃まで降温したの
ち、1〜30分、例えば、10分間熱処理することによ
って、0.3〜1.0nm、例えば、0.3nmの厚さ
の保護酸化膜15を形成する。なお、この保護酸化膜1
5の膜厚は、X線励起光電子分光法による測定で確認し
た。
Subsequently, oxygen is introduced into the vacuum processing apparatus, and the degree of vacuum is set to 1 × 10 -6 to 1 × 10 -3 Torr, for example, 2 × 10 Torr.
Under the condition of −6 Torr, the temperature of the silicon substrate 11 is lowered to 500 to 700 ° C., for example, 630 ° C., and then heat-treated for 1 to 30 minutes, for example, 10 minutes to obtain 0.3 to 1.0 nm. For example, a protective oxide film 15 having a thickness of 0.3 nm is formed. Note that this protective oxide film 1
The film thickness of No. 5 was confirmed by measurement by X-ray excitation photoelectron spectroscopy.

【0033】図2(d)参照 次いで、シリコン基板を一旦大気中に取り出したのち、
常圧、即ち、760Torrの石英加熱炉へ入れ、乾燥
酸素雰囲気中で、800〜1000℃、例えば、900
℃の温度において1〜200分、例えば、140分間熱
処理することによって、シリコン基板11の表面に厚さ
3〜50nm、例えば、48nmのシリコン酸化膜16
を形成する。
Next, after the silicon substrate is once taken out into the atmosphere, as shown in FIG.
Put in a quartz heating furnace at normal pressure, that is, 760 Torr, and in a dry oxygen atmosphere, at 800 to 1000 ° C., for example, 900
By performing heat treatment at a temperature of 1 to 200 minutes, for example, 140 minutes, a silicon oxide film 16 having a thickness of 3 to 50 nm, for example, 48 nm is formed on the surface of the silicon substrate 11.
To form

【0034】次に、図3を参照して、本発明の第1の実
施の形態における基板の表面状態を説明する。 図3(a)参照 図3(a)は、平坦化処理後のシリコン基板11の表面
のSREM(走査反射電子顕微鏡)像を模写したもので
あり、表面が縞模様で示される原子ステップ13と、原
子ステップ13で挟まれた平坦なテラス領域14で構成
されていることを示しており、上述の平坦化処理によっ
て清浄で平坦な表面が得られていることが分かる。
Next, the surface condition of the substrate according to the first embodiment of the present invention will be described with reference to FIG. FIG. 3 (a) is a simulated SREM (scanning reflection electron microscope) image of the surface of the silicon substrate 11 after the planarization process. , The flat terrace region 14 interposed between the atomic steps 13 indicates that a clean and flat surface is obtained by the above-described flattening process.

【0035】図3(b)参照 図3(b)は、シリコン酸化膜16を形成したのちのシ
リコン基板11の表面状態、即ち、SiO2 /Si界面
状態を観察するために、1%のHF溶液を用いてシリコ
ン酸化膜16を1nm以下まで薄膜化した場合のSRE
M像を模写したものであり、上記の図3(a)とほぼ同
じパターンの原子ステップ13の縞模様が保持されてい
るのが観察され、本発明者の研究によって保護酸化膜1
5を熱酸化工程の前処理として設けた場合に、熱酸化後
のSiO2 /Si界面の状態は平坦で、荒れが発生して
いないことが明らかになった。
Referring to FIG. 3B, FIG. 3B shows 1% HF for observing the surface state of the silicon substrate 11 after the formation of the silicon oxide film 16, that is, the SiO 2 / Si interface state. SRE when silicon oxide film 16 is thinned to 1 nm or less using a solution
It is a reproduction of the M image, and it is observed that the stripe pattern of the atomic step 13 having substantially the same pattern as that of FIG. 3A is retained.
When 5 was provided as a pretreatment in the thermal oxidation step, the state of the SiO 2 / Si interface after thermal oxidation was flat and no roughness was found.

【0036】なお、SREMを用いた場合には、一原子
の段差である原子ステップ13が観測できることからみ
て、テラス領域14の表面の荒れは原子レベルであり、
非常に平坦であることが理解される。また、この様な表
面状態は、シリコン酸化膜16の厚さを48nm以下に
した全ての例についても観測することができた。
When the SREM is used, the surface roughness of the terrace region 14 is at the atomic level in view of the fact that the atomic step 13 which is a step of one atom can be observed.
It is understood that it is very flat. Such a surface state can be observed in all the examples in which the thickness of the silicon oxide film 16 is set to 48 nm or less.

【0037】ここで、本発明の効果を比較・確認するた
めに、上記の図2(c)の保護酸化膜15の形成工程を
省略し、大気中で15時間放置したのち、熱酸化を行っ
たので、図4を参照してこの比較例の基板の表面状態を
説明する。なお、大気中で15時間放置することによっ
て、シリコン基板11の表面にはおよそ0.3nmの厚
さの酸化膜が形成されている。
Here, in order to compare and confirm the effects of the present invention, the step of forming the protective oxide film 15 shown in FIG. 2C is omitted, and after leaving it in the air for 15 hours, thermal oxidation is performed. Therefore, the surface state of the substrate of this comparative example will be described with reference to FIG. By leaving the substrate in the air for 15 hours, an oxide film having a thickness of about 0.3 nm is formed on the surface of the silicon substrate 11.

【0038】図4(a)参照 図4(a)は、平坦化処理後のシリコン基板11の表面
のSREM像を模写したものであり、表面が原子ステッ
プ13と平坦なテラス領域14で構成されていることを
示しており、本発明の第1の実施の形態と同様に平坦な
表面が得られている。
FIG. 4A is a simulated SREM image of the surface of the silicon substrate 11 after the flattening process. The surface is composed of atomic steps 13 and flat terrace regions 14. This indicates that a flat surface is obtained as in the first embodiment of the present invention.

【0039】図4(b)参照 図4(b)は、シリコン酸化膜16を形成したのちのシ
リコン基板11の表面状態、即ち、SiO2 /Si界面
状態を観察するために、1%のHF溶液を用いてシリコ
ン酸化膜16を1nm以下まで薄膜化した場合のSRE
M像を模写したものであり、全体がまだら模様であり、
図4(a)の初期表面の原子ステップ13の観測が困難
である。
Referring to FIG. 4B, FIG. 4B shows 1% HF in order to observe the surface state of the silicon substrate 11 after the formation of the silicon oxide film 16, that is, the SiO 2 / Si interface state. SRE when silicon oxide film 16 is thinned to 1 nm or less using a solution
It is a copy of the M image, and the whole is mottled,
It is difficult to observe the atomic steps 13 on the initial surface in FIG.

【0040】したがって、この比較例の場合には、原子
ステップ13及びテラス領域14を観測しにくいことか
ら、テラス領域14における荒れが原子ステップ13と
見分けられない程度まで増加していると言える。
Therefore, in the case of this comparative example, since it is difficult to observe the atomic steps 13 and the terrace region 14, it can be said that the roughness in the terrace region 14 has increased to such an extent that it cannot be distinguished from the atomic steps 13.

【0041】ここで、SiO2 /Si界面の荒れをより
詳細に調べるために、RHEED(反射高速電子回折)
の(1,1)スポットプロファイルを測定したので、図
5を参照して説明する。なお、図5においては、比較の
ために、従来の様に、化学洗浄した後に、平坦化処理工
程及び他の保護膜の形成工程等を行わずに熱酸化した従
来例の場合についても示す。
Here, in order to examine the roughness of the SiO 2 / Si interface in more detail, RHEED (reflection high-speed electron diffraction) is used.
(1, 1) spot profile was measured, and will be described with reference to FIG. FIG. 5 also shows, for comparison, a conventional example in which thermal cleaning is performed without performing a planarization process and a process of forming another protective film after performing chemical cleaning, as in the related art.

【0042】図5参照 図5は、(1,1)回折スポットのプロファイルを示し
たものであり、横軸のPositionはCCDカメラ
のピクセル位置を示すもので、物理的には出射電子の波
数の基板垂直成分に対応し、300近傍のピークが
(1,1)回折に対応する。
FIG. 5 shows the profile of the (1,1) diffraction spot. Position on the horizontal axis shows the position of the pixel of the CCD camera. The peak near 300 corresponds to the (1,1) diffraction corresponding to the substrate vertical component.

【0043】この様な(1,1)回折スポットのプロフ
ァイルにおいて、Position300近傍のピーク
からPositionが0に向かう裾(streak)
が短いほど、即ち、回折強度分布の幅が狭いほど表面の
平坦性が良好であると判断されるので、本発明、比較
例、従来例の順で表面の荒れが増加していることが理解
される。
In such a profile of the (1,1) diffraction spot, the position from the peak near the position 300 to the position where the position approaches 0 is a streak.
Is shorter, that is, the narrower the width of the diffraction intensity distribution is, the better the flatness of the surface is. Therefore, it is understood that the surface roughness increases in the order of the present invention, the comparative example, and the conventional example. Is done.

【0044】以上の様に、本発明の第1の実施の形態に
おいては、真空中での高温熱処理による平坦化処理工程
に次いで、薄い保護酸化膜の形成工程を、熱酸化工程の
前処理として行っているので、平坦な界面を有するシリ
コン酸化膜の形成が可能になる。
As described above, in the first embodiment of the present invention, the step of forming a thin protective oxide film is performed as a pretreatment for the thermal oxidation step, following the planarization processing step by high-temperature heat treatment in vacuum. As a result, a silicon oxide film having a flat interface can be formed.

【0045】なお、平坦化処理工程は、真空中での高温
熱処理工程に限られないので、次に、図6を参照して、
本発明の第2の実施の形態を説明する。 図6(a)参照 まず、上記の第1の実施の形態と同様に、(111)面
を主面とするシリコン基板11をH2 SO4 とH2 2
の混合溶液により化学洗浄して、シリコン基板11の表
面の金属及び有機系の汚染を除去し、次いで、1%のH
F水溶液により化学洗浄して、H2 SO4 とH2 2
混合溶液による化学洗浄によって形成された酸化膜及び
酸化膜中の金属汚染を除去したのち、NH4 OH:H2
2 :H 2 Oからなる溶液により化学洗浄してパーティ
クル(ゴミ)を除去する。
The flattening process is performed at a high temperature in a vacuum.
Since it is not limited to the heat treatment step, next, referring to FIG.
A second embodiment of the present invention will be described. Referring to FIG. 6A, first, as in the first embodiment, the (111) plane
The silicon substrate 11 whose main surface is HTwoSOFourAnd HTwoOTwo
Chemical cleaning with a mixed solution of
To remove metallic and organic contamination of the surface, then 1% H
Chemical cleaning with an aqueous solution of FTwoSOFourAnd HTwoOTwoof
An oxide film formed by chemical cleaning with a mixed solution; and
After removing metal contamination in the oxide film, NH 3FourOH: HTwo
OTwo: H TwoParty after chemical cleaning with a solution consisting of O
Removes dust (dust).

【0046】次いで、シリコン基板11を1〜40%、
例えば、40%のNH4 F溶液中に、1〜10分、例え
ば、5分間浸漬することによって、シリコン基板11の
表面のSi原子のダングリング・ボンド17に水素原子
18を結合させて水素終端面を形成する。
Next, the silicon substrate 11 is made 1 to 40%,
For example, by dipping in a 40% NH 4 F solution for 1 to 10 minutes, for example, 5 minutes, hydrogen atoms 18 are bonded to dangling bonds 17 of Si atoms on the surface of the silicon substrate 11 to terminate the hydrogen. Form a surface.

【0047】なお、このNH4 F溶液中での処理(必要
ならば、G.S.Higashi,et al.,Ap
plied Physics Letters,vo
l.56,p.659,1990参照)により、シリコ
ン基板11の表面の酸化膜がエッチングにより除去され
るとともに、シリコン基板11の表面は(111)面が
優先的に現れるようにエッチングされることになるの
で、原子レベルで平坦な表面が得られることになり、こ
の場合には、高温処理を経ていないのでその表面構造は
Si(111)−1×1構造になっていると考えられ
る。
The treatment in this NH 4 F solution (if necessary, GS Higashi, et al., Ap.
plied Physics Letters, vo
l. 56, p. 659, 1990), the oxide film on the surface of the silicon substrate 11 is removed by etching, and the surface of the silicon substrate 11 is etched so that the (111) plane appears preferentially. , A flat surface is obtained. In this case, since the high-temperature treatment has not been performed, the surface structure is considered to be a Si (111) -1 × 1 structure.

【0048】図6(b)参照 次いで、水素終端面を形成したシリコン基板11を真空
導入室を介して1×10-8〜5×10-11 Torr、例
えば、5×10-10 に保った真空処理装置内に導入し、
シリコン基板11を550〜700℃、例えば、600
℃の温度において、1〜5分、例えば、1分間熱処理す
ることによってシリコン基板11の表面の水素原子18
を脱離させる。なお、この工程は、表面に水素原子18
が存在すると、次の低温における保護酸化膜15の形成
工程において、酸化速度が遅くなるために行っている。
Next, as shown in FIG. 6B, the silicon substrate 11 on which the hydrogen-terminated surface was formed was kept at 1 × 10 -8 to 5 × 10 -11 Torr, for example, 5 × 10 -10 through a vacuum introduction chamber. Introduced into vacuum processing equipment,
The silicon substrate 11 is heated to 550-700 ° C., for example, 600
At a temperature of 1 ° C., heat treatment is performed for 1 to 5 minutes, for example, 1 minute, so that hydrogen atoms 18 on the surface of the silicon substrate 11 are heated.
Is detached. In this step, hydrogen atoms 18
Is performed because the oxidation rate becomes slower in the next step of forming the protective oxide film 15 at a low temperature when the oxide semiconductor film is present.

【0049】図6(c)参照 引き続いて、上記の第1の実施の形態と同様に、真空処
理装置内に酸素を導入して、真空度を1×10-6〜1×
10-3Torr、例えば、2×10-6Torrとした状
態で、シリコン基板11の基板温度を500〜700
℃、例えば、630℃まで降温したのち、1〜30分、
例えば、10分間熱処理することによって、0.3〜
1.0nm、例えば、0.3nmの厚さの保護酸化膜1
5を形成する。
Next, as in the first embodiment, oxygen is introduced into the vacuum processing apparatus to reduce the degree of vacuum from 1 × 10 −6 to 1 ×, as in the first embodiment.
In a state of 10 −3 Torr, for example, 2 × 10 −6 Torr, the substrate temperature of the silicon substrate 11 is set to 500 to 700.
° C, for example, after cooling to 630 ° C,
For example, 0.3-
A protective oxide film 1 having a thickness of 1.0 nm, for example, 0.3 nm
5 is formed.

【0050】図6(d)参照 次いで、シリコン基板を一旦大気中に取り出したのち、
常圧、即ち、760Torrの石英加熱炉へ入れ、乾燥
酸素雰囲気中で、800〜1000℃、例えば、900
℃の温度において1〜200分、例えば、140分間熱
処理することによって、シリコン基板11の表面に厚さ
3〜50nm、例えば、48nmのシリコン酸化膜16
を形成する。
Next, after the silicon substrate is once taken out into the atmosphere,
Put in a quartz heating furnace at normal pressure, that is, 760 Torr, and in a dry oxygen atmosphere, at 800 to 1000 ° C., for example, 900
By performing heat treatment at a temperature of 1 to 200 minutes, for example, 140 minutes, a silicon oxide film 16 having a thickness of 3 to 50 nm, for example, 48 nm is formed on the surface of the silicon substrate 11.
To form

【0051】この第2の実施の形態においては、平坦化
処理の熱処理温度、即ち、水素脱離工程における温度が
550〜700℃であるので、上記の第1の実施の形態
に比べて400℃程度の低温処理が可能であり、したが
って、不純物拡散層が既に形成されているシリコン基板
の前処理として望ましい。
In the second embodiment, the heat treatment temperature of the planarization process, that is, the temperature in the hydrogen desorption step is 550 to 700 ° C., so that the temperature is 400 ° C. in comparison with the first embodiment. A low temperature treatment is possible, and therefore, it is desirable as a pretreatment for a silicon substrate on which an impurity diffusion layer has already been formed.

【0052】但し、水素終端面の形成するための溶液処
理において酸化膜もエッチングされるため、LOCOS
(Local Oxidation of Silic
on)構造等のデバイス構造がエッチングされる問題が
あるので、デバイス構造のエッチングを嫌う場合には不
適当である。
However, since the oxide film is also etched in the solution processing for forming the hydrogen-terminated surface, the LOCOS
(Local Oxidation of Silic
on) Since there is a problem that a device structure such as a structure is etched, it is inappropriate when etching of the device structure is disliked.

【0053】なお、この第2の実施の形態においては、
基板として(111)面のシリコン基板を用いているの
で、NH4 F溶液中での処理及び水素脱離処理によって
平坦化処理を行っているが、基板は(111)面のシリ
コン基板に限られるものではなく、(100)面を主面
とするシリコン基板を用いても良いものである。
In the second embodiment,
Since the (111) silicon substrate is used as the substrate, the flattening process is performed by the treatment in the NH 4 F solution and the hydrogen desorption treatment. However, the substrate is limited to the (111) silicon substrate. Instead, a silicon substrate having a (100) plane as a main surface may be used.

【0054】この(100)面のシリコン基板を用いる
場合には、NH4 F溶液中での処理の代わりに、HFと
2 2 の混合溶液を用いれば良く(必要ならば、C.
H.Bjorkman,et al.,Japanes
e Journal ofApplied Physi
cs,vol.34,p.722,1995参照)、H
F:H2 2 =1:8〜1:20、例えば、1:12の
容量比の溶液を用いて1〜10分、例えば、5分間シリ
コン基板を浸漬すれば良く、以降の水素脱離工程等は同
じに行えば良い。
When a (100) silicon substrate is used, a mixed solution of HF and H 2 O 2 may be used instead of the treatment in an NH 4 F solution (if necessary, C.I.
H. Bjorkman, et al. , Japanes
e Journal of Applied Physi
cs, vol. 34, p. 722, 1995), H
F: H 2 O 2 = 1: 8 to 1:20, for example, using a solution having a volume ratio of 1:12, the silicon substrate may be immersed for 1 to 10 minutes, for example, 5 minutes, and subsequent hydrogen desorption The steps and the like may be performed in the same manner.

【0055】次に、図7を参照して、平坦化処理工程と
してエピタキシャル成長工程を採用した本発明の第3の
実施の形態を説明する。 図7(a)参照 まず、(111)面を主面とするシリコン基板11をH
2 SO4 :H2 2 =5:1の混合溶液により130℃
において10分間化学洗浄して、シリコン基板11の表
面の金属及び有機系の汚染を除去し、次いで、NH4
H:H2 2 :H2 O=1:2:4からなる溶液により
80℃で10分間化学洗浄してパーティクル(ゴミ)を
除去したのち、HCl:H2 2 :H2 O=1:2:4
からなる溶液により80℃で10分間化学洗浄する。こ
の工程において、シリコン基板の表面には、SiO2
主成分とする厚さ1nm程度の化学酸化膜19が形成さ
れる。
Next, with reference to FIG. 7, a third embodiment of the present invention in which an epitaxial growth step is employed as a planarization processing step will be described. First, the silicon substrate 11 having the (111) plane as a main surface is H
130 ° C. with a mixed solution of 2 SO 4 : H 2 O 2 = 5: 1
For 10 minutes to remove metal and organic contamination on the surface of the silicon substrate 11, and then NH 4 O
After removing particles (dust) by chemical cleaning at 80 ° C. for 10 minutes with a solution consisting of H: H 2 O 2 : H 2 O = 1: 2: 4, HCl: H 2 O 2 : H 2 O = 1. : 2: 4
Is chemically washed at 80 ° C. for 10 minutes. In this step, a chemical oxide film 19 mainly composed of SiO 2 and having a thickness of about 1 nm is formed on the surface of the silicon substrate.

【0056】図7(b)参照 次いで、シリコン基板11を真空導入室を介して5×1
-8〜1×10-10 Torr、例えば、2×10-9に保
った真空処理装置内に導入し、シリコン基板11を80
0〜900℃、例えば、850℃の温度において、1〜
10分、例えば、5分間熱処理することによってシリコ
ン基板11の表面の化学酸化膜19を昇華させたのち、
シリコン基板11を気相成長装置に導入して、Si2
6 を用いた熱分解法により、800〜900℃、例え
ば、850℃の基板温度において、厚さ5〜50nm、
例えば、10nmのシリコンエピタキシャル成長層20
を成長させて、シリコン基板11の表面を平坦化する。
Next, as shown in FIG. 7B, the silicon substrate 11 was placed in a 5 × 1
The silicon substrate 11 is introduced into a vacuum processing apparatus maintained at 0 −8 to 1 × 10 −10 Torr, for example, 2 × 10 −9 , and
At a temperature of 0 to 900 ° C, for example, 850 ° C,
After sublimating the chemical oxide film 19 on the surface of the silicon substrate 11 by performing a heat treatment for 10 minutes, for example, 5 minutes,
The silicon substrate 11 is introduced into a vapor phase growth apparatus, and Si 2 H
By a thermal decomposition method using 6, at a substrate temperature of 800 to 900 ° C., for example, 850 ° C., a thickness of 5 to 50 nm,
For example, a 10 nm silicon epitaxial growth layer 20
Is grown to planarize the surface of the silicon substrate 11.

【0057】図7(c)参照 引き続いて、上記の第1の実施の形態と同様にシリコン
基板11を真空処理装置に導入して、シリコン基板11
の基板温度を500〜700℃、例えば、630℃にし
たのち、真空処理装置内に酸素を導入して、真空度を1
×10-6〜1×10-3Torr、例えば、2×10-6
orrとした状態で、1〜30分、例えば、10分間熱
処理することによって、0.3〜1.0nm、例えば、
0.3nmの厚さの保護酸化膜15を形成する。
Subsequently, as shown in FIG. 7C, the silicon substrate 11 is introduced into a vacuum processing apparatus in the same manner as in the first embodiment, and
After the substrate temperature is set to 500 to 700 ° C., for example, 630 ° C., oxygen is introduced into the vacuum processing apparatus to reduce the degree of vacuum to 1
× 10 -6 to 1 × 10 -3 Torr, for example, 2 × 10 -6 T
In the state of orr, heat treatment is performed for 1 to 30 minutes, for example, 10 minutes, so that 0.3 to 1.0 nm, for example,
A protective oxide film 15 having a thickness of 0.3 nm is formed.

【0058】図7(d)参照 次いで、シリコン基板を一旦大気中に取り出したのち、
常圧、即ち、760Torrの石英加熱炉へ入れ、乾燥
酸素雰囲気中で、800〜1000℃、例えば、900
℃の温度において1〜200分、例えば、140分間熱
処理することによって、シリコン基板11の表面に厚さ
3〜50nm、例えば、48nmのシリコン酸化膜16
を形成する。
Next, after the silicon substrate is once taken out into the atmosphere,
Put in a quartz heating furnace at normal pressure, that is, 760 Torr, and in a dry oxygen atmosphere, at 800 to 1000 ° C., for example, 900
By performing heat treatment at a temperature of 1 to 200 minutes, for example, 140 minutes, a silicon oxide film 16 having a thickness of 3 to 50 nm, for example, 48 nm is formed on the surface of the silicon substrate 11.
To form

【0059】この第3の実施の形態においては、平坦化
処理の熱処理温度、即ち、化学酸化膜の除去工程及びエ
ピタキシャル成長工程における温度が800〜900℃
であるので、上記の第1の実施の形態に比べて150℃
程度の低温処理が可能になる。但し、気相エピタキシャ
ル成長装置を必要とする。
In the third embodiment, the heat treatment temperature for the planarization process, that is, the temperature in the chemical oxide film removing step and the epitaxial growth step is 800 to 900 ° C.
Therefore, compared with the first embodiment,
A low temperature treatment is possible. However, a vapor phase epitaxial growth apparatus is required.

【0060】なお、この場合のシリコン酸化膜16を形
成するための熱酸化工程において、シリコンエピタキシ
ャル成長層20の全体を熱酸化しても良いし、或いは、
シリコンエピタキシャル成長層20の膜厚が厚い場合に
は、その一部を酸化しても良いものである。
In the thermal oxidation step for forming the silicon oxide film 16 in this case, the entire silicon epitaxial growth layer 20 may be thermally oxidized, or
When the thickness of the silicon epitaxial growth layer 20 is large, a part thereof may be oxidized.

【0061】以上、本発明の各実施の形態を説明してき
たが、いずれにしても、平坦化したシリコン基板の表面
に熱酸化膜を形成する際に、前処理として薄い保護酸化
膜、特に、500〜700℃の低温による熱酸化で保護
酸化膜を形成することによって、表面の原子レベルでの
平坦性を保ったままで熱酸化が進行するので、平坦なS
iO2 /Si界面を形成することができる。
Although the embodiments of the present invention have been described above, in any case, when forming a thermal oxide film on a flattened silicon substrate surface, a thin protective oxide film, particularly, By forming the protective oxide film by thermal oxidation at a low temperature of 500 to 700 ° C., thermal oxidation proceeds while maintaining the surface flatness at the atomic level.
An iO 2 / Si interface can be formed.

【0062】なお、この保護酸化膜は、必ずしも熱酸化
膜に限られるものではなく、CVD法によって形成した
CVD−SiO2 膜でも良く、例えば、SiH4 とN2
Oを原料ガスとして、1×10-4Torr程度の圧力下
で、400〜600℃程度の低温で気相成長させた、2
nm以下、より好適には1nm以下のSiO2 膜を用い
れても良い。
The protective oxide film is not necessarily limited to a thermal oxide film, but may be a CVD-SiO 2 film formed by a CVD method, for example, SiH 4 and N 2.
O 2 was used as a source gas and vapor-phase grown at a low temperature of about 400 to 600 ° C. under a pressure of about 1 × 10 −4 Torr;
An SiO 2 film having a thickness of 1 nm or less, more preferably 1 nm or less, may be used.

【0063】上記の3つの実施の形態において、工程及
び装置の簡便性の点では、第1の実施の形態が優れてお
り、また、酸化膜のエッチングが発生するものの処理温
度の低温化の観点からは第2の実施の形態が優れてお
り、また、エピタキシャル成長装置を必要とするもの
の、酸化膜のエッチングが生ぜず、且つ、低温処理が行
えるという点では第3の実施の形態が優れている。
In the above three embodiments, the first embodiment is superior in terms of the simplicity of the process and the apparatus, and the viewpoint of lowering the processing temperature although etching of the oxide film occurs. Therefore, the second embodiment is excellent, and although the epitaxial growth apparatus is required, the third embodiment is excellent in that the oxide film is not etched and low-temperature processing can be performed. .

【0064】また、上記の各実施の形態においては、説
明を簡単にするために、一般のシリコン酸化膜の形成工
程として説明しているが、通常の場合には、LOCOS
工程による素子分離酸化膜を形成したのちの、シリコン
基板の素子形成領域にゲート酸化膜を形成する際に適用
される工程であるが、ゲート酸化膜に限られるものでは
ない。
Further, in each of the above embodiments, for the sake of simplicity, the description is made as a general process of forming a silicon oxide film.
This step is applied when forming a gate oxide film in a device formation region of a silicon substrate after forming an element isolation oxide film by the process, but is not limited to the gate oxide film.

【0065】[0065]

【発明の効果】本発明によれば、平坦化したシリコン基
板の表面に熱酸化膜を形成する際に、前処理として低温
で保護酸化膜を形成することによって、平坦なSiO2
/Si界面を形成することができ、それによって、微細
化したMOSFETのゲート酸化膜の界面を原子レベル
で平坦にすることができ、高集積度半導体集積回路装置
の信頼性を向上することができる。
According to the present invention, when a thermal oxide film is formed on the surface of a flattened silicon substrate, a protective oxide film is formed at a low temperature as a pretreatment, so that a flat SiO 2 film is formed.
/ Si interface can be formed, whereby the interface of the gate oxide film of the miniaturized MOSFET can be made flat at the atomic level, and the reliability of the highly integrated semiconductor integrated circuit device can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態の製造工程の説明図
である。
FIG. 2 is an explanatory diagram of a manufacturing process according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態における基板の表面
状態の説明図である。
FIG. 3 is an explanatory diagram of a surface state of a substrate according to the first embodiment of the present invention.

【図4】比較例における基板の表面状態の説明図であ
る。
FIG. 4 is an explanatory diagram of a surface state of a substrate in a comparative example.

【図5】RHEEDの(1,1)スポット分布の処理依
存性の説明図である。
FIG. 5 is an explanatory diagram of processing dependency of a (1,1) spot distribution of RHEED.

【図6】本発明の第2の実施の形態の製造工程の説明図
である。
FIG. 6 is an explanatory diagram of a manufacturing process according to a second embodiment of the present invention.

【図7】本発明の第3の実施の形態の製造工程の説明図
である。
FIG. 7 is an explanatory diagram of a manufacturing process according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 原子レベルで平坦な表面 3 保護酸化膜 4 シリコン酸化膜 11 シリコン基板 12 酸化膜 13 原子ステップ 14 テラス領域 15 保護酸化膜 16 シリコン酸化膜 17 ダングリング・ボンド 18 水素原子 19 化学酸化膜 20 シリコンエピタキシャル成長層 Reference Signs List 1 silicon substrate 2 flat surface at atomic level 3 protective oxide film 4 silicon oxide film 11 silicon substrate 12 oxide film 13 atomic step 14 terrace region 15 protective oxide film 16 silicon oxide film 17 dangling bond 18 hydrogen atom 19 chemical oxide film 20 Silicon epitaxial growth layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 典幸 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 市川 昌和 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 渡部 平司 東京都港区芝五丁目7番1号 日本電気株 式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Noriyuki Miyata 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Masakazu Ichikawa 1-280-1, Higashi Koigakubo, Kokubunji-shi, Tokyo Within Hitachi Central Research Laboratory (72) Inventor Heiji Watanabe 5-7-1 Shiba, Minato-ku, Tokyo Within NEC Corporation

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板を熱酸化してシリコン酸化
膜を形成する工程の前処理として、原子レベルで平坦な
表面を有する前記シリコン基板の表面に保護酸化膜を形
成することを特徴とするシリコン酸化膜の形成方法。
1. A method according to claim 1, wherein a protective oxide film is formed on a surface of said silicon substrate having a flat surface at an atomic level, as a pretreatment before a step of thermally oxidizing the silicon substrate to form a silicon oxide film. A method for forming an oxide film.
【請求項2】 上記保護酸化膜が、上記シリコン基板の
基板温度を500〜700℃とした状態で前記シリコン
基板の表面を熱酸化することによって形成した酸化膜で
あることを特徴とする請求項1記載のシリコン酸化膜の
形成方法。
2. The method according to claim 1, wherein the protective oxide film is an oxide film formed by thermally oxidizing a surface of the silicon substrate while keeping a substrate temperature of the silicon substrate at 500 to 700 ° C. 2. The method for forming a silicon oxide film according to claim 1.
【請求項3】 上記原子レベルで平坦な表面を形成する
ために、保護酸化膜の形成工程に先立って、上記シリコ
ン基板表面の平坦化処理を行うことを特徴とする請求項
1または2に記載のシリコン酸化膜の形成方法。
3. The method according to claim 1, wherein the surface of the silicon substrate is flattened prior to the step of forming a protective oxide film in order to form the flat surface at the atomic level. Of forming a silicon oxide film.
【請求項4】 上記平坦化処理が、真空中において、上
記シリコン基板を900〜1200℃の温度で熱処理す
る平坦化方法であることを特徴とする請求項3記載のシ
リコン酸化膜の形成方法。
4. The method for forming a silicon oxide film according to claim 3, wherein the flattening process is a flattening method in which the silicon substrate is heat-treated at a temperature of 900 to 1200 ° C. in a vacuum.
【請求項5】 上記平坦化処理が、溶液処理により上記
シリコン基板の表面に平坦な水素終端面を形成したの
ち、真空中で熱処理を行い、前記水素終端面の水素を離
脱させる平坦化方法であることを特徴とする請求項3記
載のシリコン酸化膜の形成方法。
5. The planarization method according to claim 1, wherein a flat hydrogen-terminated surface is formed on the surface of the silicon substrate by a solution process, and then heat treatment is performed in a vacuum to remove hydrogen from the hydrogen-terminated surface. 4. The method for forming a silicon oxide film according to claim 3, wherein:
【請求項6】 上記熱処理における温度が、550〜7
00℃であることを特徴とする請求項5記載のシリコン
酸化膜の形成方法。
6. The temperature in the heat treatment is 550-7.
6. The method for forming a silicon oxide film according to claim 5, wherein the temperature is 00.degree.
【請求項7】 上記平坦化処理が、上記シリコン基板の
表面にエピタキシャル成長層を設ける平坦化方法である
ことを特徴とする請求項3記載のシリコン酸化膜の形成
方法。
7. The method for forming a silicon oxide film according to claim 3, wherein said flattening treatment is a flattening method of providing an epitaxial growth layer on a surface of said silicon substrate.
【請求項8】 上記エピタキシャル成長層を設ける前
に、上記シリコン基板の表面に溶液処理によって薄い化
学酸化膜を形成したのち、真空中で熱処理を行って前記
化学酸化膜を熱離脱させることを特徴とする請求項7記
載のシリコン酸化膜の形成方法。
8. A method of forming a thin chemical oxide film on a surface of the silicon substrate by a solution process before providing the epitaxial growth layer, and then performing a heat treatment in a vacuum to thermally desorb the chemical oxide film. The method for forming a silicon oxide film according to claim 7.
【請求項9】 上記シリコン酸化膜が、ゲート酸化膜で
あることを特徴とする請求項1乃至8のいずれか1項に
記載のシリコン酸化膜の形成方法。
9. The method for forming a silicon oxide film according to claim 1, wherein said silicon oxide film is a gate oxide film.
JP34247697A 1997-12-12 1997-12-12 Method of forming silicon oxide film Withdrawn JPH11176828A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34247697A JPH11176828A (en) 1997-12-12 1997-12-12 Method of forming silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34247697A JPH11176828A (en) 1997-12-12 1997-12-12 Method of forming silicon oxide film

Publications (1)

Publication Number Publication Date
JPH11176828A true JPH11176828A (en) 1999-07-02

Family

ID=18354043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34247697A Withdrawn JPH11176828A (en) 1997-12-12 1997-12-12 Method of forming silicon oxide film

Country Status (1)

Country Link
JP (1) JPH11176828A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559518B1 (en) 1998-10-01 2003-05-06 Matsushita Electric Industrial Co., Ltd. MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device
US7042055B2 (en) 2001-08-29 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing thereof
JP2008109014A (en) * 2006-10-27 2008-05-08 Covalent Materials Corp Semiconductor wafer and manufacturing method thereof
JP2010050230A (en) * 2008-08-20 2010-03-04 Shin Etsu Handotai Co Ltd Method of manufacturing silicon wafer, and silicon wafer
WO2021087098A1 (en) * 2019-10-29 2021-05-06 Board Of Regents, The University Of Texas System Integrated oxide device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559518B1 (en) 1998-10-01 2003-05-06 Matsushita Electric Industrial Co., Ltd. MOS heterostructure, semiconductor device with the structure, and method for fabricating the semiconductor device
US7042055B2 (en) 2001-08-29 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing thereof
JP2008109014A (en) * 2006-10-27 2008-05-08 Covalent Materials Corp Semiconductor wafer and manufacturing method thereof
JP2010050230A (en) * 2008-08-20 2010-03-04 Shin Etsu Handotai Co Ltd Method of manufacturing silicon wafer, and silicon wafer
WO2021087098A1 (en) * 2019-10-29 2021-05-06 Board Of Regents, The University Of Texas System Integrated oxide device

Similar Documents

Publication Publication Date Title
JP2937817B2 (en) Method of forming oxide film on semiconductor substrate surface and method of manufacturing MOS semiconductor device
US6258637B1 (en) Method for thin film deposition on single-crystal semiconductor substrates
US5814562A (en) Process for semiconductor device fabrication
JPH09219444A (en) Method for forming a thin film of crystalline silicon nitride coating within a shallow trench isolation structure and shallow trench isolation structure for submicron integrated circuit devices
JPH05217992A (en) Semiconductor substrate and manufacture thereof
JPH0648683B2 (en) Growth modified thermal oxidation method for thin film oxides
JPH08279511A (en) Metal nitride film processing method that decreases silicon movement
JP3414590B2 (en) Method for manufacturing semiconductor device
JPH0718011B2 (en) How to attach SiO2
JP4095326B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2692402B2 (en) Method for manufacturing semiconductor device
JP2000294549A (en) Semiconductor device and manufacturing method thereof
JPH11176828A (en) Method of forming silicon oxide film
JP3071284B2 (en) Method for manufacturing semiconductor device
JP2750063B2 (en) Semiconductor interface formation method
TWI282121B (en) Method for fabricating contact pad of semiconductor device
JP2002057154A (en) Manufacturing method of semiconductor device
JPH10270434A (en) Method for cleaning semiconductor wafer and method for forming oxide film
JP3589801B2 (en) Method of forming oxide film on semiconductor substrate surface
JP3533377B2 (en) Method of forming oxide film on semiconductor substrate surface and method of manufacturing semiconductor device
JP3571160B2 (en) Method for forming oxide film on semiconductor surface and method for manufacturing semiconductor device
JP3210510B2 (en) Method for manufacturing semiconductor device
JPH11297689A (en) Heat treatment of silicon insulating film and manufacture of semiconductor device
JP2004152920A (en) Semiconductor device manufacturing method and semiconductor manufacturing process management method
US4840917A (en) Method of interface state reduction in MNOS capacitors

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301