JPH11167365A

JPH11167365A - 画像処理装置、画像処理方法及びコンピュータ読み取り可能な記憶媒体

Info

Publication number: JPH11167365A
Application number: JP33167197A
Authority: JP
Inventors: Yoshikazu Shibamiya; 芳和柴宮
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】画像信号のＡ／Ｄ変換に用いるサンプリング
クロックの位相を精度高く調整する。【解決手段】ドットクロックＣｓに沿った画像信号の
理想的な波形Ｖｔは伝送される間に波形Ｖｐのように歪
む。また水平同期信号から作られたサンプリングクロッ
クＣｒ１はジッタΔｔを含み、これで波形ＶｐをＡ／Ｄ
変換するとΔＶ１のバラツキ生じる。そこで波形Ｖｐの
オフセットを下げると共にゲインを上げると、Ｖｐの最
大変化部がＡ／Ｄ変換されて波形Ｖｃ１のＺ点のＢのよ
うに拡大される。１ラインにおける最初と最後のＺ点の
ような大きな変化部分のレベルの平均値をとり、この平
均値に応じて上記Ｃｒ１を位相調整してＣｒ２を得、こ
れをサンプリングクロックとして用いことによって、バ
ラツキをΔＶ２のように小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドットマトリクス
ディスプレイ等による表示を制御する表示制御装置に用
いて好適な画像処理装置、画像処理方法及びコンピュー
タ読み取り可能な記憶媒体に関するものである。

【０００２】

【従来の技術】現在、パソコン、ワークステーションと
いったホストコンピュータ装置の表示装置として、ラス
タスキャン型のいわゆるＣＲＴ表示装置が広く使用され
ている。これらのホストコンピュータ装置では、表示す
べき画像データをコンピュータ内で生成されるドットク
ロックに基づいてＤ／Ａ変換してアナログ信号と成し、
また、上記ドットクロックに基づいて垂直あるいは水平
の同期信号を生成し、これらのアナログ信号と同期信号
を合成していわゆるビデオ信号として出力するようにし
ている。

【０００３】これらのビデオ信号には非常に多くの仕様
があり、特にバーソナルコンピュータでは複数の解像度
を有する場合がある。例えば、ＩＢＭ社のＰＣ互換機な
どでは、３２０＊２００、６４０＊４００、７２０＊４
００、６４０＊３５０、６４０＊４８０、８００＊６０
０、１０２４＊７６８、１２８０＊１０２４などの各表
示が可能な機器がある。また、一つの解像度のなかにも
各社各様の規格があり、それぞれドットクロック、同期
信号の周波数といったパラメータも非常に多くの仕様が
存在する。

【０００４】これらのビデオ信号を表示するためのＣＲ
Ｔ表示装置として、いわゆるマルチシンクＣＲＴ表示装
置と呼ばれるものが存在し、各ビデオ信号の同期信号を
測定し、走査線の駆動期間と振れ幅とをそのビデオ信号
の同期信号に合わせることで、ほとんどの仕様のビデオ
信号が入力されても表示できるように対応している。こ
れはＣＲＴ表示装置の最小表示画素を決定するシャドー
マスクのピッチがビデオ信号の表示解像度からくる画素
ピッチより小さいために可能なことである。

【０００５】しかしながら、昨今、省スペース、省エネ
ルギー、エルゴノミクスなどの点から注目されている液
晶パネルやプラズマパネルといったドットマトリクス表
示装置は、性能的に「１画素がＣＲＴのシャドーマスク
に比べて大きい」ため、ＣＲＴ表示装置と同じ方法で表
示すると、画質上の問題がでてくる。また、「制御がデ
ジタルに向いている」ため、入力されたアナログビデオ
信号を入力の解像度（ドットクロック）に同期してＡ／
Ｄ変換し、その後水平、垂直ともドットマトリクスディ
スプレイの出力解像度に合わせて補間処理を施し、表示
するという方法がとられている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記Ｃ
ＲＴ表示装置向けのビデオ信号は、通常はドットクロッ
クは含まれておらず、Ａ／Ｄ変換のためのサンプリング
クロックは、表示装置内で水平同期信号からＰＬＬ／Ｖ
ＣＯを用いて生成している。しかしながらＰＬＬ／ＶＣ
Ｏより得られるドットクロックは、本来のドットクロッ
クに対して位相ずれを伴ったものとなり、自動的に最良
値に調整することは困難であり、最後はユーザが表示装
置を見ながら、手動で調整することが多かった。

【０００７】本発明は、上記問題に鑑みなされたもの
で、自動的に精度の高いサンプリングクロックの位相調
整を行うことができ、これによってユーザの調整作業を
簡便化し、より使いやすく、高品位な画質を得るように
することを目的とする。

【０００８】

【課題を解決するための手段】本発明による画像処理装
置は、アナログ画像信号に含まれる同期信号に同期して
サンプリングクロックを発生する発生手段と、上記サン
プリングクロックの位相を調整する調整手段と、上記位
相調整されたサンプリングクロックに基づいて上記アナ
ログ画像信号をデジタル画像信号にＡ／Ｄ変換するＡ／
Ｄ変換手段と、上記アナログ画像信号の上記Ａ／Ｄ変換
可能な範囲を設定する設定手段と、上記範囲が通常より
狭く設定されるように上記設定手段を制御し、このとき
得られるデジタル画像信号の変化の大きな部分に基づい
て上記調整手段による位相調整量を決定する制御手段と
を設けている。

【０００９】本発明による画像処理方法は、アナログ画
像信号に含まれる同期信号に同期してサンプリングクロ
ックを発生する発生手順と、上記サンプリングクロック
の位相を調整する調整手順と、上記位相調整されたサン
プリングクロックに基づいて上記アナログ画像信号をデ
ジタル画像信号にＡ／Ｄ変換するＡ／Ｄ変換手順と、上
記アナログ画像信号の上記Ａ／Ｄ変換可能な範囲を設定
する設定手順と、上記範囲が通常より狭く設定されるよ
うに上記設定手順を制御し、このとき得られるデジタル
画像信号の変化の大きな部分に基づいて上記調整手順に
よる位相調整量を決定する制御手順とを設けている。

【００１０】本発明によるコンピュータ読み取り可能な
記憶媒体は、アナログ画像信号に含まれる同期信号に同
期してサンプリングクロックを発生する発生処理と、上
記サンプリングクロックの位相を調整する調整処理と、
上記位相調整されたサンプリングクロックに基づいて上
記アナログ画像信号をデジタル画像信号にＡ／Ｄ変換す
るＡ／Ｄ変換処理と、上記アナログ画像信号の上記Ａ／
Ｄ変換可能な範囲を設定する設定処理と、上記範囲が通
常より狭く設定されるように上記設定処理を制御し、こ
のとき得られるデジタル画像信号の変化の大きな部分に
基づいて上記調整処理による位相調整量を決定する制御
処理とを実行するためのプログラムを記憶している。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の第１の実
施の形態による表示制御装置のブロック図である。本表
示制御装置は、ＰＣ（パソコン）、ＷＳ（ワークステー
ション）等のアナログコンピュータ信号を入力して受け
取り、ドットマトリクスディスプレイで表示することが
できるように制御する装置である。

【００１２】図１において、１１は、ＰＣ（パソコ
ン）、ＷＳ（ワークステーション）等ホストコンピュー
タのアナログ画像信号を処理する画像処理部であって、
同期信号分離部１１１、同期信号測定部１１２、アナロ
グ調整部１１３、Ａ／Ｄ変換部１１４、クロック発生部
１１５からなる。

【００１３】次に上記各部について詳細に説明する。同
期信号分離部１１１は、前記ホストコンピュータ等から
のＲＧＢ画像信号ｓ１１２とコンポジットシンク、水
平、垂直同期信号ｓ１１１とを入力し、同期信号を分離
する。さらに分離された同期信号から負極性の水平、並
びに垂直信号ｃｓ１１３と同期信号極性信号ｃｓ１１４
を出力する。そして画像信号ｓ１１２はアナログ調整部
１１３へ入力される。また、同期信号ｃｓ１１３は同期
信号測定部１１２、クロック発生部１１５、後述する補
間処理部１２及びシステム制御部１９１へ入力される。
また上記同期信号極性判別信号ｃｓ１１４は、入力され
た同期信号ｓ１１１の極性を示すものであり、同期信号
測定部１１２及びシステム制御部１９１へ入力される。

【００１４】同期信号測定部１１２は、水平、垂直同期
信号ｃｓ１１３、同期信号極性判別信号ｃｓ１１４を入
力し、その測定結果を制御バスｃｓ１９１を通してシス
テム制御部１９１へ出力する。アナログ調整部１１３
は、入力されたＲＧＢ画像信号ｓ１１２のオフセット、
ゲイン調整、波形整形を行う。Ａ／Ｄ変換部１１４は、
アナログ調整部１１３で調整されたアナログＲＧＢ信号
ｓ１１３を、クロック発生部１１５よりのドットクロッ
クｃｓ１１６によりサンプリングして、デジタル信号ｓ
１２１に変換し補間処理部１２へ出力する。

【００１５】クロック発生部１１５は、アナログで入力
された画像信号をデジタル信号に変換するための、また
その直後の補間処理部１２の動作のためのクロックｃｓ
１１６を、入力水平同期信号に同期したＰＬＬ／ＶＣＯ
回路によって生成する。このクロックｃｓ１１６は、シ
ステム制御部１９１がビデオ信号の機種、表示モードを
判定後、本クロック発生部１１５の制御レジスタにセッ
トされる１水平ライン中のドットクロック数（ＰＬＬの
ＶＣＯ分周比）、水平表示開始ドット数、等の各種パラ
メータによって制御される。またこのクロックｃｓ１１
６のほかに水平、垂直表示開始位置信号の制御も行われ
る。

【００１６】１２は補間処理部であって、Ａ／Ｄ変換部
１１４より得られるデシタル化されたＲＧＢ画像信号ｓ
１２１の水平ブランキング期間を減少して画像信号のド
ットクロックを遅くするＦＩＦＯを用いたスピード変換
用ラインメモリ部１２１、それに続く縦補間演算部１２
３、横補間演算部１２５が設けられ、さらにラインメモ
リ部１２１の出力並びに縦補間演算部１２３の入力クロ
ックの生成のためのクロック発生部１２２、縦補間演算
部１２３の出力クロック並びにその後段の横補間演算部
１２５の入力クロック生成のためのクロック発生部１２
４、横補間演算部１２５並びに後述するＯＳＤ制御部１
９３の入力クロックの生成のためのクロック発生部１２
６が設けられている。

【００１７】１３はＯＳＤデータ付加部であって、ＯＳ
Ｄ制御部１９３からの制御信号ｃｓ１９６によって、上
記補間処理後の画像データｓ１２４とＯＳＤ表示用デー
タＳ１９５との切り替えを行い、データｓ１３１を出力
している。１４はデジタル画像処理部であって、補間処
理部１２よりのデジタル画像データｓ１２４を後述する
表示部１５のドットマトリクスパネルが表示するための
各種、処理、制御を行う。

【００１８】続いてこのデジタル画像処理部１４の構成
及び処理について、図３を用いて詳細に説明する。補間
処理部１２で補間され出力されたデジタルＲ、Ｇ、Ｂ画
像信号ｓ１２４は、ＯＳＤデータ付加部１３を介してデ
ータｓ１３１となり、コントラスト調整部５０１におい
てガンマ補正処理及び階調調整処理される。ガンマ補正
及び階調調整されたデータｓ５０１は、中間調処理部５
０２により、例えばＥＤ（誤差拡散）法やディザ法等の
中間調処理が施される。

【００１９】動き検出部５０４は、中間調処理される前
の表示データをスチールして、一定値以上変化のあった
水平ラインを検出し、この結果をシステム制御部１９１
（図１のシステム制御部１９１）に転送し、システム制
御部１９１はフレームバッファ５０３に格納されている
フレーム表示データの内、上記動き検出されたライン表
示データのみをラインアドレスデータと共に後述する表
示部１５の表示制御部５０５に出力する。

【００２０】次に再び図１において、１５は画像表示用
の液晶等を用いたいわゆるドットマトリクスディスプレ
イを行う表示部であって、図３のごとく表示制御部５０
５、ドットマトリクスパネル５０６からなり、上記デジ
タル画像処理部１４で処理された画像信号ｓ５０３を表
示する。すなわち、図３の表示制御部５０５がドットマ
トリクスパネル５０６の前記ラインアドレスデータで指
定された垂直位置に上記ライン表示データを表示するも
のである。

【００２１】１８は電源部であって、本表示制御装置へ
の電源の供給を行っている。１９１はシステム制御部で
あって、いわゆるマイクロコンピュータ等で構成され、
制御バスｃｓ１９１〜ｃｓ１９４を通して、図１の各部
を全般にわたって統括的に制御している。１９２は、キ
ー入力部であって、後述するように、ＯＳＤ制御部１９
３で行われる各部調整機能を操作する操作キー等を有
し、システム制御部１９１によって制御されている。

【００２２】１９３は、ＯＳＤ（on screen display ）
制御部であって、制御バスｃｓ１９４を通じてシステム
制御部１９１によって制御され、ＯＳＤ信号ｓ１９５を
出力して、データ付加部１３により画像信号ｓ１２４と
切り替えている。１９４は不揮発性メモリ部であって、
システム制御バスｃｓ１９１を通じシステム制御１９１
によって制御され、前記各種ホスト装置の同期信号等各
種パラメータの表示モードテーブル、後述のＯＳＤ操作
で行われる各種機能のイニシャルデータ、及びユーザプ
リセットデータ等を格納している。

【００２３】２００は本発明による記憶媒体を構成する
ＲＯＭであり、後述する図５のフローチャートに示す処
理等を実行するためのプログラムを記憶している。この
記憶媒体としては、半導体メモリ、光ディスク、光磁気
ディスク、磁気媒体等を用いることができる。

【００２４】次に、図２を用いて画像処理部１１のう
ち、本発明に直接係わる部分を詳しく説明する。同期分
離部１１１は、図１と全く同じものである。アナログ調
整部１１３は、１１３１、１１３２、１１３３の３つか
ら成る。１１３１はビデオアンプであって、入力ビデオ
信号ｓ１１２のバッファリング、レベル調整のための増
幅とともに、後述するクランプ部１１３２の出力ｃｓ１
１３ｂ及びＨＰＦ１１３３の出力ｓ１１２ａを入力ｓ１
１２と加算してｓ１１３として出力する。また、このビ
デオアンプ１１３１は、後述する制御信号ｃｓ１９１ｃ
で増幅率を変化されるようになされている。

【００２５】１１３２は直流再生用クランプ部であっ
て、上記ビデオアンプの出力ｓ１１３と、後述するオフ
セット値信号ｃｓ１９１ａを、クランプパルスのｃｓ１
１４ａのタイミングに基づいてクランプレベル出力ｃｓ
１１２ｂとして出力する。１１３３は高域通過フィルタ
（ＨＰＦ）であって、ビデオ入力信号ｓ１１２の高域成
分のみを増幅し、ビデオアンプ１１３１に加えることに
よって、このビデオ信号の高域成分を補正することで、
ビデオ波形の整形を行っている。

【００２６】クロック発生部１１５は、１１５１、１１
５２から成る。１１５１はＰＬＬ／ＶＣＯ回路であっ
て、前記水平同期信号（ＨＤ）ｃｓ１１３に位相同期し
た整数逓倍のクロックをｃｓ１１６ｐとして出力する。
その逓倍値はＰＬＬ／ＶＣＯの分周比として制御バスｃ
ｓ１９１ｃを通じて制御される。１１５２は遅延部（De
lay Line）であって、上記クロックｃｓ１１６ｐを遅延
させてｃｓ１１６として出力する。この遅延値は、制御
バスｃｓ１９１ｃによって制御マイコン１９１１よりデ
ジタル的に可変制御でき、サンプリングクロックの１周
期分以上の遅延ができる。この出力がＡ／Ｄ変換器１１
４のサンプリングクロックになる。

【００２７】Ａ／Ｄ変換部１１４は、図１と全く同じも
のである。ラインメモリ部１２１は、図１と同じもので
あり、Ａ／Ｄ変換器１１４より出力される１水平同期期
間のデータ数以上が格納できる容量を有する。

【００２８】次に、制御部１９１は、１９１１、１９１
２からなる。１９１１は、制御用マイクロコンピュータ
であり、その制御バスとしては、同期信号測定部１１２
の制御、測定データの転送、ラインメモリ部１２１の制
御、このラインメモリ部１２１に格納されたビデオデー
タ等の収集のための制御線ｃｓ１１９ｄと、ビデオアン
プ１１３１、ＰＬＬ／ＶＣＯ回路１１５２、遅延部１１
５２へ各種制御データを転送するための制御バスｃｓ１
９１ｃの２系統がある。

【００２９】次に、本装置各部及び本装置に接続される
ホストコンピュータのビデオ信号関係の波形とタイミン
グの概略を図４を用いて説明する。図４の波形Ｃｓは、
ホストコンピュータのビデオ信号のドットクロックであ
り、ジッタ等も少なく、比較的高品位な波形である。そ
の下の波形Ｖｔは、上記ドットクロックＣｓの立ち上が
りに同期してＤ／Ａ変換器より出力されたアナログ画像
信号のＤ／Ａ変換直後の理想的な波形を示している。こ
の波形Ｖｔがノイズフィルタ、ケーブルなどによって高
域が損失し、本装置へ図１のｓ１１２として入力される
際は、波形Ｖｐのようになまった波形として入力され
る。また図示の波形Ｖｐ上では表現されていないが、こ
れに多少のノイズ、ジッタが加わる。

【００３０】一方、水平、垂直の同期信号は、上記ドッ
トクロックＣｓを分周した形で生成され伝送されるが、
これも多少のノイズ、ジッタが加わる。従って、この水
平同期信号に基づいてＰＬＬ／ＶＣＯ回路１１５１によ
って再生されたＡ／Ｄ変換部１１４用のサンプリングク
ロックも、波形Ｃｒ１のごとくジッタΔｔを含んだもの
となっており、かつ位相が上記画像信号波形Ｖｐとずれ
たものとなっている。

【００３１】従って、このままのサンプリングクロック
でＡ／Ｄ変換を行うと、なまった波形Ｖｐの側部をサン
プリングすることになり、同じ画像入力であってもΔｖ
１のバラツキが生じ、表示画質が悪化する。しかし波形
Ｃｒ１を位相調整してＣｒ２のように、サンプリングク
ロックに多少のジッタがあったとしても、位相が合って
いれば、Δｖ２のバラツキですみ画像が向上することに
なる。

【００３２】次に本発明に直接かかわる自動位相調整に
関して、図５を用いてその動作の流れを説明する。図５
において、まずステップｓｔ４０１において、システム
制御部１９１のマイクロコンピュータは、同期信号測定
部１１２を制御して、水平、垂直同期信号の周波数、１
垂直同期信号内水平同期信号の数、等を測定し、また両
同期信号の極性を判別する。

【００３３】次に、ｓｔ４０２において、ｓｔ４０１の
測定結果より、テーブルサーチを行う。そして、ｓｔ４
０３で表示モードが決定できるかどうかを判別する。モ
ードが判別可能であれば、ｓｔ４０４へ進み、入力され
たビデオ信号の縦、横の解像度、画像の開始位置、ＰＬ
Ｌ／ＶＣＯ回路１１５１の分周値、その他の制御パラメ
ータをテーブルより参照し決定し、ｓｔ４５０へ進む。

【００３４】モードが完全に決定できない場合は、ｓｔ
４０５へ進み、解像度及び適当な分周値を設定する。こ
の場合も解像度に関してはあまり多くの種類がないた
め、上記測定結果より決定できる。これに対応するビデ
オ信号の縦、横の画像の開始位置、ＰＬＬ／ＶＣＯ回路
１１５１の分周値は非常に多くの種類が存在し、バラツ
キ等も考慮すると完全には決定できない。そこで、上記
測定結果に最も近いモードを仮モードとし、その他の制
御パラメータを含めてテーブルを参照して仮決定する。
次に制御マイコン１９１１は、制御バスｃｓ１９１ｄ、
ｃｓ１９１ｃを通じて、上記仮決定値をＰＬＬ／ＶＣＯ
回路１１５１をはじめとる各部へ転送し、Ａ／Ｄ変換動
作を開始する。

【００３５】そして、ｓｔ４０６へ進み、ラインメモリ
部１２１より制御バス１９１ｄを通じて１水平同期信号
ごとにＡ／Ｄ変換されたデジタルビデオデータをマイコ
ンへ読み込む。この際、１水平同期周期内で最初に黒以
外のデータが出現した点から最後に黒以外のデータが出
現したところまでを、有効データ数として覚えておく。
通常の表示であれば、画面上のどこかのラインは最初と
最後のドットが、黒レベルでないという可能性が高いの
で、上記採取したラインのうち、有効データ数の最も多
いラインのデータ数を数え、最大有効データ数とし、こ
れを横解像度とする。

【００３６】次にｓｔ４０７へ進み、最大有効データ数
が上記決定解像度と等しかったなら、仮決定値が正しい
として、これらより他の制御パラメータも決定し、これ
らを正式決定値としてｓｔ４０５へ進む。一方、最大有
効データ数が前記決定解像度と異なる場合は、まず、最
大有効データ数が上記仮決定した横解像度より大きけれ
ば、Ａ／Ｄ変換のサンプリングクロック周波数が本来の
ビデオ信号のドットクロックより大きいことになり、反
対に小さければ、Ａ／Ｄ変換のサンプリングクロック周
波数が本来のビデオ信号のドットクロックより小さいこ
とになる。

【００３７】前者の場合、ｓｔ４０５で仮決定したＰＬ
Ｌ／ＶＣＯの分周値を小さくし、後者の場合、ｓｔ４０
５で仮決定したＰＬＬ／ＶＣＯの分周値を大きくしてｓ
ｔ４０６へ戻り、再度Ａ／Ｄ変換のデータを読み込む。
ｓｔ４０７で、最大有効データ数が上記決定解像度と等
しくなるまでこれを続け、等しい場合にこれを正式決定
値としてｓｔ４５０へ進む。

【００３８】ｓｔ４５０では、上記正式決定値によっ
て、Ａ／Ｄ変換されたデジタルビデオデータをマイコン
で再度読み込む。まず適当なドットを選び、遅延部１１
５２の遅延量を変化させ、そのドットのレベルが最大に
なるように遅延量を仮決定する。次に、黒−白−黒と１
ドットでできるだけ大きく変化するところを検出する。

【００３９】そして、ｓｔ４５１でライン中で最も最初
に変化の現れたドットと最後に変化の現れた白点のドッ
トとの２点を位相調整用ドットとする。この際、もし白
−黒−白のレベル変化する場合は、Ｒ、Ｂ、Ｇの一つが
０から最大値付近まで変化する点を見つける。

【００４０】次に、ｓｔ４５２へ進み、クランプ部１１
３２への制御電圧を変化させ、入力ビデオ信号をマイナ
ス方向にシフトさせると共に、ビデオアンプ１１３１の
ゲインを大きくする。今、図４のＺ点を上記位相調整用
ドットとすると、入力画像波形がＶｐであり、これを上
述のようにマイナス方向にシフトさせ、ゲインを大きく
した場合の波形がＶｃ１である。このようにすること
で、図４で明らかなように、Ｚ点でΔｄだけサンプリン
グクロックの位相を変化させた場合の画像信号のレベル
変化は、ＡからＢと大きくなる。なお、ここで遅延部１
１５２の設定値を０に戻す。

【００４１】次にｓｔ４５３へ進み、上記決定した２つ
の位相調整用ドットのレベルを測定し、これをマイコン
内のメモリ部に一時格納する。次にｓｔ４５４へ進み、
制御マイコン１９１１によって上記遅延量を１ステップ
変化させる。そしてｓｔ４５５で、遅延量がサンプリン
グクロックの１周期以内かどうかを判定し、１周期以内
ならばｓｔ４５３へもどり、再度位相調整用ドットのレ
ベルを測定し、マイコン内に読み込む。

【００４２】遅延量がサンプリングクロック１周期以上
になったらｓｔ４５６へ進み、測定された２つの位相調
整用ドットについて、レベル変化が少ない箇所の遅延量
を２つの調整点でそれぞれ求め、この２つ平均の遅延量
を最適位相として採用する。そしてｓｔ４５７へ進み、
ｓｔ４５２で変化させたクランプ部１１３２への制御電
圧とビデオアンプ１１３１のゲインをもとに戻す。

【００４３】次に第２の実施の形態による画像処理部１
１を図１６に示す。図６において、同期分離部１１１、
同期信号測定部１１２は、図２の第１の実施の形態と同
じである。また、ビデオアンプ１１３１、クランプ部１
１３２は、ゲイン、クランプレベルを制御マイコン１９
１から制御しない点を除いて図２と同じである。

【００４４】遅延部１１５２は、同期分離部１１１より
出力される水平同期信号（ＨＤ）ｃｓ１１３を入力し、
制御マイコン１９１１、Ｄ／Ａ変換器１９１２を通じて
その遅延量を制御することでＰＬＬ／ＶＣＯ回路１１５
１より出力されるＡ／Ｄ変換器用のサンプリングクロッ
ク（ドットクロック）ｃｓ１１６の位相を制御してい
る。

【００４５】１１４１、１１４２、１１４３はＡ／Ｄ変
換部１１４の詳細な構成であって、いわゆる並列型Ａ／
Ｄコンバータである。１１４２は比較用のコンパレータ
群であって、Ｎ−ｂｉｔ出力の場合、２のｎ乗個のコン
パレータを必要とし、これらの比較入力は抵抗群１１４
１により抵抗分割され、ｃｓ１９１ａ１、ｃｓ１９１ａ
２の２つのリファレンス電圧間の電圧が入力され、この
電圧内でＡ／Ｄ変換が行われる。１１４３はラッチエン
コード部で、１１４２コンパレータで比較された結果
を、サンプリングクロックｃｓ１１６によってラッチ
し、エンコードしてｓ１２１として出力する。

【００４６】この第２の実施の形態では、第１の実施の
形態のように、ゲインとオフセットの調整のためにアナ
ログアンプのゲインとオフセットを調整するのではな
く、図６のように、Ａ／Ｄ変換部１１４の基準電圧のリ
ファレンス電圧を変えることによってゲインとオフセッ
トを調整するようにしている。

【００４７】また第１の実施の形態では、Ａ／Ｄ変換器
のサンプリングクロックそのものを遅延部１１５２によ
って位相調整を行ったが、第２の実施の形態では、図６
のように、ＰＬＬ／ＶＣＯ回路１１５１の位相比較入力
端子に入力されているＨＤ（水平同期信号）ｃｓ１１３
を遅延部１１５２によっても位相調整を行うようにして
いる。

【００４８】また図１では、表示部に強誘電液晶パネル
（ＦＬＣＤ）を使用したが、表示部としてＡ／Ｄ変換及
び位相調整が必要となるような他のドットマトリクス型
パネル（ＴＦＴ液晶パネル、プラズマ表示パネル等）を
用いてもよく。またアナログビデオ信号をデジタルデー
タとして、より正確にサンプリングするような機器にも
応用できる。さらに上述した自動位相調整は、ある１ド
ットに関して位相を変化させてサンプリングし、複数点
のレベルのうち変化の少ない点を最適位相とするという
方法で行ったが、その他に例えば複数点での変化の少な
い点をとるといった方法やレベル変化の少ない点ではな
く、山の頂点になるような点を最適点とするような方法
も考えられる。

【００４９】

【発明の効果】以上述べたように、本発明によれば、位
相調整時のビデオ信号を適当にレベルシフトして増幅
し、検出部付近のレベル変化を大きく調整することによ
り、自動的に精度の高い位相調整を行うことができ、こ
れによってユーザの調整作業を簡便化することができ、
より使いやすく、高品位な画像表示を行うことができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態による表示制御装置の全体
を示すブロック図である。

【図２】本発明の第１の実施の形態による画像処理部を
示すブロック図である。

【図３】デジタル画像処理部を示すブロック図である。

【図４】動作を示す波形のタイミングチャートである。

【図５】動作の流れを表すフローチャートである。

【図６】本発明の第２の実施の形態による画像処理部の
ブロック図である。

【符号の説明】

１１画像処理部１１１同期分離部１１３１ビデオアンプ１１３２クランプ部１１４Ａ／Ｄ変換部１２１ラインメモリ部１１５１ＰＬＬ／ＶＣＯ回路１１５２遅延部１１４１抵抗群１１４２コンパレータ１１４３ラッチ＆エンコーダ部１９１１制御マイコン

Claims

【特許請求の範囲】

【請求項１】アナログ画像信号に含まれる同期信号に
同期してサンプリングクロックを発生する発生手段と、上記サンプリングクロックの位相を調整する調整手段
と、上記位相調整されたサンプリングクロックに基づいて上
記アナログ画像信号をデジタル画像信号にＡ／Ｄ変換す
るＡ／Ｄ変換手段と、上記アナログ画像信号の上記Ａ／Ｄ変換可能な範囲を設
定する設定手段と、上記範囲が通常より狭く設定されるように上記設定手段
を制御し、このとき得られるデジタル画像信号の変化の
大きな部分に基づいて上記調整手段による位相調整量を
決定する制御手段とを備えた画像処理装置。
【請求項２】上記設定手段は、上記アナログ画像信号
のオフセットとゲインを上記制御手段により設定される
ものであり、上記範囲を通常より狭く設定する場合は、
オフセットレベルを下げると共にゲインを大きくするこ
とを特徴とする請求項１記載の画像処理装置。
【請求項３】上記設定手段は、上記制御手段により上
記Ａ／Ｄ変換手段に与えるリファレンス電圧を設定され
るものであることを特徴とする請求項１記載の画像処理
装置。
【請求項４】上記制御手段は、上記変化の大きな部分
の複数個を用い、それらの平均値に基づいて上記位相調
整量を決定することを特徴とする請求項１記載の画像処
理装置。
【請求項５】アナログ画像信号に含まれる同期信号に
同期してサンプリングクロックを発生する発生手順と、上記サンプリングクロックの位相を調整する調整手順
と、上記位相調整されたサンプリングクロックに基づいて上
記アナログ画像信号をデジタル画像信号にＡ／Ｄ変換す
るＡ／Ｄ変換手順と、上記アナログ画像信号の上記Ａ／Ｄ変換可能な範囲を設
定する設定手順と、上記範囲が通常より狭く設定されるように上記設定手順
を制御し、このとき得られるデジタル画像信号の変化の
大きな部分に基づいて上記調整手順による位相調整量を
決定する制御手順とを備えた画像処理方法。
【請求項６】上記設定手順は、上記アナログ画像信号
のオフセットとゲインを上記制御手順により設定される
ものであり、上記範囲を通常より狭く設定する場合は、
オフセットレベルを下げると共にゲインを大きくするこ
とを特徴とする請求項５記載の画像処理方法。
【請求項７】上記設定手順は、上記制御手順により上
記Ａ／Ｄ変換手順に与えるリファレンス電圧を設定され
るものであることを特徴とする請求項５記載の画像処理
方法。
【請求項８】上記制御手順は、上記変化の大きな部分
の複数個を用い、それらの平均値に基づいて上記位相調
整量を決定することを特徴とする請求項５記載の画像処
理方法。
【請求項９】アナログ画像信号に含まれる同期信号に
同期してサンプリングクロックを発生する発生処理と、上記サンプリングクロックの位相を調整する調整処理
と、上記位相調整されたサンプリングクロックに基づいて上
記アナログ画像信号をデジタル画像信号にＡ／Ｄ変換す
るＡ／Ｄ変換処理と、上記アナログ画像信号の上記Ａ／Ｄ変換可能な範囲を設
定する設定処理と、上記範囲が通常より狭く設定されるように上記設定手順
を制御し、このとき得られるデジタル画像信号の変化の
大きな部分に基づいて上記調整処理による位相調整量を
決定する制御処理とを実行するためのプログラムを記憶
したコンピュータ読み取り可能な記憶媒体。
【請求項１０】上記設定処理は、上記アナログ画像信
号のオフセットとゲインを上記制御処理により設定され
るものであり、上記範囲を通常より狭く設定する場合
は、オフセットレベルを下げると共にゲインを大きくす
ることを特徴とする請求項９記載のコンピュータ読み取
り可能な記憶媒体。
【請求項１１】上記設定処理は、上記制御処理により
上記Ａ／Ｄ変換処理に与えるリファレンス電圧を設定さ
れるものであることを特徴とする請求項９記載のコンピ
ュータ読み取り可能な記憶媒体。
【請求項１２】上記制御処理は、上記変化の大きな部
分の複数個を用い、それらの平均値に基づいて上記位相
調整量を決定することを特徴とする請求項９記載のコン
ピュータ読み取り可能な記憶媒体。