[go: up one dir, main page]

JPH11145981A - Atm duplex device - Google Patents

Atm duplex device

Info

Publication number
JPH11145981A
JPH11145981A JP31058197A JP31058197A JPH11145981A JP H11145981 A JPH11145981 A JP H11145981A JP 31058197 A JP31058197 A JP 31058197A JP 31058197 A JP31058197 A JP 31058197A JP H11145981 A JPH11145981 A JP H11145981A
Authority
JP
Japan
Prior art keywords
cell
data
write
information
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31058197A
Other languages
Japanese (ja)
Inventor
Yasuhiro Tazoe
靖宏 田副
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31058197A priority Critical patent/JPH11145981A/en
Publication of JPH11145981A publication Critical patent/JPH11145981A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an ATM(asynchronous transfer mode) duplex device capable of periodically maintaining both an operation system/a standby system and improving a device service life and device quality. SOLUTION: In this ATM duplex device, a cell disassembly part for disassembling ATM cells is duplexed by a 0 system device 100 composed of a write control part 110, a RAM- 0 system 120 for data storage and a read control part 130 and a 1 system device 200 composed of the write control part 210, a RAM- 1 system 220 for the data storage and the read control part 230. The write control parts 110 and 210 are provided with an information informing function with the other system for writing cell data to the same address position at the time of changeover of the operation system/the standby system and the read control parts 130 and 230 are provided with the information informing function with the other system for reading the same address position and a judgement part for defining that the transmission user data of the present system and the other system match and judging changeover end at the time of reading a write changeover start address by the changeover.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、STM(Synchron
ous Transfer Mode:同期転送モード)網とATM(Asy
nchronous Transfer Mode:非同期転送モード)網とを
含む通信網において、情報を固定長のパケット(以下、
セルという)で転送するATM二重化装置に係り、特
に、ATMセル分解時における、運用系から待機系への
切替方法を改良したATM二重化装置に関する。
The present invention relates to an STM (Synchronous
ous Transfer Mode: Synchronous transfer mode network and ATM (Asy)
In a communication network including an nchronous transfer mode (asynchronous transfer mode) network, information is transmitted in fixed-length packets (hereinafter, referred to as “packets”).
More particularly, the present invention relates to an ATM duplexer having an improved method of switching from an active system to a standby system when disassembling an ATM cell.

【0002】[0002]

【従来の技術】マルチメディア通信を実現する手段とし
て、ATMが有力視されており、特にLAN(Local Ar
ea Network)において導入が進められている。
2. Description of the Related Art As a means for realizing multimedia communication, ATMs are considered to be promising.
ea Network).

【0003】ATM通信方式においては、情報のデータ
列をセルと呼ばれる固定長のデータブロックに分割して
データの送受信を行っている。また、ATM通信方式
は、色々な方路から入力されたセルデータを多重するこ
とによって、回線の効率的な利用を行うことを特徴とし
ている。
[0003] In the ATM communication system, data is transmitted and received by dividing a data string of information into fixed-length data blocks called cells. The ATM communication system is characterized in that a line is efficiently used by multiplexing cell data input from various routes.

【0004】従来のこの種の装置としては、例えば「F
DDIリピータ機能を有するΑΤΜ二重化装置の検討」
(信学技法 TECHNICAL REPORT OF IEICE.SSE92-170)
に開示されたものがある。
[0004] As a conventional apparatus of this type, for example, "F
Investigation of a redundant device with DDI repeater function "
(Technical REPORT OF IEICE.SSE92-170)
Are disclosed.

【0005】上記文献に記載の装置はPBΧやTDΜと
いった既存装置(SΤΜ)とATΜ網やAΤΜ装置(A
TΜ)との接続を目的としている。
[0005] The devices described in the above documents include existing devices (S #) such as PB # and TD # and AT # networks and A # devices (A #).
TΜ).

【0006】従来、この種の装置では、図16に示すよ
うに、ATMセル受信後、セル分解を行いユーザデータ
(STMデータ等)を送信する間、一連の処理を行うだ
けで、二重化は行われていなかった。
Conventionally, in this type of apparatus, as shown in FIG. 16, after receiving an ATM cell, cell processing is performed and only a series of processing is performed during transmission of user data (STM data or the like). I wasn't.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のATM装置にあっては、一旦装置を起動した
ら、どのような場合でもその状態を維持し続けなければ
ならず、保守、運用上満足のできるものではなかった。
However, in such a conventional ATM device, once the device has been started, the state must be maintained in any case, resulting in satisfactory maintenance and operation. Was not something I could do.

【0008】本発明は、運用系/待機系のどちらの系も
定期的に保守(メンテナンス)を行うことができ、装置
寿命及び装置品質を向上させることができるATM二重
化装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide an ATM duplex apparatus which can perform maintenance (maintenance) of both the operation system and the standby system at regular intervals and can improve the life and quality of the apparatus. And

【0009】[0009]

【課題を解決するための手段】本発明に係るATM二重
化装置は、AΤMセル分解を行うセル分解部が二重化構
成され、該セル分解部を運用系/待機系に切り替えて使
用可能にしたATM二重化装置であって、1セルデータ
ごとに領域を確保されたデータ蓄積用メモリと、メモリ
に対しライト制御を行うとともに、運用系/待機系の切
替時、同じアドレス位置にセルデータをライトするため
の他系との情報通知機能手段を有するライト制御部と、
メモリに対しリード制御を行うとともに、同じアドレス
位置をリードするための他系との情報通知機能手段を有
するリード制御部と、切替によるライト切替開始アドレ
スをリードしたとき、自系及び他系の送信ユーザデータ
が一致したとして切替終了を判定する判定部とを備えた
ことを特徴とする。
An ATM duplexer according to the present invention has an ATM duplex system in which a cell disassembly unit for performing A @ M cell disassembly is duplicated and the cell disassembly unit is switched to an operation system / standby system for use. An apparatus for writing data to the same address position while performing write control on a data storage memory in which an area is secured for each cell data and a memory and switching between an active system and a standby system. A light control unit having an information notification function unit with another system,
A read control unit having information notification function means for performing read control on the memory and reading the same address position with the other system, and transmitting the write switch start address by switching to the own system and the other system. A determination unit that determines that switching has been completed when the user data matches.

【0010】本発明に係るATM二重化装置は、AΤM
セル分解を行うセル分解部が二重化構成され、該セル分
解部を運用系/待機系に切り替えて使用可能にしたAT
M二重化装置であって、1セルデータごとに領域を確保
された複数のデータ領域を1チャンネル領域とし、該チ
ャンネル領域を複数有するデータ蓄積用メモリと、メモ
リに対しライト制御を行うとともに、運用系/待機系の
切替時、何れのチャンネルの有効セルを受信しても同じ
アドレス位置にセルデータをライトするための他系との
情報通知機能手段を有するライト制御部と、メモリに対
しリード制御を行うとともに、同じアドレス位置をリー
ドするための他系との情報通知機能手段を有するリード
制御部と、該当チャンネルの切替によるライト切替開始
アドレスをリードしたとき、チャンネル単位の切替終了
を判定するチャンネル切替終了判定部と予め設定したチ
ャンネルが全て切替終了したことを判定する切替終了判
定部とを備えたことを特徴とする。
[0010] The ATM duplexer according to the present invention has an AΤM
An AT in which a cell disassembly unit for performing cell disassembly is configured to be duplicated, and the cell disassembly unit is switched to an operation system / standby system for use.
An M-duplex device, wherein a plurality of data areas, each of which has an area secured for each cell data, is defined as one channel area, a data storage memory having a plurality of the channel areas, a write control for the memory, and an operation system. When switching the standby / standby system, a write control unit having an information notification function unit with another system for writing cell data at the same address position even when a valid cell of any channel is received, and a read control for the memory. A read control unit having an information notification function unit for reading the same address position with another system, and a channel switch for judging the end of switching in units of channels when reading a write switching start address by switching the corresponding channel. An end determination unit and a switch end determination unit that determines that switching of all preset channels has been completed. The features.

【0011】上記ライト制御部の情報通知機能手段は、
他系のライト情報を使用可能にして他系と同じアドレス
位置に受信セルデータをライトし、受信セルデータをラ
イト後、他系にライト後のアドレス位置をライト情報と
して通知するものであってもよい。
[0011] The information notification function means of the light control unit includes:
Even if the received cell data is written at the same address position as the other system by making the write information of the other system available, and the received cell data is written, the other system is notified of the written address position as the write information. Good.

【0012】上記リード制御部の情報通知機能手段は、
他系のリード情報を使用可能にして他系と同じアドレス
位置をリードし、データをリード後、他系にリード後の
アドレス位置をリード情報として通知するものであって
もよい。
The information notification function means of the read control unit includes:
The read address of the other system may be made available, the same address position as that of the other system may be read, and after reading the data, the other system may be notified of the read address position as the read information.

【0013】[0013]

【発明の実施の形態】本発明に係るATM二重化装置
は、既存装置(PBXやTDM)等のSTM網とATM
網とを接続し、ATMセルを分解するATM分解機能を
備えたATM二重化装置に適用することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An ATM duplexer according to the present invention can be used with an STM network such as an existing device (PBX or TDM) and an ATM.
The present invention can be applied to an ATM duplex apparatus having an ATM decomposing function for connecting a network and decomposing ATM cells.

【0014】第1の実施形態図1は本発明の第1の実施
形態に係るATM二重化装置の全体構成を示す図であ
る。
First Embodiment FIG. 1 is a diagram showing an entire configuration of an ATM duplex device according to a first embodiment of the present invention.

【0015】図1において、10はAΤMセル分解を行
うセル分解部が二重化構成されたATM装置であり、A
TM装置10は、ATM分解処理を行う0系装置20
と、ATM分解処理を行う1系装置30と、0系装置2
0の送信出力と1系装置30の送信出力を選択しユーザ
データとして出力するセレクタ40とから構成される。
In FIG. 1, reference numeral 10 denotes an ATM device in which a cell decomposing unit for decomposing AΤM cells is duplicated.
The TM device 10 is a 0-system device 20 that performs an ATM decomposition process.
And the first system device 30 for performing the ATM decomposition processing, and the zero system device 2
And a selector 40 for selecting a transmission output of 0 and a transmission output of the first apparatus 30 and outputting the selected data as user data.

【0016】上記0系装置20は、ATMセルを受信す
るセル受信_0系部21、受信したATMセルを分解す
るセル分解_0系部22及び分解したセルをユーザデー
タ(STMデータ等)として送信するユーザデータ送信
_0系部23から構成される。
The 0-system device 20 transmits a cell reception_0 system unit 21 for receiving ATM cells, a cell disassembly_0 system unit 22 for disassembling the received ATM cells, and the disassembled cells as user data (such as STM data). It comprises a user data transmission_0 system section 23.

【0017】同様に、上記1系装置30は、ATMセル
を受信するセル受信_1系部31、受信したATMセル
を分解するセル分解_1系部32及び分解したセルをユ
ーザデータとして送信するユーザデータ送信_1系部3
3から構成される。
Similarly, the first system device 30 includes a cell receiving_1 system unit 31 for receiving an ATM cell, a cell disassembling_1 system unit 32 for disassembling the received ATM cell, and user data for transmitting the disassembled cell as user data. Transmission_1 system part 3
3

【0018】上記0系装置20と1系装置30の装置構
成は同一であり、一方が運用系、他方が待機予備系とな
る。
The system configurations of the 0-system apparatus 20 and the 1-system apparatus 30 are the same, one of which is an active system and the other is a standby standby system.

【0019】このように、AΤMセル分解を行う部分
が、0系装置20と1系装置30の二重化構成となって
おり、運用系となった装置では、ATMセル受信後、セ
ル分解を行いユーザデータ(STMデータ等)を送出す
る間、一連の処理を行う。すなわち、AΤMセル分解機
能部が、運用系と待機系の二重化構成であるため運用系
を起動運用中に、他方の待機系で保守等が可能になる。
As described above, the portion for performing the AΤM cell decomposition has a duplex configuration of the 0-system device 20 and the 1-system device 30. In the active system device, after receiving the ATM cell, the cell is decomposed to receive the ATM cell. A series of processes are performed while sending data (such as STM data). That is, since the A @ M cell disassembly function unit has a dual configuration of the active system and the standby system, maintenance and the like can be performed in the other standby system while the active system is being started and operated.

【0020】本実施形態では、ATMセル分解時におけ
る、運用系から待機系への切替方法に特徴があり、以
下、運用系/待機系の基本装置構成を図示して詳細に説
明する。
This embodiment is characterized by a method of switching from the active system to the standby system when disassembling the ATM cells. The basic configuration of the active / standby system will be described below in detail.

【0021】図2は本発明の第1の実施形態に係るAT
M二重化装置の基本装置構成を示す図であり、図2破線
の上部が[0系]、破線の下部が[1系]装置を示す。
FIG. 2 shows an AT according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a basic device configuration of the M duplex device, wherein the upper part of the broken line in FIG.

【0022】図2において、100は0系装置、200
は1系装置であり、0系装置100は、ライト制御部1
10、データ蓄積用RAM_0系120及びリード制御
部130から構成され、1系装置200は、ライト制御
部210、データ蓄積用RAM_1系220及びリード
制御部230から構成される。
In FIG. 2, reference numeral 100 denotes a 0-system device;
Is a system 1 device, and the system 0 device 100 is a light control unit 1
10, a data storage RAM_0 system 120 and a read control unit 130. The first system device 200 includes a write control unit 210, a data storage RAM_1 system 220, and a read control unit 230.

【0023】上記0系装置100と1系装置200は、
同一構成であるため、0系装置100を例にとり説明す
る。
The 0-system apparatus 100 and the 1-system apparatus 200
Since the configuration is the same, description will be made by taking the 0-system apparatus 100 as an example.

【0024】ATMセルは、受信処理によりペイロード
データが抽出され、受信セルデータ_0系としてデータ
蓄積用RAM_0系120に引き渡される。また、受信
処理からは、有効セル受信信号がライト制御部110へ
渡される。
From the ATM cell, the payload data is extracted by the reception processing, and is delivered to the data storage RAM_0 system 120 as the reception cell data_0 system. From the reception process, a valid cell reception signal is passed to the write control unit 110.

【0025】ライト制御部110は、ライトアドレス_
0系,ライト制御信号_0系をデータ蓄積用RAM_0
系120に対して出力する。また、自系のライト制御部
(例えば、ライト制御部110)は、他系のライト制御
部(例えば、ライト制御部210)が出力するライト情
報_1系を受け取る。
The write control section 110 has a write address_
0 system and write control signal_0 system are stored in RAM_0 for data storage.
Output to the system 120. Further, the light control unit of the own system (for example, the light control unit 110) receives the write information_1 system output from the light control unit of the other system (for example, the light control unit 210).

【0026】リード制御部130は、ユーザデータ送信
処理により出力されるTS情報とライト情報_0系を受
け取る。また、自系のリード制御部(例えば、リード制
御部130)は、他系のリード制御部(例えば、リード
制御部230)が出力するリード情報_1系を受け取
る。
The read control unit 130 receives the TS information and the write information_0 system output by the user data transmission processing. Further, the read control unit of the own system (for example, the read control unit 130) receives the read information_1 system output from the read control unit of the other system (for example, the read control unit 230).

【0027】リード制御部130は、リードアクセス_
0系、リード制御信号_0系をデータ蓄積用RAM_0
系120に対して出力する。その結果、データ蓄積用R
AM_0系120は、送信ユーザデータ_0系を送信す
る。
The read control unit 130 has a read access_
0 system and read control signal_0 system are stored in RAM_0 for data storage.
Output to the system 120. As a result, the data storage R
The AM_0 system 120 transmits the transmission user data_0 system.

【0028】ここで、1系装置200のライト制御部2
10、データ蓄積用RAM_1系220及びリード制御
部230についても同様の構成をとる。
Here, the light control unit 2 of the first system 200
10, the data storage RAM_1 system 220 and the read control unit 230 have the same configuration.

【0029】図3は上記データ蓄積用RAMの構成を示
す図であり、データ蓄積用RAM_0系120とデータ
蓄積用RAM_1系220とは同一構成をとる。
FIG. 3 is a diagram showing the configuration of the data storage RAM. The data storage RAM_1 system 120 and the data storage RAM_1 system 220 have the same configuration.

【0030】図3に示すように、1セル分のデータ領域
を割り当てて構成している。図3は1セル分のデータを
64バイトの領域の割り当てた場合の例であり、実際に
は、1セル分のデータ領域の取り方は任意に設定でき
る。
As shown in FIG. 3, a data area for one cell is allocated. FIG. 3 shows an example in which data of one cell is allocated to a 64-byte area. In practice, the data area of one cell can be arbitrarily set.

【0031】図4は上記ライト制御部110,210の
構成を示す図である。ライト制御部110,210は、
同一構成であるため、ライト制御部110を例にとり説
明する。
FIG. 4 is a diagram showing the configuration of the write control units 110 and 210. The light control units 110 and 210
Since they have the same configuration, a description will be given using the write control unit 110 as an example.

【0032】図4において、ライト制御部110は、メ
モリ111、セレクト条件判定回路112、セレクタ1
13、アドレス変換回路114、ライトタイミング調整
回路115及びライト制御信号生成回路116から構成
される。
In FIG. 4, a write control unit 110 includes a memory 111, a select condition determination circuit 112, a selector 1
13, an address conversion circuit 114, a write timing adjustment circuit 115, and a write control signal generation circuit 116.

【0033】メモリ111は、前回ライトしたセル領域
情報を記憶する。
The memory 111 stores cell area information that was previously written.

【0034】セレクト条件判定回路112は、運用系/
待機系の状態と切替信号の有無によりセレクト条件を判
定する。
The select condition judging circuit 112 has an operation system /
The selection condition is determined based on the state of the standby system and the presence or absence of the switching signal.

【0035】セレクタ113は、セレクト条件判定回路
112の判定結果を基にメモリ111に保存されたセル
領域情報と他系からのライト情報(ここでは、ライト情
報_1系)とを選択する。
The selector 113 selects the cell area information stored in the memory 111 and the write information from another system (here, the write information_1 system) based on the determination result of the select condition determination circuit 112.

【0036】アドレス変換回路114は、セレクトされ
た情報を次にライトするセル領域のアドレスに変換し、
ライトアドレス(ライトアドレス_0系)として出力す
る。
The address conversion circuit 114 converts the selected information into an address of a cell area to be written next,
Output as a write address (write address_0 system).

【0037】また、ライトタイミング調整回路115
は、有効セル受信信号によりライトタイミング調整を行
う。
The write timing adjustment circuit 115
Performs write timing adjustment using the valid cell reception signal.

【0038】ライト制御信号生成回路116は、タイミ
ング調整された有効セル受信信号を基にライト制御信号
(ライト制御信号_0系)を生成する。
The write control signal generation circuit 116 generates a write control signal (write control signal_0 system) based on the valid cell reception signal whose timing has been adjusted.

【0039】図5は上記リード制御部130,230の
構成を示す図である。リード制御部130,230は、
同一構成であるため、リード制御部130を例にとり説
明する。
FIG. 5 is a diagram showing the configuration of the read control units 130 and 230. The read control units 130 and 230
Since they have the same configuration, the read control unit 130 will be described as an example.

【0040】図5において、リード制御部130は、T
S情報テーブル131、TS情報補正回路132、メモ
リ133、セレクト条件判定回路134、セレクタ13
5、アドレス変換回路136、切替終了判定回路13
7、リードタイミング調整回路138及びリード制御信
号生成回路139から構成される。
In FIG. 5, the read control unit 130
S information table 131, TS information correction circuit 132, memory 133, select condition determination circuit 134, selector 13
5, address conversion circuit 136, switching end determination circuit 13
7, a read timing adjustment circuit 138 and a read control signal generation circuit 139.

【0041】TS情報テーブル131は、ユーザデータ
のTS情報をテーブルにして格納する。
The TS information table 131 stores TS information of user data as a table.

【0042】TS情報補正回路132は、他系のリード
情報(TS情報を含む)をTS情報テーブル131を基
に補正して他系の情報受信間のTS情報をメモリ133
に出力する。
The TS information correction circuit 132 corrects the read information of the other system (including the TS information) based on the TS information table 131, and stores the TS information during the reception of the information of the other system in the memory 133.
Output to

【0043】メモリ133は、補正後の情報を基に1セ
ル分のデータをリード終了した位置のセル領域情報を記
憶する。
The memory 133 stores the cell area information at the position where the reading of one cell of data has been completed based on the corrected information.

【0044】セレクト条件判定回路134は、運用系/
待機系の状態と切替信号の有無によりセレクト条件を判
定する。
The select condition judging circuit 134 has an operation system /
The selection condition is determined based on the state of the standby system and the presence or absence of the switching signal.

【0045】セレクタ135は、セレクト条件判定回路
134の判定結果を基にメモリ133に保存されたセル
領域情報と他系の情報受信間のTS構成補正した情報
(ここでは、リード情報_1系)とを選択する。
The selector 135 receives the cell area information stored in the memory 133 based on the determination result of the select condition determination circuit 134 and the information (here, the read information_1 system) obtained by correcting the TS configuration between the reception of the information of the other system. Select

【0046】アドレス変換回路136は、セレクトされ
た情報を次にリードするセル領域のアドレスに変換し、
リードアドレス(リードアドレス_0系)として出力す
る。
The address conversion circuit 136 converts the selected information into an address of a cell area to be read next.
Output as a read address (read address_0 system).

【0047】切替終了判定回路137は、セレクト条件
判定回路134からのセレクト条件判定により切替動作
開始を知るとともに、ライト情報とリード情報から切替
終了を判定し切替終了信号を出力する。
The switching end determination circuit 137 knows the start of the switching operation based on the selection condition determination from the selection condition determination circuit 134, determines the switching end from the write information and the read information, and outputs a switching end signal.

【0048】また、リードタイミング調整回路138
は、ユーザデータ送信要求信号によりリードタイミング
調整を行う。
The read timing adjustment circuit 138
Performs read timing adjustment according to a user data transmission request signal.

【0049】リード制御信号生成回路139は、タイミ
ング調整されたユーザデータ送信要求信号を基にリード
制御信号(リード制御信号_0系)を生成する。
The read control signal generation circuit 139 generates a read control signal (read control signal_0 system) based on the timing-adjusted user data transmission request signal.

【0050】以下、上述のように構成されたATM二重
化装置の動作を説明する。
The operation of the above-described ATM duplexer will now be described.

【0051】〔全体動作〕0系装置100を例にして、
動作を説明する。
[Overall Operation] Taking the 0-system apparatus 100 as an example,
The operation will be described.

【0052】図1に示すように、ATMセルは、0系装
置20のセル受信_0系部21における受信処理により
ペイロードデータが抽出され、受信セルデータ_0系と
してセル分解_0系部22に引き渡される。セル分解時
における処理は、図2の0系装置100で示される。
As shown in FIG. 1, the payload data of the ATM cell is extracted by the reception processing in the cell reception_0 system unit 21 of the 0-system apparatus 20 and delivered to the cell disassembly_0 system unit 22 as the reception cell data_0 system. . The processing at the time of cell disassembly is shown by the 0-system apparatus 100 in FIG.

【0053】上記受信処理によりペイロードデータが抽
出され、受信セルデータ_0系としてデータ蓄積用RA
M_0系120に引き渡される。また、受信処理から
は、有効セル受信信号がライト制御部110へ渡され
る。
The payload data is extracted by the above-described reception processing, and the data storage RA is used as the reception cell data_0 system.
Delivered to the M_0 system 120. From the reception process, a valid cell reception signal is passed to the write control unit 110.

【0054】さらに、ライト制御部110では、ライト
アドレス_0系,ライト制御信号_0系をデータ蓄積用
RAM_0系120に対して出力する。また、自系のラ
イト制御部110は、他系のライト制御部210が出力
するライト情報_1系を受け取る。
Further, the write control unit 110 outputs the write address_0 system and the write control signal_0 system to the data storage RAM_0 system 120. Further, the write control unit 110 of the own system receives the write information_1 system output from the write control unit 210 of the other system.

【0055】リード制御部130では、ユーザデータ送
信処理により出力されるTS情報とライト情報_0系を
受け取るとともに、自系のリード制御部130は、他系
のリード制御部230が出力するリード情報_1系を受
け取る。
The read control unit 130 receives the TS information and the write information_0 system output by the user data transmission processing, and the read control unit 130 of the own system transmits the read information_1 output by the read control unit 230 of the other system. Receive the system.

【0056】さらに、リード制御部130では、リード
アクセス_0系、リード制御信号_0系をデータ蓄積用
RAM_0系120に対して出力する。その結果、デー
タ蓄積用RAM_0系120は、送信ユーザデータ_0
系を送信する。
Further, the read control unit 130 outputs the read access_0 system and the read control signal_0 system to the data storage RAM_0 system 120. As a result, the data storage RAM_0 system 120 stores the transmission user data_0
Send the system.

【0057】〔各部動作〕図6は上記ライト制御部11
0,210の動作の流れを示すフローチャートであり、
STはフローの各ステップを示す。ライト制御部11
0,210は、同一動作であるため、0系装置100の
ライト制御部110の動作の流れを例にとる。
[Operation of Each Part] FIG.
It is a flowchart which shows the flow of operation of 0,210,
ST indicates each step of the flow. Light control unit 11
Since the operations 0 and 210 are the same operation, the operation flow of the write control unit 110 of the 0-system apparatus 100 is taken as an example.

【0058】まず、ステップST1で有効セルを受信し
たか否かを判別し、有効セルを受信したときはステップ
ST2で自系が運用系でかつ他系が待機系であるか(自
系=運用系,他系=待機系か)否かを判別する。
First, it is determined in step ST1 whether a valid cell has been received. If a valid cell has been received, it is determined in step ST2 whether the own system is the active system and the other system is the standby system (own system = operating system). System, other system = standby system).

【0059】自系が運用系でかつ他系が待機系のとき
は、現在の運用系におけるライト動作を継続するためス
テップST3で前回ライトした次の領域に受信セルデー
タをライトしてステップST1に戻り次の有効セル受信
を行う。
When the own system is the active system and the other system is the standby system, in order to continue the write operation in the current active system, the received cell data is written in the area next to the one previously written in step ST3, and the process proceeds to step ST1. Return The next valid cell is received.

【0060】自系が待機系でかつ他系が運用系(自系=
待機系,他系=運用系)のときは、自系は待機系である
からステップST4で切替信号が発生したか否かを判別
し、切替信号が発生していなければステップST3に進
んで自系が運用系の場合と同じライト動作をする。
The own system is a standby system and the other system is an active system (own system =
When the standby system and the other system = operating system), the own system is the standby system, so it is determined whether or not a switching signal has been generated in step ST4. Performs the same write operation as when the system is active.

【0061】上記ステップST4で切替信号が発生した
ときはステップST5で他系ライト情報に応じてセルデ
ータをライトする。このとき、自系,他系とも同じセル
データを同じ位置(アドレス)にライトする。
When the switching signal is generated in step ST4, the cell data is written in step ST5 according to the other system write information. At this time, the same cell data is written to the same position (address) in both the own system and the other system.

【0062】次いで、ステップST6で切替によるライ
ト開始位置表示を行ってステップST1に戻り次の有効
セル受信を行う。具体的には、リード制御部130にラ
イト切替開始アドレスを通知して次の有効セル受信を行
う。
Next, in step ST6, the write start position is displayed by switching, and the process returns to step ST1 to receive the next valid cell. Specifically, it notifies the read control unit 130 of the write switching start address and performs the next valid cell reception.

【0063】このように、ライト制御部110では、ま
ず、有効セルを受信し、自系が運用系の場合、受信セル
データを前回ライトした次の領域にライトする。また、
自系が待機系の場合には、切替信号の発生の有無をチェ
ックし、切替信号が発生していなければ、自系が運用系
の場合と同じ動作をする。
As described above, first, the write control unit 110 receives a valid cell, and if the own system is the active system, writes the received cell data in the area next to the area where the previous cell was written. Also,
If the own system is the standby system, it is checked whether or not a switching signal has been generated. If the switching signal has not been generated, the same operation as in the case where the own system is the active system is performed.

【0064】切替信号が発生した場合、他系のライト情
報を使用し、他系と同じ位置に受信セルデータをライト
する。自系、他系ともに同じ位置(アドレス)に受信セ
ルをライトしたら、その位置(アドレス)をリード制御
部130へ通知する。
When the switching signal is generated, the received cell data is written at the same position as the other system by using the write information of the other system. When the receiving cell is written to the same position (address) in both the own system and the other system, the position (address) is notified to the read control unit 130.

【0065】特に、切替信号をトリガに、他系からのラ
イト情報、リード情報(TS情報を含む)を使ってデー
タ蓄積用RAM120へのライトデータを揃えるととも
に、図7で後述するリード制御部130動作によりリー
ド位置を合わせることで、自系、他系の送信ユーザデー
タを一致させるようにしている。
In particular, using the switching signal as a trigger, write data to the data storage RAM 120 is prepared using write information and read information (including TS information) from another system, and a read control unit 130 described later with reference to FIG. By adjusting the read position by operation, the transmission user data of the own system and the transmission user data of the other system are matched.

【0066】図7は上記リード制御部130,230の
動作の流れを示すフローチャートである。ライト制御部
130,230は、同一動作であり、かつ上記ライト制
御部110の動作と対応させるため、0系装置100の
リード制御部130の動作の流れを例にとる。
FIG. 7 is a flowchart showing the operation flow of the read control units 130 and 230. The write control units 130 and 230 have the same operation and take the flow of the operation of the read control unit 130 of the 0-system apparatus 100 as an example in order to correspond to the operation of the write control unit 110.

【0067】まず、ステップST11でデータ蓄積用R
AM120に一定量のセルデータを蓄積したか否かを判
別する。ここで、一定量とは、ユーザが任意に決定する
ことができる所定値である。
First, in step ST11, the data storage R
It is determined whether a certain amount of cell data has been stored in AM 120. Here, the certain amount is a predetermined value that can be arbitrarily determined by the user.

【0068】データ蓄積用RAM120に一定量のセル
データを蓄積したときはステップST12で自系が運用
系でかつ他系が待機系であるか(自系=運用系,他系=
待機系か)否かを判別する。
When a certain amount of cell data is stored in the data storage RAM 120, it is determined in step ST12 whether the own system is the active system and the other system is the standby system (self system = operating system, other system =
It is determined whether it is a standby system or not.

【0069】自系が運用系でかつ他系が待機系のとき
は、現在の運用系におけるリード動作を継続するためス
テップST13で前回リードした次のデータ位置をリー
ドし、ステップST14で1セル領域のデータリードが
終了したか否かを判別する。1セル領域のデータリード
が終了していなければ、1セル領域のデータリードが終
了するまでステップST13のリードを繰り返す。
If the own system is the active system and the other system is the standby system, the next data position read last time is read in step ST13 in order to continue the read operation in the current active system, and one cell area is read in step ST14. It is determined whether or not the data read has been completed. If the data read of one cell area is not completed, the read of step ST13 is repeated until the data read of one cell area is completed.

【0070】1セル領域のデータリードが終了したとき
はステップST15で他系へリードセル領域情報とその
位置でのTS情報を出力してステップST11に戻りデ
ータ蓄積用RAM120に一定量のセルデータを蓄積す
る。ここで、TSとは、図8に示すようにユーザデータ
の先頭(基準)信号から、何番目のデータ位置にあるの
かを示すものである。
When the data read of one cell area is completed, the read cell area information and the TS information at the position are output to another system in step ST15, and the process returns to step ST11 to store a fixed amount of cell data in the data storage RAM 120. I do. Here, the TS indicates the number of the data position from the head (reference) signal of the user data as shown in FIG.

【0071】一方、上記ステップST12で自系が待機
系でかつ他系が運用系(自系=待機系,他系=運用系)
のときは、自系は待機系であるからステップST16で
切替信号が発生したか否かを判別し、切替信号が発生し
ていなければステップST13に進んで自系が運用系の
場合と同じリード動作をする。
On the other hand, in step ST12, the own system is the standby system and the other system is the active system (own system = standby system, other system = active system).
In this case, since the own system is the standby system, it is determined in step ST16 whether or not a switching signal has been generated. If no switching signal has been generated, the process proceeds to step ST13, where the same read as in the case where the own system is the active system is performed. Work.

【0072】上記ステップST16で切替信号が発生し
たときはステップST17で他系リード情報(TS情報
含む)に応じた位置のデータをリードし、該当TSデー
タとして出力する。この場合、リード情報を受信する間
のTS構成をTS情報テーブル131を基に認識し、T
S情報補正回路132により補正する。
When a switching signal is generated in step ST16, data in a position corresponding to the other-system read information (including TS information) is read in step ST17 and output as the corresponding TS data. In this case, the TS configuration while receiving the lead information is recognized based on the TS information table 131,
The correction is performed by the S information correction circuit 132.

【0073】次いで、ステップST18でライト切替開
始アドレス以降をリードしたか否かを判別し、ライト切
替開始アドレス以降をリードしていないときはステップ
ST17に戻ってライト切替開始アドレス以降をリード
するまでステップST17の処理を繰り返し、ライト切
替開始アドレス以降をリードしたときはステップST1
9で切替制御終了表示を行ってステップST11に戻り
データ蓄積用RAM120に一定量のセルデータを蓄積
する。
Next, in step ST18, it is determined whether or not the data after the write switching start address has been read. If the data after the write switching start address has not been read, the process returns to step ST17 to repeat the steps until the data after the write switching start address is read. If the process of ST17 is repeated and the data after the write switching start address is read, the process proceeds to step ST1
In step 9, a switch control end display is performed, and the process returns to step ST11 to store a fixed amount of cell data in the data storage RAM 120.

【0074】このように、リード制御部130では、ま
ず、データ蓄積用RAM120に、ある一定量のデータ
を蓄積することによりリード動作を開始する。自系が運
用系の場合、前回リードした次の位置のデータをリード
する。1セル分の領域全てのデータをリードしたら、他
系にそのリードセル領域情報とその位置でのTS情報を
出力する。一方、自系が待機系の場合、切替信号が発生
していなければ、自系が運用系の場合と同じ動作をす
る。
As described above, the read control unit 130 first starts a read operation by storing a certain amount of data in the data storage RAM 120. When the own system is the active system, the data at the next position after the previous read is read. When the data of the entire area of one cell is read, the read cell area information and the TS information at that position are output to another system. On the other hand, when the own system is the standby system, if the switching signal is not generated, the same operation as in the case where the own system is the active system is performed.

【0075】切替信号が発生した場合、他系のリード情
報(TS情報を含む)とTS情報テーブルを使用して、
他系と同じ位置(アドレス)をリードする。その後、ラ
イト切替開始アドレスをリードするようになったとき、
送信ユーザデータの内容が自系、他系で一致するので、
切替制御終了となり、外部セレクタによる切替を行い、
切替動作終了となる。このとき、運用系/待機系も同じ
く切り替える。
When the switching signal is generated, the read information (including the TS information) of the other system and the TS information table are used to
Read the same position (address) as the other system. Thereafter, when the write switching start address is read,
Since the contents of the transmission user data match in the local system and the other system,
Switching control ends, switching is performed by an external selector,
The switching operation ends. At this time, the operation system / standby system is also switched.

【0076】以上説明したように、第1の実施形態に係
るATM二重化装置は、AΤMセル分解を行うセル分解
部が、ライト制御部110、データ蓄積用RAM_0系
120及びリード制御部130からなる0系装置100
と、ライト制御部210、データ蓄積用RAM_1系2
20及びリード制御部230からなる1系装置200と
により二重化構成され、ライト制御部110,210
は、運用系/待機系の切替時、同じアドレス位置にセル
データをライトするための他系との情報通知機能を有
し、リード制御部130,230は、同じアドレス位置
をリードするための他系との情報通知機能と、切替によ
るライト切替開始アドレスをリードしたとき、自系及び
他系の送信ユーザデータが一致したとして切替終了を判
定する判定部とを備えて構成したので、切替信号をトリ
ガに、他系からのライト情報、リード情報(TS情報を
含む)を使ってデータ蓄積用RAMへのライトデータを
揃え、リード位置を合わせることにより、自系、他系の
送信ユーザデータを一致させることができ、これを外部
セレクタにより切り替えることで、データエラーを発生
せずに無瞬断切替が可能(換言すれば、無瞬断切替であ
るためデータエラーが発生しない。)になる。
As described above, in the ATM duplexer according to the first embodiment, the cell disassembly unit that performs AΤM cell disassembly includes the write control unit 110, the data storage RAM_0 system 120, and the read control unit 130. System device 100
, Write control section 210, data storage RAM_1 system 2
20 and a first-system device 200 including a read control unit 230, and the write control units 110 and 210 are duplicated.
Has an information notification function for writing cell data to the same address position with the other system when switching between the active system and the standby system, and the read control units 130 and 230 perform other operations for reading the same address position. Since the system has an information notification function with the system and a determination unit that determines the end of the switching assuming that the transmission user data of the own system and the transmission user data of the other system match when reading the write switching start address by the switching, the switching signal Using the write information and read information (including TS information) from the other system as the trigger, the write data to the data storage RAM is aligned, and the read position is adjusted to match the transmission user data of the own system and the other system. By switching this using an external selector, instantaneous interruption switching can be performed without causing a data error (in other words, data error because of instantaneous interruption switching) It will not occur.).

【0077】したがって、定期的に運用系/待機系を切
り替えることで待機系の方のメンテナンスが可能とな
り、どちらの系も定期的に保守(メンテナンス)ができ
ることになるので、装置寿命、装置品質を向上させるこ
とができる。
Therefore, the standby system can be maintained by periodically switching between the active system and the standby system, and both systems can be regularly maintained (maintenance). Can be improved.

【0078】第2の実施形態 本発明の第2の実施形態に係るATM二重化装置の二重
化の構成については第1の実施形態の前記図1と同一構
成である。
Second Embodiment The duplex configuration of an ATM duplex device according to a second embodiment of the present invention is the same as that of FIG. 1 of the first embodiment.

【0079】図9は第2の実施形態に係るATM二重化
装置の基本装置構成を示す図であり、図9破線の上部が
[0系]、破線の下部が[1系]装置を示す。
FIG. 9 is a diagram showing the basic configuration of an ATM duplexer according to the second embodiment. The upper part of the broken line in FIG. 9 shows [0 system] and the lower part of the broken line shows [1 system].

【0080】第1の実施形態との違いは、データ蓄積用
RAMが複数chに対応できるように、それぞれのch
ごとに領域が確保されていることである。したがって、
ライト/リード制御にch情報が加わる。ここで、デー
タ蓄積用RAMの各chの領域内は、第1の実施形態と
同じように1セルデータ毎にデータ領域の割当てが行わ
れている。
The difference from the first embodiment is that each of the channels is stored so that the data storage RAM can support a plurality of channels.
That is, an area is secured for each. Therefore,
Channel information is added to the write / read control. Here, in the area of each channel of the data storage RAM, a data area is allocated for each cell data as in the first embodiment.

【0081】図9において、300は0系装置、400
は1系装置であり、0系装置300は、ライト制御部3
10、データ蓄積用RAM_0系320及びリード制御
部330から構成され、1系装置400は、ライト制御
部410、データ蓄積用RAM_1系420及びリード
制御部430から構成される。
In FIG. 9, reference numeral 300 denotes a 0-system device;
Is a system 1 device, and a system 0 device 300 is a light control unit 3
10, a data storage RAM_0 system 320 and a read control unit 330. The first system device 400 includes a write control unit 410, a data storage RAM_1 system 420, and a read control unit 430.

【0082】上記0系装置300と1系装置400は、
同一構成であるため、0系装置300を例にとり説明す
る。
The 0-system apparatus 300 and the 1-system apparatus 400
Since they have the same configuration, a description will be given taking the 0-system apparatus 300 as an example.

【0083】ATMセルは、受信処理によりペイロード
データが抽出され、受信セルデータ_0系としてデータ
蓄積用RAM_0系320に引き渡される。また、受信
処理からは、有効セル受信信号及び受信セルch情報が
ライト制御部310へ渡される。
The ATM cell has its payload data extracted by the receiving process, and is delivered to the data storage RAM_0 system 320 as the received cell data_0 system. From the reception process, the valid cell reception signal and the reception cell channel information are passed to the write control unit 310.

【0084】ライト制御部310は、ライトアドレス_
0系,ライト制御信号_0系をデータ蓄積用RAM_0
系320に対して出力する。また、自系のライト制御部
(例えば、ライト制御部310)は、他系のライト制御
部(例えば、ライト制御部410)が出力するライト情
報_1系(ch情報含む)を受け取る。
The write control section 310 has a write address_
0 system and write control signal_0 system are stored in RAM_0 for data storage.
Output to the system 320. Further, the write control unit of the own system (for example, the light control unit 310) receives the write information_1 system (including the ch information) output from the write control unit of another system (for example, the light control unit 410).

【0085】リード制御部330は、ユーザデータ送信
処理により出力されるTS情報とライト情報_0系を受
け取る。また、自系のリード制御部(例えば、リード制
御部330)は、他系のリード制御部(例えば、リード
制御部430)が出力するリード情報_1系(ch情報
含む)を受け取る。
The read control unit 330 receives the TS information and the write information_0 system output by the user data transmission processing. Further, the read control unit of the own system (for example, the read control unit 330) receives the read information_1 system (including the ch information) output from the read control unit of the other system (for example, the read control unit 430).

【0086】リード制御部330は、リードアクセス_
0系、リード制御信号_0系をデータ蓄積用RAM_0
系320に対して出力する。その結果、データ蓄積用R
AM_0系320は、送信ユーザデータ_0系を送信す
る。
[0086] The read control unit 330
0 system and read control signal_0 system are stored in RAM_0 for data storage.
Output to the system 320. As a result, the data storage R
The AM_0 system 320 transmits the transmission user data_0 system.

【0087】ここで、1系装置400のライト制御部4
10、データ蓄積用RAM_1系420及びリード制御
部430についても同様の構成をとる。
Here, the write control unit 4 of the first system 400
10, the data storage RAM_1 system 420 and the read control unit 430 have the same configuration.

【0088】図10は上記データ蓄積用RAMの構成を
示す図であり、データ蓄積用RAM_0系320とデー
タ蓄積用RAM_1系420とは同一構成をとる。
FIG. 10 is a diagram showing the configuration of the data storage RAM. The data storage RAM_0 system 320 and the data storage RAM_1 system 420 have the same configuration.

【0089】図10に示すように、前記図3のデータ領
域構成を1つのch領域とし、それが複数ch分積み上
がった構成である。
As shown in FIG. 10, the data area configuration shown in FIG. 3 is one channel area, which is stacked for a plurality of channels.

【0090】図11は上記ライト制御部310,410
の構成を示す図である。ライト制御部310,410
は、同一構成であるため、ライト制御部310を例にと
り説明する。
FIG. 11 shows the write control units 310 and 410.
FIG. 3 is a diagram showing the configuration of FIG. Write control units 310, 410
Have the same configuration, and will be described using the light control unit 310 as an example.

【0091】図11において、ライト制御部310は、
メモリ311、セレクト条件判定回路312、セレクタ
313、アドレス変換回路314、ライトタイミング調
整回路315及びライト制御信号生成回路316から構
成される。
In FIG. 11, the write control unit 310
It comprises a memory 311, a select condition determination circuit 312, a selector 313, an address conversion circuit 314, a write timing adjustment circuit 315, and a write control signal generation circuit 316.

【0092】メモリ311は、前回ライトしたセル領域
情報を各ch毎に記憶する。
The memory 311 stores the previously written cell area information for each channel.

【0093】セレクト条件判定回路312は、運用系/
待機系の状態と切替信号の有無によりセレクト条件を判
定する。
The select condition judging circuit 312 has an operation system /
The selection condition is determined based on the state of the standby system and the presence or absence of the switching signal.

【0094】セレクタ313は、セレクト条件判定回路
312の判定結果を基にメモリ311に保存されたセル
領域情報と他系からのch情報含むライト情報(ここで
は、ライト情報_1系)とを選択する。
The selector 313 selects the cell area information stored in the memory 311 and the write information including the channel information from another system (here, the write information_1 system) based on the determination result of the select condition determination circuit 312. .

【0095】アドレス変換回路314は、セレクトされ
た情報を次にライトするセル領域のアドレスに変換し、
ライトアドレス(ライトアドレス_0系)として出力す
る。
The address conversion circuit 314 converts the selected information into an address of a cell area to be written next,
Output as a write address (write address_0 system).

【0096】また、ライトタイミング調整回路315
は、有効セル受信信号によりライトタイミング調整を行
う。
The write timing adjustment circuit 315
Performs write timing adjustment using the valid cell reception signal.

【0097】ライト制御信号生成回路316は、タイミ
ング調整された有効セル受信信号を基にライト制御信号
(ライト制御信号_0系)を生成する。
The write control signal generation circuit 316 generates a write control signal (write control signal_0 system) based on the valid cell reception signal whose timing has been adjusted.

【0098】図12は上記リード制御部330,430
の構成を示す図である。リード制御部330,430
は、同一構成であるため、リード制御部330を例にと
り説明する。
FIG. 12 shows the read control units 330 and 430.
FIG. 3 is a diagram showing the configuration of FIG. Read control units 330 and 430
Have the same configuration, and will be described using the read control unit 330 as an example.

【0099】図12において、リード制御部330は、
TS情報及びch情報テーブル331、TS情報補正回
路332、メモリ333、セレクト条件判定回路33
4、セレクタ335、アドレス変換回路336、切替終
了メモリ337、切替終了判定回路338、リードタイ
ミング調整回路339及びリード制御信号生成回路34
0から構成される。
In FIG. 12, the read control unit 330
TS information and channel information table 331, TS information correction circuit 332, memory 333, select condition determination circuit 33
4, selector 335, address conversion circuit 336, switching end memory 337, switching end determination circuit 338, read timing adjustment circuit 339, and read control signal generation circuit 34
It consists of 0.

【0100】TS情報及びch情報テーブル331は、
ユーザデータのTS情報,ch情報をテーブルにして格
納する。
The TS information and ch information table 331 is
The TS information and the ch information of the user data are stored in a table.

【0101】TS情報補正回路332は、他系のリード
情報(TS情報,ch情報を含む)をTS情報及びch
情報テーブル331を基に補正して他系の情報受信間の
TS情報をメモリ333に出力する。
The TS information correction circuit 332 converts the read information (including the TS information and the ch information) of the other system into the TS information and the ch information.
The information is corrected based on the information table 331 and the TS information during reception of information of another system is output to the memory 333.

【0102】メモリ333は、補正後の情報を基に1セ
ル分のデータをリード終了した位置のセル領域情報をc
h毎に記憶する。
The memory 333 stores the cell area information at the position where the reading of the data for one cell is completed based on the corrected information.
Stored every h.

【0103】セレクト条件判定回路334は、運用系/
待機系の状態と切替信号の有無によりセレクト条件を判
定する。
The select condition judging circuit 334 has an operation system /
The selection condition is determined based on the state of the standby system and the presence or absence of the switching signal.

【0104】セレクタ335は、セレクト条件判定回路
334の判定結果を基にメモリ333に保存されたセル
領域情報と他系の情報受信間のTS構成補正した情報
(ここでは、リード情報_1系)とを選択する。
The selector 335 determines the cell area information stored in the memory 333 based on the determination result of the select condition determination circuit 334 and the information (here, the read information_1 system) obtained by correcting the TS configuration between the reception of the information of the other system. Select

【0105】アドレス変換回路336は、セレクトされ
た情報を次にリードするセル領域のアドレスに変換し、
リードアドレス(リードアドレス_0系)として出力す
る。切替終了メモリ337は、ch設定状況を含む各c
hの切替終了状態を記憶する。
The address conversion circuit 336 converts the selected information into an address of a cell area to be read next,
Output as a read address (read address_0 system). The switching end memory 337 stores each c including the channel setting status.
The switch end state of h is stored.

【0106】切替終了判定回路338は、セレクト条件
判定回路334からのセレクト条件判定により切替動作
開始を知るとともに、切替終了メモリ337からの各c
hの切替終了状態情報、及びch情報を含むライト情報
とリード情報から切替終了を判定し全てのchが切替終
了になると切替終了信号を出力する。ここで、全てのc
hとは、ユーザ選択による任意の値(ch)であり、逐
次変更可能である。
The switching end judgment circuit 338 knows the start of the switching operation based on the selection condition judgment from the selection condition judgment circuit 334, and outputs each c from the switching end memory 337.
The switch end is determined from the switch end state information of h, the write information and the read information including the ch information, and when all the channels have been switched, a switch end signal is output. Where all c
h is an arbitrary value (ch) selected by the user and can be sequentially changed.

【0107】また、リードタイミング調整回路339
は、ユーザデータ送信要求信号によりリードタイミング
調整を行う。
The read timing adjustment circuit 339
Performs read timing adjustment according to a user data transmission request signal.

【0108】リード制御信号生成回路340は、タイミ
ング調整されたユーザデータ送信要求信号を基にリード
制御信号(リード制御信号_0系)を生成する。
Read control signal generation circuit 340 generates a read control signal (read control signal_0 system) based on the user data transmission request signal whose timing has been adjusted.

【0109】以下、上述のように構成されたATM二重
化装置の動作を説明する。
Hereinafter, the operation of the above-described ATM duplexer will be described.

【0110】〔全体動作〕0系装置300を例にして、
全体動作を説明する。基本的な動作は第1の実施形態と
同様である。
[Overall Operation] Taking the 0-system apparatus 300 as an example,
The overall operation will be described. The basic operation is the same as in the first embodiment.

【0111】受信処理によりペイロードデータが抽出さ
れ、受信セルデータ_0系としてデータ蓄積用RAM_
0系320に引き渡される。また、受信処理からは、有
効セル受信信号、及び受信セルch情報がライト制御部
310へ渡される。
The payload data is extracted by the reception processing, and the data storage RAM_
Delivered to system 0 320. Further, from the reception process, the valid cell reception signal and the reception cell channel information are passed to the write control unit 310.

【0112】さらに、ライト制御部310では、ライト
アドレス_0系,ライト制御信号_0系をデータ蓄積用
RAM_0系320に対して出力する。また、自系のラ
イト制御部310は、他系のライト制御部410が出力
するch情報含むライト情報_1系を受け取る。
Further, the write control section 310 outputs the write address_0 system and the write control signal_0 system to the data storage RAM_0 system 320. Further, the write control unit 310 of the own system receives the write information_1 system including the ch information output from the write control unit 410 of the other system.

【0113】リード制御部330では、ユーザデータ送
信処理により出力されるTS情報、ch情報とライト情
報_0系を受け取るとともに、自系のリード制御部33
0は、他系のリード制御部430が出力するch情報含
むリード情報_1系を受け取る。
The read control unit 330 receives the TS information, the ch information, and the write information_0 system output by the user data transmission processing, and receives the read control unit 33 of the own system.
0 receives the read information_1 system including the channel information output from the read control unit 430 of the other system.

【0114】さらに、リード制御部330では、リード
アクセス_0系、リード制御信号_0系をデータ蓄積用
RAM_0系320に対して出力する。その結果、デー
タ蓄積用RAM_0系320は、ch情報含む送信ユー
ザデータ_0系を送信する。
Further, the read control section 330 outputs the read access_0 system and the read control signal_0 system to the data storage RAM_0 system 320. As a result, the data storage RAM_0 system 320 transmits the transmission user data_0 system including the channel information.

【0115】〔各部動作〕図12は上記ライト制御部3
10,410の動作の流れを示すフローチャートであ
り、基本的な動作は前記図6と同様である。また、ライ
ト制御部310,410は、同一動作であるため、0系
装置300のライト制御部310の動作の流れを例にと
る。
[Operation of Each Part] FIG.
It is a flowchart which shows the flow of operation of 10,410, and a basic operation | movement is the same as that of said FIG. Since the write control units 310 and 410 have the same operation, the flow of the operation of the write control unit 310 of the 0-system apparatus 300 is taken as an example.

【0116】まず、ステップST21で有効セルを受信
したか否かを判別し、有効セルを受信したときはステッ
プST22で自系が運用系でかつ他系が待機系であるか
(自系=運用系,他系=待機系か)否かを判別する。
First, it is determined in step ST21 whether a valid cell has been received. If a valid cell has been received, it is determined in step ST22 whether the own system is the active system and the other system is the standby system (own system = operating system). System, other system = standby system).

【0117】自系が運用系でかつ他系が待機系のとき
は、現在の運用系におけるライト動作を継続するためス
テップST23で該当chの前回ライトした次の領域に
受信セルデータをライトしてステップST21に戻り次
の有効セル受信を行う。
When the own system is the active system and the other system is the standby system, the received cell data is written in the area next to the previous write of the corresponding channel in step ST23 in order to continue the write operation in the current active system. Returning to step ST21, the next valid cell is received.

【0118】自系が待機系でかつ他系が運用系(自系=
待機系,他系=運用系)のときは、自系は待機系である
からステップST24で切替信号が発生したか否かを判
別し、切替信号が発生していなければステップST23
に進んで自系が運用系の場合と同じライト動作をする。
The own system is the standby system and the other system is the active system (own system =
When the standby system and the other system are the active systems, the own system is the standby system, so it is determined whether or not a switching signal has been generated in step ST24. If no switching signal has been generated, the process proceeds to step ST23.
To perform the same write operation as when the own system is the active system.

【0119】上記ステップST24で切替信号が発生し
たときはステップST25で他系ライト情報(ch情報
含む)に応じてセルデータをライトする。このとき、自
系,他系とも同じセルデータを同じ位置(アドレス)に
ライトする。
When the switching signal is generated in step ST24, the cell data is written in step ST25 according to the other system write information (including the channel information). At this time, the same cell data is written to the same position (address) in both the own system and the other system.

【0120】次いで、ステップST26で切替によるラ
イト開始位置,ch情報表示を行ってステップST21
に戻り次の有効セル受信を行う。具体的には、リード制
御部330にライト切替開始アドレス,ch情報を通知
して次の有効セル受信を行う。
Next, at step ST26, the write start position and channel information are displayed by switching, and step ST21 is performed.
And the next valid cell is received. Specifically, it notifies the read control unit 330 of the write switching start address and the ch information, and receives the next valid cell.

【0121】このように、ライト制御部310では、ま
ず、有効セルを受信し、自系が運用系の場合、受信セル
データを該当chの前回ライトした次の領域にライトす
る。また、自系が待機系の場合には、切替信号の発生の
有無をチェックし、切替信号が発生していなければ、自
系が運用系の場合と同じ動作をする。
As described above, first, the write control unit 310 receives a valid cell, and if the own system is the active system, writes the received cell data to the area next to the previously written cell of the corresponding channel. If the own system is the standby system, it is checked whether or not a switching signal has been generated. If the switching signal has not been generated, the same operation as when the own system is the active system is performed.

【0122】切替信号が発生した場合、他系のライト情
報(ch情報含む)を使用し、他系と同じ位置に受信セ
ルデータをライトする。自系、他系ともに同じ位置(ア
ドレス)に受信セルをライトしたら、その位置(アドレ
ス)とch情報をリード制御部330へ通知する。
When the switching signal is generated, the received cell data is written at the same position as the other system by using the write information (including the channel information) of the other system. When the receiving cell is written at the same position (address) in both the own system and the other system, the position (address) and the ch information are notified to the read control unit 330.

【0123】図14は上記リード制御部330,430
の動作の流れを示すフローチャートであり、基本的な動
作は前記図7と同様である。ライト制御部330,43
0は、同一動作であり、かつ上記ライト制御部310の
動作と対応させるため、0系装置300のリード制御部
330の動作の流れを例にとる。
FIG. 14 shows the read control units 330 and 430.
9 is a flowchart showing the flow of the operation of FIG. 7, and the basic operation is the same as that of FIG. Light control units 330, 43
0 is the same operation, and in order to correspond to the operation of the write control unit 310, the flow of the operation of the read control unit 330 of the 0-system apparatus 300 is taken as an example.

【0124】まず、ステップST31でデータ蓄積用R
AM320に一定量のセルデータを蓄積したか否かを判
別する。ここで、一定量とは、ユーザが任意に決定する
ことができる所定値である。
First, in step ST31, the data storage R
It is determined whether a certain amount of cell data has been stored in the AM 320. Here, the certain amount is a predetermined value that can be arbitrarily determined by the user.

【0125】データ蓄積用RAM320に一定量のセル
データを蓄積したときはステップST32で自系が運用
系でかつ他系が待機系であるか(自系=運用系,他系=
待機系か)否かを判別する。
When a certain amount of cell data has been stored in the data storage RAM 320, whether the own system is the active system and the other system is the standby system in step ST32 (own system = active system, other system =
It is determined whether it is a standby system or not.

【0126】自系が運用系でかつ他系が待機系のとき
は、現在の運用系におけるリード動作を継続するためス
テップST33で該当chの前回リードした次のデータ
位置をリードし、ステップST34で1セル領域のデー
タリードが終了したか否かを判別する。1セル領域のデ
ータリードが終了していなければ、1セル領域のデータ
リードが終了するまでステップST33のリードを繰り
返す。
When the own system is the active system and the other system is the standby system, in order to continue the read operation in the current active system, in step ST33, the data position next to the previously read data of the corresponding channel is read, and in step ST34, It is determined whether the data read of one cell area has been completed. If the data read of one cell area is not completed, the read of step ST33 is repeated until the data read of one cell area is completed.

【0127】1セル領域のデータリードが終了したとき
はステップST35で他系へリードセル領域情報とその
位置でのTS,ch情報を出力してステップST31に
戻りデータ蓄積用RAM320に一定量のセルデータを
蓄積する。ここで、TSとは、図15に示すようにユー
ザデータの先頭(基準)信号から、何番目のデータ位置
にあるのかを示すものである。なお、図15に示すch
は一例であり、ch構成はユーザが自由に設定できる。
When the data reading of one cell area is completed, the read cell area information and the TS and ch information at the position are output to another system in step ST35, and the process returns to step ST31 to store a fixed amount of cell data in the data storage RAM 320. To accumulate. Here, the TS indicates the number of the data position from the head (reference) signal of the user data as shown in FIG. Note that ch shown in FIG.
Is an example, and the channel configuration can be freely set by the user.

【0128】図14に戻って、上記ステップST32で
自系が待機系でかつ他系が運用系(自系=待機系,他系
=運用系)のときは、自系は待機系であるからステップ
ST36で切替信号が発生したか否かを判別し、切替信
号が発生していなければステップST33に進んで自系
が運用系の場合と同じリード動作をする。
Returning to FIG. 14, when the own system is the standby system and the other system is the active system (own system = standby system, other system = active system) in step ST32, the own system is the standby system. In step ST36, it is determined whether or not the switching signal has been generated. If the switching signal has not been generated, the process proceeds to step ST33 to perform the same read operation as when the own system is the active system.

【0129】上記ステップST36で切替信号が発生し
たときはステップST37で他系リード情報(TS情
報,ch情報含む)とTS情報テーブルを使用して他系
と同じ位置(アドレス)に応じた位置のデータをリード
し、該当TSデータとして出力する。ここでは、リード
情報を受信する間のTS構成,ch構成をTS情報及び
ch情報テーブル331を基に認識し、TS情報補正回
路332により補正する。
When the switching signal is generated in step ST36, the other system read information (including TS information and ch information) and the TS information table are used in step ST37 to determine the position corresponding to the same position (address) as the other system. The data is read and output as the corresponding TS data. Here, the TS configuration and the channel configuration during reception of the read information are recognized based on the TS information and the channel information table 331, and are corrected by the TS information correction circuit 332.

【0130】次いで、ステップST38で該当chのラ
イト切替開始アドレス以降をリードしたか否かを判別
し、該当chのライト切替開始アドレス以降をリードし
ていないときはステップST37に戻って該当chのラ
イト切替開始アドレス以降をリードするまでステップS
T37の処理を繰り返す。
Next, in step ST38, it is determined whether or not the data after the write switching start address of the corresponding channel has been read. If the data after the write switching start address of the relevant channel has not been read, the process returns to step ST37 to write the corresponding channel. Step S until reading after the switching start address
The process of T37 is repeated.

【0131】該当chのライト切替開始アドレス以降を
リードしたときは、該当chは送信ユーザデータの内容
が一致するのでステップST39で該当chの切替終了
情報を切替終了メモリ337に保持する。
When the data subsequent to the write switching start address of the corresponding channel is read, the contents of the transmission user data of the corresponding channel match, so that the switching end information of the corresponding channel is held in the switching end memory 337 in step ST39.

【0132】次いで、ステップST30で予め取り決め
ておいた全設定chが上述した処理により切替終了とな
ったか否かを判別し、全設定ch切替終了でないときは
ステップST37に戻って上記ステップST37〜ST
30を繰り返す。
Next, in step ST30, it is determined whether or not the switching has been completed for all the set channels determined in advance by the above-described processing.
Repeat 30.

【0133】予め取り決めておいた全設定chが上記処
理により切替終了となったときは、装置としての切替制
御終了であると判断してステップST31で切替制御終
了表示を行ってステップST31に戻りデータ蓄積用R
AM320に一定量のセルデータを蓄積する。このと
き、運用系/待機系も同じく切り替わる。
When the switching has been completed for all the preset setting channels by the above processing, it is determined that the switching control as the device has been completed, the switching control completion display is performed in step ST31, and the process returns to step ST31. R for accumulation
A certain amount of cell data is stored in the AM 320. At this time, the active / standby system is also switched.

【0134】このように、リード制御部330では、自
系が運用系の場合、該当chの前回リードした次の位置
のデータをリードする。1セル分の領域全てのデータを
リードしたら、他系へそのリードセル領域情報とその位
置でのTS情報、ch情報を出力する。一方、自系が待
機系の場合、切替信号が発生していなければ、自系が運
用系の場合と同じ動作をする。
As described above, when the own system is the active system, the read control unit 330 reads the data at the next position of the corresponding channel after the previous read. When the data of the entire area of one cell is read, the read cell area information and the TS information and the ch information at the position are output to another system. On the other hand, when the own system is the standby system, if the switching signal is not generated, the same operation as in the case where the own system is the active system is performed.

【0135】切替信号が発生した場合、他系のリード情
報(TS情報,ch情報含む)とTS情報テーブルを使
用して、他系と同じ位置(アドレス)をリードする。そ
の後、該当chのライト切替開始アドレスをリードする
ようになったとき、該当chは送信ユーザデータの内容
が一致するので、そのchの切替終了を保持する。ま
た、ユーザが使用するために予め取り決めておいたch
が全て、同様の処理により切替終了となった時、装置と
しての切替制御終了となり、外部セレクタによる切替を
行い切替動作終了となる。このとき、運用系/待機系も
同じく切り替わる。
When a switching signal is generated, the same position (address) as that of the other system is read by using the read information (including TS information and ch information) of the other system and the TS information table. Thereafter, when the write switching start address of the corresponding channel is read, since the content of the transmission user data of the corresponding channel matches, the switching end of the channel is held. Also, a channel that has been negotiated in advance for use by the user
When the switching is completed by the same processing, the switching control as the device is completed, the switching is performed by the external selector, and the switching operation is completed. At this time, the active / standby system is also switched.

【0136】以上説明したように、第2の実施形態に係
るATM二重化装置は、データ蓄積用RAM320,4
20に複数chに対応できるch領域を確保し、ライト
/リード制御にch情報を加えて構成したので、第1の
実施形態と同様、送信ユーザデータが一致したのち、外
部セレクタの切替で、データエラーを発生せずに無瞬断
切替が可能である。したがって、定期的に運用系/待機
系を切替えることで、待機系のメンテナンスが可能とな
り、装置寿命、装置品質を向上させることができる。
As described above, the ATM duplexer according to the second embodiment has the data storage RAMs 320 and 4.
Since a channel area capable of supporting a plurality of channels is secured in the channel 20 and the channel information is added to the write / read control, the data is transmitted by switching the external selector after the transmission user data matches, as in the first embodiment. Instantaneous interruption switching is possible without generating an error. Therefore, by periodically switching between the active system and the standby system, maintenance of the standby system becomes possible, and the life of the apparatus and the quality of the apparatus can be improved.

【0137】特に、第2の実施形態では、複数chへの
対応が可能であり、また、chの使用状況が変化した場
合にも、ユーザch設定を使用状況によりかえること
で、切替処理を変更することなく、切替動作を行うこと
ができ、汎用性を向上させることができる。
In particular, in the second embodiment, it is possible to cope with a plurality of channels, and even when the usage status of a channel changes, the switching process is changed by changing the user channel setting according to the usage status. The switching operation can be performed without performing, and the versatility can be improved.

【0138】ここで、第1の実施形態は、単一状態(c
h)、すなわち、有効受信セルを正常受信している時、
受信したセルのセルデータの順序通り、ユーザデータと
して送信すればよい場合に、運用系から待機系へ切替え
る二重化装置の切替部分に適用可能である。
Here, in the first embodiment, the single state (c
h), that is, when a valid reception cell is normally received,
The present invention can be applied to a switching part of a duplexer that switches from an active system to a standby system when it is sufficient to transmit the user data in the order of the cell data of the received cell.

【0139】また、第2の実施形態は、複数ch、すな
わち、受信する有効セルは、ch1の有効セル、ch2
の有効セル…であり、ユーザデータは、ch1のTS部
分はch1のセルデータの受信順序、ch2のΤS部分
はch2のセルデータの受信順序…に従い、送信される
場合に、運用系から待機系へ切替える二重化装置の切替
部分に適用可能である。
In the second embodiment, a plurality of channels, that is, valid cells to be received are valid cells of ch1, ch2
When the user data is transmitted in accordance with the order of receiving the cell data of ch1 and the ΤS portion of ch2 in accordance with the order of receiving the cell data of ch2, the user data is transmitted from the operation system to the standby system. This can be applied to the switching part of the duplexing device that switches to.

【0140】さらに第2の実施形態では、各chを接続
/切断するような、ch使用状況が変わる装置の二重化
部分にも適用可能である。
Further, in the second embodiment, the present invention can be applied to a duplex portion of a device in which a channel use condition changes, such as connecting / disconnecting each channel.

【0141】また、第1の実施形態、第2の実施形態い
ずれの場合も、リード位置(アドレス)が切替によるラ
イト位置(アドレス)まできた時、そのセルデータに構
造化先頭を示すセルポインタがある場合、そのセルと次
のセル位置(アドレス)をリードするまで切替終了とし
ないようにしているので、構造化転送による影響を排除
することができ、ATMセルが構造化転送を行う場合の
二重化装置の切替部分にも適用して好適である。
In both the first and second embodiments, when the read position (address) reaches the write position (address) by switching, a cell pointer indicating the structured head is added to the cell data. In some cases, the switching is not completed until the cell and the next cell position (address) are read, so that the influence of the structured transfer can be eliminated, and the redundancy when the ATM cell performs the structured transfer. It is suitable to be applied to the switching part of the device.

【0142】なお、上記各実施形態に係るATM二重化
装置を、既存装置(PBXやTDM)等のSTM網とA
TM網とを接続し、ATMセルを分解するATM分解機
能を備えたATM二重化装置に適用することもできる
が、勿論これには限定されず、ATMセル分解機能をも
つ装置であれば全ての装置に適用可能であることは言う
までもない。
It should be noted that the ATM duplexer according to each of the above embodiments is connected to an STM network such as an existing device (PBX or TDM) or the like.
The present invention can be applied to an ATM duplexer having an ATM disassembly function for connecting an ATM network and disassembling ATM cells. However, the present invention is not limited to this, and any device having an ATM cell disassembly function can be used. It is needless to say that the present invention is applicable.

【0143】また、上記各実施形態では、セルに、AT
Mセルを用いているが、ATMセルに限らずどのような
パケットであってもよい。例えば、セルヘッダ部、ペイ
ロード部がATMセルとは異なるバイト長及びフォーマ
ットのものでもよい。
Further, in each of the above embodiments, the cell has the AT
Although the M cell is used, the packet is not limited to the ATM cell and may be any packet. For example, the cell header portion and the payload portion may have a byte length and format different from those of the ATM cell.

【0144】さらに、上記二重化装置及び各種回路を構
成するメモリ、制御部、回路、セレクタ等の種類、接続
数、接続形態などは上述の実施形態に限られないことは
言うまでもない。
Further, it goes without saying that the type, the number of connections, the connection form, and the like of the memory, the control unit, the circuit, the selector, and the like that constitute the above-described duplication device and various circuits are not limited to the above-described embodiment.

【0145】[0145]

【発明の効果】本発明に係るATM二重化装置では、1
セルデータごとに領域を確保されたデータ蓄積用メモリ
と、メモリに対しライト制御を行うとともに、運用系/
待機系の切替時、同じアドレス位置にセルデータをライ
トするための他系との情報通知機能手段を有するライト
制御部と、メモリに対しリード制御を行うとともに、同
じアドレス位置をリードするための他系との情報通知機
能手段を有するリード制御部と、切替によるライト切替
開始アドレスをリードしたとき、自系及び他系の送信ユ
ーザデータが一致したとして切替終了を判定する判定部
とを備えて構成したので、運用系/待機系のどちらの系
も定期的に保守(メンテナンス)を行うことができ、装
置寿命及び装置品質を向上させることができる。
According to the ATM duplexer of the present invention, 1
A data storage memory with an area reserved for each cell data, and write control for the memory
When the standby system is switched, a write control unit having an information notification function unit with another system for writing cell data at the same address position and a read control unit for performing read control on the memory and reading the same address position A read control unit having an information notification function unit for the system, and a determination unit for judging the end of the switching assuming that transmission user data of the own system and the transmission user data of the other system match when reading a write switching start address by switching. Therefore, maintenance (maintenance) can be performed periodically for both the active system and the standby system, and the life and quality of the apparatus can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した第1の実施形態に係るATM
二重化装置の全体構成を示す図である。
FIG. 1 shows an ATM according to a first embodiment to which the present invention is applied.
FIG. 2 is a diagram illustrating an overall configuration of a duplexer.

【図2】上記ATM二重化装置のATM二重化装置の基
本装置構成を示す図である。
FIG. 2 is a diagram showing a basic device configuration of an ATM duplex device of the ATM duplex device.

【図3】上記ATM二重化装置のデータ蓄積用RAMの
構成を示す図である。
FIG. 3 is a diagram showing a configuration of a data storage RAM of the ATM duplex device.

【図4】上記ATM二重化装置のライト制御部の構成を
示す図である。
FIG. 4 is a diagram showing a configuration of a write control unit of the ATM duplex device.

【図5】上記ATM二重化装置のリード制御部の構成を
示す図である。
FIG. 5 is a diagram showing a configuration of a read control unit of the ATM duplex device.

【図6】上記ATM二重化装置のライト制御部の動作の
流れを示すフローチャートである。
FIG. 6 is a flowchart showing an operation flow of a write control unit of the ATM duplex device.

【図7】上記ATM二重化装置のリード制御部の動作の
流れを示すフローチャートである。
FIG. 7 is a flowchart showing a flow of an operation of a read control unit of the ATM duplex device.

【図8】上記ATM二重化装置のTS情報を説明するた
めの図である。
FIG. 8 is a diagram for explaining TS information of the ATM duplex device.

【図9】本発明を適用した第2の実施形態に係るATM
二重化装置の基本装置構成を示す図である。
FIG. 9 is an ATM according to a second embodiment to which the present invention is applied;
FIG. 2 is a diagram illustrating a basic device configuration of a duplex device.

【図10】上記ATM二重化装置のデータ蓄積用RAM
の構成を示す図である。
FIG. 10 is a data storage RAM of the ATM duplex device.
FIG. 3 is a diagram showing the configuration of FIG.

【図11】上記ATM二重化装置のライト制御部の構成
を示す図である。
FIG. 11 is a diagram showing a configuration of a write control unit of the ATM duplex device.

【図12】上記ATM二重化装置のリード制御部の構成
を示す図である。
FIG. 12 is a diagram showing a configuration of a read control unit of the ATM duplex device.

【図13】上記ATM二重化装置のライト制御部の動作
の流れを示すフローチャートである。
FIG. 13 is a flowchart showing a flow of an operation of a write control unit of the ATM duplex device.

【図14】上記ATM二重化装置のリード制御部の動作
の流れを示すフローチャートである。
FIG. 14 is a flowchart showing a flow of an operation of a read control unit of the ATM duplex device.

【図15】上記ATM二重化装置のTS情報を説明する
ための図である。
FIG. 15 is a diagram for explaining TS information of the ATM duplex device.

【図16】従来のATMセル分解を説明するための図で
ある。
FIG. 16 is a diagram for explaining conventional ATM cell decomposition.

【符号の説明】[Explanation of symbols]

10 ATM装置、20,100,300 0系装置、
30,200,4001系装置、40 セレクタ、11
0,210,310,410 ライト制御部、120,
220,320,420 データ蓄積用RAM_0系、
130,230,330,430 リード制御部
10 ATM device, 20, 100, 3000 system device,
30, 200, 4001 system device, 40 selector, 11
0, 210, 310, 410 light control unit, 120,
220, 320, 420 RAM_0 system for data storage,
130, 230, 330, 430 Read control unit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 AΤMセル分解を行うセル分解部が二重
化構成され、該セル分解部を運用系/待機系に切り替え
て使用可能にしたATM二重化装置であって、 1セルデータごとに領域を確保されたデータ蓄積用メモ
リと、 前記メモリに対しライト制御を行うとともに、運用系/
待機系の切替時、同じアドレス位置にセルデータをライ
トするための他系との情報通知機能手段を有するライト
制御部と、 前記メモリに対しリード制御を行うとともに、同じアド
レス位置をリードするための他系との情報通知機能手段
を有するリード制御部と、 切替によるライト切替開始アドレスをリードしたとき、
自系及び他系の送信ユーザデータが一致したとして切替
終了を判定する判定部とを備えたことを特徴とするAT
Μ二重化装置。
1. An ATM duplexer in which a cell disassembly unit for performing A 分解 M cell disassembly is configured to be duplicated, and the cell disassembly unit is switched between an active system and a standby system to be usable, and an area is secured for each cell data. And write control for the data storage memory and
When switching the standby system, a write control unit having an information notification function unit with another system for writing cell data at the same address position, and a read control unit for performing read control on the memory and reading the same address position A read control unit having an information notification function unit with another system; and
A determination unit for determining that the transmission user data of the own system and the transmission user data of the other system match with each other to determine the end of switching
Μ Duplexing device.
【請求項2】 AΤMセル分解を行うセル分解部が二重
化構成され、該セル分解部を運用系/待機系に切り替え
て使用可能にしたATM二重化装置であって、 1セルデータごとに領域を確保された複数のデータ領域
を1チャンネル領域とし、該チャンネル領域を複数有す
るデータ蓄積用メモリと、 前記メモリに対しライト制御を行うとともに、運用系/
待機系の切替時、何れのチャンネルの有効セルを受信し
ても同じアドレス位置にセルデータをライトするための
他系との情報通知機能手段を有するライト制御部と、 前記メモリに対しリード制御を行うとともに、同じアド
レス位置をリードするための他系との情報通知機能手段
を有するリード制御部と、 該当チャンネルの切替によるライト切替開始アドレスを
リードしたとき、チャンネル単位の切替終了を判定する
チャンネル切替終了判定部と予め設定したチャンネルが
全て切替終了したことを判定する切替終了判定部とを備
えたことを特徴とするATΜ二重化装置。
2. An ATM duplex apparatus in which a cell decomposition unit for performing A @ M cell decomposition is configured to be duplicated, and the cell decomposition unit is switched between an active system and a standby system to be usable, and an area is secured for each cell data. A plurality of data areas obtained as one channel area, a data storage memory having a plurality of the channel areas, write control for the memory,
When the standby system is switched, a write control unit having an information notification function unit with another system for writing cell data at the same address position even when a valid cell of any channel is received, and a read control for the memory. And a read control unit having an information notification function unit with another system for reading the same address position, and a channel switch for judging the end of switching in units of channels when reading a write switching start address by switching the corresponding channel. An ATΜ duplex device comprising: an end determination unit; and a switch end determination unit that determines that all preset channels have been switched.
【請求項3】 前記ライト制御部の情報通知機能手段
は、 他系のライト情報を使用可能にして他系と同じアドレス
位置に受信セルデータをライトし、 受信セルデータをライト後、他系にライト後のアドレス
位置をライト情報として通知することを特徴とする請求
項1又は2の何れかに記載のATΜ二重化装置。
3. The information notification function means of the write control unit writes write cell data at the same address position as the other system by enabling write information of the other system, and writes the received cell data to the other system. 3. The ATΜ duplex device according to claim 1, wherein an address position after the write is notified as write information.
【請求項4】 前記リード制御部の情報通知機能手段
は、 他系のリード情報を使用可能にして他系と同じアドレス
位置をリードし、 データをリード後、他系にリード後のアドレス位置をリ
ード情報として通知することを特徴とする請求項1又は
2の何れかに記載のATΜ二重化装置。
4. The information notification function means of the read control unit reads the same address position as that of the other system by making the read information of the other system available, reads the data, and changes the address position after reading to the other system. 3. The AT @ duplex device according to claim 1, wherein the AT @ duplex device is notified as read information.
JP31058197A 1997-11-12 1997-11-12 Atm duplex device Withdrawn JPH11145981A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31058197A JPH11145981A (en) 1997-11-12 1997-11-12 Atm duplex device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31058197A JPH11145981A (en) 1997-11-12 1997-11-12 Atm duplex device

Publications (1)

Publication Number Publication Date
JPH11145981A true JPH11145981A (en) 1999-05-28

Family

ID=18006972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31058197A Withdrawn JPH11145981A (en) 1997-11-12 1997-11-12 Atm duplex device

Country Status (1)

Country Link
JP (1) JPH11145981A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026304A1 (en) * 1999-10-07 2001-04-12 Mitsubishi Denki Kabushiki Kaisha Cell disassembly device, cell disassembly method and computer-readable recording medium in which program for making computer execute the method is recorded

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026304A1 (en) * 1999-10-07 2001-04-12 Mitsubishi Denki Kabushiki Kaisha Cell disassembly device, cell disassembly method and computer-readable recording medium in which program for making computer execute the method is recorded
US7058080B1 (en) 1999-10-07 2006-06-06 Mitsubishi Denki Kabushiki Kaisha Cell disassembly device, cell disassembly method and computer-readable recording medium in which program for making computer execute the method is recorded

Similar Documents

Publication Publication Date Title
JPH05130134A (en) System changeover system in atm exchange
JPH06261058A (en) Common memory switch and switching method for routing digital information signal
US8289841B2 (en) Redundant gateway system
US5604729A (en) ATM communication system having a physical loop form with logical start point and end point
JP2901578B2 (en) ATM link switching method
JPH11145981A (en) Atm duplex device
EP0601853B1 (en) line accommodation circuit and method for switch changeover when a fault is detected
JP2001298457A (en) Header conversion circuit for line switching of atm switch and header conversion method used for the same
US5390163A (en) Data exchange capable of minimizing loss of a data block
US6418116B1 (en) Transmission system having an uninterrupted switchover function for a plurality of lines
JP3578060B2 (en) Active / standby switching system
JP3014621B2 (en) Synchronization method for duplex STM / ATM converter
JPH11284638A (en) Communications system
JP3608528B2 (en) ATM cell and STM data converter
JP2773761B2 (en) Transmission line non-stop switching method
KR0175571B1 (en) How to Create a Forward Performance Monitoring Operation and Maintenance Cell
JP2682378B2 (en) ATM transmission line switching device
JPH10210042A (en) Method and apparatus for absorbing propagation phase difference in redundant system
JP3048782B2 (en) Dual ATM cell disassembler
JPH0955744A (en) Cell decomposition synchronization processor
JP3166063B2 (en) Instantaneous interruption switching method
JP2968777B2 (en) Virtual path switching trigger cell detection method
JP3211727B2 (en) ATM cell transmission flow control system
JP3214473B2 (en) VP switching method
JPH05227196A (en) Non-instantaneous duplex switching device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201