JPH11121921A - 電子部品のはんだ付け方法および装置 - Google Patents
電子部品のはんだ付け方法および装置Info
- Publication number
- JPH11121921A JPH11121921A JP27677797A JP27677797A JPH11121921A JP H11121921 A JPH11121921 A JP H11121921A JP 27677797 A JP27677797 A JP 27677797A JP 27677797 A JP27677797 A JP 27677797A JP H11121921 A JPH11121921 A JP H11121921A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder
- furnace
- circuit board
- cooling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85053—Bonding environment
- H01L2224/85095—Temperature settings
- H01L2224/85096—Transient conditions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】回路基板にチップ素子をはんだマウントするは
んだ付け工程で、チップ下のはんだ層にはんだ付けの欠
陥要因となるアンダーカットの発生を抑え、良好なはん
だフィレットが形成できるようはんだ付け方法，装置を
改良する。 【解決手段】トンネル状チャンバー４内の基板搬送経路
に沿ってその前半の昇温ゾーンに加熱ブロック１４，後
半の降温ゾーンに冷却ブロック１５を敷設したはんだ付
け炉に対して、回路基板１，および予備はんだを施した
チップ素子２を炉内に搬入して重ね合わせ、ブロック間
を乗り継ぐ搬送途上ではんだを溶融，凝固させてはんだ
付けを行うようにしたものにおいて、炉内における降温
ゾーンの搬送領域で、はんだが液相から固相に凝固する
地点に並ぶ冷却ブロック１５ａの基板支持面に多数本の
針状支柱１８ａからなる剣山１８を設置し、ここを通過
する回路基板を点接触で支える。これにより、基板の温
度むらを抑え、はんだ層全体が同時に凝固してアンダー
カットのないはんだフィレットが形成される。
んだ付け工程で、チップ下のはんだ層にはんだ付けの欠
陥要因となるアンダーカットの発生を抑え、良好なはん
だフィレットが形成できるようはんだ付け方法，装置を
改良する。 【解決手段】トンネル状チャンバー４内の基板搬送経路
に沿ってその前半の昇温ゾーンに加熱ブロック１４，後
半の降温ゾーンに冷却ブロック１５を敷設したはんだ付
け炉に対して、回路基板１，および予備はんだを施した
チップ素子２を炉内に搬入して重ね合わせ、ブロック間
を乗り継ぐ搬送途上ではんだを溶融，凝固させてはんだ
付けを行うようにしたものにおいて、炉内における降温
ゾーンの搬送領域で、はんだが液相から固相に凝固する
地点に並ぶ冷却ブロック１５ａの基板支持面に多数本の
針状支柱１８ａからなる剣山１８を設置し、ここを通過
する回路基板を点接触で支える。これにより、基板の温
度むらを抑え、はんだ層全体が同時に凝固してアンダー
カットのないはんだフィレットが形成される。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばパワート
ランジスタモジュールを対象に、回路基板に半導体チッ
プ（ベアチップ）を含む各種電子部品（表面実装のチッ
プ素子）をリフローはんだ付け法によりはんだマウント
する電子部品のはんだ付け方法，およびはんだ付け装置
に関する。
ランジスタモジュールを対象に、回路基板に半導体チッ
プ（ベアチップ）を含む各種電子部品（表面実装のチッ
プ素子）をリフローはんだ付け法によりはんだマウント
する電子部品のはんだ付け方法，およびはんだ付け装置
に関する。
【０００２】
【従来の技術】下面に電極面を形成したチップ素子（ベ
アチップ）を、回路基板（例えばセラミックス基板の両
面に銅箔を直接接合したダイレクトボンデッドカッパー
基板）にはんだマウントする方法として、電極面に予備
はんだを施したチップ素子を回路基板に重ね合わせ、リ
フロー熱源にホットプレートを用いたはんだ付け炉を使
用したリフローはんだ付け法が一般に採用されている。
アチップ）を、回路基板（例えばセラミックス基板の両
面に銅箔を直接接合したダイレクトボンデッドカッパー
基板）にはんだマウントする方法として、電極面に予備
はんだを施したチップ素子を回路基板に重ね合わせ、リ
フロー熱源にホットプレートを用いたはんだ付け炉を使
用したリフローはんだ付け法が一般に採用されている。
【０００３】次に、頭記したパワートランジスタモジュ
ールを例に、そのモジュール組立体，およびダイボンダ
として採用されている従来のはんだ付け装置の基本構成
を説明する。まず、図３(a) にパワートランジスタの組
立体を示す。図において、１は回路基板（アルミナなど
のセラミックス板１ａを挟んでその上下両面に銅箔１
ｂ，１ｃを接合したダイレクト・ボンデッド・カッパー
基板など）、２は回路基板１の上面側銅箔１ｂに形成し
た回路パターンにはんだマウントしたパワートランジス
タのチップ素子（ベアチップ）で、チップ素子２はその
下面にはんだ付け面となる電極が形成されており、両者
の間がはんだ（例えば、Ｐｂ９８％−Ｓｎ２％（融点３
２２℃),Ｐｂ９５％−Ｓｎ５％（融点３１４℃),Ｐｂ９
３．５％−Ｓｎ５％−Ａｇ１．５％（融点２９６℃））
３により接合されている。
ールを例に、そのモジュール組立体，およびダイボンダ
として採用されている従来のはんだ付け装置の基本構成
を説明する。まず、図３(a) にパワートランジスタの組
立体を示す。図において、１は回路基板（アルミナなど
のセラミックス板１ａを挟んでその上下両面に銅箔１
ｂ，１ｃを接合したダイレクト・ボンデッド・カッパー
基板など）、２は回路基板１の上面側銅箔１ｂに形成し
た回路パターンにはんだマウントしたパワートランジス
タのチップ素子（ベアチップ）で、チップ素子２はその
下面にはんだ付け面となる電極が形成されており、両者
の間がはんだ（例えば、Ｐｂ９８％−Ｓｎ２％（融点３
２２℃),Ｐｂ９５％−Ｓｎ５％（融点３１４℃),Ｐｂ９
３．５％−Ｓｎ５％−Ａｇ１．５％（融点２９６℃））
３により接合されている。
【０００４】次に、はんだ付け装置の構成を図４，図５
(a) にて説明する。各図において、はんだ付け装置は、
はんだ付け炉のトンネル状主チャンバー４と、主チャン
バー４の入口，出口側に敷設した基板搬入，搬出用コン
ベヤ５，６と、主チャンバー４の入口側で先記した回路
基板１を１個ずつ搬入コンベヤ５に供給するローダ７
と、出口側でチップ素子２とはんだ付された回路基板を
搬出コンベヤ６から取り出すアンローダ８と、主チャン
バー４の中央部に設定したはんだ付け部９から側方に引
出したチップ素子搬入用の分岐チャンバー１０と、分岐
チャンバー１０の内部に設置した予備はんだ付け部１１
と、はんだ付け面を下に向けてチップ素子２を真空チャ
ックに吸着保持し、かつ分岐チャンバー１０の入口側か
ら予備はんだ付け部１１を経由して主チャンバー４のは
んだ付け部９へ移送する昇降ユニット付きのチップ搬送
機構１２と、分岐チャンバー１０の入口側でチップ素子
２を１個ずつチップ搬送機構１２に受け渡すチップ用ロ
ーダ１３と、主チャンバー４内の搬送経路に沿って炉内
底部側に敷設したホットプレート（リフロー熱源）とか
らなる。ここで、ホットプレートは、主チャンバー４の
入口と中間のはんだ付け部９との間の昇温ゾーンに配列
した電熱ヒータ内蔵の加熱ブロック１４と、はんだ付け
部９とチャンバー出口との間の降温ゾーンに配列した水
冷式の冷却ブロック１５と、これらの各ブロックの間を
乗り継いで主チャンバー４の入口から搬入した回路基板
１を出口へ向けて間欠的にピッチ送りするウォーキング
ビーム式基板搬送機構（該機構については図６で説明す
る）とから構成されている。
(a) にて説明する。各図において、はんだ付け装置は、
はんだ付け炉のトンネル状主チャンバー４と、主チャン
バー４の入口，出口側に敷設した基板搬入，搬出用コン
ベヤ５，６と、主チャンバー４の入口側で先記した回路
基板１を１個ずつ搬入コンベヤ５に供給するローダ７
と、出口側でチップ素子２とはんだ付された回路基板を
搬出コンベヤ６から取り出すアンローダ８と、主チャン
バー４の中央部に設定したはんだ付け部９から側方に引
出したチップ素子搬入用の分岐チャンバー１０と、分岐
チャンバー１０の内部に設置した予備はんだ付け部１１
と、はんだ付け面を下に向けてチップ素子２を真空チャ
ックに吸着保持し、かつ分岐チャンバー１０の入口側か
ら予備はんだ付け部１１を経由して主チャンバー４のは
んだ付け部９へ移送する昇降ユニット付きのチップ搬送
機構１２と、分岐チャンバー１０の入口側でチップ素子
２を１個ずつチップ搬送機構１２に受け渡すチップ用ロ
ーダ１３と、主チャンバー４内の搬送経路に沿って炉内
底部側に敷設したホットプレート（リフロー熱源）とか
らなる。ここで、ホットプレートは、主チャンバー４の
入口と中間のはんだ付け部９との間の昇温ゾーンに配列
した電熱ヒータ内蔵の加熱ブロック１４と、はんだ付け
部９とチャンバー出口との間の降温ゾーンに配列した水
冷式の冷却ブロック１５と、これらの各ブロックの間を
乗り継いで主チャンバー４の入口から搬入した回路基板
１を出口へ向けて間欠的にピッチ送りするウォーキング
ビーム式基板搬送機構（該機構については図６で説明す
る）とから構成されている。
【０００５】また、主チャンバー４にはその入口側から
窒素と水素の混合ガスを吹き込み、前半の昇温ゾーンで
は還元性ガス雰囲気に、また後半の降温ゾーンでは窒素
ガスを流して基板１のはんだ付け面の酸化を防ぎ、併せ
て回路基板１のはんだ付け面に生成した酸化膜を還元除
去してはんだの「濡れ性」を確保するようにしている。
また、分岐チャンバー１０の内部には窒素ガスを吹き込
んで不酸化性雰囲気に保ち、チップ素子２に施した予備
はんだ層の酸化を防止している。
窒素と水素の混合ガスを吹き込み、前半の昇温ゾーンで
は還元性ガス雰囲気に、また後半の降温ゾーンでは窒素
ガスを流して基板１のはんだ付け面の酸化を防ぎ、併せ
て回路基板１のはんだ付け面に生成した酸化膜を還元除
去してはんだの「濡れ性」を確保するようにしている。
また、分岐チャンバー１０の内部には窒素ガスを吹き込
んで不酸化性雰囲気に保ち、チップ素子２に施した予備
はんだ層の酸化を防止している。
【０００６】さらに、前記した加熱ブロック１４，冷却
ブロック１５は各ブロックごとに温度管理を行い、ブロ
ックの上を乗り継いで炉内搬送される回路基板１が図５
(b)の温度分布で表すように昇温→降温の経過を辿るよ
うにしている。ここで、ｔHははんだ融点よりも多少高
く設定したはんだ付け温度、ｔL は主チャンバー４の出
口からはんだ付け済の基板を取り出す際の温度で例えば
５０℃程度に設定されている。なお、前記構成のはんだ
付け装置は、タクトシステムを組んで運転制御部からの
指令により各工程を全自動で運転制御するようにしてお
り、特に回路基板を加熱，冷却ブロック間に乗り継いで
搬送する際には、基板を各ブロックの上に受け渡した状
態で数十秒程度停止して予熱，冷却を行うようにしてい
る。
ブロック１５は各ブロックごとに温度管理を行い、ブロ
ックの上を乗り継いで炉内搬送される回路基板１が図５
(b)の温度分布で表すように昇温→降温の経過を辿るよ
うにしている。ここで、ｔHははんだ融点よりも多少高
く設定したはんだ付け温度、ｔL は主チャンバー４の出
口からはんだ付け済の基板を取り出す際の温度で例えば
５０℃程度に設定されている。なお、前記構成のはんだ
付け装置は、タクトシステムを組んで運転制御部からの
指令により各工程を全自動で運転制御するようにしてお
り、特に回路基板を加熱，冷却ブロック間に乗り継いで
搬送する際には、基板を各ブロックの上に受け渡した状
態で数十秒程度停止して予熱，冷却を行うようにしてい
る。
【０００７】そして、ローダ７によりはんだ付け面を上
に向けて回路基板１を１個ずつ搬入コンベヤ５に供給す
ると、回路基板１は主チャンバー４の中に進入して加熱
ブロック１４に受け渡された後、加熱ブロック１４の間
を間欠的に乗り継いではんだ付け部９へ搬送され、ここ
で後記のようにチップ素子２とはんだ付けされ、さらに
後半に敷設した冷却ブロック１５の間を乗り継いで出口
まで炉内搬送される。ここで、炉内における前半の昇温
ゾーンでは、回路基板１が加熱ブロック１４からの伝熱
により加熱されてはんだ付け温度ｔH まで昇温し、後半
の降温ゾーンでは冷却ブロック１５との間の伝熱により
冷却され、出口では温度ｔL まで低下するようになる。
に向けて回路基板１を１個ずつ搬入コンベヤ５に供給す
ると、回路基板１は主チャンバー４の中に進入して加熱
ブロック１４に受け渡された後、加熱ブロック１４の間
を間欠的に乗り継いではんだ付け部９へ搬送され、ここ
で後記のようにチップ素子２とはんだ付けされ、さらに
後半に敷設した冷却ブロック１５の間を乗り継いで出口
まで炉内搬送される。ここで、炉内における前半の昇温
ゾーンでは、回路基板１が加熱ブロック１４からの伝熱
により加熱されてはんだ付け温度ｔH まで昇温し、後半
の降温ゾーンでは冷却ブロック１５との間の伝熱により
冷却され、出口では温度ｔL まで低下するようになる。
【０００８】一方、はんだ付け面を下に向けてローダ１
３により供給されたチップ素子２は、チップ搬送機構１
２の昇降ユニットに取付けた予熱ヒータ付きの真空チャ
ックに吸着保持され、続いてチップ素子２を搬送経路の
途上に配置した予備はんだ付け部１１まで移送し、ここ
でチップ素子２のはんだ付け面に予備はんだ層を形成す
る。続いてチップ素子２が分岐チャンバー１０を通じて
主チャンバー４のはんだ付け部９に搬入され、ここで予
熱状態で待機して回路基板１の上に、チップ搬送機構１
２の下降操作によりチップ素子２を上方から回路基板１
のチップマウント位置に重ね合わせ、予備はんだ層の面
を基板１に押し付ける。これにより、予備はんだが溶融
してチップ素子２と回路基板１との間がはんだ付けされ
る。その後に、チップ搬送機構１２をチップ素子２から
切り離した上で、回路基板１をはんだ付け部９から後半
の降温ゾーンに敷設した冷却ブロック１５に受け渡し、
各冷却ブロックの間を乗り継いで主チャンバー４の出口
へ搬送する。この搬送過程では溶融したはんだが液相か
ら固相に凝固し、さらに出口端に到達した際には常温近
くまで冷却され、主チャンバー４の出口側から搬出コン
ベヤ６を経てアンローダ８により取り出される。
３により供給されたチップ素子２は、チップ搬送機構１
２の昇降ユニットに取付けた予熱ヒータ付きの真空チャ
ックに吸着保持され、続いてチップ素子２を搬送経路の
途上に配置した予備はんだ付け部１１まで移送し、ここ
でチップ素子２のはんだ付け面に予備はんだ層を形成す
る。続いてチップ素子２が分岐チャンバー１０を通じて
主チャンバー４のはんだ付け部９に搬入され、ここで予
熱状態で待機して回路基板１の上に、チップ搬送機構１
２の下降操作によりチップ素子２を上方から回路基板１
のチップマウント位置に重ね合わせ、予備はんだ層の面
を基板１に押し付ける。これにより、予備はんだが溶融
してチップ素子２と回路基板１との間がはんだ付けされ
る。その後に、チップ搬送機構１２をチップ素子２から
切り離した上で、回路基板１をはんだ付け部９から後半
の降温ゾーンに敷設した冷却ブロック１５に受け渡し、
各冷却ブロックの間を乗り継いで主チャンバー４の出口
へ搬送する。この搬送過程では溶融したはんだが液相か
ら固相に凝固し、さらに出口端に到達した際には常温近
くまで冷却され、主チャンバー４の出口側から搬出コン
ベヤ６を経てアンローダ８により取り出される。
【０００９】次に、先記のように主チャンバー４内で加
熱ブロック１４，冷却ブロック１５の間を乗り継いで基
板１を炉内で搬送するウォーキングビーム式の基板搬送
機構を図６(a),(b) の原理図で説明する。すなわち、直
線状に並ぶ冷却，加熱ブロック１４，１５にはその上面
側に左右一対の凹溝１６が形成されている。また各ブロ
ック間にまたがって前記凹溝１６を通すように長尺な左
右一対の基板支持ビーム１７（ビームは凹溝１９の深さ
よりも小）が敷設されており、該ビーム１７を駆動部
（図示せず）に連結してウォーキングビーム式の基板搬
送機構を構成している。
熱ブロック１４，冷却ブロック１５の間を乗り継いで基
板１を炉内で搬送するウォーキングビーム式の基板搬送
機構を図６(a),(b) の原理図で説明する。すなわち、直
線状に並ぶ冷却，加熱ブロック１４，１５にはその上面
側に左右一対の凹溝１６が形成されている。また各ブロ
ック間にまたがって前記凹溝１６を通すように長尺な左
右一対の基板支持ビーム１７（ビームは凹溝１９の深さ
よりも小）が敷設されており、該ビーム１７を駆動部
（図示せず）に連結してウォーキングビーム式の基板搬
送機構を構成している。
【００１０】かかる構成で、基板支持ビーム１７を駆動
部の操作により、図示のように上昇，前進，下降
，後退を１サイクルとする動作を行うことにより、
左右のビーム１７の間にまたがって載置した回路基板１
をブロック間を乗り継いで矢印Ｐ方向に間欠的に搬送す
る。なお、ビーム１７が下降すると回路基板１が加熱
ブロック１４，冷却ブロック１５の上面に載り、この位
置で基板が加熱，ないし冷却される。
部の操作により、図示のように上昇，前進，下降
，後退を１サイクルとする動作を行うことにより、
左右のビーム１７の間にまたがって載置した回路基板１
をブロック間を乗り継いで矢印Ｐ方向に間欠的に搬送す
る。なお、ビーム１７が下降すると回路基板１が加熱
ブロック１４，冷却ブロック１５の上面に載り、この位
置で基板が加熱，ないし冷却される。
【００１１】
【発明が解決しようとする課題】ところで、前記のはん
だ付け炉を使用して回路基板１にチップ素子２をはんだ
マウントしたものでは、次に記すようなはんだ付け不良
の欠陥が多々発生する。すなわち、炉内の基板搬送経路
に沿って敷設した電熱ヒータ内蔵の加熱ブロック１４，
水冷管を内蔵した冷却ブロック１５は、ブロック全体を
均等に加熱，冷却することが実際には困難であり、局部
的な温度のばらつきによりブロック上面の温度分布が均
一にならない。また、はんだ付け炉に搬入した回路基板
（セラミックス基板）１を、昇温ゾーンの加熱ブロック
１４を乗り継いではんだ付け温度まで予熱すると、その
搬送途上で加わる不均一な加熱などにより回路基板１の
板面には１００〜２００μｍ程度の反りが生じて変形
し、回路基板１と加熱，冷却ブロック１４，１５の上面
に接触する部分と接触しない部分とが生じる。このため
に、加熱，冷却ブロックとブロックの上面に載置した回
路基板１との間では基板全域で熱が平均に伝熱せず、こ
のために炉内で搬送する回路基板１に温度むらが生じる
ようになる。
だ付け炉を使用して回路基板１にチップ素子２をはんだ
マウントしたものでは、次に記すようなはんだ付け不良
の欠陥が多々発生する。すなわち、炉内の基板搬送経路
に沿って敷設した電熱ヒータ内蔵の加熱ブロック１４，
水冷管を内蔵した冷却ブロック１５は、ブロック全体を
均等に加熱，冷却することが実際には困難であり、局部
的な温度のばらつきによりブロック上面の温度分布が均
一にならない。また、はんだ付け炉に搬入した回路基板
（セラミックス基板）１を、昇温ゾーンの加熱ブロック
１４を乗り継いではんだ付け温度まで予熱すると、その
搬送途上で加わる不均一な加熱などにより回路基板１の
板面には１００〜２００μｍ程度の反りが生じて変形
し、回路基板１と加熱，冷却ブロック１４，１５の上面
に接触する部分と接触しない部分とが生じる。このため
に、加熱，冷却ブロックとブロックの上面に載置した回
路基板１との間では基板全域で熱が平均に伝熱せず、こ
のために炉内で搬送する回路基板１に温度むらが生じる
ようになる。
【００１２】この場合に、特に炉内後半の降温ゾーンで
の搬送領域で、はんだが液相から固相に相転移して凝固
する過程で回路基板１に温度むらが生じていると、はん
だ層全体が同時に凝固せず、先に凝固したはんだ部分の
体積収縮によって末凝固部分のはんだが表面張力により
引っ張られるように流動し、その結果として図３(b)で
表すように、チップ素子２の下ではんだ層３にアンダー
カット３ａが生成する。このアンダーカット３ａの発生
により、良好なはんだフィレットが形成されなくなるほ
か、アンダーカット３ａの部分に働く切欠き効果でこの
部分に応力集中が生じてはんだ接合強度が低下する。
の搬送領域で、はんだが液相から固相に相転移して凝固
する過程で回路基板１に温度むらが生じていると、はん
だ層全体が同時に凝固せず、先に凝固したはんだ部分の
体積収縮によって末凝固部分のはんだが表面張力により
引っ張られるように流動し、その結果として図３(b)で
表すように、チップ素子２の下ではんだ層３にアンダー
カット３ａが生成する。このアンダーカット３ａの発生
により、良好なはんだフィレットが形成されなくなるほ
か、アンダーカット３ａの部分に働く切欠き効果でこの
部分に応力集中が生じてはんだ接合強度が低下する。
【００１３】また、頭記したパワートランジスタモジュ
ールのように、実使用環境の下ではんだ付け部に１００
℃を超えるようなヒートショックが繰り返し加わると、
アンダーカット３ａの切欠き部を起点として、はんだ層
３内にクラックが発生してチップ素子２が回路基板１か
ら剥離するといった致命的トラブルに進展するおそれが
ある。
ールのように、実使用環境の下ではんだ付け部に１００
℃を超えるようなヒートショックが繰り返し加わると、
アンダーカット３ａの切欠き部を起点として、はんだ層
３内にクラックが発生してチップ素子２が回路基板１か
ら剥離するといった致命的トラブルに進展するおそれが
ある。
【００１４】この発明は、上記の点に鑑みなされたもの
であり、その目的は前記課題を解決し、回路基板にチッ
プ素子をはんだマウントするはんだ付け工程で、チップ
下のはんだ層にはんだ付け性の欠陥要因となるアンダー
カットのない良好なはんだフィレットが形成できるよう
に改良した電子部品のはんだ付け方法および，はんだ付
け装置を提供することにある。
であり、その目的は前記課題を解決し、回路基板にチッ
プ素子をはんだマウントするはんだ付け工程で、チップ
下のはんだ層にはんだ付け性の欠陥要因となるアンダー
カットのない良好なはんだフィレットが形成できるよう
に改良した電子部品のはんだ付け方法および，はんだ付
け装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、この発明のはんだ付け方法によれば、炉内にホット
プレートを敷設したはんだ付け炉を用い、回路基板，お
よび予備はんだを施したチップ素子を炉内に搬入して両
者を重ね合わせ、その搬送途上ではんだを溶融，凝固さ
せてはんだ付けを行うものにおいて、炉内ではんだが液
相から固相に凝固する地点の搬送領域で、回路基板を下
面側から点接触式に支持するようにする（請求項１）。
に、この発明のはんだ付け方法によれば、炉内にホット
プレートを敷設したはんだ付け炉を用い、回路基板，お
よび予備はんだを施したチップ素子を炉内に搬入して両
者を重ね合わせ、その搬送途上ではんだを溶融，凝固さ
せてはんだ付けを行うものにおいて、炉内ではんだが液
相から固相に凝固する地点の搬送領域で、回路基板を下
面側から点接触式に支持するようにする（請求項１）。
【００１６】上記のはんだ付け方法により、炉内の降温
ゾーンで溶融した予備はんだが液相から固相に凝固する
搬送領域では、回路基板がホットプレートに対して点接
触で支持される。これにより、ホットプレートの上面に
基板の底面を重ね合わせて面接触させた支持状態と較べ
て、基板の支持面積，したがって支持体との間の伝熱面
積が極端に小さくなり、両者の間が伝熱的には熱絶縁に
近い状態となる。したがって、回路基板は伝熱的にプレ
ート側の温度分布の影響を殆ど受けず、これに起因して
基板の温度むらを引き起こすことがなくなる。これによ
り、回路基板は周囲の炉内ガス雰囲気（均一な温度）と
の関係で基板温度が決まるようになり、チップ素子を接
合するはんだ層の全域が殆ど同時に液相から固相に凝固
するようになる。この結果、チップ下部分のはんだ層に
アンダーカットが生じることがなく、良好なはんだフィ
レットが形成される。
ゾーンで溶融した予備はんだが液相から固相に凝固する
搬送領域では、回路基板がホットプレートに対して点接
触で支持される。これにより、ホットプレートの上面に
基板の底面を重ね合わせて面接触させた支持状態と較べ
て、基板の支持面積，したがって支持体との間の伝熱面
積が極端に小さくなり、両者の間が伝熱的には熱絶縁に
近い状態となる。したがって、回路基板は伝熱的にプレ
ート側の温度分布の影響を殆ど受けず、これに起因して
基板の温度むらを引き起こすことがなくなる。これによ
り、回路基板は周囲の炉内ガス雰囲気（均一な温度）と
の関係で基板温度が決まるようになり、チップ素子を接
合するはんだ層の全域が殆ど同時に液相から固相に凝固
するようになる。この結果、チップ下部分のはんだ層に
アンダーカットが生じることがなく、良好なはんだフィ
レットが形成される。
【００１７】また、前記はんだ付け方法の実施に用いる
この発明のはんだ付け装置は、トンネル状チャンバー内
の基板搬送経路に沿ってその前半の昇温ゾーンに加熱ブ
ロック，後半の降温ゾーンに冷却ブロックを敷設して構
成したはんだ付け炉に対して、回路基板，および予備は
んだを施したチップ素子を炉内に搬入するとともに、両
者を重ね合わせて前記加熱，冷却ブロックの間を乗り継
ぎ搬送し、その搬送途上ではんだを溶融，凝固させては
んだ付けを行うようにしたものにおいて、はんだ付け炉
の炉内における降温ゾーンの搬送領域で、はんだが液相
から固相に凝固する地点に敷設した冷却ブロックの基板
支持面を多数本の針状支柱を並べた剣山で構成し、この
剣山の上に回路基板を支えて点接触式に支持するように
する（請求項２）。
この発明のはんだ付け装置は、トンネル状チャンバー内
の基板搬送経路に沿ってその前半の昇温ゾーンに加熱ブ
ロック，後半の降温ゾーンに冷却ブロックを敷設して構
成したはんだ付け炉に対して、回路基板，および予備は
んだを施したチップ素子を炉内に搬入するとともに、両
者を重ね合わせて前記加熱，冷却ブロックの間を乗り継
ぎ搬送し、その搬送途上ではんだを溶融，凝固させては
んだ付けを行うようにしたものにおいて、はんだ付け炉
の炉内における降温ゾーンの搬送領域で、はんだが液相
から固相に凝固する地点に敷設した冷却ブロックの基板
支持面を多数本の針状支柱を並べた剣山で構成し、この
剣山の上に回路基板を支えて点接触式に支持するように
する（請求項２）。
【００１８】かかる構成により、チップ素子をはんだ付
けした回路基板が炉内の降温ゾーンを移動する領域で、
予備はんだが液相から固相に凝固する地点に差しかかる
と、基板が剣山の上に載って点接触式に支持される。こ
れにより、ブロックとの間で殆ど伝熱的な影響を受ける
ことなしにはんだの凝固が進行するようになる。したが
って、このはんだ付け装置を採用することにより、はん
だ付け方法の項で述べたように、チップ下にはアンダー
カットのないはんだフィレットが形成されるようにな
る。
けした回路基板が炉内の降温ゾーンを移動する領域で、
予備はんだが液相から固相に凝固する地点に差しかかる
と、基板が剣山の上に載って点接触式に支持される。こ
れにより、ブロックとの間で殆ど伝熱的な影響を受ける
ことなしにはんだの凝固が進行するようになる。したが
って、このはんだ付け装置を採用することにより、はん
だ付け方法の項で述べたように、チップ下にはアンダー
カットのないはんだフィレットが形成されるようにな
る。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態を図
１(a),(b) に基づいて説明する。なお、実施例の図中で
図３〜図６に対応する同一部材には同じ符号が付してあ
る。すなわち、図示実施例に示したはんだ付け装置は、
基本的に図４〜図６で述べた従来装置と同じ構成である
が、炉内の降温ゾーンに敷設した冷却ブロック１５のう
ち、特にはんだ付け付部９で溶融した予備はんだが液相
から固相に凝固する箇所に敷設した冷却ブロック１５ａ
については、ブロックに水冷管を設けず、かつブロック
の上面側には多数本の針状支柱１８ａを植設して剣山１
８を構成してこの剣山１８の上に回路基板１とチップ素
子２との組立体を点接触式に支えるようにしている。
１(a),(b) に基づいて説明する。なお、実施例の図中で
図３〜図６に対応する同一部材には同じ符号が付してあ
る。すなわち、図示実施例に示したはんだ付け装置は、
基本的に図４〜図６で述べた従来装置と同じ構成である
が、炉内の降温ゾーンに敷設した冷却ブロック１５のう
ち、特にはんだ付け付部９で溶融した予備はんだが液相
から固相に凝固する箇所に敷設した冷却ブロック１５ａ
については、ブロックに水冷管を設けず、かつブロック
の上面側には多数本の針状支柱１８ａを植設して剣山１
８を構成してこの剣山１８の上に回路基板１とチップ素
子２との組立体を点接触式に支えるようにしている。
【００２０】なお、剣山１８の設置箇所を決定するに
は、回路基板１のチップ搭載位置に熱電対を搭載して実
際にはんだ付け炉に入口側から搬入し、その搬送途上に
おける各地点での基板温度の変化を熱電対で計測する。
そして、基板が昇温ゾーンを通過して降温ゾーンに入っ
た後、熱電対の測定温度がはんだの凝固する温度になる
位置を剣山１８の設置箇所とする。
は、回路基板１のチップ搭載位置に熱電対を搭載して実
際にはんだ付け炉に入口側から搬入し、その搬送途上に
おける各地点での基板温度の変化を熱電対で計測する。
そして、基板が昇温ゾーンを通過して降温ゾーンに入っ
た後、熱電対の測定温度がはんだの凝固する温度になる
位置を剣山１８の設置箇所とする。
【００２１】かかる構成により、回路基板１にチップ素
子２をはんだマウントするはんだ付け工程で、主チャン
バー４内のはんだ付け部９で基板１にチップ素子２がは
んだ付けされた後、基板１が炉内の後半の降温ゾーンに
移動して冷却ブロック１５ａに設置した剣山１８の上に
差しかかると、この位置ではんだ液相から固相に凝固す
る。
子２をはんだマウントするはんだ付け工程で、主チャン
バー４内のはんだ付け部９で基板１にチップ素子２がは
んだ付けされた後、基板１が炉内の後半の降温ゾーンに
移動して冷却ブロック１５ａに設置した剣山１８の上に
差しかかると、この位置ではんだ液相から固相に凝固す
る。
【００２２】ここで、降温ゾーンにおけるはんだの温度
特性を図２に示す。図２において、グラフの横軸は回路
基板１をはんだ付け炉に搬入してからの経過時間を表
し、縦軸は基板１とチップ素子２との間を接合したはん
だ層３の温度を示す。また、温度ｔ1 ははんだ３の液相
線温度、ｔ2 は固相線温度、時間Ｔ1 ははんだ層３の温
度が液相線温度ｔ1 になった時間、Ｔ2 は固相線温度ｔ
2 になった時間を表しており、特性線Ａで示すはんだ層
３の温度がｔ1 からｔ2 に低下する過程ではんだの凝固
が進行する。
特性を図２に示す。図２において、グラフの横軸は回路
基板１をはんだ付け炉に搬入してからの経過時間を表
し、縦軸は基板１とチップ素子２との間を接合したはん
だ層３の温度を示す。また、温度ｔ1 ははんだ３の液相
線温度、ｔ2 は固相線温度、時間Ｔ1 ははんだ層３の温
度が液相線温度ｔ1 になった時間、Ｔ2 は固相線温度ｔ
2 になった時間を表しており、特性線Ａで示すはんだ層
３の温度がｔ1 からｔ2 に低下する過程ではんだの凝固
が進行する。
【００２３】ところで、先記のように図示実施例の構成
では、図２における時間Ｔ1 〜Ｔ2の時間帯では、回路
基板１が図１(b) で示すように冷却ブロック１５ａに設
けた剣山１８の上に載って点接触で支持される。したが
って、基板１は冷却ブロック１５ａとの間の伝熱の影響
を殆ど受けることがなく、寧ろ炉内のガス雰囲気により
均温冷却されてはんだ温度がｔ1 からｔ2 に低下するよ
うな経緯を辿る。これにより、従来のように回路基板１
を冷却ブロックの上に面接触させた状態で生じる基板の
温度むらが解消され、はんだ層３の全域で凝固が同時に
進行するようになる。この結果、チップ素子２の下には
図１(a) で示すようにアンダーカットのない良好なはん
だフィレットが形成される。
では、図２における時間Ｔ1 〜Ｔ2の時間帯では、回路
基板１が図１(b) で示すように冷却ブロック１５ａに設
けた剣山１８の上に載って点接触で支持される。したが
って、基板１は冷却ブロック１５ａとの間の伝熱の影響
を殆ど受けることがなく、寧ろ炉内のガス雰囲気により
均温冷却されてはんだ温度がｔ1 からｔ2 に低下するよ
うな経緯を辿る。これにより、従来のように回路基板１
を冷却ブロックの上に面接触させた状態で生じる基板の
温度むらが解消され、はんだ層３の全域で凝固が同時に
進行するようになる。この結果、チップ素子２の下には
図１(a) で示すようにアンダーカットのない良好なはん
だフィレットが形成される。
【００２４】
【発明の効果】以上述べたように、この発明のはんだ付
け方法，および装置によれば、はんだ付け炉に搬入して
回路基板にチップ素子をはんだマウントするはんだ付け
工程において、はんだ付けした基板を降温ゾーンに移送
してはんだを液相から固相に凝固させる過程で、回路基
板に温度むらが生じるのを抑えてはんだ層の全体を同時
に凝固させることができる。これにより、チップ素子の
下にアンダーカットのない良好なはんだフィレットが形
成されて欠陥のない高品質なはんだ付けが実現できる。
け方法，および装置によれば、はんだ付け炉に搬入して
回路基板にチップ素子をはんだマウントするはんだ付け
工程において、はんだ付けした基板を降温ゾーンに移送
してはんだを液相から固相に凝固させる過程で、回路基
板に温度むらが生じるのを抑えてはんだ層の全体を同時
に凝固させることができる。これにより、チップ素子の
下にアンダーカットのない良好なはんだフィレットが形
成されて欠陥のない高品質なはんだ付けが実現できる。
【図１】この発明の実施例によるはんだ付け装置の主要
部の構成図であり、(a) ははんだ付け炉の炉内構成図、
(b) は(a) 図における剣山付き冷却ブロックの断面図
部の構成図であり、(a) ははんだ付け炉の炉内構成図、
(b) は(a) 図における剣山付き冷却ブロックの断面図
【図２】回路基板がはんだ付け炉内の降温ゾーンを通過
する際におけるはんだ温度の推移を表す特性線図
する際におけるはんだ温度の推移を表す特性線図
【図３】この発明の実施対象となるパワートランジスタ
モジュールの組立構造図であり、(a) は正常なはんだ付
けによるモジュール全体の組立図、(b) はチップ下にア
ンダーカットが生じた欠陥のあるはんだ付け状態を表す
部分図
モジュールの組立構造図であり、(a) は正常なはんだ付
けによるモジュール全体の組立図、(b) はチップ下にア
ンダーカットが生じた欠陥のあるはんだ付け状態を表す
部分図
【図４】はんだ付け装置の全体構成を略示的に示す平面
配置図
配置図
【図５】図４におけるはんだ付け炉の詳細図であり、
(a) は搬送経路に沿った断面側視図、(b) は炉内の温度
分布図
(a) は搬送経路に沿った断面側視図、(b) は炉内の温度
分布図
【図６】図４のはんだ付け炉に組み込んだウォーキング
ビーム式基板搬送機構の原理図であり、(a) は側面図、
(b) は正面図
ビーム式基板搬送機構の原理図であり、(a) は側面図、
(b) は正面図
１ 回路基板 ２ チップ素子 ３ はんだ層 ４ はんだ付け炉の主チャンバー ９ はんだ付け部 １４ 加熱ブロック １５ 冷却ブロック １７ ウォーキングビーム式基板搬送機構の基板支持
ビーム １８ 剣山 １８ａ 針状支柱
ビーム １８ 剣山 １８ａ 針状支柱
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳沢 丈志 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (2)
- 【請求項１】チップ素子を回路基板の導体パターンには
んだマウントする電子部品のはんだ付け方法であり、炉
内にホットプレートを敷設したはんだ付け炉を用い、回
路基板，および予備はんだを施したチップ素子を炉内に
搬入して両者を重ね合わせ、その搬送途上ではんだを溶
融，凝固させてはんだ付けを行うものにおいて、炉内で
はんだが液相から固相に凝固する地点の搬送領域で、回
路基板を下面側から点接触式に支持するようにしたこと
を特徴とする電子部品のはんだ付け方法。 - 【請求項２】請求項１記載のはんだ付け方法の実施に用
いるはんだ付け装置であり、トンネル状チャンバー内の
基板搬送経路に沿ってその前半の昇温ゾーンに加熱ブロ
ック，後半の降温ゾーンに冷却ブロックを敷設して構成
したはんだ付け炉に対して、回路基板，および予備はん
だを施したチップ素子を炉内に搬入するとともに、両者
を重ね合わせて前記加熱，冷却ブロックの間を乗り継ぎ
搬送し、その搬送途上ではんだを溶融，凝固させてはん
だ付けを行うようにしたものにおいて、はんだ付け炉の
炉内における降温ゾーンの搬送領域で、はんだが液相か
ら固相に凝固する地点に敷設した冷却ブロックの基板支
持面を多数本の針状支柱を並べた剣山で構成したことを
特徴とする電子部品のはんだ付け装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27677797A JPH11121921A (ja) | 1997-10-09 | 1997-10-09 | 電子部品のはんだ付け方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27677797A JPH11121921A (ja) | 1997-10-09 | 1997-10-09 | 電子部品のはんだ付け方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121921A true JPH11121921A (ja) | 1999-04-30 |
Family
ID=17574222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27677797A Pending JPH11121921A (ja) | 1997-10-09 | 1997-10-09 | 電子部品のはんだ付け方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121921A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709890B2 (en) | 2000-02-15 | 2004-03-23 | Renesas Technology Corporation | Method of manufacturing semiconductor integrated circuit device |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
| JP2010278087A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Electric Works Co Ltd | 実装方法 |
| JP2012134189A (ja) * | 2010-12-01 | 2012-07-12 | Athlete Fa Kk | 加熱装置と加熱方法 |
| WO2018139670A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社新川 | 実装装置および実装システム |
| CN113490326A (zh) * | 2021-06-17 | 2021-10-08 | 苏州市吴通智能电子有限公司 | 一种电路板铜端零件引脚焊接防冲锡塞板结构 |
| US11465224B2 (en) * | 2020-06-18 | 2022-10-11 | Kulicke And Soffa Industries, Inc. | Ovens for equipment such as die attach systems, flip chip bonding systems, clip attach systems, and related methods |
-
1997
- 1997-10-09 JP JP27677797A patent/JPH11121921A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709890B2 (en) | 2000-02-15 | 2004-03-23 | Renesas Technology Corporation | Method of manufacturing semiconductor integrated circuit device |
| JP2009010430A (ja) * | 2008-10-15 | 2009-01-15 | Renesas Technology Corp | 半導体素子の実装方法 |
| JP2010278087A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Electric Works Co Ltd | 実装方法 |
| JP2012134189A (ja) * | 2010-12-01 | 2012-07-12 | Athlete Fa Kk | 加熱装置と加熱方法 |
| WO2018139670A1 (ja) * | 2017-01-30 | 2018-08-02 | 株式会社新川 | 実装装置および実装システム |
| US11545462B2 (en) | 2017-01-30 | 2023-01-03 | Shinkawa Ltd. | Mounting apparatus and mounting system |
| US11465224B2 (en) * | 2020-06-18 | 2022-10-11 | Kulicke And Soffa Industries, Inc. | Ovens for equipment such as die attach systems, flip chip bonding systems, clip attach systems, and related methods |
| CN113490326A (zh) * | 2021-06-17 | 2021-10-08 | 苏州市吴通智能电子有限公司 | 一种电路板铜端零件引脚焊接防冲锡塞板结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1350588A2 (en) | Method of manufacturing semiconductor device | |
| JPH0992682A (ja) | ハンダ付け方法、ハンダ付け装置 | |
| US3710069A (en) | Method of and apparatus for selective solder reflow | |
| KR100919931B1 (ko) | 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법 | |
| US6575352B2 (en) | Apparatus and method for soldering electronic components to printed circuit boards | |
| JPH11121921A (ja) | 電子部品のはんだ付け方法および装置 | |
| JP3348639B2 (ja) | リフロー炉内のハンダバンプの温度制御方法 | |
| TWI258192B (en) | Manufacturing apparatus of electronic device, manufacturing method of electronic device, and manufacturing program of electronic device | |
| CN113036026B (zh) | 半导体装置的制造方法和半导体装置的制造装置 | |
| KR100574077B1 (ko) | 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체 | |
| JP4830635B2 (ja) | はんだ付け方法、及びはんだ付け装置 | |
| JPH10233484A (ja) | 半導体装置の組立方法および装置 | |
| JPH10178268A (ja) | 電子部品のはんだ付け方法および装置 | |
| JP3240876B2 (ja) | バンプ付きチップの実装方法 | |
| JP2597695Y2 (ja) | リフロー炉 | |
| JP4785486B2 (ja) | 電子装置の製造方法及び製造装置 | |
| JPH10163620A (ja) | 電子部品のはんだ付け方法および装置 | |
| JP2006100492A (ja) | 支持板上への電子部品の固着法 | |
| JP3166752B2 (ja) | ベアチップ実装システム | |
| WO2019171835A1 (ja) | 半導体装置の製造方法 | |
| JPH07131149A (ja) | リフローハンダ付け装置 | |
| CN118875417A (zh) | 用于回流焊接系统的控制方法和回流焊接系统 | |
| JP2006147880A (ja) | 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置 | |
| JPH10178261A (ja) | 電子部品のはんだ付け方法および装置 | |
| JPH10202362A (ja) | はんだ付方法及びはんだ付装置 |