JPH11121525A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11121525A JPH11121525A JP9287394A JP28739497A JPH11121525A JP H11121525 A JPH11121525 A JP H11121525A JP 9287394 A JP9287394 A JP 9287394A JP 28739497 A JP28739497 A JP 28739497A JP H11121525 A JPH11121525 A JP H11121525A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor chip
- semiconductor
- insulating thin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 238
- 239000010409 thin film Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000011368 organic material Substances 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 32
- 230000008602 contraction Effects 0.000 abstract description 17
- 239000000758 substrate Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 8
- 238000010008 shearing Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 内部基板の反りが軽減・抑制され、接続部分
の亀裂さらには剥離の防止が可能な半導体装置を提供す
る。 【解決手段】 板状の少なくとも一方の面側に半導体回
路１Ａが形成され、この半導体回路１Ａに電気的に接続
された接続電極１Ｂを有する半導体チップ１と、この接
続電極１Ｂに電気的に接続される配線回路１２が内部に
形成された絶縁薄膜１０とが、夫々の片面を向けて接着
材１１により接合され、しかも絶縁薄膜１０は、弾性特
性が剛性特性に比して支配的である厚さに構成される。
の亀裂さらには剥離の防止が可能な半導体装置を提供す
る。 【解決手段】 板状の少なくとも一方の面側に半導体回
路１Ａが形成され、この半導体回路１Ａに電気的に接続
された接続電極１Ｂを有する半導体チップ１と、この接
続電極１Ｂに電気的に接続される配線回路１２が内部に
形成された絶縁薄膜１０とが、夫々の片面を向けて接着
材１１により接合され、しかも絶縁薄膜１０は、弾性特
性が剛性特性に比して支配的である厚さに構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、とりわけ半導体チップと、該半導体チップを搭載す
る絶縁薄膜を具備する半導体装置に関するものである。
し、とりわけ半導体チップと、該半導体チップを搭載す
る絶縁薄膜を具備する半導体装置に関するものである。
【０００２】
【従来の技術】チップ状の半導体素子（以下、半導体チ
ップと記載される）を実装する手段として、従来、樹脂
封止されたデュアルインラインパッケージ（ＤＩＰ）
や、表面実装型のクアッドフラットパッケージ（ＱＦ
Ｐ）等が広く適用されている。しかしながら、近年の電
子機器の小型・薄型化への移行から、半導体装置への要
求もより小型・薄型化へ変化しており、前記ＤＩＰ、Ｑ
ＦＰ等に替わる技術が要求されるに至っている。
ップと記載される）を実装する手段として、従来、樹脂
封止されたデュアルインラインパッケージ（ＤＩＰ）
や、表面実装型のクアッドフラットパッケージ（ＱＦ
Ｐ）等が広く適用されている。しかしながら、近年の電
子機器の小型・薄型化への移行から、半導体装置への要
求もより小型・薄型化へ変化しており、前記ＤＩＰ、Ｑ
ＦＰ等に替わる技術が要求されるに至っている。
【０００３】こうした電子機器の小型・薄型化への要求
に応えるべく、最近、半導体チップの大きさとほぼ同じ
大きさとなるチップスケールパッケージ（ＣＳＰ）と総
称される半導体装置が使われるようになってきた。
に応えるべく、最近、半導体チップの大きさとほぼ同じ
大きさとなるチップスケールパッケージ（ＣＳＰ）と総
称される半導体装置が使われるようになってきた。
【０００４】このＣＳＰには種々の形態があるが、一例
として図５に示される形態のものがあり、以下この図を
用いてその構造を説明する。同図において、ＣＳＰ型で
ある半導体装置Ｃ１００は、厚さが４００〜６００μｍ
程度の半導体チップ１０１と、この半導体チップ１０１
を搭載するインターポーザーと呼ばれる一次基板１０３
を具備して構成される。
として図５に示される形態のものがあり、以下この図を
用いてその構造を説明する。同図において、ＣＳＰ型で
ある半導体装置Ｃ１００は、厚さが４００〜６００μｍ
程度の半導体チップ１０１と、この半導体チップ１０１
を搭載するインターポーザーと呼ばれる一次基板１０３
を具備して構成される。
【０００５】半導体チップ１０１上には、内部の半導体
回路１０１Ａと接続された複数の電極パッド１０１Ｂが
形成され、電極パッド１０１Ｂには例えば半田ボール１
０２が形成され、さらにこの半導体チップ１０１がフェ
イスダウン実装されて、この半田ボール１０２と一次基
板であるインターポーザー１０３の面上の複数の接続点
１０３Ｂとが電気的に接続される。
回路１０１Ａと接続された複数の電極パッド１０１Ｂが
形成され、電極パッド１０１Ｂには例えば半田ボール１
０２が形成され、さらにこの半導体チップ１０１がフェ
イスダウン実装されて、この半田ボール１０２と一次基
板であるインターポーザー１０３の面上の複数の接続点
１０３Ｂとが電気的に接続される。
【０００６】この一次基板１０３内には配線回路１１２
が形成され、この配線回路１１２は半導体チップ１０１
の搭載面側に設けられた前記の接続点１０３Ｂと接続さ
れるとともに、さらにこの搭載面と反対側の面上に設け
られた、マザーボードとしてのプリント回路基板（図６
または図７中の符号６を参照）への接続用外部端子１０
４とも接続されている。
が形成され、この配線回路１１２は半導体チップ１０１
の搭載面側に設けられた前記の接続点１０３Ｂと接続さ
れるとともに、さらにこの搭載面と反対側の面上に設け
られた、マザーボードとしてのプリント回路基板（図６
または図７中の符号６を参照）への接続用外部端子１０
４とも接続されている。
【０００７】一般的に、半導体チップ１０１上に配設さ
れた前記複数の電極パッド１０１Ｂはチップ周に沿って
線上に並設されており、よってインターポーザー１０３
の面上の複数の接続点１０３Ｂも線上に並設されてい
る。
れた前記複数の電極パッド１０１Ｂはチップ周に沿って
線上に並設されており、よってインターポーザー１０３
の面上の複数の接続点１０３Ｂも線上に並設されてい
る。
【０００８】一方、マザーボードへの接続用外部端子１
０４は、たとえばＢＧＡ（ボールグリッドアレイ）実装
におけるように、インターポーザー１０３の下端面上に
おいてエリアアレイ状に二次元配列されており、外部端
子１０４の数が増加してもほぼ半導体チップ１０１の面
積内に納まるように工夫されている。
０４は、たとえばＢＧＡ（ボールグリッドアレイ）実装
におけるように、インターポーザー１０３の下端面上に
おいてエリアアレイ状に二次元配列されており、外部端
子１０４の数が増加してもほぼ半導体チップ１０１の面
積内に納まるように工夫されている。
【０００９】このようにインターポーザー１０３は、半
導体チップ１０１の線上に並ぶ電極パッド１０１Ｂを、
接続点１０３Ｂを介して、面上に分散配置される接続用
外部端子１０４へ変換する、一種のインターフェース配
線と見做すことができる。
導体チップ１０１の線上に並ぶ電極パッド１０１Ｂを、
接続点１０３Ｂを介して、面上に分散配置される接続用
外部端子１０４へ変換する、一種のインターフェース配
線と見做すことができる。
【００１０】インターポーザー１０３は通常、たとえば
プリント回路基板用の銅張多層板（表面に設けた銅箔に
回路パターンが形成される、ガラス繊維とエポキシ樹脂
からなる薄い絶縁性基材）を複数葉、ベース材料とし、
これらにフォトエッチング等の方法でパターン加工した
のち各葉が重畳されて積層板となり、さらにスルホール
鍍金が施されることにより、積層板の一方の片面上に接
続点１０３Ｂが、また他方の片面上に外部端子１０４が
設けられた配線回路１１２が形成されたものである。
プリント回路基板用の銅張多層板（表面に設けた銅箔に
回路パターンが形成される、ガラス繊維とエポキシ樹脂
からなる薄い絶縁性基材）を複数葉、ベース材料とし、
これらにフォトエッチング等の方法でパターン加工した
のち各葉が重畳されて積層板となり、さらにスルホール
鍍金が施されることにより、積層板の一方の片面上に接
続点１０３Ｂが、また他方の片面上に外部端子１０４が
設けられた配線回路１１２が形成されたものである。
【００１１】そして、半導体チップ１０１とインターポ
ーザー１０３の電気的接続とともに、半導体チップ１０
１と、インターポーザー１０３の前記接続点１０３Ｂ側
の面とが、エポキシ系樹脂１０５等により樹脂封止がな
されることにより、所定の半導体装置Ｃ１００に形成さ
れていた。
ーザー１０３の電気的接続とともに、半導体チップ１０
１と、インターポーザー１０３の前記接続点１０３Ｂ側
の面とが、エポキシ系樹脂１０５等により樹脂封止がな
されることにより、所定の半導体装置Ｃ１００に形成さ
れていた。
【００１２】また、前記のボールグリッドアレイモヂュ
ール（ＢＧＡ）や、複数個の半導体チップを高密度に実
装したマルチチップモヂュール（ＭＣＭ）であると、イ
ンターポーザーにセラミック基板が使用され（ＭＣＭ−
Ｃの場合）、または金属の基材上に薄膜多層配線を形成
した基板が使用（ＭＣＭ−Ｄの場合）されている。
ール（ＢＧＡ）や、複数個の半導体チップを高密度に実
装したマルチチップモヂュール（ＭＣＭ）であると、イ
ンターポーザーにセラミック基板が使用され（ＭＣＭ−
Ｃの場合）、または金属の基材上に薄膜多層配線を形成
した基板が使用（ＭＣＭ−Ｄの場合）されている。
【００１３】図６は、前記の半導体装置Ｃ１００がマザ
ーボードに接続された状態を示す模式断面図である。半
導体装置Ｃ１００の外部端子１０４と、マザーボードと
してのプリント回路基板６の接続ランド６Ａとが、半田
接合部１０７によって電気的に接続されている。
ーボードに接続された状態を示す模式断面図である。半
導体装置Ｃ１００の外部端子１０４と、マザーボードと
してのプリント回路基板６の接続ランド６Ａとが、半田
接合部１０７によって電気的に接続されている。
【００１４】
【発明が解決しようとする課題】ところで、上述したＣ
ＳＰと総称される半導体装置Ｃ１００内では、フェース
ダウン実装で半導体チップ１０１の電極パッド１０１Ｂ
がインターポーザー１０３の接続部１０３Ｂに半田ボー
ル１０２を介して電気的に接合され、さらに前記のよう
にインターポーザー１０３の一方の表面が半導体チップ
１０１と封止樹脂１０５で封止されているから、電子機
器の使用環境温度が低温から高温に及ぶと、半導体チッ
プ１０１とインターポーザー１０３の接続部分に半導体
チップとインターポーザーとの温度に対する伸縮量の差
（熱膨張係数差）に起因した歪み応力が発生する。
ＳＰと総称される半導体装置Ｃ１００内では、フェース
ダウン実装で半導体チップ１０１の電極パッド１０１Ｂ
がインターポーザー１０３の接続部１０３Ｂに半田ボー
ル１０２を介して電気的に接合され、さらに前記のよう
にインターポーザー１０３の一方の表面が半導体チップ
１０１と封止樹脂１０５で封止されているから、電子機
器の使用環境温度が低温から高温に及ぶと、半導体チッ
プ１０１とインターポーザー１０３の接続部分に半導体
チップとインターポーザーとの温度に対する伸縮量の差
（熱膨張係数差）に起因した歪み応力が発生する。
【００１５】すなわち、シリコンウエハー等の無機材に
よる半導体チップ１０１の熱膨張係数よりも、エポキシ
樹脂等の有機材によるインターポーザー１０３の熱膨張
係数が相対値として大であるから、例えば昇温時には半
導体チップ１０１の熱膨張量よりもインターポーザー１
０３の熱膨張量が大きくなる。しかし半導体チップ１０
１とインターポーザー１０３の接続部分は封止樹脂１０
５で固定されているから、半導体チップ１０１がピン効
果を発揮してインターポーザー１０３の膨張を抑制し、
これにより歪み応力が発生する。なお降温時の収縮につ
いても同様である。
よる半導体チップ１０１の熱膨張係数よりも、エポキシ
樹脂等の有機材によるインターポーザー１０３の熱膨張
係数が相対値として大であるから、例えば昇温時には半
導体チップ１０１の熱膨張量よりもインターポーザー１
０３の熱膨張量が大きくなる。しかし半導体チップ１０
１とインターポーザー１０３の接続部分は封止樹脂１０
５で固定されているから、半導体チップ１０１がピン効
果を発揮してインターポーザー１０３の膨張を抑制し、
これにより歪み応力が発生する。なお降温時の収縮につ
いても同様である。
【００１６】この歪み応力は、半導体チップ１０１とイ
ンターポーザー１０３の接続部分に剪断力を発生させる
ものであるが、しかし半導体チップ１０１とインターポ
ーザー１０３の接続部分は、前記のように樹脂材１０５
により面状にピン効果で固定されているから強固であ
る。一方、半導体チップ１０１には弾性が乏しく、さら
にインターポーザー１０３は厚みがあるため剛性（リジ
ッド）である。したがって、この部分における、たとえ
ばインターポーザー１０３の（または半導体チップ１０
１の）分子鎖形状の変化等によって歪みエネルギーが吸
収されることがない。この結果、以下のふたつの状態が
発生することになる。
ンターポーザー１０３の接続部分に剪断力を発生させる
ものであるが、しかし半導体チップ１０１とインターポ
ーザー１０３の接続部分は、前記のように樹脂材１０５
により面状にピン効果で固定されているから強固であ
る。一方、半導体チップ１０１には弾性が乏しく、さら
にインターポーザー１０３は厚みがあるため剛性（リジ
ッド）である。したがって、この部分における、たとえ
ばインターポーザー１０３の（または半導体チップ１０
１の）分子鎖形状の変化等によって歪みエネルギーが吸
収されることがない。この結果、以下のふたつの状態が
発生することになる。
【００１７】その第一は、歪みエネルギーが内部吸収さ
れず、しかもインターポーザー１０３の上側（半導体チ
ップ１０１に接続されている側）はピン効果でタイトで
あるため、歪み応力がむしろインターポーザー１０３の
下側の片面上での、インターポーザー１０３と外部のマ
ザーボードすなわちプリント回路基板６との半田接合部
１０７に、ポイント的に集中する。この結果として、半
田接合部１０７に強い剪断力が発生する。
れず、しかもインターポーザー１０３の上側（半導体チ
ップ１０１に接続されている側）はピン効果でタイトで
あるため、歪み応力がむしろインターポーザー１０３の
下側の片面上での、インターポーザー１０３と外部のマ
ザーボードすなわちプリント回路基板６との半田接合部
１０７に、ポイント的に集中する。この結果として、半
田接合部１０７に強い剪断力が発生する。
【００１８】この結果、図７に示されるように、電子機
器を使用している間に反復される昇温と降温（ヒートサ
イクル）により半田接合部１０７にクラック１０８が入
ったり、界面剥離１０９が発生し、電気的接合が得られ
なくなり、半導体装置の機能が損なわれるという、半導
体装置の信頼性にかかわる不都合が発生するおそれがあ
った。
器を使用している間に反復される昇温と降温（ヒートサ
イクル）により半田接合部１０７にクラック１０８が入
ったり、界面剥離１０９が発生し、電気的接合が得られ
なくなり、半導体装置の機能が損なわれるという、半導
体装置の信頼性にかかわる不都合が発生するおそれがあ
った。
【００１９】また、その第二は、歪みエネルギーを内部
吸収する部分がない結果として、インターポーザー１０
３に反りが発生する。たとえば、モノリシックＬＳＩチ
ップがインターポーザーにフリップチップ実装され、半
田接合部としてハンダボールによるＢＧＡ（ボールグリ
ッドアレイ）構成の場合、インタポーザーの反り（平坦
度：コプラナリティ）はパッケージの外形寸法が２２ｍ
ｍ角で、インターポーザー中心部分が外周部分よりも１
００ミクロン程度反り、インターポーザー中心部分が盛
り上がる状態となる報告がある。このときのＢＧＡ半田
接合部の下部の高さのバラツキは、ハンダボール下端に
おいて１２０ミクロン程度と観測されている。
吸収する部分がない結果として、インターポーザー１０
３に反りが発生する。たとえば、モノリシックＬＳＩチ
ップがインターポーザーにフリップチップ実装され、半
田接合部としてハンダボールによるＢＧＡ（ボールグリ
ッドアレイ）構成の場合、インタポーザーの反り（平坦
度：コプラナリティ）はパッケージの外形寸法が２２ｍ
ｍ角で、インターポーザー中心部分が外周部分よりも１
００ミクロン程度反り、インターポーザー中心部分が盛
り上がる状態となる報告がある。このときのＢＧＡ半田
接合部の下部の高さのバラツキは、ハンダボール下端に
おいて１２０ミクロン程度と観測されている。
【００２０】同種のパッケージの外形寸法が２７ｍｍ角
では、インタポーザー中心部分の反りは１０５ミクロン
程度、ＢＧＡ半田接合部の下部の高さのバラツキは１２
７ミクロン程度であり、さらに外形寸法が３５ｍｍ角に
なると、インタポーザー中心部分の反りは１２５ミクロ
ン程度、ＢＧＡ半田接合部の下部の高さのバラツキはハ
ンダボール下端において１４３ミクロン程度にまで増大
するとの報告がある。
では、インタポーザー中心部分の反りは１０５ミクロン
程度、ＢＧＡ半田接合部の下部の高さのバラツキは１２
７ミクロン程度であり、さらに外形寸法が３５ｍｍ角に
なると、インタポーザー中心部分の反りは１２５ミクロ
ン程度、ＢＧＡ半田接合部の下部の高さのバラツキはハ
ンダボール下端において１４３ミクロン程度にまで増大
するとの報告がある。
【００２１】このような反りによって以下のような問題
が発生する。先ず、インタポーザー１０３の反りが半田
接合部（ハンダボール）１０７の寸法に比して十分大で
ある場合には、インタポーザー１０３の反りの大きい部
分の半田接合部１０７の下端がプリント回路基板６のラ
ンド６Ａに達することなく浮き、よってこの部分に接触
不良が発生することになる。
が発生する。先ず、インタポーザー１０３の反りが半田
接合部（ハンダボール）１０７の寸法に比して十分大で
ある場合には、インタポーザー１０３の反りの大きい部
分の半田接合部１０７の下端がプリント回路基板６のラ
ンド６Ａに達することなく浮き、よってこの部分に接触
不良が発生することになる。
【００２２】つぎに、半田接合部（ハンダボール）１０
７の寸法がインタポーザー１０３の反りに比して大であ
る場合には、前記のような接続時の接触不良発生は回避
されるものの、接続時において当該部分の溶融状態の半
田接合部１０７には他の部分ほどには圧縮力を受けず、
よってハンダ付け部分は縦長の形状、すなわち垂直方向
に長い状態で凝固・固定される。この結果、インタポー
ザー１０３の反りが大きい部分における、外部端子１０
４とプリント回路基板６のランド６Ａ間の距離は、イン
タポーザー１０３の他の部分における外部端子１０４と
母基板のランド６Ａ間の距離に比して大のまま接続固定
される。
７の寸法がインタポーザー１０３の反りに比して大であ
る場合には、前記のような接続時の接触不良発生は回避
されるものの、接続時において当該部分の溶融状態の半
田接合部１０７には他の部分ほどには圧縮力を受けず、
よってハンダ付け部分は縦長の形状、すなわち垂直方向
に長い状態で凝固・固定される。この結果、インタポー
ザー１０３の反りが大きい部分における、外部端子１０
４とプリント回路基板６のランド６Ａ間の距離は、イン
タポーザー１０３の他の部分における外部端子１０４と
母基板のランド６Ａ間の距離に比して大のまま接続固定
される。
【００２３】このような構成であると、作動時の通電に
よるＬＳＩ等の発熱により封入樹脂部分が昇温・熱膨張
し、よってインタポーザー１０３の反り（たとえば凸の
反り）が減少し、あるいはさらに反りの減少が過度に進
行して逆方向に反る（たとえば凹の反り）状態になるこ
とがあるが、前記の縦長の形状の半田接合部１０７は形
状が固定していて柔軟性をもたないから、こうしたイン
タポーザー１０３の反り状態の変化分が半田接合部１０
７に応力を加えることになる。
よるＬＳＩ等の発熱により封入樹脂部分が昇温・熱膨張
し、よってインタポーザー１０３の反り（たとえば凸の
反り）が減少し、あるいはさらに反りの減少が過度に進
行して逆方向に反る（たとえば凹の反り）状態になるこ
とがあるが、前記の縦長の形状の半田接合部１０７は形
状が固定していて柔軟性をもたないから、こうしたイン
タポーザー１０３の反り状態の変化分が半田接合部１０
７に応力を加えることになる。
【００２４】この応力は、作動時の発熱と休止時の冷却
によるヒートサイクルにおける熱膨張と収縮によって緩
和と増加を反復し、結果として半田接合部１０７に疲労
破壊が生じる。この結果、前記のような剥離やクラック
発生の発生するおそれがあり、好ましくない。
によるヒートサイクルにおける熱膨張と収縮によって緩
和と増加を反復し、結果として半田接合部１０７に疲労
破壊が生じる。この結果、前記のような剥離やクラック
発生の発生するおそれがあり、好ましくない。
【００２５】前記のような問題点は特に、有機材料に比
べて熱膨張係数が小さく、変形しにくいシリコンウエハ
ー基材や化合物半導体基材で形成される半導体チップ
と、熱膨張係数が比較的大きい有機材料で形成されるイ
ンターポーザーとの膨張係数の差によるものであり、さ
らにインターポーザーが比較的厚く構成されるから前記
のように堅固な機械的特性を呈するゆえに、剛性が支配
的となって弾性に乏しく、その構戒上、歪みエネルギー
を内部に吸収することができないことに起因している。
べて熱膨張係数が小さく、変形しにくいシリコンウエハ
ー基材や化合物半導体基材で形成される半導体チップ
と、熱膨張係数が比較的大きい有機材料で形成されるイ
ンターポーザーとの膨張係数の差によるものであり、さ
らにインターポーザーが比較的厚く構成されるから前記
のように堅固な機械的特性を呈するゆえに、剛性が支配
的となって弾性に乏しく、その構戒上、歪みエネルギー
を内部に吸収することができないことに起因している。
【００２６】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、ヒートサイクル
下においても内部基板の反りが軽減・抑制され、接続部
分の亀裂さらには剥離の防止が可能な半導体装置を提供
することを目的とする。
問題点を解決するためなされたもので、ヒートサイクル
下においても内部基板の反りが軽減・抑制され、接続部
分の亀裂さらには剥離の防止が可能な半導体装置を提供
することを目的とする。
【００２７】
【課題を解決するための手段】以下、本発明の原理を説
明し、ついで本発明の手段を説明する。
明し、ついで本発明の手段を説明する。
【００２８】一般的に、板状物質の伸び縮みや曲げ・反
りといった機械的特性は、その厚みに依存する傾向にあ
る。厚みが厚い場合は、剛性特性が支配的であって、弾
性的な変形は抑えられる。そして、厚みが減少して薄く
なるにつれ、剛性特性に比して弾性特性が支配的とな
る。この傾向は、単一の素材からなるホモジニアスな構
成材においても、あるいは異なる素材の混成からなるヘ
テロジニアスな構成材においても同様である。さらに、
たとえば複数枚の薄膜が接着等で板状に重ね合わされた
積層構成の板状物質についても同様な傾向がある。
りといった機械的特性は、その厚みに依存する傾向にあ
る。厚みが厚い場合は、剛性特性が支配的であって、弾
性的な変形は抑えられる。そして、厚みが減少して薄く
なるにつれ、剛性特性に比して弾性特性が支配的とな
る。この傾向は、単一の素材からなるホモジニアスな構
成材においても、あるいは異なる素材の混成からなるヘ
テロジニアスな構成材においても同様である。さらに、
たとえば複数枚の薄膜が接着等で板状に重ね合わされた
積層構成の板状物質についても同様な傾向がある。
【００２９】これをインターポーザーにつき述べると、
従来のインターポーザーとして例えば熱硬化性合成樹脂
が約１ｍｍ程度の厚さに積層された構成では、剛性特性
が支配的となり、よって面内方向の伸縮力が作用する
と、この作用力が内部で歪みエネルギーとして蓄積され
るよりも、作用力に相当した伸縮変位がインターポーザ
ーに発生するものであった。
従来のインターポーザーとして例えば熱硬化性合成樹脂
が約１ｍｍ程度の厚さに積層された構成では、剛性特性
が支配的となり、よって面内方向の伸縮力が作用する
と、この作用力が内部で歪みエネルギーとして蓄積され
るよりも、作用力に相当した伸縮変位がインターポーザ
ーに発生するものであった。
【００３０】そこで本願の発明者は、インターポーザー
の厚さを、剛性特性に比して弾性特性が支配的となる厚
さまで薄く構成することを検討した。そしてこの厚さを
限定した構成により、加えられる作用力（伸縮力）の大
部分を内部歪エネルギーとして蓄積された状態にするこ
とが可能なことに着目した。この結果、前記のような半
田接合部分への応力集中を回避でき、また伸縮変位の発
生によるインターポーザーの反り発生を排除できること
を確認した。
の厚さを、剛性特性に比して弾性特性が支配的となる厚
さまで薄く構成することを検討した。そしてこの厚さを
限定した構成により、加えられる作用力（伸縮力）の大
部分を内部歪エネルギーとして蓄積された状態にするこ
とが可能なことに着目した。この結果、前記のような半
田接合部分への応力集中を回避でき、また伸縮変位の発
生によるインターポーザーの反り発生を排除できること
を確認した。
【００３１】つぎに本願の発明者は、この厚さ依存の機
械的特性が、前記で述べたインターポーザーのみでな
く、半導体チップ自体の機械的特性にも該当することに
着目し、基礎的な実験を行った。図２に、実験結果に基
づいた、半導体チップを形成するシリコン基材の厚さ
と、外力に対する変形量との関係を概念的に示す。
械的特性が、前記で述べたインターポーザーのみでな
く、半導体チップ自体の機械的特性にも該当することに
着目し、基礎的な実験を行った。図２に、実験結果に基
づいた、半導体チップを形成するシリコン基材の厚さ
と、外力に対する変形量との関係を概念的に示す。
【００３２】同図から明らかなように、シリコン基材が
破壊するまでの変形量（図中の縦軸）はその厚さ（図中
の横軸）に影響され、厚さが少ないと変形量は大きく、
厚さが増加するに伴い変形量は小さくなる。従来のシリ
コンウエハーで使用されている厚さ４００〜６００μｍ
程度では、剛性特性が支配的な領域であるので、伸縮エ
ネルギーの内部歪みとしての吸収が非常に少ないまま破
壊するが、一方、厚さ約１００μｍ以下では弾性特性が
支配的な領域であるので、その変形量（変形のしやす
さ）は大きくなり、内部歪みによる伸縮エネルギー吸収
が非常に大きいことが確認される。
破壊するまでの変形量（図中の縦軸）はその厚さ（図中
の横軸）に影響され、厚さが少ないと変形量は大きく、
厚さが増加するに伴い変形量は小さくなる。従来のシリ
コンウエハーで使用されている厚さ４００〜６００μｍ
程度では、剛性特性が支配的な領域であるので、伸縮エ
ネルギーの内部歪みとしての吸収が非常に少ないまま破
壊するが、一方、厚さ約１００μｍ以下では弾性特性が
支配的な領域であるので、その変形量（変形のしやす
さ）は大きくなり、内部歪みによる伸縮エネルギー吸収
が非常に大きいことが確認される。
【００３３】従って本願の発明者は、半導体チップの厚
さを上記のように弾性特性が支配的となる厚さにするこ
とにより、半導体チップ自体が変形して、樹脂基板との
膨張係数差に起因するストレスを弾性特性に基づく内部
歪みエネルギーとして吸収することが可能となることに
着目した。
さを上記のように弾性特性が支配的となる厚さにするこ
とにより、半導体チップ自体が変形して、樹脂基板との
膨張係数差に起因するストレスを弾性特性に基づく内部
歪みエネルギーとして吸収することが可能となることに
着目した。
【００３４】しかも、半導体チップは通常、片面のみに
半導体素子が形成されており、ウエハー内に最も深く形
成される例えばｐ−ウエルやｎ−ウエルも、深度が１０
０μｍを超えることはないから、したがって半導体チッ
プの厚さを上記のように薄くしても半導体の電気的特性
に影響を及ぼすことがない。
半導体素子が形成されており、ウエハー内に最も深く形
成される例えばｐ−ウエルやｎ−ウエルも、深度が１０
０μｍを超えることはないから、したがって半導体チッ
プの厚さを上記のように薄くしても半導体の電気的特性
に影響を及ぼすことがない。
【００３５】さらに、半導体チップの通常は下端面のみ
に設けられる絶縁薄膜を、これに加えてさらに上端面に
も設けることにより、初期組付け段階で発生する反りを
抑制できることに着目した。
に設けられる絶縁薄膜を、これに加えてさらに上端面に
も設けることにより、初期組付け段階で発生する反りを
抑制できることに着目した。
【００３６】以上のように本発明は、配線回路を内蔵す
る絶縁薄膜を構成する材質に弾性特性を備えるものを使
用するとともに、その厚さを剛性特性に比して弾性特性
が支配的である薄い厚みとする原理を以て、第一の骨子
とするものである。
る絶縁薄膜を構成する材質に弾性特性を備えるものを使
用するとともに、その厚さを剛性特性に比して弾性特性
が支配的である薄い厚みとする原理を以て、第一の骨子
とするものである。
【００３７】さらに本発明は、半導体チップの厚さを剛
性特性に比して弾性特性が支配的である薄い厚みとする
原理を以て、第二の骨子とするものである。
性特性に比して弾性特性が支配的である薄い厚みとする
原理を以て、第二の骨子とするものである。
【００３８】さらに本発明は、半導体チップの上下にそ
れぞれ絶縁薄膜を設けて反りを相殺させる原理を以て、
第三の骨子とするものである。
れぞれ絶縁薄膜を設けて反りを相殺させる原理を以て、
第三の骨子とするものである。
【００３９】以下、前記原理に基づいた、本発明に係る
手段を述べる。本発明に係る半導体装置は、板状の少な
くとも一方の面側に半導体回路が形成され、前記半導体
回路に電気的に接続された接続電極（電極パッド）を有
する半導体チップと、前記接続電極に電気的に接続され
る配線回路が内部に形成された絶縁薄膜とが夫々の片面
を直接あるいは間接に接して接合され、しかも前記絶縁
薄膜は、弾性特性が剛性特性に比して支配的である厚さ
に構成されたことを特徴とする。
手段を述べる。本発明に係る半導体装置は、板状の少な
くとも一方の面側に半導体回路が形成され、前記半導体
回路に電気的に接続された接続電極（電極パッド）を有
する半導体チップと、前記接続電極に電気的に接続され
る配線回路が内部に形成された絶縁薄膜とが夫々の片面
を直接あるいは間接に接して接合され、しかも前記絶縁
薄膜は、弾性特性が剛性特性に比して支配的である厚さ
に構成されたことを特徴とする。
【００４０】前記の構成によれば、絶縁薄膜の有する弾
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力が歪みエネルギーとして吸収される
ことで剪断力が軽減・抑制され、一方、絶縁薄膜の他の
片面での変位は小さくなり、弾性特性によって接続部分
の亀裂や剥離発生が抑制されるとともに、絶縁薄膜の反
りが軽減・抑制される。
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力が歪みエネルギーとして吸収される
ことで剪断力が軽減・抑制され、一方、絶縁薄膜の他の
片面での変位は小さくなり、弾性特性によって接続部分
の亀裂や剥離発生が抑制されるとともに、絶縁薄膜の反
りが軽減・抑制される。
【００４１】また本発明に係る半導体装置は、板状の少
なくとも一方の面側に半導体回路が形成され、前記半導
体回路に電気的に接続された接続電極（電極パッド）を
有する半導体チップと、前記接続電極に電気的に接続さ
れる配線回路が内部に形成された絶縁薄膜とが夫々の片
面を直接あるいは間接に接して接合され、しかも前記半
導体チップは、弾性特性が剛性特性に比して支配的であ
る厚さに構成されたことを特徴とする。
なくとも一方の面側に半導体回路が形成され、前記半導
体回路に電気的に接続された接続電極（電極パッド）を
有する半導体チップと、前記接続電極に電気的に接続さ
れる配線回路が内部に形成された絶縁薄膜とが夫々の片
面を直接あるいは間接に接して接合され、しかも前記半
導体チップは、弾性特性が剛性特性に比して支配的であ
る厚さに構成されたことを特徴とする。
【００４２】前記の構成によれば、半導体チップの有す
る弾性特性により半導体チップ自体が伸縮するから、半
導体チップと絶縁薄膜とで熱による伸縮度に差があって
も、発生する応力が半導体チップの伸縮で低減される。
る弾性特性により半導体チップ自体が伸縮するから、半
導体チップと絶縁薄膜とで熱による伸縮度に差があって
も、発生する応力が半導体チップの伸縮で低減される。
【００４３】また、とりわけ半導体チップの厚さが１０
０マイクロメートル以下であると、半導体素子の各部分
がチップ内に作り込まれるのに十分な深さが確保され、
しかも弾性特性が支配的な状態となる。
０マイクロメートル以下であると、半導体素子の各部分
がチップ内に作り込まれるのに十分な深さが確保され、
しかも弾性特性が支配的な状態となる。
【００４４】さらに本発明に係る半導体装置は、板状の
少なくとも一方の面側に半導体回路が形成され、前記半
導体回路に電気的に接続された接続電極（電極パッド）
を有する半導体チップと、前記接続電極に電気的に接続
される配線回路が内部に形成された絶縁薄膜とが夫々の
片面を直接あるいは間接に接して接合され、前記絶縁薄
膜は、弾性特性が剛性特性に比して支配的である厚さに
構成され、さらに前記半導体チップは、弾性特性が剛性
特性に比して支配的である厚さに構成されたことを特徴
とする。
少なくとも一方の面側に半導体回路が形成され、前記半
導体回路に電気的に接続された接続電極（電極パッド）
を有する半導体チップと、前記接続電極に電気的に接続
される配線回路が内部に形成された絶縁薄膜とが夫々の
片面を直接あるいは間接に接して接合され、前記絶縁薄
膜は、弾性特性が剛性特性に比して支配的である厚さに
構成され、さらに前記半導体チップは、弾性特性が剛性
特性に比して支配的である厚さに構成されたことを特徴
とする。
【００４５】前記の構成によれば、絶縁薄膜の有する弾
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力が歪みエネルギーとして吸収される
ことで剪断力が軽減・抑制され、さらに加えて、半導体
チップの有する弾性特性による半導体チップの伸縮で、
発生する応力が低減される。
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力が歪みエネルギーとして吸収される
ことで剪断力が軽減・抑制され、さらに加えて、半導体
チップの有する弾性特性による半導体チップの伸縮で、
発生する応力が低減される。
【００４６】とりわけ、半導体チップの厚さが１００マ
イクロメートル以下であると、半導体素子の各部分がチ
ップ内に作り込まれるのに十分な深さが確保され、しか
も半導体チップの弾性特性が支配的な状態が一挙に実現
される。
イクロメートル以下であると、半導体素子の各部分がチ
ップ内に作り込まれるのに十分な深さが確保され、しか
も半導体チップの弾性特性が支配的な状態が一挙に実現
される。
【００４７】さらに、半導体チップの半導体回路が形成
された面と相対する他方の面側にも絶縁薄膜が設けられ
ると、初期の組み立て時に起きる半導体チップと絶縁薄
膜との伸縮差で発生する変形力が、他方の面側の絶縁薄
膜によって相殺される。
された面と相対する他方の面側にも絶縁薄膜が設けられ
ると、初期の組み立て時に起きる半導体チップと絶縁薄
膜との伸縮差で発生する変形力が、他方の面側の絶縁薄
膜によって相殺される。
【００４８】また、半導体チップの両面側に設けられる
各絶縁薄膜が異なる材料で形成される場合に、夫々の絶
縁薄膜の伸縮度に差が生じるように各絶縁薄膜が選択さ
れることで、初期組み立てにおいて半導体装置への所定
の曲率の付与がなされる。
各絶縁薄膜が異なる材料で形成される場合に、夫々の絶
縁薄膜の伸縮度に差が生じるように各絶縁薄膜が選択さ
れることで、初期組み立てにおいて半導体装置への所定
の曲率の付与がなされる。
【００４９】とりわけ、前記各々において、半導体チッ
プの少なくとも片面側に形成された絶縁薄膜が、少なく
とも有機材料を含む材料から構成される場合は、有機材
料の備える弾性特性が有効に利用される。
プの少なくとも片面側に形成された絶縁薄膜が、少なく
とも有機材料を含む材料から構成される場合は、有機材
料の備える弾性特性が有効に利用される。
【００５０】
【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の本質的な構成と作用を示すた
めの好適な例の一部であり、したがって技術構成上好ま
しい種々の限定が付されている場合があるが、この発明
の範囲は、以下の説明において特にこの発明を限定する
旨の記載がない限り、これらの形態に限られるものでは
ない。
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の本質的な構成と作用を示すた
めの好適な例の一部であり、したがって技術構成上好ま
しい種々の限定が付されている場合があるが、この発明
の範囲は、以下の説明において特にこの発明を限定する
旨の記載がない限り、これらの形態に限られるものでは
ない。
【００５１】図１は、本発明に係る半導体装置の第一の
実施形態の構成を示す模式断面図である。図１に示され
るように、本発明に係る半導体装置Ｃは、半導体チップ
１と、絶縁薄膜１０と、半導体チップ１および絶縁薄膜
１０を接合させる接着材１１と、半田接合部７を具備し
て構成される。
実施形態の構成を示す模式断面図である。図１に示され
るように、本発明に係る半導体装置Ｃは、半導体チップ
１と、絶縁薄膜１０と、半導体チップ１および絶縁薄膜
１０を接合させる接着材１１と、半田接合部７を具備し
て構成される。
【００５２】半導体チップ１は、たとえばシリコンウエ
ハーから形成された板状のシリコン半導体素子チップで
あり、一方の面である下端面の内部側に半導体回路１Ａ
が形成され、下端面の表面にはこの半導体回路１Ａに電
気的に接続された複数の接続電極（電極パッド）１Ｂ
が、主としてチップ周に沿って線上に配設されている。
ハーから形成された板状のシリコン半導体素子チップで
あり、一方の面である下端面の内部側に半導体回路１Ａ
が形成され、下端面の表面にはこの半導体回路１Ａに電
気的に接続された複数の接続電極（電極パッド）１Ｂ
が、主としてチップ周に沿って線上に配設されている。
【００５３】絶縁薄膜１０は、たとえば有機材で形成さ
れ、内部に配線回路１２が形成されている。この配線回
路１２には、複数の内部端子５と複数の外部端子４がそ
れぞれ接続されている。
れ、内部に配線回路１２が形成されている。この配線回
路１２には、複数の内部端子５と複数の外部端子４がそ
れぞれ接続されている。
【００５４】各内部端子５は、絶縁薄膜１０の上端面に
露出して配設されている。これらは半導体チップ１側の
前記各接続電極（電極パッド）１Ｂと接続されるもので
あり、よって接続電極（電極パッド）１Ｂの配列に対応
して、直線状に配設されているものである。
露出して配設されている。これらは半導体チップ１側の
前記各接続電極（電極パッド）１Ｂと接続されるもので
あり、よって接続電極（電極パッド）１Ｂの配列に対応
して、直線状に配設されているものである。
【００５５】また各外部端子４は、絶縁薄膜１０の下端
面に露出して配設されている。これらは後述する外部回
路であるプリント回路基板の各ランドと接続されるもの
であり、たとえばＢＧＡ（ボールグリッドアレイ）実装
であれば、格子状の二次元配列となる。したがって配線
回路１２は、一次元配列の電極パッドと格子状の二次元
配列のランドとを電気的に接続するインタフェース配線
である。
面に露出して配設されている。これらは後述する外部回
路であるプリント回路基板の各ランドと接続されるもの
であり、たとえばＢＧＡ（ボールグリッドアレイ）実装
であれば、格子状の二次元配列となる。したがって配線
回路１２は、一次元配列の電極パッドと格子状の二次元
配列のランドとを電気的に接続するインタフェース配線
である。
【００５６】ここで絶縁薄膜１０の膜厚は、弾性特性が
剛性特性に比して支配的である厚さになるよう構成され
ていて、用いる素材にも依るが、たとえば１００ミクロ
ン程度の厚さに設定される。これは、主として素材の加
工強度を勘案して設定されるものである。
剛性特性に比して支配的である厚さになるよう構成され
ていて、用いる素材にも依るが、たとえば１００ミクロ
ン程度の厚さに設定される。これは、主として素材の加
工強度を勘案して設定されるものである。
【００５７】絶縁薄膜１０の素材は、無機物を適用する
ことも可能であるが、弾性特性にすぐれる有機材を用い
ることが好ましい。このとき、弾性特性に加えて、絶縁
性、加工強度、熱伸縮特性、耐熱性が配慮される。
ことも可能であるが、弾性特性にすぐれる有機材を用い
ることが好ましい。このとき、弾性特性に加えて、絶縁
性、加工強度、熱伸縮特性、耐熱性が配慮される。
【００５８】たとえば有機材として、ポリアミド系、ポ
リイミド系、ポリイミドアミド系合成樹脂や、エポキシ
系樹脂をはじめ、耐熱性が付与されたシリコンゴム系な
どが好ましい。とりわけ前記の各特性を満たす合成ゴム
系が最適である。
リイミド系、ポリイミドアミド系合成樹脂や、エポキシ
系樹脂をはじめ、耐熱性が付与されたシリコンゴム系な
どが好ましい。とりわけ前記の各特性を満たす合成ゴム
系が最適である。
【００５９】絶縁薄膜１０は半導体チップ１と、各内部
端子５と各接続電極（電極パッド）１Ｂとが接続された
状態で、接着材１１により接合される。あるいは絶縁薄
膜１０を形成する有機材料自体が接着性を有する素材で
あれば、接着材１１を用いることなく、直接半導体チッ
プに接合してもよい。これには例えば熱可塑性材料を用
いて熱圧着する手法がある。
端子５と各接続電極（電極パッド）１Ｂとが接続された
状態で、接着材１１により接合される。あるいは絶縁薄
膜１０を形成する有機材料自体が接着性を有する素材で
あれば、接着材１１を用いることなく、直接半導体チッ
プに接合してもよい。これには例えば熱可塑性材料を用
いて熱圧着する手法がある。
【００６０】なお、電極と電気的に接合する接続方法
は、接続電極上に設けられた半田バンプと、絶縁薄膜に
形成された配線回路とを接続する方法等、多種多様に考
えられるが、その手法を制限するものではない。本実施
形態では、説明の便宜上、接続方法は配線回路と電極と
を直接接続する方法に依っている。
は、接続電極上に設けられた半田バンプと、絶縁薄膜に
形成された配線回路とを接続する方法等、多種多様に考
えられるが、その手法を制限するものではない。本実施
形態では、説明の便宜上、接続方法は配線回路と電極と
を直接接続する方法に依っている。
【００６１】さらに絶縁薄膜１０の下端の外部端子４
は、配線回路１２の一部分として特別な加工を施すこと
なく構成しても差し支えないが、本実施形態ではマザー
ボードへの接続をより容易にするために、球状突起物で
ある半田ボールによる半田接合部７が形成される。半導
体装置Ｃは、以上のような構成となっている。
は、配線回路１２の一部分として特別な加工を施すこと
なく構成しても差し支えないが、本実施形態ではマザー
ボードへの接続をより容易にするために、球状突起物で
ある半田ボールによる半田接合部７が形成される。半導
体装置Ｃは、以上のような構成となっている。
【００６２】前記の半導体装置Ｃの構成によれば、絶縁
薄膜１０が半導体チップ１と接合された部分において
は、伸縮係数の小さい半導体チップ１がピン効果として
働き、たとえば昇温時に本来伸び変位すべき絶縁薄膜１
０の上端部分がピン効果により伸びず、よって絶縁薄膜
１０の有する弾性特性により、その温度下でみかけ上の
収縮がなされる。このように弾性特性により、この絶縁
薄膜１０の上端部分では伸縮力が歪みエネルギーとして
吸収される。
薄膜１０が半導体チップ１と接合された部分において
は、伸縮係数の小さい半導体チップ１がピン効果として
働き、たとえば昇温時に本来伸び変位すべき絶縁薄膜１
０の上端部分がピン効果により伸びず、よって絶縁薄膜
１０の有する弾性特性により、その温度下でみかけ上の
収縮がなされる。このように弾性特性により、この絶縁
薄膜１０の上端部分では伸縮力が歪みエネルギーとして
吸収される。
【００６３】一方、絶縁薄膜１０の下端面では変位が発
生するが、その温度下での絶縁薄膜１０の熱伸縮係数と
プリント回路基板の熱伸縮係数とは近い値であるから、
変位差は小さい。よって下端面での歪み応力は小さくな
り、半田接合部分７における剪断力が小さくなる。した
がって半田接合部分７でのクラックや剥離の発生が抑制
される。
生するが、その温度下での絶縁薄膜１０の熱伸縮係数と
プリント回路基板の熱伸縮係数とは近い値であるから、
変位差は小さい。よって下端面での歪み応力は小さくな
り、半田接合部分７における剪断力が小さくなる。した
がって半田接合部分７でのクラックや剥離の発生が抑制
される。
【００６４】また、絶縁薄膜１０の内部では、膜厚方向
に上端で高い歪み応力が、下端に向かい徐々に緩和され
て減少する、歪み応力分布となるが、絶縁薄膜１０の有
する弾性特性により、歪み応力が歪みエネルギーとして
吸収されているから、剛性が支配する場合とは異なり、
絶縁薄膜１０の反りや曲げ発生が軽減・抑制される。
に上端で高い歪み応力が、下端に向かい徐々に緩和され
て減少する、歪み応力分布となるが、絶縁薄膜１０の有
する弾性特性により、歪み応力が歪みエネルギーとして
吸収されているから、剛性が支配する場合とは異なり、
絶縁薄膜１０の反りや曲げ発生が軽減・抑制される。
【００６５】図３は、本発明に係る半導体装置の第二の
実施形態の構成を示す模式断面図である。また図中で、
前記実施形態と同じ部分には同一符号を付けて、説明は
省略される。
実施形態の構成を示す模式断面図である。また図中で、
前記実施形態と同じ部分には同一符号を付けて、説明は
省略される。
【００６６】図３に示されるように、本発明に係る半導
体装置Ｃ２は、半導体チップ２１と、絶縁薄膜１０と、
半導体チップ２１および絶縁薄膜１０を接合させる接着
材１１と、半田接合部７を具備して構成される。
体装置Ｃ２は、半導体チップ２１と、絶縁薄膜１０と、
半導体チップ２１および絶縁薄膜１０を接合させる接着
材１１と、半田接合部７を具備して構成される。
【００６７】半導体チップ２１は、たとえばシリコンウ
エハーから形成された板状のシリコン半導体素子チップ
であるが、ここで半導体チップ２１の厚さは、従来より
も薄くし、弾性特性が剛性特性に比して支配的である厚
さに構成されている。
エハーから形成された板状のシリコン半導体素子チップ
であるが、ここで半導体チップ２１の厚さは、従来より
も薄くし、弾性特性が剛性特性に比して支配的である厚
さに構成されている。
【００６８】この半導体チップ２１の厚さは、チップ自
体の機械的特性である弾性特性と、半導体素子としての
電気的特性との両方を同時に成立させるような厚さに設
定される。例えば半導体チップ２１の厚さを、１００ミ
クロン以下にする。
体の機械的特性である弾性特性と、半導体素子としての
電気的特性との両方を同時に成立させるような厚さに設
定される。例えば半導体チップ２１の厚さを、１００ミ
クロン以下にする。
【００６９】前記の構成により、半導休チップ２１自体
が十分な伸縮に追随でき、さらに半導体素子としての電
気的性能が維持され、よって電子機器のマザーボードヘ
実装後の接続部でのクラック、界面剥離の発生を抑制す
ることができ、半導体装置の信頼性を向上させることが
できる。
が十分な伸縮に追随でき、さらに半導体素子としての電
気的性能が維持され、よって電子機器のマザーボードヘ
実装後の接続部でのクラック、界面剥離の発生を抑制す
ることができ、半導体装置の信頼性を向上させることが
できる。
【００７０】また前記の構成により、半導休チップ２１
が十分な変形にも追随できることで、従来では平面上に
しか実装できなかった半導体装置を、図３に示されるよ
うに、曲面を有するマザーボード２６上に実装すること
も可能になり、マザーボードの選択範囲を大幅に広げる
ことが可能な半導体装置を提供することができる。
が十分な変形にも追随できることで、従来では平面上に
しか実装できなかった半導体装置を、図３に示されるよ
うに、曲面を有するマザーボード２６上に実装すること
も可能になり、マザーボードの選択範囲を大幅に広げる
ことが可能な半導体装置を提供することができる。
【００７１】なお図３においては、マザーボード２６が
上に曲面を有するものが適用されているが、本実施形態
はこれに限定されることなく、平坦面や、下に曲面を有
するマザーボードなどに適用できることは言うまでもな
い。
上に曲面を有するものが適用されているが、本実施形態
はこれに限定されることなく、平坦面や、下に曲面を有
するマザーボードなどに適用できることは言うまでもな
い。
【００７２】さらに本発明に係る半導体装置は、少なく
とも一方の面側に半導体回路が形成され、この半導体回
路に電気的に接続された接続電極を有する板状の半導体
チップと、この接続電極に電気的に接続される配線回路
が内部に形成された絶縁薄膜とが、夫々の片面を直接あ
るいは間接に接して接合され、かつ絶縁薄膜として、そ
の弾性特性が剛性特性に比して支配的である厚さに設定
され、加えてさらに半導体チップとして、その弾性特性
が剛性特性に比して支配的である厚さに設定された構成
も可能である。
とも一方の面側に半導体回路が形成され、この半導体回
路に電気的に接続された接続電極を有する板状の半導体
チップと、この接続電極に電気的に接続される配線回路
が内部に形成された絶縁薄膜とが、夫々の片面を直接あ
るいは間接に接して接合され、かつ絶縁薄膜として、そ
の弾性特性が剛性特性に比して支配的である厚さに設定
され、加えてさらに半導体チップとして、その弾性特性
が剛性特性に比して支配的である厚さに設定された構成
も可能である。
【００７３】前記の構成によれば、絶縁薄膜の有する弾
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力を歪みエネルギーとして吸収でき、
これにより発生する剪断力を軽減し、あるいは抑制でき
る。
性特性により、絶縁薄膜が半導体チップと接合された部
分においては伸縮力を歪みエネルギーとして吸収でき、
これにより発生する剪断力を軽減し、あるいは抑制でき
る。
【００７４】上記のみならず、さらに加えて、半導体チ
ップの有する弾性特性による半導体チップの伸縮によっ
て、発生する応力を低減できる。
ップの有する弾性特性による半導体チップの伸縮によっ
て、発生する応力を低減できる。
【００７５】また、前記で半導体チップの厚さを１００
マイクロメートル以下に構成することによって、半導休
チップの弾性特性などの機械的特性と、さらに半導体素
子としての電気的性能を一挙に実現可能になる。
マイクロメートル以下に構成することによって、半導休
チップの弾性特性などの機械的特性と、さらに半導体素
子としての電気的性能を一挙に実現可能になる。
【００７６】また絶縁薄膜の素材は、無機物を適用する
ことも可能であるが、前記の実施形態におけると同様
に、弾性特性にすぐれる有機材を用いることが好まし
い。このとき、弾性特性に加えて、絶縁性、加工強度、
熱伸縮特性、耐熱性などが配慮される。
ことも可能であるが、前記の実施形態におけると同様
に、弾性特性にすぐれる有機材を用いることが好まし
い。このとき、弾性特性に加えて、絶縁性、加工強度、
熱伸縮特性、耐熱性などが配慮される。
【００７７】ところで、上記のような構造の場合、半導
体チップと絶縁薄膜との熱伸縮係数差が極端に大きい場
合などでは、初期の組み立て時に予期しない反りが生じ
やすくなることがある。
体チップと絶縁薄膜との熱伸縮係数差が極端に大きい場
合などでは、初期の組み立て時に予期しない反りが生じ
やすくなることがある。
【００７８】図４は、これに対処すべく開発された、本
発明の第三の実施形態による半導体装置の構成を示す模
式断面図である。
発明の第三の実施形態による半導体装置の構成を示す模
式断面図である。
【００７９】同図に示されるように、本実施形態に係る
半導体装置Ｃ３は、半導体チップ３１の半導体回路が形
成された面側に絶縁薄膜１０が設けられるとともに、相
対する他方の面側にも同様の絶縁薄膜３２が設けられ
る。すなわち、半導体チップ３１の両面に絶縁薄膜１
０、３２を設けるようにする。
半導体装置Ｃ３は、半導体チップ３１の半導体回路が形
成された面側に絶縁薄膜１０が設けられるとともに、相
対する他方の面側にも同様の絶縁薄膜３２が設けられ
る。すなわち、半導体チップ３１の両面に絶縁薄膜１
０、３２を設けるようにする。
【００８０】これにより、初期の組み立て時に起きる半
導体チップ３１と絶縁薄膜１０との熱伸縮係数差で発生
する変形力を、他の面において絶縁薄膜３２によって相
殺でき、よって安定した初期組み立てが可能になる。
導体チップ３１と絶縁薄膜１０との熱伸縮係数差で発生
する変形力を、他の面において絶縁薄膜３２によって相
殺でき、よって安定した初期組み立てが可能になる。
【００８１】また、半導体チップ３１上側に絶縁薄膜３
２を形成することにより、外部からの機械的外力を防御
する効果もある。
２を形成することにより、外部からの機械的外力を防御
する効果もある。
【００８２】ここでとりわけ、半導体チップ３２の両面
に直接または間接に接して形成された絶縁薄膜１０、３
２を、少なくとも有機材料を含む材料で構成すると、有
機材料の備える弾性特性を有効に利用でき、よって前記
の効果を効率的に実現することができる。
に直接または間接に接して形成された絶縁薄膜１０、３
２を、少なくとも有機材料を含む材料で構成すると、有
機材料の備える弾性特性を有効に利用でき、よって前記
の効果を効率的に実現することができる。
【００８３】また、この半導体チップ３２の両面の絶縁
薄膜１０、３２は、半導体装置Ｃ３の反りを低減する目
的にそって、同一材料でかつ同程度の厚さを有している
ものが望ましいが、異種材料によって形成しても差し支
えない。ただしこの場合、材料固有の伸縮係数のバラン
ス及び厚さを選定する必要がある。
薄膜１０、３２は、半導体装置Ｃ３の反りを低減する目
的にそって、同一材料でかつ同程度の厚さを有している
ものが望ましいが、異種材料によって形成しても差し支
えない。ただしこの場合、材料固有の伸縮係数のバラン
ス及び厚さを選定する必要がある。
【００８４】さらに、このように半導体チップ３２の両
平面上にそれぞれ形成された絶縁薄膜１０、３２を、異
なる材料で形成する場合、夫々の絶縁薄膜１０、３２の
熱伸縮係数に差が生じるように、各絶縁薄膜１０、３２
を選択することによって、初期組み立てにおいて所定の
曲率を備えている半導体装置Ｃ３を製造することも可能
になる。
平面上にそれぞれ形成された絶縁薄膜１０、３２を、異
なる材料で形成する場合、夫々の絶縁薄膜１０、３２の
熱伸縮係数に差が生じるように、各絶縁薄膜１０、３２
を選択することによって、初期組み立てにおいて所定の
曲率を備えている半導体装置Ｃ３を製造することも可能
になる。
【００８５】また、本発明では半導体チップとして、前
記で述べられたモノリシック型のチップに加えて、マル
チチップモヂュール（ＭＣＭ）が適用可能となる。マル
チチップモヂュールは、ハイブリッド回路のうちでも、
特にひとつのモジュールに複数個の半導体チップを高密
度に実装したモヂュールである。多層配線を施した基板
にＬＳＩベアチップを複数個搭載することによって、高
密度実装および高機能化を実現し、ＬＳＩ間の信号遅延
を低減し、最適な特性を備える組み合わせを可能にする
もので、ＥＷＳやＡＴＭといった高速信号処理が要求さ
れる分野に適する。
記で述べられたモノリシック型のチップに加えて、マル
チチップモヂュール（ＭＣＭ）が適用可能となる。マル
チチップモヂュールは、ハイブリッド回路のうちでも、
特にひとつのモジュールに複数個の半導体チップを高密
度に実装したモヂュールである。多層配線を施した基板
にＬＳＩベアチップを複数個搭載することによって、高
密度実装および高機能化を実現し、ＬＳＩ間の信号遅延
を低減し、最適な特性を備える組み合わせを可能にする
もので、ＥＷＳやＡＴＭといった高速信号処理が要求さ
れる分野に適する。
【００８６】さらに、本発明では半導体チップとして、
前記で述べられたモノリシック型のチップに加えて、ハ
イブリッド集積回路用のチップが適用可能となる。ハイ
ブリッド集積回路チップは、絶縁基板上に印刷技術によ
る厚膜や蒸着技術による薄膜を用いて導体パターンや抵
抗体などを形成し、これにディスクリートの半導体部品
やモノリシックＩＣ、ＬＳＩ、コンデンサー、コイルそ
の他の電子部品を実装して一体化することにより、小
型、軽量化の実現をはかるものである。
前記で述べられたモノリシック型のチップに加えて、ハ
イブリッド集積回路用のチップが適用可能となる。ハイ
ブリッド集積回路チップは、絶縁基板上に印刷技術によ
る厚膜や蒸着技術による薄膜を用いて導体パターンや抵
抗体などを形成し、これにディスクリートの半導体部品
やモノリシックＩＣ、ＬＳＩ、コンデンサー、コイルそ
の他の電子部品を実装して一体化することにより、小
型、軽量化の実現をはかるものである。
【００８７】その用途としては、コンピュータ端末装置
用ハイブリッドＩＣ、電話機に組み込まれるＰＢＸモデ
ム回路、無線機器用のフィルタ回路、ＯＡ機器用のモー
タ制御回路（複写機用やファクシミリ装置用）、ＣＣＤ
ドライバ回路、また車載電装品としてイグナイターやレ
ギュレータなど電源系ならびにエンジン制御回路やドア
ロック制御回路、エアコン制御回路、およびインスツル
メントパネル部分の各種メータ周辺回路等があり、さら
にオーディオ機器用として音声多重回路、ドルビーノイ
ズリダクション回路、グラフィックイコライザー回路、
エコー回路、チューナー回路、またビデオ機器用として
録再用回路、サーボ周辺回路、クロマ処理用回路、さら
に産業機器用としてインバーター制御回路、エンコーダ
制御回路、スイッチングレギュレータ等がある。
用ハイブリッドＩＣ、電話機に組み込まれるＰＢＸモデ
ム回路、無線機器用のフィルタ回路、ＯＡ機器用のモー
タ制御回路（複写機用やファクシミリ装置用）、ＣＣＤ
ドライバ回路、また車載電装品としてイグナイターやレ
ギュレータなど電源系ならびにエンジン制御回路やドア
ロック制御回路、エアコン制御回路、およびインスツル
メントパネル部分の各種メータ周辺回路等があり、さら
にオーディオ機器用として音声多重回路、ドルビーノイ
ズリダクション回路、グラフィックイコライザー回路、
エコー回路、チューナー回路、またビデオ機器用として
録再用回路、サーボ周辺回路、クロマ処理用回路、さら
に産業機器用としてインバーター制御回路、エンコーダ
制御回路、スイッチングレギュレータ等がある。
【００８８】さらに、本発明では半導体チップとして、
前記で述べられたシリコンチップに加えて、化合物半導
体集積回路用のチップが適用可能である。たとえば化合
物半導体であるＧａＡｓ（ガリウム・ヒ素）集積回路チ
ップは、ガリウム・ヒ素結晶中の電子の高速移動性と小
配線容量を利用して、高速動作を可能にする。ＧａＡｓ
集積回路チップは、半絶縁性ガリウム・ヒ素基板中にイ
オン注入して形成させた金属半導体電界効果型トランジ
スタを能動素子とする。
前記で述べられたシリコンチップに加えて、化合物半導
体集積回路用のチップが適用可能である。たとえば化合
物半導体であるＧａＡｓ（ガリウム・ヒ素）集積回路チ
ップは、ガリウム・ヒ素結晶中の電子の高速移動性と小
配線容量を利用して、高速動作を可能にする。ＧａＡｓ
集積回路チップは、半絶縁性ガリウム・ヒ素基板中にイ
オン注入して形成させた金属半導体電界効果型トランジ
スタを能動素子とする。
【００８９】これら化合物半導体集積回路チップと絶縁
薄膜との組み合わせにより、ヒートサイクル下において
安定作動の化合物半導体装置を実現できる。なお化合物
半導体としては、前記ＧａＡｓをはじめ、ＧａＰ、Ｇａ
ＮやＩｎ系など、あらゆる種類の化合物半導体が適用で
きる。
薄膜との組み合わせにより、ヒートサイクル下において
安定作動の化合物半導体装置を実現できる。なお化合物
半導体としては、前記ＧａＡｓをはじめ、ＧａＰ、Ｇａ
ＮやＩｎ系など、あらゆる種類の化合物半導体が適用で
きる。
【００９０】
【発明の効果】以上詳述したように、本発明の請求項１
に係る半導体装置は、板状の少なくとも一方の面側に半
導体回路が形成され、この半導体回路に電気的に接続さ
れた接続電極を有する半導体チップと、接続電極に電気
的に接続される配線回路が内部に形成された絶縁薄膜と
が、夫々の片面を直接あるいは間接に接して接合され、
しかも絶縁薄膜は、弾性特性が剛性特性に比して支配的
である厚さに構成されるものであるから、絶縁薄膜の有
する弾性特性により、絶縁薄膜が半導体チップと接合さ
れた部分においては伸縮力が歪みエネルギーとして吸収
されることで剪断力が軽減・抑制され、一方、絶縁薄膜
の他の片面での変位は小さくなり、弾性特性によって接
続部分の亀裂や剥離発生が抑制されるとともに、絶縁薄
膜の反りが軽減、あるいは抑制され、よって半導体装置
の信頼性を向上できるという効果を奏する。
に係る半導体装置は、板状の少なくとも一方の面側に半
導体回路が形成され、この半導体回路に電気的に接続さ
れた接続電極を有する半導体チップと、接続電極に電気
的に接続される配線回路が内部に形成された絶縁薄膜と
が、夫々の片面を直接あるいは間接に接して接合され、
しかも絶縁薄膜は、弾性特性が剛性特性に比して支配的
である厚さに構成されるものであるから、絶縁薄膜の有
する弾性特性により、絶縁薄膜が半導体チップと接合さ
れた部分においては伸縮力が歪みエネルギーとして吸収
されることで剪断力が軽減・抑制され、一方、絶縁薄膜
の他の片面での変位は小さくなり、弾性特性によって接
続部分の亀裂や剥離発生が抑制されるとともに、絶縁薄
膜の反りが軽減、あるいは抑制され、よって半導体装置
の信頼性を向上できるという効果を奏する。
【００９１】本発明の請求項２に係る半導体装置は、面
側に形成された半導体回路に電気的に接続された接続電
極を有する半導体チップと、接続電極に電気的に接続さ
れる配線回路が内部に形成された絶縁薄膜とが、夫々の
片面を直接あるいは間接に接して接合され、この半導体
チップは、弾性特性が剛性特性に比して支配的である厚
さに構成されるものであるから、半導休チップ自体が十
分な変形に耐えることができ、よって電子機器のマザー
ボードヘ実装後の接続部でのクラック、あるいは界面剥
離の発生を抑制することができ、半導体装置の信頼性を
向上させることが可能になる。
側に形成された半導体回路に電気的に接続された接続電
極を有する半導体チップと、接続電極に電気的に接続さ
れる配線回路が内部に形成された絶縁薄膜とが、夫々の
片面を直接あるいは間接に接して接合され、この半導体
チップは、弾性特性が剛性特性に比して支配的である厚
さに構成されるものであるから、半導休チップ自体が十
分な変形に耐えることができ、よって電子機器のマザー
ボードヘ実装後の接続部でのクラック、あるいは界面剥
離の発生を抑制することができ、半導体装置の信頼性を
向上させることが可能になる。
【００９２】本発明の請求項３に係る半導体装置は、請
求項２記載のものにおいて、半導体チップの厚さが１０
０マイクロメートル以下に構成されるものであるから、
半導体素子としての電気的性能を維持させたままで半導
体チップの厚さを薄くでき、しかも前記請求項２で述べ
た効果を実現することができる。
求項２記載のものにおいて、半導体チップの厚さが１０
０マイクロメートル以下に構成されるものであるから、
半導体素子としての電気的性能を維持させたままで半導
体チップの厚さを薄くでき、しかも前記請求項２で述べ
た効果を実現することができる。
【００９３】本発明の請求項４に係る半導体装置は、板
状の少なくとも一方の面側に半導体回路が形成され、こ
の半導体回路に電気的に接続された接続電極を有する半
導体チップと、接続電極に電気的に接続される配線回路
が内部に形成された絶縁薄膜とが、夫々の片面を直接あ
るいは間接に接して接合され、かつ絶縁薄膜は、弾性特
性が剛性特性に比して支配的である厚さに構成され、さ
らに半導体チップは、弾性特性が剛性特性に比して支配
的である厚さに構成されるものであるから、絶縁薄膜の
厚さを薄く、さらに搭載される半導体チップの厚さも薄
くすることによって、絶縁薄膜はもとより半導休チップ
自体も十分な変形に耐えうるものとなり、接続部分の亀
裂や剥離発生をさらに効果的に抑制するとともに、絶縁
薄膜の反りも効果的に抑制でき、よって半導体装置の信
頼性をさらに向上できるという効果を奏する。
状の少なくとも一方の面側に半導体回路が形成され、こ
の半導体回路に電気的に接続された接続電極を有する半
導体チップと、接続電極に電気的に接続される配線回路
が内部に形成された絶縁薄膜とが、夫々の片面を直接あ
るいは間接に接して接合され、かつ絶縁薄膜は、弾性特
性が剛性特性に比して支配的である厚さに構成され、さ
らに半導体チップは、弾性特性が剛性特性に比して支配
的である厚さに構成されるものであるから、絶縁薄膜の
厚さを薄く、さらに搭載される半導体チップの厚さも薄
くすることによって、絶縁薄膜はもとより半導休チップ
自体も十分な変形に耐えうるものとなり、接続部分の亀
裂や剥離発生をさらに効果的に抑制するとともに、絶縁
薄膜の反りも効果的に抑制でき、よって半導体装置の信
頼性をさらに向上できるという効果を奏する。
【００９４】本発明の請求項５に係る半導体装置は、請
求項４記載のものにおいて、半導体チップの厚さが１０
０マイクロメートル以下に構成するものであるから、半
導体素子としての電気的性能を維持させたままで半導体
チップの厚さを薄くでき、しかも前記請求項４で述べた
効果を実現することができる。
求項４記載のものにおいて、半導体チップの厚さが１０
０マイクロメートル以下に構成するものであるから、半
導体素子としての電気的性能を維持させたままで半導体
チップの厚さを薄くでき、しかも前記請求項４で述べた
効果を実現することができる。
【００９５】本発明の請求項６に係る半導体装置は、請
求項１乃至５記載のものにおいて、半導体チップの少な
くとも片面に直接または間接に接して形成された絶縁薄
膜が、少なくとも有機材料を含む材料から構成されるも
のであるから、有機材料の備える弾性特性を利用して、
前記請求項１乃至５で述べた各効果を効率的に実現する
ことができる。
求項１乃至５記載のものにおいて、半導体チップの少な
くとも片面に直接または間接に接して形成された絶縁薄
膜が、少なくとも有機材料を含む材料から構成されるも
のであるから、有機材料の備える弾性特性を利用して、
前記請求項１乃至５で述べた各効果を効率的に実現する
ことができる。
【００９６】本発明の請求項７に係る半導体装置は、請
求項１乃至５記載のものにおいて、半導体チップの半導
体回路が形成された面と相対する他方の面側にも絶縁薄
膜が設けられるものであるから、初期の組み立て時に起
きる半導体チップと絶縁薄膜との熱伸縮係数差で発生す
る変形力を両面において相殺でき、よって安定した初期
組み立てが可能になる。
求項１乃至５記載のものにおいて、半導体チップの半導
体回路が形成された面と相対する他方の面側にも絶縁薄
膜が設けられるものであるから、初期の組み立て時に起
きる半導体チップと絶縁薄膜との熱伸縮係数差で発生す
る変形力を両面において相殺でき、よって安定した初期
組み立てが可能になる。
【００９７】本発明の請求項８に係る半導体装置は、請
求項７記載のものにおいて、半導体チップの少なくとも
片面に直接または間接に接して形成された絶縁薄膜が、
少なくとも有機材料を含む材料によって構成されるもの
であるから、有機材料の備える弾性特性を利用して、前
記請求項７で述べた効果を効率的に実現することが可能
になる。
求項７記載のものにおいて、半導体チップの少なくとも
片面に直接または間接に接して形成された絶縁薄膜が、
少なくとも有機材料を含む材料によって構成されるもの
であるから、有機材料の備える弾性特性を利用して、前
記請求項７で述べた効果を効率的に実現することが可能
になる。
【００９８】本発明の請求項９に係る半導体装置は、請
求項７記載のものにおいて半導体チップの両平面上にそ
れぞれ形成された絶縁薄膜が、異なる材料で形成される
ものであるから、夫々の絶縁薄膜の熱伸縮係数に差が生
じるように各絶縁薄膜を選択することにより、初期組み
立てにおいて所定の曲率を備えている半導体装置を製造
することが可能になる。
求項７記載のものにおいて半導体チップの両平面上にそ
れぞれ形成された絶縁薄膜が、異なる材料で形成される
ものであるから、夫々の絶縁薄膜の熱伸縮係数に差が生
じるように各絶縁薄膜を選択することにより、初期組み
立てにおいて所定の曲率を備えている半導体装置を製造
することが可能になる。
【００９９】本発明の請求項１０に係る半導体装置は、
請求項９記載のものにおいて、半導体チップの少なくと
も片面に直接または間接に接して形成された絶縁薄膜
が、少なくとも有機材料を含む材料によって構成される
ものであるから、有機材料の備える弾性特性を利用し
て、前記請求項９で述べた効果を効率的に実現すること
が可能になる。
請求項９記載のものにおいて、半導体チップの少なくと
も片面に直接または間接に接して形成された絶縁薄膜
が、少なくとも有機材料を含む材料によって構成される
ものであるから、有機材料の備える弾性特性を利用し
て、前記請求項９で述べた効果を効率的に実現すること
が可能になる。
【図１】本発明に係る半導体装置の第一の実施形態の構
成を示す模式断面図である。
成を示す模式断面図である。
【図２】シリコンチップ厚さと変形量の関係を示す線図
である。
である。
【図３】本発明に係る半導体装置の第二の実施形態の構
成を示す模式断面図である。
成を示す模式断面図である。
【図４】本発明に係る半導体装置の第三の実施形態の構
成を示す模式断面図である。
成を示す模式断面図である。
【図５】従来の半導体装置の構成を示す模式断面図であ
る。
る。
【図６】従来の半導体装置がマザーボードに接続された
状態を示す模式断面図である。
状態を示す模式断面図である。
【図７】図６の要部拡大図である。
Ｃ…半導体装置、１…半導体チップ、１Ａ…半導体回
路、１Ｂ…接続電極（電極パッド）、４…外部端子、５
…内部端子、６…マザーボード、７…半田接合部、１０
…絶縁薄膜、１１…接着材、１２…配線回路。
路、１Ｂ…接続電極（電極パッド）、４…外部端子、５
…内部端子、６…マザーボード、７…半田接合部、１０
…絶縁薄膜、１１…接着材、１２…配線回路。
Claims (10)
- 【請求項１】 板状の少なくとも一方の面側に半導体回
路が形成され、前記半導体回路に電気的に接続された接
続電極を有する半導体チップと、 前記接続電極に電気的に接続される配線回路が内部に形
成された絶縁薄膜とが、 夫々の片面を直接あるいは間接に接して接合され、 しかも前記絶縁薄膜は、弾性特性が剛性特性に比して支
配的である厚さに構成されたことを特徴とする半導体装
置。 - 【請求項２】 板状の少なくとも一方の面側に半導体回
路が形成され、前記半導体回路に電気的に接続された接
続電極を有する半導体チップと、 前記接続電極に電気的に接続される配線回路が内部に形
成された絶縁薄膜とが、夫々の片面を直接あるいは間接
に接して接合され、 しかも前記半導体チップは、弾性特性が剛性特性に比し
て支配的である厚さに構成されたことを特徴とする半導
体装置。 - 【請求項３】 前記半導体チップの厚さが１００マイク
ロメートル以下であることを特徴とする請求項２記載の
半導体装置。 - 【請求項４】 板状の少なくとも一方の面側に半導体回
路が形成され、前記半導体回路に電気的に接続された接
続電極を有する半導体チップと、 前記接続電極に電気的に接続される配線回路が内部に形
成された絶縁薄膜とが、夫々の片面を直接あるいは間接
に接して接合され、 前記絶縁薄膜は、弾性特性が剛性特性に比して支配的で
ある厚さに構成され、 さらに前記半導体チップは、弾性特性が剛性特性に比し
て支配的である厚さに構成されたことを特徴とする半導
体装置。 - 【請求項５】 前記半導体チップの厚さが１００マイク
ロメートル以下であることを特徴とする請求項４記載の
半導体装置。 - 【請求項６】 前記半導体チップの少なくとも片面に直
接または間接に接して形成された前記絶縁薄膜が、少な
くとも有機材料を含む材料から構成されたことを特徴と
する請求項１乃至５記載の半導体装置。 - 【請求項７】 前記半導体チップの前記半導体回路が形
成された面と相対する他方の面側にも絶縁薄膜が設けら
れたことを特徴とする請求項１乃至５記載の半導体装
置。 - 【請求項８】 前記半導体チップの少なくとも片面に直
接または間接に接して形成された前記絶縁薄膜が、少な
くとも有機材料を含む材料から構成されたことを特徴と
する請求項７記載の半導体装置。 - 【請求項９】 前記半導体チップの両平面側にそれぞれ
形成された絶縁薄膜が、異なる材料で形成されたことを
特徴とする請求項７記載の半導体装置。 - 【請求項１０】 前記半導体チップの少なくとも片面に
直接または間接に接して形成された前記絶縁薄膜が、少
なくとも有機材料を含む材料から構成されたことを特徴
とする請求項９記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9287394A JPH11121525A (ja) | 1997-10-20 | 1997-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9287394A JPH11121525A (ja) | 1997-10-20 | 1997-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121525A true JPH11121525A (ja) | 1999-04-30 |
Family
ID=17716788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9287394A Pending JPH11121525A (ja) | 1997-10-20 | 1997-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121525A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353267B1 (en) | 1999-09-22 | 2002-03-05 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second sealing resins |
| JP2003045912A (ja) * | 2001-08-02 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 表示パネルおよび表示パネルの製造方法 |
| JP2017098926A (ja) * | 2015-11-13 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1997
- 1997-10-20 JP JP9287394A patent/JPH11121525A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353267B1 (en) | 1999-09-22 | 2002-03-05 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second sealing resins |
| US6562658B2 (en) | 1999-09-22 | 2003-05-13 | Oki Electric Industry Co., Ltd. | Method of making semiconductor device having first and second sealing resins |
| US6699735B2 (en) | 1999-09-22 | 2004-03-02 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
| JP2003045912A (ja) * | 2001-08-02 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 表示パネルおよび表示パネルの製造方法 |
| JP2017098926A (ja) * | 2015-11-13 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2019073734A1 (ja) * | 2017-10-10 | 2019-04-18 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2019071345A (ja) * | 2017-10-10 | 2019-05-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| CN111194478A (zh) * | 2017-10-10 | 2020-05-22 | 日立汽车系统株式会社 | 电子控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756685B2 (en) | Semiconductor device | |
| US6294831B1 (en) | Electronic package with bonded structure and method of making | |
| JP2570498B2 (ja) | 集積回路チップ・キャリア | |
| US7061102B2 (en) | High performance flipchip package that incorporates heat removal with minimal thermal mismatch | |
| US6744132B2 (en) | Module with adhesively attached heat sink | |
| US6849942B2 (en) | Semiconductor package with heat sink attached to substrate | |
| US6747331B2 (en) | Method and packaging structure for optimizing warpage of flip chip organic packages | |
| US20060249852A1 (en) | Flip-chip semiconductor device | |
| US6317331B1 (en) | Wiring substrate with thermal insert | |
| JPH07153903A (ja) | 半導体装置パッケージ | |
| JP2008071953A (ja) | 半導体装置 | |
| CN111508909A (zh) | 可靠的表面安装整体功率模块 | |
| US7300822B2 (en) | Low warpage flip chip package solution-channel heat spreader | |
| KR20080044328A (ko) | 회로 모듈 및 이 회로 모듈을 사용한 회로 장치 | |
| US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
| JPH1117064A (ja) | 半導体パッケージ | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| US20060055018A1 (en) | Semiconductor device | |
| JP2003324183A (ja) | 半導体装置 | |
| JP4899406B2 (ja) | フリップチップ型半導体装置 | |
| JPH11284097A (ja) | 半導体装置 | |
| JPH11121525A (ja) | 半導体装置 | |
| WO2021157269A1 (ja) | 電子機器 | |
| JPH09232376A (ja) | 突起電極を用いた表面実装構造及び中間基板 | |
| JP2002289735A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |