JPH11108997A - 電子回路検査装置 - Google Patents
電子回路検査装置Info
- Publication number
- JPH11108997A JPH11108997A JP9266827A JP26682797A JPH11108997A JP H11108997 A JPH11108997 A JP H11108997A JP 9266827 A JP9266827 A JP 9266827A JP 26682797 A JP26682797 A JP 26682797A JP H11108997 A JPH11108997 A JP H11108997A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- under test
- transient response
- response signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 照明用インバータ基板上のトランジスタと並
列接続された順方向ダイオードの有無を検出、および他
の電子回路において同等回路素子の検知に適用できる電
子回路検査装置を得る。 【解決手段】 回路にパルス信号を入力し、過渡電流波
形の差異によってダイオードの有無を検出できるように
構成しており、電流検知の方法は１次側がダイオードと
直列接続されているトランスの２次側誘起電圧を利用し
て行うので、被検査回路に影響を与えることなく、微小
電流変化の検知が可能である。
列接続された順方向ダイオードの有無を検出、および他
の電子回路において同等回路素子の検知に適用できる電
子回路検査装置を得る。 【解決手段】 回路にパルス信号を入力し、過渡電流波
形の差異によってダイオードの有無を検出できるように
構成しており、電流検知の方法は１次側がダイオードと
直列接続されているトランスの２次側誘起電圧を利用し
て行うので、被検査回路に影響を与えることなく、微小
電流変化の検知が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に電子回路検
査装置に関し、特に並列接続された低インピーダンス素
子の接続不良を検査するのに適用した検査装置に関する
ものである。
査装置に関し、特に並列接続された低インピーダンス素
子の接続不良を検査するのに適用した検査装置に関する
ものである。
【０００２】
【従来の技術】電子回路を搭載する電化製品の製造工程
において、実際の製品レベルで実動検査を行うと、電子
回路を破壊するおそれのある場合や早期不良発見を目的
として、基板単体レベルでの検査が行われている。従
来、基板単体レベルでの自動検査装置としては、インサ
ーキットテスタがある。
において、実際の製品レベルで実動検査を行うと、電子
回路を破壊するおそれのある場合や早期不良発見を目的
として、基板単体レベルでの検査が行われている。従
来、基板単体レベルでの自動検査装置としては、インサ
ーキットテスタがある。
【０００３】その検査方法は、被検査対象素子あるいは
回路上に直流、または交流の微弱信号を供給し、定常状
態でのインピーダンス値を計測し、予め設定されている
良品データとの比較によって、プリント基板上の電子部
品結線不良を検査する方法である。
回路上に直流、または交流の微弱信号を供給し、定常状
態でのインピーダンス値を計測し、予め設定されている
良品データとの比較によって、プリント基板上の電子部
品結線不良を検査する方法である。
【０００４】
【発明が解決しようとする課題】図１に示す回路におい
て、被検査ダイオード２の結線開放不良を検査しようと
した場合、従来、インサーキットテスタが行っている直
流、または交流の微弱信号を供給し、定常状態でのイン
ピーダンス値を計測する方法では、被検査ダイオード２
と並列に結線されたＮＰＮトランジスタ１のベース、エ
ミッタ間特性（ベースからエミッタ方向に電流を通しや
すく、逆方向には電流を通さない特性）と重なり合うた
め、定常状態でのインピーダンス値を計測してもその変
化を捕らえることができない。
て、被検査ダイオード２の結線開放不良を検査しようと
した場合、従来、インサーキットテスタが行っている直
流、または交流の微弱信号を供給し、定常状態でのイン
ピーダンス値を計測する方法では、被検査ダイオード２
と並列に結線されたＮＰＮトランジスタ１のベース、エ
ミッタ間特性（ベースからエミッタ方向に電流を通しや
すく、逆方向には電流を通さない特性）と重なり合うた
め、定常状態でのインピーダンス値を計測してもその変
化を捕らえることができない。
【０００５】ＮＰＮトランジスタの代わりに、ＰＮＰト
ランジスタの場合は、ベース、コレクタ間にダイオード
が順方向に並列接続される場合も同様である。
ランジスタの場合は、ベース、コレクタ間にダイオード
が順方向に並列接続される場合も同様である。
【０００６】本発明の目的は、前記課題を解決し、順方
向に並列接続されたダイオードの自動検査装置を提供す
ることにある。
向に並列接続されたダイオードの自動検査装置を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明の第１の構成によ
る電子回路検査装置は、被検査回路にパルス信号を印加
するパルス信号源と、前記被検査回路の前記パルス信号
に対する過渡応答信号をアナログデジタル変換するアナ
ログデジタル変換器と、前記デジタル変換された過渡応
答信号を演算処理し、正常回路の過渡応答信号にもとづ
いて設定した判定値と比較して前記被検査回路の異常を
判定するマイクロプロセッサと、前記被検査回路または
正常回路の過渡応答信号波形および被検査回路の検査結
果を表示する表示装置とを備えたものである。
る電子回路検査装置は、被検査回路にパルス信号を印加
するパルス信号源と、前記被検査回路の前記パルス信号
に対する過渡応答信号をアナログデジタル変換するアナ
ログデジタル変換器と、前記デジタル変換された過渡応
答信号を演算処理し、正常回路の過渡応答信号にもとづ
いて設定した判定値と比較して前記被検査回路の異常を
判定するマイクロプロセッサと、前記被検査回路または
正常回路の過渡応答信号波形および被検査回路の検査結
果を表示する表示装置とを備えたものである。
【０００８】本発明の第２の構成による電子回路検査装
置は、前記パルス信号源がステップパルス波形または矩
形パルスまたは矩形パルス波形を発生するものである。
置は、前記パルス信号源がステップパルス波形または矩
形パルスまたは矩形パルス波形を発生するものである。
【０００９】本発明の第３の構成による電子回路検査装
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号の振動波形の継続時間を算出するものである。
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号の振動波形の継続時間を算出するものである。
【００１０】本発明の第４の構成による電子回路検査装
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形の実効値または整流値の積分値を算出し、
これを過渡応答信号の信号波形の継続時間の指標とする
ものである。
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形の実効値または整流値の積分値を算出し、
これを過渡応答信号の信号波形の継続時間の指標とする
ものである。
【００１１】本発明の第５の構成による電子回路検査装
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形の包絡線が正常回路の応答波形にもとづい
て予め設定した範囲内にあるかどうかを判定するもので
ある。
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形の包絡線が正常回路の応答波形にもとづい
て予め設定した範囲内にあるかどうかを判定するもので
ある。
【００１２】本発明の第６の構成による電子回路検査装
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形のピーク時刻またはゼロクロス時刻にもと
づいて振動波形の周波数を抽出し、正常回路の振動周波
数と比較判定するものである。
置は、前記マイクロプロセッサが前記被検査回路の過渡
応答信号波形のピーク時刻またはゼロクロス時刻にもと
づいて振動波形の周波数を抽出し、正常回路の振動周波
数と比較判定するものである。
【００１３】本発明の第７の構成による電子回路検査装
置は、被検査回路にパルス信号を印加するパルス信号源
と、前記被検査回路の前記パルス信号に対する過渡応答
信号の実効値または整流値を演算する実効値回路または
整流回路の出力信号をアナログデジタル変換するアナロ
グデジタル変換器と、前記アナログデジタル変換器の出
力信号を演算処理し、正常回路の過渡応答信号にもとづ
いて設定した判定値と比較して前記被検査回路の異常を
判定するマイクロプロセッサと、前記被検査回路または
正常回路の過渡応答信号波形および被検査回路の検査結
果を表示する表示装置とを備えたものである。
置は、被検査回路にパルス信号を印加するパルス信号源
と、前記被検査回路の前記パルス信号に対する過渡応答
信号の実効値または整流値を演算する実効値回路または
整流回路の出力信号をアナログデジタル変換するアナロ
グデジタル変換器と、前記アナログデジタル変換器の出
力信号を演算処理し、正常回路の過渡応答信号にもとづ
いて設定した判定値と比較して前記被検査回路の異常を
判定するマイクロプロセッサと、前記被検査回路または
正常回路の過渡応答信号波形および被検査回路の検査結
果を表示する表示装置とを備えたものである。
【００１４】
実施の形態１．図１は本発明の実施の形態１における自
動電子回路検査装置の計測回路図、図２はパルス信号源
１５から出力されるステップ信号波形を示す図、図３は
パルス信号源１５から出力される矩形波信号波形を示す
図、図４および図５はトランス３の２次側３ｂで測定さ
れる出力過渡応答波形を示す図である。図１に示す被検
査回路は、具体的にはチョークコイル電流制御型一石自
励インバータ回路のうち、本発明の検査方法に関連する
電子回路素子を抜粋したものである。パルス信号源１５
は、検査を行うために被検査回路にパルス信号を供給す
るためのもので、被検査回路の過渡応答は、トランス２
次側３ｂの両端から電圧波形変化として測定するもので
ある。
動電子回路検査装置の計測回路図、図２はパルス信号源
１５から出力されるステップ信号波形を示す図、図３は
パルス信号源１５から出力される矩形波信号波形を示す
図、図４および図５はトランス３の２次側３ｂで測定さ
れる出力過渡応答波形を示す図である。図１に示す被検
査回路は、具体的にはチョークコイル電流制御型一石自
励インバータ回路のうち、本発明の検査方法に関連する
電子回路素子を抜粋したものである。パルス信号源１５
は、検査を行うために被検査回路にパルス信号を供給す
るためのもので、被検査回路の過渡応答は、トランス２
次側３ｂの両端から電圧波形変化として測定するもので
ある。
【００１５】回路動作は、まずパルス信号源１５から図
２に示すステップパルス波形を供給すると、電圧ステッ
プ変化に応答して、トランス３の１次側３ａを流れる電
流に過渡現象変化が生じる。ここで、ダイオード２のア
ノードには正極性の信号を印加する。この電流変化は、
トランス誘起現象によって、トランスの２次側３ｂに電
流変化を生じ、トランスの２次側３ｂの両端から電圧波
形として計測する。
２に示すステップパルス波形を供給すると、電圧ステッ
プ変化に応答して、トランス３の１次側３ａを流れる電
流に過渡現象変化が生じる。ここで、ダイオード２のア
ノードには正極性の信号を印加する。この電流変化は、
トランス誘起現象によって、トランスの２次側３ｂに電
流変化を生じ、トランスの２次側３ｂの両端から電圧波
形として計測する。
【００１６】トランスの２次側３ｂの両端から計測され
る過渡応答波形は、被検査ダイオード２が接続されてい
る場合、図４に示すとおり波形の振動が短時間のうちに
減衰する。一方、被検査ダイオード２が接続されていな
い場合、図５に示すおとり波形の振動が図４に比べ明か
に長時間継続する。したがって、被検査回路の状態変化
をトランスの２次側３ｂの両端から計測される過渡現象
波形によって判別できる。
る過渡応答波形は、被検査ダイオード２が接続されてい
る場合、図４に示すとおり波形の振動が短時間のうちに
減衰する。一方、被検査ダイオード２が接続されていな
い場合、図５に示すおとり波形の振動が図４に比べ明か
に長時間継続する。したがって、被検査回路の状態変化
をトランスの２次側３ｂの両端から計測される過渡現象
波形によって判別できる。
【００１７】判別方法は、図１の検査装置の計測回路図
に示すとおり、トランスの２次側３ｂの両端から計測さ
れる過渡応答波形をアナログデジタル変換器１１を通じ
て入力し、マイクロプロセッサ１２にて演算処理後、メ
モリ１３上に予め設定されている判定値と比較すること
によって、被検査ダイオード２の電気的接続不良を判別
するものである。判定結果は、表示装置１４上に表示す
る。
に示すとおり、トランスの２次側３ｂの両端から計測さ
れる過渡応答波形をアナログデジタル変換器１１を通じ
て入力し、マイクロプロセッサ１２にて演算処理後、メ
モリ１３上に予め設定されている判定値と比較すること
によって、被検査ダイオード２の電気的接続不良を判別
するものである。判定結果は、表示装置１４上に表示す
る。
【００１８】前記判定値の設定方法は、正常な回路によ
る波形を計測し、表示装置１４上に表示された波形にも
とづいて設定を行う。また、設定値は検査対象に応じて
複数登録でき、容易に選択できるので、汎用性を持たせ
ることができる。
る波形を計測し、表示装置１４上に表示された波形にも
とづいて設定を行う。また、設定値は検査対象に応じて
複数登録でき、容易に選択できるので、汎用性を持たせ
ることができる。
【００１９】本実施の形態は、ダイオードの接続の良否
判定を例として説明したが、検査対象はこれに限られる
ことなく、異常によって過渡応答波形に違いの現れる電
子回路に広く適用できるものである。特に、並列接続さ
れた低インピーダンス素子のように直流や交流の微小信
号の印加で判別の困難な検査対象にも適用できる。ま
た、被検査回路に実電流電圧を印加する必要がないの
で、検査時に回路基板を破壊する恐れがない。
判定を例として説明したが、検査対象はこれに限られる
ことなく、異常によって過渡応答波形に違いの現れる電
子回路に広く適用できるものである。特に、並列接続さ
れた低インピーダンス素子のように直流や交流の微小信
号の印加で判別の困難な検査対象にも適用できる。ま
た、被検査回路に実電流電圧を印加する必要がないの
で、検査時に回路基板を破壊する恐れがない。
【００２０】実施の形態２．本実施の形態は、マイクロ
プロセッサ１２による過渡応答波形の演算処理と判定の
具体的方法を説明するものである。実施の形態１にあげ
たダイオードの接続不良の例では、正常波形と異常波形
の違いが主として振動波形の継続時間の違いとして現れ
る。このような場合には、過渡応答波形の実効値あるい
は整流値を積分し、その積分値の大小によって振動波形
の継続時間の違いを判定する方法が適している。また、
実効値回路、整流回路、積分回路等のアナログ演算処理
回路をアナログデジタル変換器１１の前に設けて、マイ
クロプロセッサ１２による演算の替りにアナログ信号処
理として行うようにすれば、マイクロプロセッサ１２の
演算処理を軽減することができ、判定処理時間を短縮す
ることができる。また、マイクロプロセッサによる演算
処理に比べて、より高速な応答波形の演算処理が可能と
なる。
プロセッサ１２による過渡応答波形の演算処理と判定の
具体的方法を説明するものである。実施の形態１にあげ
たダイオードの接続不良の例では、正常波形と異常波形
の違いが主として振動波形の継続時間の違いとして現れ
る。このような場合には、過渡応答波形の実効値あるい
は整流値を積分し、その積分値の大小によって振動波形
の継続時間の違いを判定する方法が適している。また、
実効値回路、整流回路、積分回路等のアナログ演算処理
回路をアナログデジタル変換器１１の前に設けて、マイ
クロプロセッサ１２による演算の替りにアナログ信号処
理として行うようにすれば、マイクロプロセッサ１２の
演算処理を軽減することができ、判定処理時間を短縮す
ることができる。また、マイクロプロセッサによる演算
処理に比べて、より高速な応答波形の演算処理が可能と
なる。
【００２１】過渡応答波形の演算処理と判定の他の方法
としては、応答波形の包絡線が正常回路の応答波形にも
とづいて予め設定した範囲内にあるかどうかを判定する
方法も適用できる。この方法によれば、検査対象波形
の、より一般的な特徴を検査することができるので、汎
用性の高い検査装置が実現できる。
としては、応答波形の包絡線が正常回路の応答波形にも
とづいて予め設定した範囲内にあるかどうかを判定する
方法も適用できる。この方法によれば、検査対象波形
の、より一般的な特徴を検査することができるので、汎
用性の高い検査装置が実現できる。
【００２２】更に、他の方法としては、応答波形のピー
クの時間間隔や、ゼロクロス時刻の間隔を抽出し、振動
波形の周波数を検査する方法も適用できる。回路接続の
異常は、多くの場合共振周波数の変化を伴うものである
から、正常な回路の振動周波数と比較、判定することに
より、汎用性の高い異常検査が可能である。
クの時間間隔や、ゼロクロス時刻の間隔を抽出し、振動
波形の周波数を検査する方法も適用できる。回路接続の
異常は、多くの場合共振周波数の変化を伴うものである
から、正常な回路の振動周波数と比較、判定することに
より、汎用性の高い異常検査が可能である。
【００２３】
【発明の効果】本発明の第１および第２の構成に係る電
子回路検査装置によれば、被検査回路にパルス信号を印
加し、それによる過渡応答信号波形にもとづいて検査す
るので、直流や交流の微小信号の印加による検査で判定
の困難な並列接続された低インピーダンス回路の検査が
可能である。
子回路検査装置によれば、被検査回路にパルス信号を印
加し、それによる過渡応答信号波形にもとづいて検査す
るので、直流や交流の微小信号の印加による検査で判定
の困難な並列接続された低インピーダンス回路の検査が
可能である。
【００２４】本発明の第３および第４の構成に係る電子
回路検査装置によれば、被検査回路の過渡応答信号の振
動波形の継続時間によって異常を判定しているので、汎
用性のある電子回路検査装置が提供できる。
回路検査装置によれば、被検査回路の過渡応答信号の振
動波形の継続時間によって異常を判定しているので、汎
用性のある電子回路検査装置が提供できる。
【００２５】本発明の第５および第６の構成に係る電子
回路検査装置によれば、被検査回路の異常によって一般
的に発生する変化を指標として異常を判定しているの
で、汎用性のある電子回路検査装置が提供できる。
回路検査装置によれば、被検査回路の異常によって一般
的に発生する変化を指標として異常を判定しているの
で、汎用性のある電子回路検査装置が提供できる。
【００２６】本発明の第７の構成に係る電子回路検査装
置によれば、被検査回路の過渡応答信号波形の演算処理
をアナログ演算処理回路によって行うので、マイクロプ
ロセッサの演算を軽減できて判定処理時間を短縮でき
る。また、マイクロプロセッサによる波形演算処理に比
べて、より高速な応答波形の演算処理が可能となる。
置によれば、被検査回路の過渡応答信号波形の演算処理
をアナログ演算処理回路によって行うので、マイクロプ
ロセッサの演算を軽減できて判定処理時間を短縮でき
る。また、マイクロプロセッサによる波形演算処理に比
べて、より高速な応答波形の演算処理が可能となる。
【図１】 本発明の実施の形態１における自動電子回路
検査装置の計測回路図である。
検査装置の計測回路図である。
【図２】 パルス信号源１５から出力されるステップ信
号波形を示す図である。
号波形を示す図である。
【図３】 パルス信号源１５から出力される矩形波信号
波形を示す図である。
波形を示す図である。
【図４】 トランス３の２次側３ｂで測定される出力過
渡応答波形を示す図である。
渡応答波形を示す図である。
【図５】 トランス３の２次側３ｂで測定される出力過
渡応答波形を示す図である。
渡応答波形を示す図である。
１ ＮＰＮトランジスタ、２ 被検査ダイオード、３ａ
トランス１次側、３ｂ トランス２次側、４ コンデ
ンサ、５ 低抵抗、１０ 検査装置、１１ アナログー
デジタル変換器（ＡＤＣ）、１２ マイクロプロセッ
サ、１３ メモリ、１４ 表示、１５ 信号源。
トランス１次側、３ｂ トランス２次側、４ コンデ
ンサ、５ 低抵抗、１０ 検査装置、１１ アナログー
デジタル変換器（ＡＤＣ）、１２ マイクロプロセッ
サ、１３ メモリ、１４ 表示、１５ 信号源。
Claims (7)
- 【請求項１】 被検査回路にパルス信号を印加するパル
ス信号源と、前記被検査回路の前記パルス信号に対する
過渡応答信号をアナログデジタル変換するアナログデジ
タル変換器と、前記デジタル変換された過渡応答信号を
演算処理し、正常回路の過渡応答信号にもとづいて設定
した判定値と比較して前記被検査回路の異常を判定する
マイクロプロセッサと、前記被検査回路または正常回路
の過渡応答信号波形および被検査回路の検査結果を表示
する表示装置とを備えた電子回路検査装置。 - 【請求項２】 前記パルス信号源は、ステップパルス波
形または矩形パルス波形を発生する請求項１記載の電子
回路検査装置。 - 【請求項３】 前記マイクロプロセッサは、前記被検査
回路の過渡応答信号の振動波形の継続時間を算出する請
求項１記載の電子回路検査装置。 - 【請求項４】 前記マイクロプロセッサは、前記被検査
回路の過渡応答信号波形の実効値または整流値の積分値
を算出し、これを過渡応答信号の信号波形の継続時間の
指標とする請求項３記載の電子回路検査装置。 - 【請求項５】 前記マイクロプロセッサは、前記被検査
回路の過渡応答信号波形の包絡線が正常回路の応答波形
にもとづいて予め設定した範囲内にあるかどうかを判定
する請求項１記載の電子回路検査装置。 - 【請求項６】 前記マイクロプロセッサは、前記被検査
回路の過渡応答信号波形のピーク時刻またはゼロクロス
時刻にもとづいて振動波形の周波数を抽出し、正常回路
の振動周波数と比較判定する請求項１記載の電子回路検
査装置。 - 【請求項７】 被検査回路にパルス信号を印加するパル
ス信号源と、前記被検査回路の前記パルス信号に対する
過渡応答信号の実効値または整流値を演算する実効値回
路または整流回路の出力信号をアナログデジタル変換す
るアナログデジタル変換器と、前記アナログデジタル変
換器の出力信号を演算処理し、正常回路の過渡応答信号
にもとづいて設定した判定値と比較して前記被検査回路
の異常を判定するマイクロプロセッサと、前記被検査回
路または正常回路の過渡応答信号波形および被検査回路
の検査結果を表示する表示装置とを備えた電子回路検査
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26682797A JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
| JP2004159755A JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26682797A JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159754A Division JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159755A Division JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11108997A true JPH11108997A (ja) | 1999-04-23 |
| JP3577912B2 JP3577912B2 (ja) | 2004-10-20 |
Family
ID=17436212
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26682797A Expired - Fee Related JP3577912B2 (ja) | 1997-09-30 | 1997-09-30 | 電子回路検査装置 |
| JP2004159755A Expired - Fee Related JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A Expired - Fee Related JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004159755A Expired - Fee Related JP3856013B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
| JP2004159754A Expired - Fee Related JP3818299B2 (ja) | 1997-09-30 | 2004-05-28 | 電子回路検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (3) | JP3577912B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264398A (ja) * | 1999-11-22 | 2001-09-26 | Fujitsu Ten Ltd | 電子部品検査装置及び検査方法 |
| JP2006023138A (ja) * | 2004-07-07 | 2006-01-26 | Hioki Ee Corp | 電子回路検査装置および電子回路検査方法 |
| KR20160131709A (ko) * | 2015-05-08 | 2016-11-16 | 전자부품연구원 | 반도체 소자 진단장치 |
| CN108693464A (zh) * | 2017-04-01 | 2018-10-23 | 亚德诺半导体集团 | 用于故障检测的模拟输入电路传感 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155862A (en) * | 1980-05-07 | 1981-12-02 | Komatsu Ltd | Frequency measuring method |
| JPS5879169A (ja) * | 1981-11-05 | 1983-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子評価法 |
| JPS608760A (ja) * | 1983-06-29 | 1985-01-17 | Yuniki Eng:Kk | 各種コイルの判定装置 |
| JPS63200079A (ja) * | 1987-02-16 | 1988-08-18 | Canon Inc | 半導体素子の特性測定方式 |
-
1997
- 1997-09-30 JP JP26682797A patent/JP3577912B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-28 JP JP2004159755A patent/JP3856013B2/ja not_active Expired - Fee Related
- 2004-05-28 JP JP2004159754A patent/JP3818299B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264398A (ja) * | 1999-11-22 | 2001-09-26 | Fujitsu Ten Ltd | 電子部品検査装置及び検査方法 |
| JP2006023138A (ja) * | 2004-07-07 | 2006-01-26 | Hioki Ee Corp | 電子回路検査装置および電子回路検査方法 |
| JP4596834B2 (ja) * | 2004-07-07 | 2010-12-15 | 日置電機株式会社 | 電子回路検査装置および電子回路検査方法 |
| KR20160131709A (ko) * | 2015-05-08 | 2016-11-16 | 전자부품연구원 | 반도체 소자 진단장치 |
| CN108693464A (zh) * | 2017-04-01 | 2018-10-23 | 亚德诺半导体集团 | 用于故障检测的模拟输入电路传感 |
| US10852360B2 (en) | 2017-04-01 | 2020-12-01 | Analog Devices International Unlimited Company | ADC input circuit sensing for fault detection |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004271538A (ja) | 2004-09-30 |
| JP3856013B2 (ja) | 2006-12-13 |
| JP2004239925A (ja) | 2004-08-26 |
| JP3818299B2 (ja) | 2006-09-06 |
| JP3577912B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06160457A (ja) | 回路板試験装置 | |
| CN107807323A (zh) | 电路板健康状况监测方法，检测装置以及检测系统 | |
| US10139454B2 (en) | Test device and alternating current power detection method of the same | |
| JP3577912B2 (ja) | 電子回路検査装置 | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP3784479B2 (ja) | 回路基板検査方法 | |
| JPH07301646A (ja) | プリント基板検査装置 | |
| JPH1026647A (ja) | 基板検査方法及び装置 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| US20170205449A1 (en) | Test device and alternating current power detection method of the same | |
| CN102478615A (zh) | 检测电容缺失的方法 | |
| JP5474685B2 (ja) | 擬似放電発生器および回路基板検査装置 | |
| JP3469369B2 (ja) | 電気計測器 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH05164803A (ja) | インサーキットテスタ用オープンテスト装置 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JP2002057454A (ja) | 集積回路の接合状態判定方法、及び集積回路の接合状態検査装置 | |
| JPS63241459A (ja) | 半田付不良検査方法 | |
| JP5485100B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JPH11337626A (ja) | 実装基板の不良検査方法 | |
| JPH0821860A (ja) | 交流ピーク値チェック装置 | |
| CN114047419A (zh) | 可控硅检测仪及可控硅性能检测方法 | |
| JPH07335445A (ja) | 変圧器の絶縁状態監視装置 | |
| JPH11183529A (ja) | 微小電流測定方法および微小電流測定装置 | |
| JP2004028975A (ja) | ディジタルｉｃのリード半田付け不良検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |