JPH1093864A - Ｍｏｓ型固体撮像装置の駆動方法 - Google Patents
Ｍｏｓ型固体撮像装置の駆動方法Info
- Publication number
- JPH1093864A JPH1093864A JP8247865A JP24786596A JPH1093864A JP H1093864 A JPH1093864 A JP H1093864A JP 8247865 A JP8247865 A JP 8247865A JP 24786596 A JP24786596 A JP 24786596A JP H1093864 A JPH1093864 A JP H1093864A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- reset
- line
- unit cell
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 再生画面上でシェーディングなどの発生する
ことのないＭＯＳ型固体撮像装置を提供する。 【解決手段】 本発明は、信号電荷が蓄積された単位セ
ルから信号を読みだす行の単位セルの選択を行なう水平
アドレス線のうち、読み出し行の前記水平アドレス線に
単位セルに蓄積された信号電荷の読み出しを行なうため
の電位を印加し（ｔ＝１）、前記読みだし行の単位セル
に蓄積された電荷のリセットを行なうための電位をリセ
ット線に印加し（ｔ＝３）、前記読み出し行の水平アド
レス線の電位を変化させて前記読み出し行の単位セルに
蓄積された電荷のリセットをする（ｔ＝４）ことを特徴
とする。
ことのないＭＯＳ型固体撮像装置を提供する。 【解決手段】 本発明は、信号電荷が蓄積された単位セ
ルから信号を読みだす行の単位セルの選択を行なう水平
アドレス線のうち、読み出し行の前記水平アドレス線に
単位セルに蓄積された信号電荷の読み出しを行なうため
の電位を印加し（ｔ＝１）、前記読みだし行の単位セル
に蓄積された電荷のリセットを行なうための電位をリセ
ット線に印加し（ｔ＝３）、前記読み出し行の水平アド
レス線の電位を変化させて前記読み出し行の単位セルに
蓄積された電荷のリセットをする（ｔ＝４）ことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＯＳ型固体撮像
装置の駆動方法に関する。
装置の駆動方法に関する。
【０００２】
【従来の技術】近年、ＭＯＳ型固体撮像装置の一つとし
て、増幅型固体撮像装置が種々提案されている。図８
は、このようなＭＯＳ型固体撮像装置の概要を示す回路
構成図である。
て、増幅型固体撮像装置が種々提案されている。図８
は、このようなＭＯＳ型固体撮像装置の概要を示す回路
構成図である。
【０００３】同図に示すように、このＭＯＳ型固体撮像
装置の単位セルは、フォトダイオード１（１−１−１〜
１−２−２）、フォトダイオード１（１−１−１〜１−
２−２）の信号を増幅する増幅トランジスタ２（２−１
−１〜２−２−２）、信号を読み出すラインを選択する
アドレス容量３（３−１−１〜３−２−２）、信号電荷
をリセットするリセットトランジスタ４（４−１−１〜
４−２−２）から構成されている。
装置の単位セルは、フォトダイオード１（１−１−１〜
１−２−２）、フォトダイオード１（１−１−１〜１−
２−２）の信号を増幅する増幅トランジスタ２（２−１
−１〜２−２−２）、信号を読み出すラインを選択する
アドレス容量３（３−１−１〜３−２−２）、信号電荷
をリセットするリセットトランジスタ４（４−１−１〜
４−２−２）から構成されている。
【０００４】ここでは、２×２個の単位セルが二次元上
に配列されている図を示しているが、実際には、これよ
り多くの単位セルが配列される。垂直シフトレジスタ５
から水平方向に配線されている水平アドレス線６（６−
１，６−２）はアドレス容量３（３−１−１〜３−２−
２）に結線され、信号を読みだすラインを決定する。
に配列されている図を示しているが、実際には、これよ
り多くの単位セルが配列される。垂直シフトレジスタ５
から水平方向に配線されている水平アドレス線６（６−
１，６−２）はアドレス容量３（３−１−１〜３−２−
２）に結線され、信号を読みだすラインを決定する。
【０００５】リセット線７（７−１，７−２）は、リセ
ットトランジスタ４（４−１−１〜４−２−２）のゲー
トに結線されている。増幅トランジスタ２（２−１−１
〜２−２−２）のソースは垂直信号線８（８−１，８−
２）に結線される。
ットトランジスタ４（４−１−１〜４−２−２）のゲー
トに結線されている。増幅トランジスタ２（２−１−１
〜２−２−２）のソースは垂直信号線８（８−１，８−
２）に結線される。
【０００６】この垂直信号線８（８−１，８−２）の一
端には、負荷トランジスタ９（９−１，９−２）が接続
されており、他端には１ライン（１行）分の信号を取り
込む信号取り込みトランジスタ１０（１０−１，１０−
２）を介して、１ライン（１行）分の信号を蓄積する増
幅信号蓄積容量１１（１１−１，１１−２）に結線され
るとともに、水平シフトレジスタ１３から供給される選
択パルスにより選択される水平選択トランジスタ１２
（１２−１，１２−２）を介して水平信号線１５に結線
されている。
端には、負荷トランジスタ９（９−１，９−２）が接続
されており、他端には１ライン（１行）分の信号を取り
込む信号取り込みトランジスタ１０（１０−１，１０−
２）を介して、１ライン（１行）分の信号を蓄積する増
幅信号蓄積容量１１（１１−１，１１−２）に結線され
るとともに、水平シフトレジスタ１３から供給される選
択パルスにより選択される水平選択トランジスタ１２
（１２−１，１２−２）を介して水平信号線１５に結線
されている。
【０００７】以下、図９のタイミングチャート参照し
て、このＭＯＳ型固体撮像装置の動作について説明す
る。水平アドレス線６−１をハイレベルにするアドレス
パルス２１−１を印加すると、この行の増幅トランジス
タ２−１−１，２−１−２と負荷トランジスタ９−１，
９−２でソースホロア回路が構成される。
て、このＭＯＳ型固体撮像装置の動作について説明す
る。水平アドレス線６−１をハイレベルにするアドレス
パルス２１−１を印加すると、この行の増幅トランジス
タ２−１−１，２−１−２と負荷トランジスタ９−１，
９−２でソースホロア回路が構成される。
【０００８】これにより、増幅トランジスタ２−１−
１，２−１−２のゲート電圧、すなわちフォトダイオー
ド１−１−１，１−１−２の電圧とほぼ同等の電圧が垂
直信号線８−１，８−２に現れる。
１，２−１−２のゲート電圧、すなわちフォトダイオー
ド１−１−１，１−１−２の電圧とほぼ同等の電圧が垂
直信号線８−１，８−２に現れる。
【０００９】このとき、信号取り込みトランジスタ１０
−１，１０−２の共通ゲート１４に信号取り込みパルス
を印加し、増幅信号蓄積容量１１−１，１１−２に垂直
信号線８−１，８−２に現れた電圧とその容量の積の増
幅された信号電荷を蓄積する。
−１，１０−２の共通ゲート１４に信号取り込みパルス
を印加し、増幅信号蓄積容量１１−１，１１−２に垂直
信号線８−１，８−２に現れた電圧とその容量の積の増
幅された信号電荷を蓄積する。
【００１０】増幅信号蓄積容量１１−１，１１−２に信
号が蓄積された後、リセットトランジスタ４−１−１，
４−１−２にリセットパルス２２−１を印加して、フォ
トダイオード１−１−１，１−１−２に蓄積された信号
電荷をリセットする。
号が蓄積された後、リセットトランジスタ４−１−１，
４−１−２にリセットパルス２２−１を印加して、フォ
トダイオード１−１−１，１−１−２に蓄積された信号
電荷をリセットする。
【００１１】図１０は、このときのリセットトランジス
タの動作を示す電位分布図である。同図に示すように、
リセットトランジスタにリセットパルスが印加される
と、リセットトランジスタのソース側の検出部１６−１
に蓄積されていた電荷が、ドレイン側に流れ込みリセッ
トが行なわれる。
タの動作を示す電位分布図である。同図に示すように、
リセットトランジスタにリセットパルスが印加される
と、リセットトランジスタのソース側の検出部１６−１
に蓄積されていた電荷が、ドレイン側に流れ込みリセッ
トが行なわれる。
【００１２】つぎに、水平シフトレジスタ１３から水平
選択パルス２３−１，２３−２を水平選択トランジスタ
１２−１，１２−２に順次印加し、水平信号線１５から
１行分の出力信号２４−１，２４−２を順次取り出す。
この動作を次のライン次のラインと順次続けることによ
り、２次元状に配置されたフォトダイオードのすべての
信号を読み出すことができる。
選択パルス２３−１，２３−２を水平選択トランジスタ
１２−１，１２−２に順次印加し、水平信号線１５から
１行分の出力信号２４−１，２４−２を順次取り出す。
この動作を次のライン次のラインと順次続けることによ
り、２次元状に配置されたフォトダイオードのすべての
信号を読み出すことができる。
【００１３】
【発明が解決しようとする課題】ところが、このような
ＭＯＳ型固体撮像装置にあっては、次のような問題があ
った。すなわち、リセットトランジスタ４は、通常ＭＯ
Ｓ型トランジスタで構成されるため、ＭＯＳ型トランジ
スタのゲートとなるリセット線は多結晶シリコンで形成
される。
ＭＯＳ型固体撮像装置にあっては、次のような問題があ
った。すなわち、リセットトランジスタ４は、通常ＭＯ
Ｓ型トランジスタで構成されるため、ＭＯＳ型トランジ
スタのゲートとなるリセット線は多結晶シリコンで形成
される。
【００１４】セル検出部のリセットは、選択された行で
共通に行なうため、リセット線７は行方向に伸長した長
い配線になる。ところが、近年の多画素化の要請により
単位セルの大きさは次第に小さくなっている。そのた
め、多結晶シリコン配線の配線幅は年々狭くなってお
り、そのため配線抵抗は高くなる傾向にある。
共通に行なうため、リセット線７は行方向に伸長した長
い配線になる。ところが、近年の多画素化の要請により
単位セルの大きさは次第に小さくなっている。そのた
め、多結晶シリコン配線の配線幅は年々狭くなってお
り、そのため配線抵抗は高くなる傾向にある。
【００１５】一方、単位セルの微細化に伴ない絶縁膜の
厚さも薄くなる傾向にあり、そのため配線間の容量もま
た年々大きくなる傾向にある。配線の抵抗が高くなり配
線間容量が大きくなると、配線抵抗と配線間容量との積
で決まる配線の伝達時定数が大きくなる。この配線の伝
達時定数が大きくなると、電源からリセット線に印加さ
れるパルスの電圧が、電源より遠い部分に十分に伝わる
のにかかる時間が増大してしまう。
厚さも薄くなる傾向にあり、そのため配線間の容量もま
た年々大きくなる傾向にある。配線の抵抗が高くなり配
線間容量が大きくなると、配線抵抗と配線間容量との積
で決まる配線の伝達時定数が大きくなる。この配線の伝
達時定数が大きくなると、電源からリセット線に印加さ
れるパルスの電圧が、電源より遠い部分に十分に伝わる
のにかかる時間が増大してしまう。
【００１６】そして、この伝達時間が印加されるパルス
の時間幅と比べて同程度にまでなると、電源より遠い部
分へはパルス電圧が十分に伝わらなくなり、その結果、
再生画面上ではシェーディングなどが発生してしまうと
いう問題があった。
の時間幅と比べて同程度にまでなると、電源より遠い部
分へはパルス電圧が十分に伝わらなくなり、その結果、
再生画面上ではシェーディングなどが発生してしまうと
いう問題があった。
【００１７】本発明は、上記実情に鑑みてなされたもの
であり、再生画面上でシェーディングなどの発生するこ
とのないＭＯＳ型固体撮像装置の駆動方法を提供するこ
とを目的とする。
であり、再生画面上でシェーディングなどの発生するこ
とのないＭＯＳ型固体撮像装置の駆動方法を提供するこ
とを目的とする。
【００１８】
【課題を解決するための手段】従って、まず、上記目的
を達成するために第１の発明は、信号電荷が蓄積された
単位セルから信号を読みだす行の単位セルの選択を行な
う水平アドレス線のうち、読み出し行の前記水平アドレ
ス線に第１の電位を印加して単位セルに蓄積された信号
電荷を読み出し、前記読み出し行の水平アドレス線に前
記第１の電位よりも高い第２の電位を印加し、前記読み
だし行の単位セルに蓄積された電荷のリセットを行なう
ための第３の電位をリセット線に印加し、前記読み出し
行の水平アドレス線の電位を前記第２の電位から前記第
１の電位に戻し、前記リセット線に印加された第３の電
位によって前記読み出し行の単位セルに蓄積された電荷
のリセットをすることを特徴とする。
を達成するために第１の発明は、信号電荷が蓄積された
単位セルから信号を読みだす行の単位セルの選択を行な
う水平アドレス線のうち、読み出し行の前記水平アドレ
ス線に第１の電位を印加して単位セルに蓄積された信号
電荷を読み出し、前記読み出し行の水平アドレス線に前
記第１の電位よりも高い第２の電位を印加し、前記読み
だし行の単位セルに蓄積された電荷のリセットを行なう
ための第３の電位をリセット線に印加し、前記読み出し
行の水平アドレス線の電位を前記第２の電位から前記第
１の電位に戻し、前記リセット線に印加された第３の電
位によって前記読み出し行の単位セルに蓄積された電荷
のリセットをすることを特徴とする。
【００１９】また、第２の発明は、信号電荷が蓄積され
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷の読み出し、前記読みだし行の単位セルに蓄積さ
れた電荷のリセットを行なうための第２の電位をリセッ
ト線に印加し、前記読み出し行の水平アドレス線に前記
第１の電位よりも低い第３の電位を印加し、前記リセッ
ト線に印加された第２の電位によって前記読み出し行の
単位セルに蓄積された電荷をリセットすることを特徴と
する。
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷の読み出し、前記読みだし行の単位セルに蓄積さ
れた電荷のリセットを行なうための第２の電位をリセッ
ト線に印加し、前記読み出し行の水平アドレス線に前記
第１の電位よりも低い第３の電位を印加し、前記リセッ
ト線に印加された第２の電位によって前記読み出し行の
単位セルに蓄積された電荷をリセットすることを特徴と
する。
【００２０】さらに、第３の発明は、信号電荷が蓄積さ
れた単位セルから信号を読みだす行の単位セルの選択を
行なう水平アドレス線のうち、読み出し行の前記水平ア
ドレス線に電位を印加して単位セルに蓄積された信号電
荷を読み出し、前記読み出し行の水平アドレス線の電位
より低い電位に変化させて前記読み出し行の単位セルに
蓄積された電荷のリセットをすることを特徴とする。
れた単位セルから信号を読みだす行の単位セルの選択を
行なう水平アドレス線のうち、読み出し行の前記水平ア
ドレス線に電位を印加して単位セルに蓄積された信号電
荷を読み出し、前記読み出し行の水平アドレス線の電位
より低い電位に変化させて前記読み出し行の単位セルに
蓄積された電荷のリセットをすることを特徴とする。
【００２１】次に、上記第１〜第４の発明の作用につい
て説明する。まず、第１の発明は、読み出し行の水平ア
ドレス線に第１の電位を印加して単位セルに蓄積された
信号電荷を読み出す。次に、読み出し行の水平アドレス
線に第１の電位よりも高い第２の電位を印加した後に、
読みだし行の単位セルに蓄積された電荷のリセットを行
なうための第３の電位をリセット線に印加する。
て説明する。まず、第１の発明は、読み出し行の水平ア
ドレス線に第１の電位を印加して単位セルに蓄積された
信号電荷を読み出す。次に、読み出し行の水平アドレス
線に第１の電位よりも高い第２の電位を印加した後に、
読みだし行の単位セルに蓄積された電荷のリセットを行
なうための第３の電位をリセット線に印加する。
【００２２】そして、読み出し行の水平アドレス線の電
位を第２の電位から第１の電位に戻し、リセット線に印
加された第３の電位によって読み出し行の単位セルに蓄
積された電荷のリセットをするので、読み出し行の単位
セルの電荷を同時にリセットすることができ、その結
果、再生画面上でシェーディング等の問題が発生するの
を防止することができる。
位を第２の電位から第１の電位に戻し、リセット線に印
加された第３の電位によって読み出し行の単位セルに蓄
積された電荷のリセットをするので、読み出し行の単位
セルの電荷を同時にリセットすることができ、その結
果、再生画面上でシェーディング等の問題が発生するの
を防止することができる。
【００２３】また、第２の発明は、信号電荷が蓄積され
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷の読み出す。
た単位セルから信号を読みだす行の単位セルの選択を行
なう水平アドレス線のうち、読み出し行の前記水平アド
レス線に第１の電位を印加して単位セルに蓄積された信
号電荷の読み出す。
【００２４】次に、読みだし行の単位セルに蓄積された
電荷のリセットを行なうための第２の電位をリセット線
に印加する。そして、読み出し行の水平アドレス線に前
記第１の電位よりも低い第３の電位を印加し、前記リセ
ット線に印加された第２の電位によって前記読み出し行
の単位セルに蓄積された電荷をリセットするので、読み
出し行の単位セルの電荷を同時にリセットすることがで
き、その結果、再生画面上でシェーディング等の問題が
発生するのを防止することができる。
電荷のリセットを行なうための第２の電位をリセット線
に印加する。そして、読み出し行の水平アドレス線に前
記第１の電位よりも低い第３の電位を印加し、前記リセ
ット線に印加された第２の電位によって前記読み出し行
の単位セルに蓄積された電荷をリセットするので、読み
出し行の単位セルの電荷を同時にリセットすることがで
き、その結果、再生画面上でシェーディング等の問題が
発生するのを防止することができる。
【００２５】さらに、第３の発明は、信号電荷が蓄積さ
れた単位セルから信号を読みだす行の単位セルの選択を
行なう水平アドレス線のうち、読み出し行の前記水平ア
ドレス線に電位を印加して単位セルに蓄積された信号電
荷を読み出す。
れた単位セルから信号を読みだす行の単位セルの選択を
行なう水平アドレス線のうち、読み出し行の前記水平ア
ドレス線に電位を印加して単位セルに蓄積された信号電
荷を読み出す。
【００２６】そして、読み出し行の水平アドレス線の電
位より低い電位に変化させて前記読み出し行の単位セル
に蓄積された電荷のリセットをするので、読み出し行の
単位セルの電荷を同時にリセットすることができ、その
結果、再生画面上でシェーディング等の問題が発生する
のを防止することができる。
位より低い電位に変化させて前記読み出し行の単位セル
に蓄積された電荷のリセットをするので、読み出し行の
単位セルの電荷を同時にリセットすることができ、その
結果、再生画面上でシェーディング等の問題が発生する
のを防止することができる。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。 ＜第１の実施の形態＞本実施の形態のＭＯＳ型固体撮像
装置と従来のＭＯＳ型固体撮像装置と異なる点は、単位
セルの駆動方法にある。
施の形態について説明する。 ＜第１の実施の形態＞本実施の形態のＭＯＳ型固体撮像
装置と従来のＭＯＳ型固体撮像装置と異なる点は、単位
セルの駆動方法にある。
【００２８】図１は、ＭＯＳ型固体撮像装置の一単位セ
ルの構成を示す図である。ここでは、第１行目第１列の
単位セルの構成を示しているが、図８と同様に、他の単
位セルの構成も同様の構成が採られる。なお、図８と同
一部分には、同一符号を付して説明する。
ルの構成を示す図である。ここでは、第１行目第１列の
単位セルの構成を示しているが、図８と同様に、他の単
位セルの構成も同様の構成が採られる。なお、図８と同
一部分には、同一符号を付して説明する。
【００２９】図３は、本発明の第１の実施の形態におけ
るＭＯＳ型固体撮像装置の動作を示すタイミングチャー
トである。以下、このタイミングチャートに基づいて、
本実施の形態のＭＯＳ型固体撮像装置の動作について説
明する。
るＭＯＳ型固体撮像装置の動作を示すタイミングチャー
トである。以下、このタイミングチャートに基づいて、
本実施の形態のＭＯＳ型固体撮像装置の動作について説
明する。
【００３０】まず、垂直シフトレジスタ５により、１水
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。これにより、検出部１６−１に蓄
積された信号が増幅トランジスタ２−１−１を介して垂
直信号線８−１に読みだされ、増幅信号蓄積容量１１−
１に蓄積される。
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。これにより、検出部１６−１に蓄
積された信号が増幅トランジスタ２−１−１を介して垂
直信号線８−１に読みだされ、増幅信号蓄積容量１１−
１に蓄積される。
【００３１】この蓄積された信号は、水平シフトレジス
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。次に、垂直シフトレジスタ５によって、
水平アドレス線６−１が選択電位より高電位に設定され
る（ｔ＝２）。続いてリセット線７−１にリセットパル
スが印加され（ｔ＝３）、その後、アドレス線６−１が
行選択電位に戻される（ｔ＝４）。
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。次に、垂直シフトレジスタ５によって、
水平アドレス線６−１が選択電位より高電位に設定され
る（ｔ＝２）。続いてリセット線７−１にリセットパル
スが印加され（ｔ＝３）、その後、アドレス線６−１が
行選択電位に戻される（ｔ＝４）。
【００３２】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図２は、本
実施の形態におけるＭＯＳ型固体撮像装置の各動作タイ
ミングにおけるリセットトランジスタ４−１−１の動作
を示す電位分布図である。
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図２は、本
実施の形態におけるＭＯＳ型固体撮像装置の各動作タイ
ミングにおけるリセットトランジスタ４−１−１の動作
を示す電位分布図である。
【００３３】まず、選択行のアドレス線６−１に行選択
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。
【００３４】次に、水平アドレス線６−１が行選択電位
より高い電位に設定されるので、検出部１６−１の電位
はさらに高い電位に変化する（ｔ＝２）。続いて、リセ
ット線７−１にリセットパルスが印加されるが（ｔ＝
３）、この時、リセットトランジスタのソース電位に相
当する検出部１６−１の電位が十分に高いため、リセッ
トトランジスタ４−１−１には電流は流れない。
より高い電位に設定されるので、検出部１６−１の電位
はさらに高い電位に変化する（ｔ＝２）。続いて、リセ
ット線７−１にリセットパルスが印加されるが（ｔ＝
３）、この時、リセットトランジスタのソース電位に相
当する検出部１６−１の電位が十分に高いため、リセッ
トトランジスタ４−１−１には電流は流れない。
【００３５】リセットトランジスタ４−１−１に電流が
流れている際には、リセットトランジスタの容量はゲー
ト酸化膜容量になるから、この場合のリセット線７−１
と基板との間の容量はきわめて大きくなる。
流れている際には、リセットトランジスタの容量はゲー
ト酸化膜容量になるから、この場合のリセット線７−１
と基板との間の容量はきわめて大きくなる。
【００３６】しかしながら、本実施の形態のＭＯＳ型固
体撮像装置においては、リセットトランジスタ４−１−
１をＯＮする際には電流が流れないため、リセット線７
−１と基板との間の容量は、ゲート酸化膜容量と基板空
乏層容量との間の直列容量となり、リセット線７−１に
連なる容量は格段に小さくなる。このため、リセット線
７−１の伝達時間は十分に小さくなり、その結果、電源
線から遠い部分でもリセット線７−１の電位は他の部分
の電位と同じになり、シェーディングなどの問題が生ず
ることがなくなるのである（ｔ＝３）。
体撮像装置においては、リセットトランジスタ４−１−
１をＯＮする際には電流が流れないため、リセット線７
−１と基板との間の容量は、ゲート酸化膜容量と基板空
乏層容量との間の直列容量となり、リセット線７−１に
連なる容量は格段に小さくなる。このため、リセット線
７−１の伝達時間は十分に小さくなり、その結果、電源
線から遠い部分でもリセット線７−１の電位は他の部分
の電位と同じになり、シェーディングなどの問題が生ず
ることがなくなるのである（ｔ＝３）。
【００３７】続いて、水平アドレス線６−１の電位が行
選択電位に戻る（ｔ＝４）。この時、リセットトランジ
スタ４−１−１のソースである検出部の電位は低くなる
から、リセットトランジスタ４−１−１に電流が流れ、
検出部１６−１のリセットが行なわれる。
選択電位に戻る（ｔ＝４）。この時、リセットトランジ
スタ４−１−１のソースである検出部の電位は低くなる
から、リセットトランジスタ４−１−１に電流が流れ、
検出部１６−１のリセットが行なわれる。
【００３８】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に行選択電位よりも高い電位を印加し
ているので、リセットトランジスタと基板との間の容量
は充分に小さく、電源から遠い部分のリセットトランジ
スタでも略同時にＯＮとなる。
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に行選択電位よりも高い電位を印加し
ているので、リセットトランジスタと基板との間の容量
は充分に小さく、電源から遠い部分のリセットトランジ
スタでも略同時にＯＮとなる。
【００３９】そして、全てのリセットトランジスタが完
全にＯＮ状態になった後に、アドレス線の電位を行選択
電位に戻してリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。 ＜第２の実施の形態＞図４は、本発明の第２の実施の形
態に係るＭＯＳ型固体撮像装置の動作を示すタイミング
チャートである。以下、このタイミングチャートに基づ
いて、本実施の形態のＭＯＳ型固体撮像装置の動作につ
いて説明する。なお、回路構成は、図８と同様であり、
また、図８と同一部分には、同一符号を付して説明す
る。
全にＯＮ状態になった後に、アドレス線の電位を行選択
電位に戻してリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。 ＜第２の実施の形態＞図４は、本発明の第２の実施の形
態に係るＭＯＳ型固体撮像装置の動作を示すタイミング
チャートである。以下、このタイミングチャートに基づ
いて、本実施の形態のＭＯＳ型固体撮像装置の動作につ
いて説明する。なお、回路構成は、図８と同様であり、
また、図８と同一部分には、同一符号を付して説明す
る。
【００４０】まず、垂直シフトレジスタ５により、１水
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。この選択電位は、リセットトラン
ジスタに電流が流れない程度の電位である。これによ
り、検出部１６−１に蓄積された信号が増幅トランジス
タ２−１−１を介して垂直信号線８−１に読みだされ、
増幅信号蓄積容量１１−１に蓄積される。
平ブランキング期間中に選択行の水平アドレス線、ここ
では第１行目第１列の水平アドレス線６−１が選択電位
にされる（ｔ＝１）。この選択電位は、リセットトラン
ジスタに電流が流れない程度の電位である。これによ
り、検出部１６−１に蓄積された信号が増幅トランジス
タ２−１−１を介して垂直信号線８−１に読みだされ、
増幅信号蓄積容量１１−１に蓄積される。
【００４１】この蓄積された信号は、水平シフトレジス
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。次に、垂直シフトレジスタ５によって、
リセット線７−１にリセットパルスが印加されるが（ｔ
＝２）、この時、リセットトランジスタのソース電位に
相当する検出部１６−１の電位が十分に高いため、リセ
ットトランジスタに電流は流れない。続いて、垂直シフ
トレジスタ５によって、水平アドレス線６−１が選択電
位より低い電位に設定される（ｔ＝３）。これにより、
電荷のリセットが行なわれる。
タ１３を順次ＯＮにすることにより、水平信号線１５に
読み出される。次に、垂直シフトレジスタ５によって、
リセット線７−１にリセットパルスが印加されるが（ｔ
＝２）、この時、リセットトランジスタのソース電位に
相当する検出部１６−１の電位が十分に高いため、リセ
ットトランジスタに電流は流れない。続いて、垂直シフ
トレジスタ５によって、水平アドレス線６−１が選択電
位より低い電位に設定される（ｔ＝３）。これにより、
電荷のリセットが行なわれる。
【００４２】その後、アドレス線６−１が行選択電位に
戻されるとともに、リセットトランジスタ４−１−１の
電位が戻される（ｔ＝４）。これにより、リセット動作
が完了する。
戻されるとともに、リセットトランジスタ４−１−１の
電位が戻される（ｔ＝４）。これにより、リセット動作
が完了する。
【００４３】この動作を次のライン次のラインと順次続
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図５は、本
実施の形態におけるＭＯＳ型固体撮像装置の各動作タイ
ミングにおけるリセットトランジスタ４−１−１の動作
を示す電位分布図である。
けることにより、２次元状に配置されたフォトダイオー
ドのすべての信号を読み出すことができる。図５は、本
実施の形態におけるＭＯＳ型固体撮像装置の各動作タイ
ミングにおけるリセットトランジスタ４−１−１の動作
を示す電位分布図である。
【００４４】まず、選択行のアドレス線６−１に行選択
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。
電位のパルスを印加した状態（ｔ＝１）においては、検
出部１６−１の電位は、アドレス容量３−１−１によっ
て、高電位側に高くなる。その結果、検出部１６−１に
蓄積された信号が増幅トランジスタ２−１−１を介して
垂直信号線８−１に読みだされる。
【００４５】次に、リセット線７−１にリセットパルス
が印加されるが（ｔ＝２）、この時、リセットトランジ
スタのソース電位に相当する検出部１６−１の電位が十
分に高いため、リセットトランジスタ４−１−１には電
流は流れない。
が印加されるが（ｔ＝２）、この時、リセットトランジ
スタのソース電位に相当する検出部１６−１の電位が十
分に高いため、リセットトランジスタ４−１−１には電
流は流れない。
【００４６】次に、水平アドレス線６−１が行選択電位
より低い電位に設定されるので、検出部１６−１の電位
は低い電位に変化する（ｔ＝３）。この時、リセットト
ランジスタ４−１−１に電流が流れ、検出部１６−１の
リセットが行なわれる。
より低い電位に設定されるので、検出部１６−１の電位
は低い電位に変化する（ｔ＝３）。この時、リセットト
ランジスタ４−１−１に電流が流れ、検出部１６−１の
リセットが行なわれる。
【００４７】次に、水平アドレス線６−１の電位が行選
択電位に戻され（ｔ＝４）、リセット動作が終了する。
なお、本実施の形態のＭＯＳ型固体撮像装置において
は、いくつかの変形例があり、図６に示すように、リセ
ット線にリセットパルスを印加しない場合や、図７に示
すように、リセットする際のアドレス線電位を非選択電
位と等しくする場合等、本発明の要旨を変更しない範囲
で変形することが可能である。
択電位に戻され（ｔ＝４）、リセット動作が終了する。
なお、本実施の形態のＭＯＳ型固体撮像装置において
は、いくつかの変形例があり、図６に示すように、リセ
ット線にリセットパルスを印加しない場合や、図７に示
すように、リセットする際のアドレス線電位を非選択電
位と等しくする場合等、本発明の要旨を変更しない範囲
で変形することが可能である。
【００４８】従って、本実施の形態のＭＯＳ型固体撮像
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に高い電位を印加しているので、リセ
ットトランジスタと基板との間の容量は充分に小さく、
電源から遠い部分のリセットトランジスタでも略同時に
ＯＮとなる。
装置によれば、リセットトランジスタのゲートのＯＮを
行なう場合に、リセットトランジスタに電流が流れない
ようにアドレス線に高い電位を印加しているので、リセ
ットトランジスタと基板との間の容量は充分に小さく、
電源から遠い部分のリセットトランジスタでも略同時に
ＯＮとなる。
【００４９】そして、全てのリセットトランジスタが完
全にＯＮ状態になった後に、アドレス線の電位よりも低
い電位にしてリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。
全にＯＮ状態になった後に、アドレス線の電位よりも低
い電位にしてリセットを行なうため、再生画面上でシェ
ーディング等の問題が発生するのを抑制することができ
る。
【００５０】
【発明の効果】以上詳記したように、本発明によれば、
再生画面上でシェーディングなどの発生することのない
ＭＯＳ型固体撮像装置の駆動方法を提供することができ
る。
再生画面上でシェーディングなどの発生することのない
ＭＯＳ型固体撮像装置の駆動方法を提供することができ
る。
【図１】本発明の第１の実施の形態に係るＭＯＳ型固体
撮像装置の一単位セルの構成を示す図である。
撮像装置の一単位セルの構成を示す図である。
【図２】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の各動作タイミングにおけるリセットトランジスタ
の動作を示す電位分布図である。
装置の各動作タイミングにおけるリセットトランジスタ
の動作を示す電位分布図である。
【図３】同第１の実施の形態におけるＭＯＳ型固体撮像
装置の動作を示すタイミングチャートである。
装置の動作を示すタイミングチャートである。
【図４】本発明の第２の実施の形態に係るＭＯＳ型固体
撮像装置の動作を示すタイミングチャートである。
撮像装置の動作を示すタイミングチャートである。
【図５】同実施の形態におけるＭＯＳ型固体撮像装置の
各動作タイミングにおけるリセットトランジスタ４−１
−１の動作を示す電位分布図である。
各動作タイミングにおけるリセットトランジスタ４−１
−１の動作を示す電位分布図である。
【図６】同実施の形態におけるＭＯＳ型固体撮像装置の
制御方法の第１の変形例を示すタイミングチャートであ
る。
制御方法の第１の変形例を示すタイミングチャートであ
る。
【図７】同実施の形態におけるＭＯＳ型固体撮像装置の
制御方法の第２の変形例を示すタイミングチャートであ
る。
制御方法の第２の変形例を示すタイミングチャートであ
る。
【図８】従来のＭＯＳ型固体撮像装置の回路構成を示す
図である。
図である。
【図９】従来のＭＯＳ型固体撮像装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図１０】リセットトランジスタの動作を示す電位分布
図である。
図である。
１−１−１，１−１−２，〜，１−２−２…フォトダイ
オード、 ２−１−１，２−１−２，〜，２−２−２…増幅トラン
ジスタ、 ３−１−１，３−１−２，〜，３−２−２…アドレス容
量、 ４−１−１，４−１−２，〜，４−２−２…リセットト
ランジスタ、 ５…垂直シフトレジスタ、 ６−１，６−２…水平アドレス線、 ７−１，７−２…リセット線、 ８−１，８−２…垂直信号線、 ９−１，９−２…負荷トランジスタ、 １０−１，１０−２…信号取り込みトランジスタ、 １１−１，１１−２…増幅信号蓄積容量、 １２−１，１２−２…水平選択トランジスタ、 １３…水平シフトレジスタ、 １４…信号取り込みトランジスタの共通ゲート、 １５…水平信号線、 １６−１…検出部、 ２１…アドレスパルス、 ２２…リセットパルス、 ２３…水平選択パルス、 ２４…出力信号。
オード、 ２−１−１，２−１−２，〜，２−２−２…増幅トラン
ジスタ、 ３−１−１，３−１−２，〜，３−２−２…アドレス容
量、 ４−１−１，４−１−２，〜，４−２−２…リセットト
ランジスタ、 ５…垂直シフトレジスタ、 ６−１，６−２…水平アドレス線、 ７−１，７−２…リセット線、 ８−１，８−２…垂直信号線、 ９−１，９−２…負荷トランジスタ、 １０−１，１０−２…信号取り込みトランジスタ、 １１−１，１１−２…増幅信号蓄積容量、 １２−１，１２−２…水平選択トランジスタ、 １３…水平シフトレジスタ、 １４…信号取り込みトランジスタの共通ゲート、 １５…水平信号線、 １６−１…検出部、 ２１…アドレスパルス、 ２２…リセットパルス、 ２３…水平選択パルス、 ２４…出力信号。
Claims (3)
- 【請求項１】 信号電荷が蓄積された単位セルから信号
を読みだす行の単位セルの選択を行なう水平アドレス線
のうち、読み出し行の前記水平アドレス線に第１の電位
を印加して単位セルに蓄積された信号電荷を読み出し、 前記読み出し行の水平アドレス線に前記第１の電位より
も高い第２の電位を印加し、 前記読みだし行の単位セルに蓄積された電荷のリセット
を行なうための第３の電位をリセット線に印加し、 前記読み出し行の水平アドレス線の電位を前記第２の電
位から前記第１の電位に戻し、前記リセット線に印加さ
れた第３の電位によって前記読み出し行の単位セルに蓄
積された電荷のリセットをすることを特徴とするＭＯＳ
型固体撮像装置の駆動方法。 - 【請求項２】 信号電荷が蓄積された単位セルから信号
を読みだす行の単位セルの選択を行なう水平アドレス線
のうち、読み出し行の前記水平アドレス線に第１の電位
を印加して単位セルに蓄積された信号電荷の読み出し、 前記読みだし行の単位セルに蓄積された電荷のリセット
を行なうための第２の電位をリセット線に印加し、 前記読み出し行の水平アドレス線に前記第１の電位より
も低い第３の電位を印加し、前記リセット線に印加され
た第２の電位によって前記読み出し行の単位セルに蓄積
された電荷をリセットすることを特徴とするＭＯＳ型固
体撮像装置の駆動方法。 - 【請求項３】 信号電荷が蓄積された単位セルから信号
を読みだす行の単位セルの選択を行なう水平アドレス線
のうち、読み出し行の前記水平アドレス線に電位を印加
して単位セルに蓄積された信号電荷を読み出し、 前記読み出し行の水平アドレス線の電位より低い電位に
変化させて前記読み出し行の単位セルに蓄積された電荷
のリセットをすることを特徴とするＭＯＳ型固体撮像装
置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24786596A JP3406783B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24786596A JP3406783B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093864A true JPH1093864A (ja) | 1998-04-10 |
| JP3406783B2 JP3406783B2 (ja) | 2003-05-12 |
Family
ID=17169794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24786596A Expired - Fee Related JP3406783B2 (ja) | 1996-09-19 | 1996-09-19 | Ｍｏｓ型固体撮像装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406783B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023144A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6700611B1 (en) | 1998-11-16 | 2004-03-02 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| US7057655B1 (en) | 1998-10-14 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| JP2008113400A (ja) * | 2006-10-02 | 2008-05-15 | Seiko Epson Corp | 単位回路の駆動方法、電気光学装置および電子機器 |
| JP2008244965A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 検出装置、その駆動方法、および電子機器 |
-
1996
- 1996-09-19 JP JP24786596A patent/JP3406783B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057655B1 (en) | 1998-10-14 | 2006-06-06 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| US7532243B2 (en) | 1998-10-14 | 2009-05-12 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US7821556B2 (en) | 1998-10-14 | 2010-10-26 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US8218048B2 (en) | 1998-10-14 | 2012-07-10 | Panasonic Corporation | Amplifying solid-state imaging device, and method for driving the same |
| US6700611B1 (en) | 1998-11-16 | 2004-03-02 | Matsushita Electric Industrial Co., Ltd. | Amplifying solid-state imaging device, and method for driving the same |
| JP2003023144A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008113400A (ja) * | 2006-10-02 | 2008-05-15 | Seiko Epson Corp | 単位回路の駆動方法、電気光学装置および電子機器 |
| JP2008244965A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 検出装置、その駆動方法、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3406783B2 (ja) | 2003-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| CN101909167B (zh) | 固体摄像器件、其驱动方法和包括该器件的电子系统 | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| JP5257176B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および電子機器 | |
| JP3521109B2 (ja) | 動き検出用固体撮像装置 | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| US6525304B1 (en) | Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal | |
| US6157016A (en) | Fast CMOS active-pixel sensor array readout circuit with predischarge circuit | |
| JP3474700B2 (ja) | 固体撮像装置 | |
| US20050157194A1 (en) | Imager device with dual storage nodes | |
| JP2007166609A (ja) | 広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法 | |
| JPH09247536A (ja) | Ｍｏｓ型固体撮像装置及びその駆動方法 | |
| JP3310176B2 (ja) | Ｍｏｓ型固体撮像装置 | |
| JP3695827B2 (ja) | 固体撮像装置 | |
| US20080225149A1 (en) | Column sample-and-hold cell for CMOS APS sensor | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| CN112262569A (zh) | 图像传感器 | |
| JPH1093864A (ja) | Ｍｏｓ型固体撮像装置の駆動方法 | |
| JPH03225868A (ja) | 固体撮像素子とそれを用いた撮像装置 | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JP2000022118A (ja) | 撮像装置 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| US20060176401A1 (en) | Imaging device | |
| JPH1093070A (ja) | 固体撮像装置及びその駆動方法 | |
| JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |