JPH1093649A

JPH1093649A - 乗算回路において位相誤差を補正する回路および方法

Info

Publication number: JPH1093649A
Application number: JP9088742A
Authority: JP
Inventors: Stephen W Dow; ステファン・ダブリュ・ダウ; David K Lovelace; デビッド・ケイ・ラブレース; Jeffrey C Durec; ジェフリー・シー・ダレック
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-03-25
Filing date: 1997-03-24
Publication date: 1998-04-10
Also published as: EP0798849A1; US5659263A

Abstract

(57)【要約】【課題】乗算回路（４１）の出力端子（４８）におけ
る位相誤差を低減する回路および方法を提供する。【解決手段】位相誤差は、非対称的な信号経路を有す
る第１および第２入力信号を乗算回路（４１）で乗算す
る場合に発生する。第２乗算回路（４２）が同相信号お
よび直交信号を乗算し、第１乗算回路（４１）が生成し
た位相誤差と逆極性の位相誤差を含む出力信号を、出力
端子（４９）に生成する。出力端子（４８，４９）にお
ける信号を加算回路（４３）で加算し、位相誤差が相殺
された第３出力信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的に変調およ
び復調回路に関し、更に特定すれば、変調および復調回
路における直交信号の位相誤差の低減に関するものであ
る。

【０００２】

【従来の技術】直交信号は、無線通信システムにおい
て、無線周波数キャリア信号上の情報信号の変調および
復調を行うために送信機および受信機に一般的に用いら
れている。これらは、衛星受信機、セルラおよび有線電
話システム、地上位置測定システム、ならびにケーブル
・テレビジョンのセット・トップ・ボックス(set-top b
ox) のような様々な用途に使用されている。これらの用
途では、５００メガヘルツないし３ギガヘルツの間のキ
ャリア周波数で動作が行われる。

【０００３】２つの信号が同一周波数を有するが位相が
９０度離れているとき、これらの信号は互いに直交す
る。正確な変調または復調には、同相信号と直交信号と
を必要とし、直交信号は一定の振幅を有し、それ自体と
同相信号間の位相ずれをできるだけ小さくしなければな
らない。しかしながら、周波数が高くなるに連れて、回
路の寄生(parasitics)および信号伝搬遅延により、十分
な精度を得るのが困難となり、そのために位相誤差が発
生し、同相信号および直交信号間の振幅に変動が生じ、
その結果変調回路または復調回路の性能低下を招くこと
になる。

【０００４】同相信号即ち基準信号から直交信号を発生
するいくつかの方法が考案されている。例えば、ある方
法は、相補型抵抗−コンデンサおよびコンデンサ−抵抗
位相シフト・ネットワークを用いて、基準信号から直交
信号を発生する。しかしながら、この方法は、同相信号
の周波数の変化によって大きく変動する直交信号を生成
するので、ある範囲の周波数にわたって動作しなければ
ならないシステムには適当ではない。

【０００５】直交信号を発生する他の方法に、同相信号
および直交信号の周波数の２倍の周波数を有する入力信
号を使用するものがある。デジタル２分割分周器が、こ
の入力信号から同相信号を発生する。直交信号の発生
は、入力信号と同相信号とを論理的に比較することによ
って行う。この方法は、回路が同相信号の２倍の周波数
で動作することを必要とするので、高周波数には不適当
である。他の欠点は、結果的に得られる直交信号のデュ
ーティ・サイクルが５０パーセントではないので、直交
信号が５０パーセントのデューティ・サイクルを有する
には、これを再生するための追加の回路が必要となるこ
とである。

【０００６】

【発明が解決しようとする課題】同相信号即ち基準信号
から直交信号を生成する際の位相誤差を減らし、高周波
数において動作する変調器および復調器の精度を高める
装置および方法が必要とされている。また、かかる方法
が、追加回路を必要とせずに、ある範囲の周波数にわた
って５０パーセントのデューティ比と一定の振幅とを有
する直交信号を発生することができれば、これも利点と
なろう。

【０００７】

【課題を解決するための手段】本発明は、乗算回路の出
力端子における位相誤差を低減する回路および方法を提
供する。位相誤差は、非対称的な信号経路を有する第１
および第２入力信号を乗算回路で乗算する場合に発生す
る。第２乗算回路が同相信号および直交信号を乗算し、
第１乗算回路が生成した位相誤差と逆極性の位相誤差を
含む出力信号を、出力端子に生成する。第１および第２
乗算回路の出力端子における信号を加算回路で加算し、
位相誤差が相殺された第３出力信号を生成する。

【０００８】

【発明の実施の形態】直交信号は、送信機および受信機
において、無線通信システムにおける無線周波数キャリ
ア信号の変調および復調に一般的に使用されている。直
交信号とは、互いに位相が９０度ずれている信号のこと
である。無線通信では、変調器および復調器は、５００
メガヘルツないし３ギガヘルツの間の周波数範囲にわた
って動作しなければならない。

【０００９】無線通信用送信機または受信機において正
確な変調または復調を行うには、間隔ができるだけ９０
度に近く、ある周波数範囲にわたって一定の振幅を有す
る、同相信号と直交信号とを必要とする。しかしなが
ら、回路の寄生および信号伝搬遅延に関連する位相誤差
のために、高周波数において正確な直交信号を発生する
ことは難しい。同相信号および直交信号間の位相誤差な
らびに振幅の変動は、変調および復調回路の性能の低下
を招くことになる。

【００１０】基準信号から直交信号を発生する受動的な
方法(passive method)に、抵抗−コンデンサ・ネットワ
ークを使用し、基準信号の位相をずらして直交信号を発
生するというものがある。しかしながら、この方法で
は、周波数が変動すると、直交信号に激しい振幅の変動
が発生する。他の方法に、所望の動作周波数の２倍の入
力信号を使用して、基準信号および直交信号を発生する
ものがある。２分割分周器および一連の論理ゲートによ
って、所望の周波数の基準信号および直交信号を生成す
る。この方法の欠点は、キャリア信号の２倍の周波数を
有する入力信号を必要とするので、低い周波数に限定さ
れることである。例えば、直交信号が３ギガヘルツの無
線通信用途においては、入力信号は６ギガヘルツでなけ
ればならない。更に別の欠点は、この方法によって発生
された直交信号は、５０パーセントのデューティ・サイ
クルを有していないので、この５０パーセントのデュー
ティ・サイクルを発生するために、追加の回路を必要と
することである。

【００１１】直交信号もフィードバック・ループを用い
て発生する。例えば、位相ロック・ループを用いること
によって、ある周波数範囲にわたって、同相信号および
直交信号の位相および周波数双方の同期を維持する。図
１は、従来技術にしたがって実施された従来の位相ロッ
ク・ループのブロック図である。この位相ロック・ルー
プは、位相検出回路１２，ループ・フィルタ回路１４お
よび電圧制御発振回路（ＶＣＯ）１６で構成されてい
る。ＶＣＯ１６は、端子１５に制御入力を有し、端子１
１に出力を有する。出力は、制御入力に印加される信号
に応答して位相が調節される直交信号ＶＱＵＡＤを生成
する。最近の位相ロック・ループは、一般的に、半導体
ダイ上に集積され、一定の振幅と５０パーセントのデュ
ーティ・サイクルとを有する直交信号を生成する。これ
らは、直交信号を生成するために、キャリア周波数の２
倍の周波数で動作させる必要がない。

【００１２】位相検出回路１２は、同相信号即ち基準信
号ＶＩＮおよび直交信号ＶＱＡＵＤ間の相対位相を比較
し、ＶＩＮおよびＶＱＵＡＤ間の位相差に対応する出力
信号ＶＰＨＡＳＥを端子１３に生成する。位相検出回路
１２は、典型的に、乗算回路として実施され、同相信号
と直交信号とを乗算して出力信号ＶＰＨＡＳＥを生成す
る。

【００１３】ＶＰＨＡＳＥの帯域は、帯域制限出力信号
ＶＣＯＮＴＲＯＬを生成する、ループ・フィルタ回路１
４によって制限される。出力信号ＶＣＯＮＴＲＯＬは補
正信号であり、ＶＣＯ１６の端子１５の制御入力にフィ
ードバックされ、出力信号ＶＱＵＡＤの位相を調節す
る。ＶＣＯＮＴＲＯＬは、ＶＩＮとＶＱＵＡＤが直交状
態にあるとき、ゼロ補正を与える。ＶＱＵＡＤの位相が
ＶＩＮに対して直交からずれる場合、ＶＣＯＮＴＲＯＬ
によって与えられる負フィードバックによってその位相
が調節され、再びＶＩＮと同期状態となる。ループ・フ
ィルタ回路１４は、同相信号ＶＩＮを復調するためにも
用いられる。

【００１４】位相ロック・ループにおけるキャリア信号
の精度の高い変調または復調は、位相検出回路１２にお
いて位相に関係する誤差を最少に抑えることにかかって
いる。このような誤差源の１つは、位相検出回路１２を
通過する同相信号および直交信号の各信号経路の非対称
性であり、これが２つの信号の非対称的な伝搬、即ち、
信号遅延の原因となる。非対称的な信号遅延の結果、Ｖ
ＱＵＡＤが直交からずれて、位相ロック・ループの最大
動作周波数を制限することになる。例えば、基準信号の
周波数が１ギガヘルツの場合、わずか１０ピコ秒の時間
ずれが、ＶＱＵＡＤにおいて３．６度の位相誤差とな
る。直交における誤差を１°未満とすることが、通常は
必要とされる。

【００１５】図２は、従来技術によって実施された典型
的な位相検出回路２００の構成図である。位相検出回路
２００は、ギルバート乗算回路(Gilbert multiplier ci
rcuit)２００、即ち、二重バランス乗算器(doubly bala
nced multiplier)として構成されており、容易に半導体
ダイに集積される。尚、他の位相検出回路も、かかる回
路の当業者には想起され、あるいは既知であり、本発明
の適用可能性は、図２に示す位相検出回路２００という
特定の実施例に限定されるものではないことは理解され
よう。

【００１６】トランジスタ２０１，２０２が第１差動増
幅器２５０を形成し、端子２２１からトランジスタ２０
１のベースに印加される差動入力信号ＶＩＮに応答し
て、電流源Ｉ１からの電流を、第２および第３差動増幅
器２５２，２５３の各共通エミッタ端子に送出する(ste
er) 。第２および第３差動増幅器２５２，２５３は、二
重バランス型差動増幅器２５１の対を構成する。端子２
２２からトランジスタ２０２のベースにバイアス電圧Ｖ
Ｂ２を印加する。あるいは、入力信号ＶＩＮをトランジ
スタ２０２のベースに印加し、バイアス電圧ＶＢ２をト
ランジスタ２０１のベ−スに接続する。更に別の代替例
として、入力信号ＶＩＮを、端子２２１，２２２間に印
加する差動信号とすることもでき、この場合、バイアス
電圧ＶＢ２は用いない。

【００１７】第２および第３差動増幅器２５２，２５３
は、端子２２３からトランジスタ２０３，２０６のベー
スに印加される入力信号ＶＱＵＡＤに応答して、出力端
子２２５，２２６に電流を方向付ける。端子２２４か
ら、トランジスタ２０４，２０５のベースにバイアス電
圧ＶＢ１を印加する。あるいは、入力信号ＶＱＵＡＤを
端子２２４に接続し、バイアス電圧ＶＢ１を端子２２３
に接続する。更に別の代替例として、入力信号ＶＱＵＡ
Ｄを差動入力信号とすることもでき、この場合入力信号
ＶＱＵＡＤを端子２２３，２２４間に印加し、ＶＢ１は
用いない。

【００１８】出力信号ＶＰＨＡＳＥは出力電流であり、
端子２２５または端子２２６のいずれかから、シングル
・エンド出力信号として取り出される。出力信号ＶＰＨ
ＡＳＥは、端子２２５から取り出されるときは一方の極
性を有し、端子２２６から取り出されるときは他方の極
性を有する。あるいは、出力信号ＶＰＨＡＳＥを、端子
２２５，２２６から取り出される差動出力電流とするこ
とも可能である。ＶＩＮおよびＶＱＵＡＤ間の所与の位
相関係について、ＶＰＨＡＳＥの大きさは電流源Ｉ１の
大きさに対応するので、電流源Ｉ１を用いて位相検出回
路２００の利得を設定する。

【００１９】出力信号ＶＰＨＡＳＥは、２つの入力信号
ＶＩＮ，ＶＱＵＡＤを乗算することによって発生する。
入力信号ＶＩＮ，ＶＱＵＡＤが同一周波数を有するが位
相が異なる場合、出力信号ＶＰＨＡＳＥはこの位相差に
対応する。入力信号ＶＩＮ，ＶＱＵＡＤが直交状態にあ
るとき、出力信号ＶＰＨＡＳＥは０の大きさを有する。

【００２０】各入力に対称性があると、ＶＩＮおよびＶ
ＱＵＡＤがいずれかの極性のシングル・エンド入力とし
て接続されているか、あるいはいずれかの極性の差動出
力として接続されているかには拘わらず、位相検出回路
２００の動作は等しくなる。同様に、出力端子２２５，
２２６に対称性があると、出力信号ＶＰＨＡＳＥがいず
れかの極性のシングル・エンド出力として取られるか、
あるいはいずれかの極性の差動出力として取られるかに
は拘わらず、動作は等しくなる。

【００２１】対照的に、位相検出回路２００は各入力間
に固有の非対称性があり、どの入力がそれぞれＶＩＮま
たはＶＱＵＡＤ信号を受信するかによって、その動作が
変化する。図３は、従来技術によるギルバート乗算回路
３００の簡略ブロック図であり、入力信号ＶＩＮ，ＶＱ
ＵＡＤの各信号経路間にある固有の非対称性を示す。入
力信号ＶＱＵＡＤは、出力信号ＶＰＨＡＳＥに変化を起
こす前に、二重バランス型差動増幅器３５１の対を通過
する。これに対して、入力信号ＶＩＮは、出力信号ＶＰ
ＨＡＳＥに変化を起こす前に、差動増幅器３５０および
二重バランス型差動増幅器３５１の対を通過する。ＶＩ
Ｎ，ＶＱＵＡＤは非対称的な信号経路を有するので、こ
れらはギルバート乗算回路３００を通過する際に、異な
る伝搬遅延を有することになる。この差の結果、出力信
号ＶＰＨＡＳＥには位相誤差信号が含まれることにな
る。

【００２２】ＶＩＮの周波数が非常に低く、位相誤差信
号がＶＩＮの周期に関して少量の時間に対応するに過ぎ
ない場合、位相誤差信号は通常無視される。しかしなが
ら、より高い周波数において非対称信号経路遅延が、Ｖ
ＩＮの周期に比較して大量の時間を含む場合、非対称性
が大きな対応する位相誤差の一因となり、５００メガヘ
ルツより高い高周波数におけるギルバート乗算回路３０
０の使用可能性が制限される。先に述べたように、信号
経路における１０ピコ秒の非対称性によって、信号ＶＩ
Ｎ，ＶＱＵＡＤの相対位相において、３．６°に対応す
る誤差がＶＰＨＡＳＥに生じる。ＶＰＨＡＳＥにおける
誤差の結果生じるシステム性能の低下は、周波数が高い
程悪化する。

【００２３】図４は、本発明によって構成された位相検
出回路４０のブロック図である。位相検出回路４０は、
容易に半導体ダイ上に集積される。第１乗算回路４１
は、それぞれ入力端子４４，４５に印加される入力信号
ＶＩＮ，ＶＱＵＡＤに応答して、出力端子４８に出力信
号ＶＰＨＡＳＥ１を生成する。第１信号遅延は入力信号
ＶＩＮが第１入力４４から出力４８まで伝搬する時間で
あり、第２信号遅延は入力信号ＶＱＵＡＤが第２入力４
５から出力４８まで伝搬する時間である。非対称信号経
路遅延は、第１および第２信号遅延間の時間差に等し
い。したがって、数１に示すように、出力信号ＶＰＨＡ
ＳＥ１は、ＶＩＮおよびＶＱＵＡＤ間の位相差に対応す
る位相信号ＶＰＨと、非対称信号経路遅延に対応する位
相誤差信号ＶＥＲＲとから成る。

【００２４】

【数１】ＶＰＨＡＳＥ１＝ＶＰＨ＋ＶＥＲＲ（１）第２乗算回路４２は、第１乗算回路４１と同一の利得お
よび信号遅延特性を有する。かかる回路の当業者は、出
力端子４９ならびに第１および第２入力端子４６，４７
がそれぞれ第１乗算回路４１の出力端子４８ならびに第
１および第２入力端子４４，４５に対応するように、第
２乗算回路４２を構成可能であることは理解されよう。
第１入力端子４６は入力信号ＶＱＵＡＤに接続され、出
力端子４９までに第１信号遅延を有する。第２入力端子
４７は入力信号ＶＩＮに接続され、出力端子４９までに
第２信号遅延を有する。したがって、出力信号ＶＰＨＡ
ＳＥ２は、数２に示すように、ＶＩＮおよびＶＱＵＡＤ
間の位相差に対応する位相信号ＶＰＨと、非対称信号経
路に対応するが極性が逆の位相誤差信号−ＶＥＲＲとか
ら成る。

【００２５】

【数２】ＶＰＨＡＳＥ２＝ＶＰＨ−ＶＥＲＲ（２）入力信号ＶＩＮは、第１乗算回路４１を通る場合の第１
信号遅延と、第２乗算回路４２を通る場合の第２信号遅
延とを有し、一方入力信号ＶＱＵＡＤは、第１乗算回路
４１を通る場合の第２信号遅延と第２乗算回路４２を通
る場合の第１信号遅延とを有するので、第２乗算回路４
２によって生成される位相誤差信号−ＶＥＲＲは、第１
乗算回路４１によって生成される位相誤差信号ＶＥＲＲ
と極性が逆となる。

【００２６】出力端子４８，４９上の出力信号ＶＰＨＡ
ＳＥ１，ＶＰＨＡＳＥ２は、それぞれ、加算回路４３の
第１および第２入力に接続され、加算出力信号ＶＰＨＡ
ＳＥを生成する。これは、出力信号ＶＰＨＡＳＥ１，Ｖ
ＰＨＡＳＥ２の和である。第１および第２乗算回路４
１，４２がギルバート乗算回路である場合、信号ＶＰＨ
ＡＳＥ１，ＶＰＨＡＳＥ２は電流信号であり、その和
は、それらの各出力端子４８，４９を互いに接続するこ
とによって生成されるので、和ＶＰＨＡＳＥは共通端子
において生成される。信号ＶＰＨ，ＶＥＲＲおよび加算
出力信号ＶＰＨＡＳＥ間の関係を数３に示す。

【００２７】

【数３】ＶＰＨＡＳＥ＝（ＶＰＨ＋ＶＥＲＲ）＋（ＶＰＨ−ＶＥＲＲ）＝２ＶＰＨ（３）この式から、位相誤差信号ＶＥＲＲは、これと等しく位
相が逆の誤差信号（−ＶＥＲＲ）に加算することによっ
て相殺されることがわかる。しかしながら、位相信号Ｖ
ＰＨに含まれる位相情報は、加算出力信号ＶＰＨＡＳＥ
に保持される。図５は、本発明にしたがって実施された
位相ロック・ループ回路の構成図である。位相検出回路
５０７は、第１乗算回路５０４，第２乗算回路５０６お
よび加算回路５０３で構成されている。端子５０１の第
１入力がキャリア信号ＶＩＮに接続され、端子５０２の
第２入力が直交信号ＶＱＵＡＤに接続され、端子５３０
の出力が出力信号ＶＰＨＡＳＥを生成する。

【００２８】第１乗算回路５０４は、端子５０１に接続
され同相信号ＶＩＮを受信する第１入力と、端子５０２
に接続され直交信号ＶＱＵＡＤを受信する第２入力と、
出力信号ＶＰＨＡＳＥ１を生成する端子５２５とを有す
る。第１乗算回路５０４は、各端子５０１，５０２から
端子５２５まで、非対称的な信号経路を有する。したが
って、出力信号ＶＰＨＡＳＥ１は、位相誤差即ちＶＩＮ
とＶＱＵＡＤとの乗算に対応する位相信号ＶＰＨと、非
対称信号経路遅延に対応する非対称信号経路誤差信号Ｖ
ＥＲＲとから成る。

【００２９】第２乗算回路５０６は、端子５０２に接続
された第１入力と、端子５０１に接続された第２入力
と、出力信号ＶＰＨＡＳＥ２を生成する端子５２６とを
有する。第２乗算回路５０６は、各々各端子５０２，５
０１から端子５２６の出力まで、非対称的な信号経路を
有する。第２乗算回路５０６の非対称信号経路遅延は、
第１乗算回路５０４の非対称信号経路遅延に等しい。出
力信号ＶＰＨＡＳＥ２は、位相信号ＶＰＨと非対称信号
経路誤差信号−ＶＥＲＲとから成り、−ＶＥＲＲはＶＥ
ＲＲと大きさが等しく、極性が逆である。

【００３０】加算回路５０３は、端子５２５に接続され
第１乗算回路５０４から出力信号ＶＰＨＡＳＥ１を受信
する第１入力と、端子５２６に接続され第２乗算回路５
０６から出力信号ＶＰＨＡＳＥ２を受信する第２入力と
を有する。加算回路５０３は、端子５３０に出力信号Ｖ
ＰＨＡＳＥを生成する。これは、出力信号ＶＰＨＡＳＥ
１，ＶＰＨＡＳＥ２の和に等しい。したがって、出力信
号ＶＰＨＡＳＥは、同相信号ＶＩＮおよび直交信号ＶＱ
ＵＡＤ間の位相関係に対応するが、非対称信号経路誤差
は除去されている。

【００３１】ループ・フィルタ５０８は、出力信号ＶＰ
ＨＡＳＥの帯域を制限する。ループ・フィルタ５０８
は、出力信号ＶＰＨＡＳＥを受信する端子５３０に入力
を有し、制御信号ＶＣＯＮＴＲＯＬを生成する端子５０
５に出力を有する。制御信号ＶＣＯＮＴＲＯＬは、ＶＰ
ＨＡＳＥに対応するが、帯域がより制限されている。ル
ープ・フィルタ５０８は、同相信号ＶＩＮを復調するた
めにも使用される。

【００３２】電圧制御発振回路５０９は、ループ・フィ
ルタ５０８から制御信号ＶＣＯＮＴＲＯＬを受信する端
子５０５に入力を有する。これは、端子５０２において
直交信号ＶＱＵＡＤを生成する。ＶＱＵＡＤの位相関係
は、ループ・フィルタ５０８からの制御信号ＶＣＯＮＴ
ＲＯＬに応答して変化する。直交信号ＶＱＵＡＤの位相
が、同相信号ＶＩＮの位相に対して９０°の位相外れか
らずれると、電圧制御発振回路５０９は、制御信号ＶＣ
ＯＮＴＲＯＬによって供給される負フィードバックに応
答して、ＶＱＵＡＤの位相を調節する。位相ロック・ル
ープに本発明を組み込むことによって、ＶＩＮおよびＶ
ＱＵＡＤが位相検出回路５０４を通過する際の非対称信
号経路に起因するＶＱＵＡＤの位相誤差を除去する。

【００３３】以上の説明から、２つの信号を乗算すると
きの非対称信号経路誤差を低減する方法について述べた
ことが認められよう。これら２つの信号を乗算し、非対
称信号経路誤差に対応する成分を有する第１出力信号を
生成する。２つの信号を再度乗算し、等しいが逆の非対
称信号経路誤差を有する第２出力信号を生成する。第１
および第２出力信号を加算し、非対称信号経路誤差が相
殺された第３出力信号を生成する。

【００３４】以上、本発明の具体的な実施例について示
しかつ記載したが、更に別の変更や改良も当業者には想
起されよう。したがって、本発明はここに示した特定の
形態には限定されないことが理解され、本発明の精神お
よび範囲から逸脱しない全ての変更は、特許請求の範囲
に含まれることを意図するものである。

【図面の簡単な説明】

【図１】典型的な従来技術の位相ロック・ループのブロ
ック図。

【図２】典型的な従来技術の位相検出回路の構成図。

【図３】従来技術のギルバート位相検出回路の構成図。

【図４】本発明による位相検出回路の簡略ブロック図。

【図５】本発明による位相ロック・ループのブロック
図。

【符号の説明】

１２位相検出回路１４ループ・フィルタ回路１６電圧制御発振回路４０位相検出回路４１第１乗算回路４２第２乗算回路２００位相検出回路２０１，２０２トランジスタ２５２，２５３差動増幅器２５１二重バランス型差動増幅器３００ギルバート乗算回路３５０差動増幅器３５１二重バランス型差動増幅器５０３加算回路５０４第１乗算回路５０６第２乗算回路５０７位相検出回路５０８ループ・フィルタ５０９電圧制御発振回路Ｉ１電流源

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジェフリー・シー・ダレックアメリカ合衆国アリゾナ州チャンドラー、サウス・カレン・ドライブ561

Claims

【特許請求の範囲】

【請求項１】第１信号（ＶＩＮ）を第２信号（ＶＱＵＡ
Ｄ）と乗算する際に非対称信号経路誤差を低減する方法
であって：前記第１（ＶＩＮ）および第２（ＶＱＵＡ
Ｄ）信号を乗算して、第１出力信号（ＶＰＨＡＳＥ１）
を生成する段階であって、非対称信号経路誤差を有する
前記第１出力信号（ＶＰＨＡＳＥ１）を生成する段階；
前記第１（ＶＩＮ）および第２（ＶＱＵＡＤ）信号を乗
算して第２出力信号（ＶＰＨＡＳＥ２）を生成する段階
であって、非対称信号経路誤差を有するが極性が逆であ
る前記第２出力信号（ＶＰＨＡＳＥ２）を生成する段
階；および前記第１（ＶＰＨＡＳＥ１）および第２（Ｖ
ＰＨＡＳＥ２）出力信号を加算し、前記非対称信号経路
誤差を相殺し、前記第１および第２信号（ＶＩＮ，ＶＱ
ＵＡＤ）の乗算に対応する第３出力信号（ＶＰＨＡＳ
Ｅ）を生成する段階；から成ることを特徴とする方法。
【請求項２】乗算回路（４１）の出力（４８）における
非対称信号経路誤差を低減する回路であって、前記乗算
回路（４１）は、それぞれ、第１および第２入力信号
（ＶＩＮ，ＶＱＵＡＤ）を受信する第１および第２入力
（４４，４５）を有し：それぞれ前記第２および第１入
力信号（ＶＱＵＡＤ，ＶＩＮ）を受信する第１および第
２入力（４６，４７）と、出力（４９）とを有する第２
乗算回路（４２）であって、前記第１および第２入力信
号（ＶＩＮ，ＶＱＵＡＤ）を乗算するが、前記出力に、
逆極性を有する前記非対称信号経路誤差を生成する前記
第２乗算回路（４２）；および前記乗算回路（４１）の
出力（４８）に結合された第１入力と、前記第２乗算回
路（４２）の出力（４９）に結合された第２入力と、出
力とを有する加算回路（４３）であって、前記第１およ
び第２入力信号（ＶＩＮ，ＶＱＵＡＤ）の乗算に対応
し、前記非対称信号経路誤差が相殺された出力信号（Ｖ
ＰＨＡＳＥ）を前記出力に与える前記加算回路（４
３）；から成ることを特徴とする回路。
【請求項３】同相信号（ＶＩＮ）から直交信号（ＶＱＵ
ＡＤ）を生成する直交発生回路（５００）であって：前
記同相信号（ＶＩＮ）を受信する第１入力（５０１）
と、前記直交信号（ＶＱＵＡＤ）を受信する第２入力
（５０２）と、出力（５２５）とを有する第１乗算回路
（５０４）であって、非対称信号経路誤差を有する出力
信号（ＶＰＨＡＳＥ１）を前記出力に生成する前記第１
乗算回路（５０４）；前記直交信号（ＶＱＵＡＤ）を受
信する第１入力と、前記同相信号（ＶＩＮ）を受信する
第２入力と、出力（５２６）とを有する第２乗算回路
（５０６）であって、前記非対称信号経路誤差を有する
が逆極性の出力信号（ＶＰＨＡＳＥ２）を前記出力（５
２６）に生成する前記第２乗算回路（５０６）；前記第
１および第２乗算回路からそれぞれ出力信号を受信する
第１および第２入力と、出力（５３０）とを有する加算
回路（５０３）であって、前記同相および直交信号（Ｖ
ＩＮ，ＶＱＵＡＤ）の乗算に対応し、前記非対称信号経
路誤差が相殺された加算出力信号（ＶＰＨＡＳＥ）を前
記出力（５３０）に生成する前記加算回路（５０３）；
および前記加算出力信号を受信する入力と、前記直交信
号（ＶＱＵＡＤ）を生成する出力とを有する電圧制御発
振回路（５０９）；から成ることを特徴とする直交発生
回路（５００）。