JPH1083320A - Microprocessor built-in device - Google Patents
Microprocessor built-in deviceInfo
- Publication number
- JPH1083320A JPH1083320A JP8238004A JP23800496A JPH1083320A JP H1083320 A JPH1083320 A JP H1083320A JP 8238004 A JP8238004 A JP 8238004A JP 23800496 A JP23800496 A JP 23800496A JP H1083320 A JPH1083320 A JP H1083320A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- subordinate
- time
- terminals
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 4
- 238000011161 development Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、マイクロプロセッ
サ内蔵装置に関する。例えば、1又は複数のマイクロプ
ロセッサとその周辺装置をマルチチップモジュール化し
た装置に関する。The present invention relates to a microprocessor built-in device. For example, the present invention relates to a device in which one or a plurality of microprocessors and peripheral devices thereof are formed into a multi-chip module.
【0002】[0002]
【従来の技術】今日における各種電子機器の多機能化は
目覚ましく、各機能ごとに専用の機能モジュールを備え
るものも少なくない。機能モジュールは、マイクロプロ
セッサとその周辺装置とを構成要素とする。図2に、か
かる機能モジュールの基本構成を示す。2. Description of the Related Art Various types of electronic equipment have been remarkably multifunctional today, and there are not a few electronic devices each having a dedicated function module for each function. The functional module includes a microprocessor and its peripheral devices as components. FIG. 2 shows the basic configuration of such a functional module.
【0003】図2に示すように、機能モジュールは、1
つのマイクロプロセッサMPUと、複数の配下装置EQ
0〜EQnとの相互接続により構成される。マイクロプ
ロセッサMPUとその管理下にある配下装置EQ0〜E
Qnとは3種類の信号線で直接接続されており、この信
号線を介したデータ伝送により、必要とされる各種機能
を実現している。[0003] As shown in FIG.
Microprocessor MPU and multiple subordinate devices EQ
0 to EQn. Microprocessor MPU and subordinate devices EQ0-E under its control
Qn is directly connected to three types of signal lines, and various functions required by the data transmission via the signal lines are realized.
【0004】ここで、3種類の信号線は、アドレスバス
ABUS、データバスDBUS及びバス制御信号BUS
CONTの3種類である。また、配下装置EQ0〜EQ
nは、プログラムを格納するROM、RAM、その他ユ
ーザ専用の装置等でなり、その数及び種類は実現する機
能に応じて異なる。なお、特定の配下装置には、外部バ
スを持つものもある。Here, the three types of signal lines are an address bus ABUS, a data bus DBUS and a bus control signal BUS.
There are three types of CONT. Also, the subordinate devices EQ0 to EQ
n is a ROM, RAM, or other device dedicated to a user for storing programs, and the number and types of the devices differ depending on the functions to be realized. Some of the specific subordinate devices have an external bus.
【0005】[0005]
【発明が解決しようとする課題】ところが、かかる構成
の機能モジュールをマルチチップモジュール(MCM)
化した場合、プログラムの動作検証やハードウェア障害
時の障害場所の切分けを行うには、実際に格納されてい
るプログラムを1ステップずつ実行させ、その実行結果
が本来予定されている結果と一致するか否かを逐次確認
するしか方法がなく、その作業に非常に多くの時間がか
かるという問題があった。However, a functional module having such a configuration is called a multi-chip module (MCM).
In order to verify the operation of the program and to isolate the fault location when a hardware fault occurs, the actual stored program is executed step by step, and the execution result matches the expected result. There is no other way than to confirm whether or not to do so, and there is a problem that the operation takes a lot of time.
【0006】しかも、その作業は、内部プログラムにバ
グがあるのかないのかも分からない状況下で、そのプロ
グラムを実行する各処理装置のどこに障害があるかも分
からない状況下で行うことになるので、障害場所の特定
やプログラムのバグ取りが非常に難しいという問題点が
あった。In addition, the work is performed in a situation where it is not known whether or not there is a bug in the internal program, and in a situation where it is not possible to know where a failure occurs in each processing unit executing the program. There was a problem that it was very difficult to specify the location of the failure and to remove bugs in the program.
【0007】[0007]
【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、少なくとも1つのマイクロプロ
セッサと配下装置を同一基体上に配置したマイクロプロ
セッサ内蔵装置において、次のようにしたことを特徴と
する。Means for Solving the Problems In order to solve the above problems, the present invention is characterized in that a microprocessor built-in device in which at least one microprocessor and a subordinate device are arranged on the same base is as follows. And
【0008】すなわち、(1)一端が共通バスに接続さ
れてなる外部接続端子と、(2)外部接続端子およびマ
イクロプロセッサのいずれか一方と配下装置を共通バス
を介して接続する選択手段とを設けたことを特徴とす
る。That is, (1) an external connection terminal having one end connected to a common bus, and (2) a selection means for connecting one of the external connection terminal and the microprocessor to a subordinate device via the common bus. It is characterized by having been provided.
【0009】本発明のマイクロプロセッサ内蔵装置にお
いては、障害発生時等の解析処理の際、外部接続端子を
介して外部装置と配下装置とを接続して解析処理を実行
することができる。これにより、実行プログラムの実行
結果のみから装置内の障害箇所を特定し解析する場合に
比して短時間かつ容易に障害解析を行うことができる。In the microprocessor built-in device of the present invention, at the time of an analysis process at the time of occurrence of a failure or the like, the external device and the subordinate device can be connected via the external connection terminal to execute the analysis process. As a result, a failure analysis can be performed in a shorter time and more easily than when a failure location in the device is specified and analyzed only from the execution result of the execution program.
【0010】[0010]
(A)第1の実施形態 以下、本発明によるマイクロプロセッサ内蔵装置の第1
の実施形態を図面を参照しながら説明する。(A) First Embodiment Hereinafter, a first embodiment of a microprocessor built-in device according to the present invention will be described.
Will be described with reference to the drawings.
【0011】(A−1)第1の実施形態の構成 図1に、第1の実施形態に係るマイクロプロセッサ内蔵
装置の構成例を示す。(A-1) Configuration of First Embodiment FIG. 1 shows a configuration example of a microprocessor built-in device according to the first embodiment.
【0012】この実施形態に係るマイクロプロセッサ内
蔵装置の特徴は、マルチチップモジュールMCM内の配
下装置EQ0〜EQnをマルチチップモジュールMCM
の内部からだけでなく外部からも制御できるようになっ
ている点である。すなわち、従来は、実際に実行される
プログラムを実行させるしか方法がなかったのを、本実
施形態では、検査項目に応じた任意の検査が実行できる
ようになっている点に特徴がある。The device with a built-in microprocessor according to this embodiment is characterized in that the subordinate devices EQ0 to EQn in the multichip module MCM are connected to the multichip module MCM.
Is that it can be controlled not only from the inside but also from the outside. That is, the present embodiment is characterized in that an arbitrary test corresponding to a test item can be performed, whereas the conventional method had only to execute a program to be actually executed.
【0013】この機能を実現するため新たに設けられた
手段が、マルチチップモジュールMCM内に設けられた
セレクタSELと、4つの端子P1〜P4である。Means newly provided to realize this function are a selector SEL provided in the multi-chip module MCM and four terminals P1 to P4.
【0014】ここで、セレクタSELは、選択信号入力
INによって内部からの制御が選択された場合、内部マ
イクロプロセッサMPU1の信号線(アドレスバスAB
US、データバスDBUS、バス制御信号BUSCON
T)を配下装置EQ0〜EQnに接続し、切替信号IN
によって外部からの制御が選択された場合、端子P1〜
P3に接続された外部装置からの信号線(アドレスバス
ABUS、データバスDBUS、バス制御信号BUSC
ONT)を配下装置EQ0〜EQnに接続する手段であ
る。Here, when the control from inside is selected by the selection signal input IN, the selector SEL supplies a signal line (address bus AB) of the internal microprocessor MPU1.
US, data bus DBUS, bus control signal BUSCON
T) is connected to the subordinate devices EQ0 to EQn, and the switching signal IN
When the external control is selected by the
Signal lines from an external device connected to P3 (address bus ABUS, data bus DBUS, bus control signal BUSC
ONT) is connected to the subordinate devices EQ0 to EQn.
【0015】なお、外部装置としては、外部マイクロプ
ロセッサMPU0やエミュレータを接続する。例えば、
外部マイクロプロセッサMPU0を接続すれば、内部マ
イクロプロセッサMPU1と同じタイミングでの動作確
認が可能となり、エミュレータを接続すれば、内部マイ
クロプロセッサMPU1の配下装置EQ0〜EQnの有
効性を確認することができる。As an external device, an external microprocessor MPU0 or an emulator is connected. For example,
If the external microprocessor MPU0 is connected, the operation can be checked at the same timing as the internal microprocessor MPU1, and if an emulator is connected, the validity of the subordinate devices EQ0 to EQn of the internal microprocessor MPU1 can be checked.
【0016】この他、配下装置EQ0〜EQnは、従来
技術でも説明したように、プログラムを格納するRO
M、RAM、その他ユーザ専用装置からなる周辺装置で
あり、その数及び種類は実現する機能によって異なって
いる。また、配下装置の中には、外部バスがマルチチッ
プモジュールMCMの外に設けられている場合もあり得
る。In addition, the subordinate devices EQ0 to EQn provide the RO for storing the program as described in the related art.
A peripheral device including an M, a RAM, and other user-dedicated devices. In some subordinate devices, an external bus may be provided outside the multi-chip module MCM.
【0017】(A−2)第1の実施形態の動作 続いて、かかる構成を有するマイクロプロセッサ内蔵装
置の動作例を、(1)バグ取りや障害解析時の動作と、
(2)通常動作時の動作とに分けて説明する。まず、バ
グ取りや障害発生時の動作を説明する。この場合、端子
P4に選択信号入力lNとして「0」を入カする。この
とき、セレクタSELは、端子P1〜P3に接続されて
いる信号線(アドレスバスABUS、データバスDBU
S、バス制御信号BUSCONT)を配下装置EQ0〜
EQnに接続する。これにより、マルチチップモジュー
ルMCMの外部からの制御が可能になる。(A-2) Operation of First Embodiment Next, an operation example of the microprocessor built-in device having such a configuration will be described as (1) an operation at the time of bug removal and failure analysis,
(2) The operation will be described separately from the operation during the normal operation. First, the operation at the time of bug removal or failure occurrence will be described. In this case, "0" is input to the terminal P4 as the selection signal input 1N. At this time, the selector SEL is connected to signal lines (address bus ABUS, data bus DBU) connected to the terminals P1 to P3.
S, the bus control signal BUSCONT)
Connect to EQn. As a result, control from outside the multi-chip module MCM becomes possible.
【0018】ここで、プログラムの新規開発及び機能追
加時のバグ取り作業時には、一般的に、外部装置として
エミュレータを接続端子P1〜P3に接続する。このよ
うにエミュレータを用いれば、プログラムのトレースを
行いながらバグを取ることができるので、プログラムの
正常性確認を速やかに行うことができ、開発期間の短縮
が実現する。Here, when a bug is to be removed when a program is newly developed or a function is added, an emulator is generally connected to the connection terminals P1 to P3 as an external device. By using the emulator in this way, a bug can be removed while tracing the program, so that the normality of the program can be quickly confirmed and the development period can be shortened.
【0019】また、ハードウェア障害発生時にも、エミ
ュレータを外部装置として接続すれば良い。この場合に
もエミュレータを用いれば、障害内容を解析しながら障
害場所を特定するために必要な命令の組合せを任意に設
定でき、障害場所の解析が容易になる。Also, when a hardware failure occurs, the emulator may be connected as an external device. Also in this case, if an emulator is used, a combination of instructions necessary for specifying the fault location while analyzing the fault content can be arbitrarily set, and the fault location can be easily analyzed.
【0020】なお、このようにエミュレータはバグ取り
を始め障害解析にも有効な装置であるが、その動作クロ
ックが内部マイクロプロセッサMPU1の動作クロック
と一致しない場合がある等、完全な互換性は保証し得な
いので、このような場合には、外部装置として内部マイ
クロプロセッサMPU1と同構成の外部マイクロプロセ
ッサMPU1を用いれば良い。このように外部マイクロ
プロセッサMPU0を接続すれば、実際の動作タイミン
グに基づいた解析を実現することができる。As described above, the emulator is a device which is effective for bug analysis as well as bug removal, but complete compatibility is guaranteed such that the operation clock may not match the operation clock of the internal microprocessor MPU1. In such a case, an external microprocessor MPU1 having the same configuration as the internal microprocessor MPU1 may be used as an external device. By connecting the external microprocessor MPU0 in this way, analysis based on actual operation timing can be realized.
【0021】これに対して、通常動作時においては、端
子P4に選択信号入力lNとして「1」を入カする。こ
のとき、セレクタSELは、内部マイクロプロセッサM
PU1の信号線(アドレスバスABUS、データバスD
BUS、バス制御信号BUSCONT)を配下装置EQ
0〜EQnに接続する。これにより、配下装置EQ0〜
EQnは内部マイクロプロセッサMPU1の管理下で求
められる機能に応じた処理を実行する。On the other hand, during normal operation, "1" is input to the terminal P4 as the selection signal input 1N. At this time, the selector SEL is connected to the internal microprocessor M
PU1 signal lines (address bus ABUS, data bus D
BUS, bus control signal BUSCONT)
0 to EQn. Thereby, the subordinate devices EQ0
The EQn executes a process corresponding to a function required under the control of the internal microprocessor MPU1.
【0022】(A−3)第1の実施形態の効果 以上のように、第1の実施形態によれば、マルチチップ
モジュールMCM内にセレクタSELを設け、配下装置
EQ0〜EQnを内部マイクロプロセッサMPU1と外
部装置の両方で制御可能な構成にしたことにより、従来
は非常に困難で多くの時間も必要としていたバグ取り作
業や障害解析作業を短時間で終了することができるマイ
クロプロセッサ内蔵装置を実現することができる。(A-3) Effects of the First Embodiment As described above, according to the first embodiment, the selector SEL is provided in the multi-chip module MCM, and the subordinate devices EQ0 to EQn are connected to the internal microprocessor MPU1. And a configuration that can be controlled by both external devices, realizes a device with a built-in microprocessor that can complete bug removal and failure analysis tasks that were extremely difficult and time-consuming in the past in a short time. can do.
【0023】(B)他の実施形態 (B-1) なお、上述の第1の実施形態においては、マルチ
チップモジュールMCMを例に本発明に係るマイクロプ
ロセッサ内蔵装置の構成例を説明したが、本発明はこれ
に限らず、プリント基板PCB上にこれら装置をボンデ
ィングした機能モジュールについても適用し得る。(B) Other Embodiments (B-1) In the above-described first embodiment, the configuration example of the microprocessor built-in device according to the present invention has been described using the multi-chip module MCM as an example. The present invention is not limited to this, and can be applied to a functional module in which these devices are bonded on a printed circuit board PCB.
【0024】図3は、かかる機能モジュールの構成例を
表したものであり、第1の実施形態の場合と同様、外部
マイクロプロセッサMPU0(又はエミユレータ)との
インターフェースがプリント基板PCBの端子に収容さ
れたことを特徴とする。図3に示すように、その構成
は、第1の実施形態と同様であり、その基本的な動作及
び効果も同じである。FIG. 3 shows an example of the configuration of such a functional module. As in the case of the first embodiment, an interface with an external microprocessor MPU0 (or emulator) is accommodated in a terminal of a printed circuit board PCB. It is characterized by having. As shown in FIG. 3, the configuration is the same as that of the first embodiment, and the basic operation and effects are the same.
【0025】(B-2) また、上述の実施形態においては、
内部マイクロプロセッサMPU1及び外部装置との2つ
について配下装置EQ0〜EQnと接続を切り替える場
合について述べたが、本発明はこれに限らず、3つ以上
のマイクロプロセッサ等と配下装置との接続を切り替え
る場合にも適用し得る。(B-2) In the above embodiment,
A case has been described in which the connection between the internal microprocessor MPU1 and the external device is switched between the subordinate devices EQ0 to EQn. However, the present invention is not limited to this, and the connection between the three or more microprocessors and the like and the subordinate device is switched. It can also be applied to cases.
【0026】(B-3) さらに、上述の実施形態において
は、機能モジュールに設けた端子P1〜P3に外部マイ
クロプロセッサMPU0又はエミュレータを適宜接続す
る場合について述べたが、機能モジュールの外部に端子
P1〜P3と外部マイクロプロセッサMPU0又はエミ
ュレータとの接続を任意に切り替えることができるよう
にするインターフェースを設けても良い。(B-3) Further, in the above embodiment, the case where the external microprocessor MPU0 or the emulator is appropriately connected to the terminals P1 to P3 provided in the function module has been described. An interface may be provided so that the connection between .about.P3 and the external microprocessor MPU0 or the emulator can be arbitrarily switched.
【0027】[0027]
【発明の効果】以上のように、本発明によれば、外部接
続端子とマイクロプロセッサのいずれか一方を配下装置
に接続する選択手段をマイクロプロセッサ内蔵装置に設
けたことにより、障害解析処理等の際、外部接続端末を
介して外部から配下装置の制御が可能となり、実行プロ
グラムの実行結果のみから装置内の障害箇所を特定し解
析していた従来に比して短時間かつ容易に解析処理等を
行うことができるマイクロプロセッサ内蔵装置を実現し
得る。As described above, according to the present invention, the selection means for connecting either the external connection terminal or the microprocessor to the subordinate device is provided in the microprocessor built-in device, so that the failure analysis processing and the like can be performed. In this case, it is possible to control the subordinate device from the outside via the external connection terminal, and it is possible to perform analysis processing etc. in a shorter time and easier than in the past, where a failure point in the device is specified and analyzed only from the execution result of the execution program. Can be realized.
【図1】第1の実施形態に係るマイクロプロセッサ内蔵
装置の構成例を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration example of a device with a built-in microprocessor according to a first embodiment.
【図2】従来用いられているマイクロプロセッサ内蔵装
置の構成例を示すブロック図である。FIG. 2 is a block diagram showing a configuration example of a conventionally used microprocessor built-in device.
【図3】他の実施形態に係るマイクロプロセッサ内蔵装
置の構成例を示すブロック図である。FIG. 3 is a block diagram illustrating a configuration example of a device with a built-in microprocessor according to another embodiment.
【符号の説明】 MPU0、MPU1…マイクロプロセッサ、SEL…セ
レクタ、ABUS…アドレスバス、DBUS…データバ
ス、BUSCONT…バス制御信号、EQ0〜EQn…
配下装置、MCM…マルチチップモジュール、PCB…
プリント基板。[Description of Signs] MPU0, MPU1 microprocessor, SEL selector, ABUS address bus, DBUS data bus, BUSCONT bus control signal, EQ0 to EQn ...
Subordinate device, MCM ... Multi-chip module, PCB ...
Printed board.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 江島 良之 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Yoshiyuki Ejima 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd.
Claims (2)
配下装置を同一基体上に配置したマイクロプロセッサ内
蔵装置において、 一端が共通バスに接続されてなる外部接続端子と、 上記外部接続端子および上記マイクロプロセッサのいず
れか一方と上記配下装置を共通バスを介して接続する選
択手段とを備えることを特徴とするマイクロプロセッサ
内蔵装置。1. A microprocessor built-in device in which at least one microprocessor and a subordinate device are arranged on the same base, wherein one of the external connection terminal having one end connected to a common bus, and the external connection terminal or the microprocessor. A built-in microprocessor, comprising: a selection unit for connecting one of the subordinate devices to the subordinate device via a common bus.
の接続に用いるインターフェースが接続されていること
を特徴とする請求項1に記載のマイクロプロセツサ内蔵
装置。2. The microprocessor built-in device according to claim 1, wherein an interface used for connection to an emulator is connected to the external connection terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8238004A JPH1083320A (en) | 1996-09-09 | 1996-09-09 | Microprocessor built-in device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8238004A JPH1083320A (en) | 1996-09-09 | 1996-09-09 | Microprocessor built-in device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1083320A true JPH1083320A (en) | 1998-03-31 |
Family
ID=17023714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8238004A Pending JPH1083320A (en) | 1996-09-09 | 1996-09-09 | Microprocessor built-in device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1083320A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005316643A (en) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | Cpu emulator for wireless data transmission/reception system |
US7478184B2 (en) | 2003-12-25 | 2009-01-13 | Fujitsu Limited | Integrated circuit device including processor selection in a multiprocessor system |
-
1996
- 1996-09-09 JP JP8238004A patent/JPH1083320A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7478184B2 (en) | 2003-12-25 | 2009-01-13 | Fujitsu Limited | Integrated circuit device including processor selection in a multiprocessor system |
JP2005316643A (en) * | 2004-04-28 | 2005-11-10 | Fuji Xerox Co Ltd | Cpu emulator for wireless data transmission/reception system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6516428B2 (en) | On-chip debug system | |
EP0530247B1 (en) | In-circuit emulator | |
US5581695A (en) | Source-level run-time software code debugging instrument | |
DE112020000469T5 (en) | AUTOMATED TEST EQUIPMENT USING AN ON-CHIP SYSTEM TEST CONTROL DEVICE | |
US6134690A (en) | Computerized automation system and method | |
WO2002039278A1 (en) | Embedded microcontroller bond-out chip as preprocessor for a logic analyser | |
KR20090028889A (en) | Test board, test system and test method | |
US7313729B2 (en) | Low-cost debugging system with a ROM or RAM emulator | |
CN111175632A (en) | Single board testing system based on python | |
JPH1083320A (en) | Microprocessor built-in device | |
EP1016969B1 (en) | Microcontroller provided with support for debugging | |
KR100606837B1 (en) | TV interface device of mobile communication terminal using receptacle | |
KR20020088390A (en) | Debugging system for semiconductor integrated circuit | |
JP3845041B2 (en) | Prototyping system and method for observing internal signal of programmable device | |
US9013205B2 (en) | Testing apparatus and testing method | |
JPH04155278A (en) | Lsi tester | |
Ball et al. | ATLAS MiniDAQ Reference Guide | |
JPS63292340A (en) | System debugging system for microprocessor application device | |
CN116776795A (en) | Circuit interface testing method | |
CN115903756A (en) | Automatic test platform based on remote calling and application method and control system thereof | |
JP2002268911A (en) | Development support equipment for electronic computers | |
CN118035145A (en) | Signal conversion circuit | |
CN119535185A (en) | Automatic testing method and device for programmable logic device | |
CN115167363A (en) | Electronic control unit testing method, device and system | |
JPH07325733A (en) | Custom lsi containing microprocessor |