[go: up one dir, main page]

JPH1079448A - 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法 - Google Patents

半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法

Info

Publication number
JPH1079448A
JPH1079448A JP25070796A JP25070796A JPH1079448A JP H1079448 A JPH1079448 A JP H1079448A JP 25070796 A JP25070796 A JP 25070796A JP 25070796 A JP25070796 A JP 25070796A JP H1079448 A JPH1079448 A JP H1079448A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
resin package
resin
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25070796A
Other languages
English (en)
Other versions
JP3181229B2 (ja
Inventor
Yoshiyuki Yoneda
義之 米田
Kazuto Tsuji
和人 辻
Masaichi Orimo
政一 織茂
Takashi Nomoto
隆司 埜本
Eiji Sakota
英治 迫田
Masanori Onodera
正徳 小野寺
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25070796A priority Critical patent/JP3181229B2/ja
Priority to US08/744,048 priority patent/US6072239A/en
Priority to EP20020016356 priority patent/EP1284502A1/en
Priority to EP20020016354 priority patent/EP1284501A1/en
Priority to EP19960308093 priority patent/EP0773584B1/en
Priority to TW085113625A priority patent/TW348306B/zh
Priority to KR1019960052529A priority patent/KR100212403B1/ko
Priority to EP20020016355 priority patent/EP1261026A1/en
Priority to EP20020016357 priority patent/EP1291911A1/en
Priority to CNB96114520XA priority patent/CN1215537C/zh
Priority to CNB2004100476353A priority patent/CN1307698C/zh
Publication of JPH1079448A publication Critical patent/JPH1079448A/ja
Priority to US09/192,445 priority patent/US6159770A/en
Priority to US09/192,201 priority patent/US6376921B1/en
Priority to US09/200,846 priority patent/US6329711B1/en
Priority to US09/442,038 priority patent/US6856017B2/en
Priority to US09/809,105 priority patent/US6573121B2/en
Application granted granted Critical
Publication of JP3181229B2 publication Critical patent/JP3181229B2/ja
Priority to US10/856,777 priority patent/US7144754B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明はリードレス表面実装型でかつ樹脂封止
型の半導体装置及びその製造方法及びその実装方法、及
びこの半導体装置を製造するために用いるリードフレー
ム及びその製造方法に関し、実装面積が小さく、コスト
が低く、かつ小型化を図ることを課題とする。 【解決手段】半導体素子１１と、この半導体素子１１を
封止する樹脂パッケージ１２と、この樹脂パッケージ１
２の実装面１６から下方に向け突出形成されると共に樹
脂パッケージ１２の側面１２ａから側方に向け突出形成
された樹脂突起１７と、この樹脂突起１７に配設された
金属膜１３と、前記半導体素子１１上の電極パッド１４
と金属膜１３とを電気的に接続するワイヤ１８とを具備
した構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法及びその実装方法及びリードフレーム及びその
製造方法に係り、特にリードレス表面実装型でかつ樹脂
封止型の半導体装置及びその製造方法及びその実装方
法、及びこの半導体装置を製造するために用いるリード
フレーム及びその製造方法に関する。
【０００２】近年、電子機器の小型化により樹脂封止型
の半導体装置に設けられるリードのピッチが小さくなる
傾向にある。そのため、樹脂封止型の半導体装置におい
て新たな構造，製造方法が必要となる。
【０００３】
【従来の技術】図５８及び図５９は、従来の樹脂封止型
半導体装置の断面を示す図である。図５８において、１
は樹脂，２は半導体素子，３はアウターリード，４はボ
ンディングワイヤ，５はダイパッドを示す。この半導体
装置はＳＳＯＰ(ShrinkSmall Outline Package)と呼ば
れるパッケージ構造のものであり、アウターリード３が
ガルウイング状に曲げられて基板に実装される構成とさ
れいる。
【０００４】また、図５９において、１は樹脂，２は半
導体素子，４はボンディングワイヤ，６は半田ボール，
７はチップ２を搭載する搭載基板を夫々示している。こ
の半導体装置はＢＧＡ(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール６により形成されている。
【０００５】
【発明が解決しようとする課題】しかるに、図５８に示
すＳＳＯＰタイプの半導体装置では、樹脂１内に示すイ
ンナーリード８からアウターリード３への引き回し部分
９の面積や、アウターリード３自身の占める面積が大き
く、実装面積が大きくなってしまうという問題点があっ
た。
【０００６】また、図５９に示されるＢＧＡタイプの半
導体装置では、搭載基板７を用いる点で、コストが高く
なってしまうという問題点があった。本発明は上記の点
に鑑みてなされたものであり、実装面積が小さく、コス
トが低く、かつ小型化を図りうる樹脂封止型半導体装置
及びその製造方法及びその実装方法、及び上記半導体装
置を製造する際に用いるリードフレーム及びその製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置では、半導体素子と、前記
半導体素子を封止する樹脂パッケージと、前記樹脂パッ
ケージの実装面から下方に向け突出形成されると共に、
前記樹脂パッケージの側面より側方に向け突出形成され
た樹脂突起と、前記樹脂突起に配設された金属膜と、前
記半導体素子上の電極パッドと前記金属膜とを電気的に
接続する接続手段とを具備することを特徴とするもので
ある。
【０００８】また、請求項２記載の発明に係る半導体装
置では、半導体素子と、前記半導体素子を封止する樹脂
パッケージと、前記樹脂パッケージの実装面から下方に
向け突出形成されると共に、前記樹脂パッケージの側面
と面一に形成された樹脂突起と、前記樹脂突起に配設さ
れた金属膜と、前記半導体素子上の電極パッドと前記金
属膜とを電気的に接続する接続手段とを具備することを
特徴とするものである。
【０００９】また、請求項３記載の発明では、前記請求
項１または２記載の半導体装置において、前記突起電極
の形成長さを異ならせたことを特徴とするものである。
また、請求項４記載の発明では、前記請求項１乃至３の
いずれかに記載の半導体装置において、前記樹脂突起の
一端部を前記樹脂パッケージの一側面に集約的に配置し
た構成としたことを特徴とするものである。
【００１０】また、請求項５記載の発明では、前記請求
項１乃至４のいずれかに記載の半導体装置において、前
記樹脂パッケージに、実装状態において前記樹脂パッケ
ージを立設した状態に支持する支持部材を設けたことを
特徴とするものである。
【００１１】また、請求項６記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記金属膜を銀（Ａｇ）及びパラジウム（Ｐｄ）のうち一
つにより形成したことを特徴とするものである。
【００１２】また、請求項７記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記金属膜を、外層よりパラジウム（Ｐｄ）層，金（Ａ
ｕ）層の二層膜、または、外層より金（Ａｕ）層，パラ
ジウム（Ｐｄ）層の二層膜により形成したことを特徴と
するものである。
【００１３】また、請求項８記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記金属膜を、外層より金（Ａｕ）層，ニッケル（Ｎｉ）
層，金（Ａｕ）層の三層膜、外層よりパラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層の
三層膜、外層より金（Ａｕ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の三層膜、外層より半田層，ニッケル
（Ｎｉ）層，金（Ａｕ）層の三層膜、及び外層より半田
層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層の三層
膜のうち一つの三層膜により形成したことを特徴とする
ものである。
【００１４】また、請求項９記載の発明では、前記請求
項１乃至５のいずれかに記載の半導体装置において、前
記金属膜を、外層より半田層，ニッケル（Ｎｉ）層，パ
ラジウム（Ｐｄ）層，金（Ａｕ）層の四層膜、外層より
パラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の四層膜、外層より金（Ａ
ｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
パラジウム（Ｐｄ）層の四層膜、外層よりパラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，パラ
ジウム（Ｐｄ）層の四層膜、及び外層より半田層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層
の四層膜のうち一つの四層膜により形成したことを特徴
とするものである。
【００１５】また、請求項１０記載の発明では、前記請
求項１乃至５のいずれかに記載の半導体装置において、
前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐｄ）層，
金（Ａｕ）層の五層膜、外層より半田層，ニッケル（Ｎ
ｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
ｕ）層の五層膜、外層よりパラジウム（Ｐｄ）層，ニッ
ケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）
層，金（Ａｕ）層の五層膜、外層より半田層，ニッケル
（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）層，金
（Ａｕ）層の五層膜、外層よりパラジウム（Ｐｄ）層，
ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）
層，パラジウム（Ｐｄ）層の五層膜、外層より金（Ａ
ｕ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル
（Ｎｉ）層，金（Ａｕ）層の五層膜、及び外層より金
（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎｉ）
層，金（Ａｕ）層，パラジウム（Ｐｄ）層の五層膜のう
ち一つの五層膜により形成したことを特徴とするもので
ある。
【００１６】また、請求項１１記載の発明では、前記請
求項１乃至５のいずれかに記載の半導体装置において、
前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
ｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，パラジウ
ム（Ｐｄ）層，金（Ａｕ）層の六層膜、外層より金（Ａ
ｕ）層，パラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
ｄ）層の六層膜、外層よりパラジウム（Ｐｄ）層，ニッ
ケル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，
パラジウム（Ｐｄ）層，金（Ａｕ）層の六層膜のうち一
つの六層膜により形成したことを特徴とするものであ
る。
【００１７】また、請求項１２記載の発明では、前記請
求項１乃至５のいずれかに記載の半導体装置において、
前記金属膜を、外層より金（Ａｕ）層，パラジウム
（Ｐｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッ
ケル（Ｎｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層
の六層膜により形成したことを特徴とするものである。
【００１８】また、請求項１３記載の発明では、前記請
求項１乃至１２のいずれかに記載の半導体装置を製造す
る際に用いるリードフレームであって、前記樹脂突起と
対応する位置に形成された凹部と、前記凹部に形成され
た金属膜とを具備することを特徴とするものである。
【００１９】また、請求項１４記載の発明では、前記請
求項１３記載のリードフレームの製造方法であって、基
材両面にエッチングレジストを配設するレジスト配設工
程と、前記エッチングレジストの凹部形成位置に対応す
る部位を除去して所定のレジストパターンを形成するレ
ジストパターン形成工程と、前記基板の前記凹部形成位
置に凹部を形成するエッチング工程と、前記エッチング
工程で形成された凹部内に、金属膜を形成する金属膜形
成工程と、前記エッチングレジストを除去するレジスト
除去工程とを具備することを特徴とするものである。
【００２０】また、請求項１５記載の発明では、前記請
求項１４記載のリードフレームの製造方法において、前
記金属膜形成工程ではメッキ法を用いて前記金属膜を形
成すると共に、前記レジストパターン形成工程では前記
メッキ処理に用いる電極が接続される給電部に対応する
位置の前記エッチングレジストも除去することを特徴と
するものである。
【００２１】また、請求項１６記載の発明に係る半導体
装置の製造方法では、前記請求項１３乃至１５のいずれ
かに記載されたリードフレームに半導体素子を搭載する
素子搭載工程と、前記半導体素子に形成された電極パッ
ドと、前記リードフレームに形成されている前記金属膜
とを電気的に接続する接続工程と、前記リードフレーム
上に、前記半導体素子を封止するよう樹脂を形成し樹脂
パッケージを形成する封止工程と、前記リードフレーム
から前記樹脂パッケージを前記金属膜と共に分離する分
離工程とを具備することを特徴とするものである。
【００２２】また、請求項１７記載の発明では、前記請
求項１６記載の半導体装置の製造方法において、前記接
続工程では前記電極パッドと前記金属膜とを電気的に接
続する方法としてワイヤボンディング法を用いると共
に、先ず前記金属膜にワイヤの一端を接続し、続いて前
記金属膜から前記電極パッドにワイヤを引き出した上で
ワイヤの他端部を前記電極パッドに接続することを特徴
とするものである。
【００２３】また、請求項１８記載の発明では、前記請
求項１６記載の半導体装置の製造方法において、前記接
続工程では前記電極パッドと前記金属膜とを電気的に接
続する方法としてワイヤボンディング法を用いると共
に、先ず前記金属膜上にキャピラリを移動してスタッド
バンプを形成し、次に前記キャピラリを前記電極パッド
上に移動させてファーストボンディングを行い、次に前
記キャピラリを前記金属膜上に移動させ、前記電極パッ
ドから前記金属膜にワイヤを引き出した上で、前記ワイ
ヤを先に形成されている前記スタッドバンプにセカンド
ボンディングすることを特徴とするものである。
【００２４】また、請求項１９記載の発明では、前記請
求項１８記載の半導体装置の製造方法において、前記ス
タッドバンプは、先ず前記キャピラリにより前記金属膜
上にボールボンディングを行なうことによりボールを形
成し、次に前記キャピラリを前記ボールから上動させた
上で水平方向に移動させ、次に前記水平移動位置におい
て前記キャピラリを下動させ、前記キャピラリにより前
記ボールを潰し、次に前記キャピラリを上動させてワイ
ヤを切断することにより形成されることを特徴とするも
のである。
【００２５】また、請求項２０記載の発明では、前記請
求項１６乃至１９のいずれかに記載の半導体装置の製造
方法において、前記分離工程では前記樹脂パッケージを
前記リードフレームから引き剥がすことにより分離する
ことを特徴とするものである。
【００２６】また、請求項２１記載の発明では、前記請
求項１６乃至１９のいずれかに記載の半導体装置の製造
方法において、前記分離工程では前記リードフレームを
前記金属膜を残して溶解して前記樹脂パッケージを分離
することを特徴とするものである。
【００２７】また、請求項２２記載の発明では、前記請
求項２１記載の半導体装置の製造方法において、前記封
止工程では前記樹脂パッケージを前記リードフレーム上
に複数個夫々独立した構成で形成すると共に、前記樹脂
パッケージの形成前または形成後に、前記複数個の樹脂
パッケージを連結するテープ部材を配設するテープ配設
工程を有することを特徴とするものである。
【００２８】また、請求項２３記載の発明では、前記請
求項２２記載の半導体装置の製造方法において、前記分
離工程では、前記複数の樹脂パッケージを連結した前記
テープ部材をキャリアとして用いて前記樹脂パッケージ
をエッチング室に搬送し、前記エッチング室では前記樹
脂パッケージの前記リードフレームが配設された面にエ
ッチング液を噴射し、前記リードフレームを前記金属膜
を残して溶解することにより前記樹脂パッケージを前記
リードフレームから分離し、かつ前記リードフレームか
ら分離した樹脂パッケージを前記テープ部材を用いて前
記エッチング室から搬出することを特徴とするものであ
る。
【００２９】また、請求項２４記載の発明では、前記請
求項１６乃至２３のいずれかに記載の半導体装置の製造
方法において、前記封止工程では、前記リードフレーム
の下部に配設される第１の金型半体と、前記リードフレ
ームの凹部が形成された上部に配設されると共に装着状
態においてキャビティの端縁部が前記凹部と対向するよ
う構成された第２の金型半体とにより構成される金型を
用いて樹脂パッケージを形成することを特徴とするもの
である。
【００３０】また、請求項２５記載の発明では、前記請
求項１６乃至２１のいずれかに記載の半導体装置の製造
方法において、前記封止工程では、前記樹脂パッケージ
と共に各樹脂パッケージを連結保持するランナーフレー
ムを形成し、前記分離工程では、前記ランナフレームに
連結保持された樹脂パッケージを固定治具に装着した上
で前記リードフレームを除去することを特徴とするもの
である。
【００３１】また、請求項２６記載の発明では、前記請
求項２５記載の半導体装置の製造方法において、前記固
定治具に収納部を形成すると共に、前記リードフレーム
に形成された状態の樹脂パッケージが前記収納部側に位
置するよう前記固定治具に装着し、更に前記リードフレ
ームの前記樹脂パッケージが配設されていない側にメッ
シュ部材を配設した上で前記リードフレームを除去する
ことを特徴とするものである。
【００３２】また、請求項２７記載の発明では、前記請
求項２５または２６記載の半導体装置の製造方法におい
て、前記分離工程は、前記リードームが除去された状態
の前記ランナーフレームに連結支持された樹脂パッケー
ジを前記固定治具に押しつけることにより、前記樹脂パ
ッケージと前記ランナーフレームを分離するランナーフ
レーム除去工程を有することを特徴とするものである。
【００３３】また、請求項２８記載の発明では、前記請
求項２７記載の半導体装置の製造方法において、前記収
納部に前記樹脂パッケージを収納する樹脂パッケージ収
納部と前記ランナーフレームを収納するランナーフレー
ム収納部とを形成し、前記ランナーフレーム除去工程を
実施することにより、前記樹脂パッケージが前記樹脂パ
ッケージ収納部に収納され、かつ前記ランナーフレーム
が前記ランナーフレーム収納部に収納されるよう構成し
たことを特徴とするものである。
【００３４】また、請求項２９記載の発明では、前記請
求項１６乃至２１のいずれかに記載の半導体装置の製造
方法において、少なくとも前記分離工程の実施前に、前
記樹脂パッケージに粘着性を有しないシート部材を装着
し、前記シート部材の変形により前記樹脂パッケージを
支持するシート部材装着工程を実施し、前記分離工程の
実施後に、前記シート部材に支持された前記樹脂パッケ
ージを樹脂パッケージ収納容器に対向配置し、前記樹脂
パッケージを前記シート部材の上部より押圧することに
より前記樹脂パッケージを前記樹脂パッケージ収納容器
に収納する樹脂パッケージ収納工程を実施することを特
徴とするものである。
【００３５】また、請求項３０記載の発明では、前記請
求項２９記載の半導体装置の製造方法において、少なく
とも前記分離工程の実施前に、前記樹脂パッケージに粘
着性を有しない第１のシート部材を装着し、前記第１の
シート部材の変形により前記樹脂パッケージを支持する
シート部材装着工程を実施し、前記分離工程の実施後
に、前記樹脂パッケージが収納された状態の前記第１の
シート部材に第２のシート部材を配設し、前記第１及び
第２のシート部材により前記樹脂パッケージを梱包する
梱包工程を実施することを特徴とするものである。
【００３６】また、請求項３１記載の発明では、前記請
求項１記載の半導体装置を実装基板に実装する半導体装
置の実装方法であって、前記実装基板に前記樹脂突起と
対応して形成されているスルーホールに、前記樹脂パッ
ケージが立設した状態で前記樹脂突起を挿入し、その後
に前記樹脂突起に配設された金属膜と前記スルーホール
とを半田接合することにより、前記半導体装置を前記実
装基板に立設状態で実装することを特徴とするものであ
る。
【００３７】また、請求項３２記載の発明では、前記請
求項２乃至５のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装方法であって、前記樹脂突
起と対応して接続電極が形成された前記実装基板に前記
樹脂パッケージを立設した状態で載置し、その後に前記
樹脂突起に配設された金属膜と前記接続電極とを半田接
合することにより、前記半導体装置を前記実装基板に立
設状態で実装することを特徴とするものである。
【００３８】また、請求項３３記載の発明では、前記請
求項３２記載の半導体装置の実装方法であって、前記樹
脂パッケージを支持部材を用いて前記実装基板に立設さ
せることを特徴とするものである。
【００３９】また、請求項３４記載の発明では、前記請
求項３２または３３に記載の半導体装置の実装方法にお
いて、前記樹脂パッケージを前記実装基板上に立設状態
で複数個並設すると共に、前記並設される樹脂パッケー
ジの間にスペーサまたは放熱板を介装することを特徴と
するものである。
【００４０】更に、請求項３５記載の発明では、前記請
求項３２または３３に記載の半導体装置の実装方法にお
いて、前記樹脂パッケージを前記実装基板に対して傾け
た状態で立設することを特徴とするものである。
【００４１】上記の各手段は、次のように作用する。請
求項１または請求項２記載の発明によれば、インナーリ
ードやアウターリードが不要となり、樹脂突起に形成さ
れた金属膜を外部端子として実装することができるた
め、実装面積を小さくできる。また、半導体装置内にリ
ードフレームが配設されないため、コストの低減を図る
ことができる。また、樹脂突起及び金属膜は、ＢＧＡタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
【００４２】更に、樹脂突起は樹脂パッケージの側面と
面一または側面より側方に向け突出形成されているた
め、半導体装置を実装した際に半田付け部分を樹脂パッ
ケージの外部から目視により確認することができる。よ
って、半導体装置の実装検査を容易かつ確実に行なうこ
とができる。
【００４３】また、請求項３記載の発明によれば、樹脂
突起が異なる長さにより形成されているため、これに伴
い金属膜の形成長さも異なることとなる。このため、半
導体素子に形成されている電極パッドに向け金属膜を引
き回すことが可能となり、よって電極パッドの配設ピッ
チを広くするか、或いは電極ピッチの狭ピッチ化を図る
ことができる。
【００４４】請求項４または請求項５記載の発明によれ
ば、半導体装置を立設させた状態で実装することが可能
となり、よって半導体装置の実装密度を向上させること
ができる。また、請求項６乃至１２記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【００４５】また、請求項１３記載の発明によれば、凹
部と金属膜が形成されただけの簡単な構成のリードフレ
ームにより、請求項１乃至１２のいずれかに記載の半導
体装置を製造することができる。また、請求項１４記載
の発明によれば、レジスト塗布，レジストパターン形
成，エッチング，金属膜形成，及びレジスト除去等の簡
単な工程によりリードフレームを形成することができ
る。
【００４６】また、請求項１５記載の発明によれば、レ
ジストパターン形成工程において給電部に対応する位置
のエッチングレジストも除去されるため、給電部の形成
を容易に行うことができる。また、請求項１６記載の発
明によれば、ＱＦＰ(Quad Frat Package) 構造の半導体
装置の製造工程で必要となるリードの切断処理、及びリ
ードを所定形状（例えばガルウィング形状）に成形する
工程が不要となり、半導体装置の製造工程を簡単化する
ことができる。
【００４７】また、請求項１７記載の発明によれば、先
ず金属膜にワイヤの一端を接続し、続いて金属膜から電
極パッドにワイヤを引き出した上でワイヤの他端部を電
極パッドに接続する、いわゆる逆打ちのワイヤボンディ
ング法を用いたことにより、ワイヤループの低背化を図
ることができ、これに伴い半導体装置の低背化を図るこ
とができる。
【００４８】また、電極パッドの配設ピッチは金属膜の
配設ピッチに比べて狭い。また、ワイヤボンディング処
理においてファーストボンディングのボンディング領域
は、セカンドボンディングのボンディング領域よりも広
い。よって、配設ピッチの広い金属膜にファーストボン
ディングを行い、配設ピッチの狭い電極パッドにセカン
ドボンディングを行う構成とすることにより、高密度に
ワイヤの配設を行うことが可能となる。
【００４９】また、請求項１８記載の発明によれば、先
ず金属膜上にスタッドバンプを形成し、電極パッドにワ
イヤをファーストボンディングした上でワイヤを金属膜
上のスタッドバンプに引出し、金属膜上ではなくスタッ
ドバンプにワイヤをセカンドボンディングすることによ
り、金属膜上に直接ワイヤをボンディングする構成に比
べてワイヤを確実にボンディングすることができる。
【００５０】また、請求項１９記載の発明によれば、請
求項１８記載のスタッドバンプは、ボールボンディング
により金属膜上にボールを形成した後、キャピラリをこ
のボールから上動させた上で水平方向に移動させ、更に
キャピラリを下動させてボールを潰す処理を行なうた
め、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
きる。よって、ワイヤと金属膜とのボンディングを確実
に行なうことができる。
【００５１】また、ボールを潰した後にキャピラリは上
動されてワイヤを切断するが、この上動位置は上記のよ
うにキャピラリを水平移動した位置であるため、ボール
中心位置よりずれた位置となっている。このため、ワイ
ヤをリスタッドバンプにセカンドボンディングする際、
ワイヤ切断位置に形成される突起がボンディングの邪魔
になるようなことはない。
【００５２】また、請求項２０記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
【００５３】また、請求項２１記載の発明によれば、分
離工程においてリードフレームを金属膜を残して溶解し
て樹脂パッケージを分離することにより、樹脂パッケー
ジのリードフレームからの分離を確実かつ容易に行うこ
とができる。
【００５４】また、請求項２２記載の発明によれば、樹
脂パッケージをリードフレーム上に複数個形成しても、
各樹脂パッケージはテープ部材或いは連結樹脂部により
連結されているため、リードフレームから分離させても
個々バラバラになることはなく、分離工程後における樹
脂パッケージ（半導体装置）の取扱いを容易とすること
ができる。
【００５５】また、請求項２３記載の発明によれば、分
離工程において、樹脂パッケージを連結するテープ部材
をキャリアとして用いるため、リードフレームが配設さ
れた状態の樹脂パッケージをエッチング室に連続的に搬
送することが可能となる。
【００５６】また、エッチング室では、樹脂パッケージ
のリードフレームが配設された面にエッチング液を噴射
することにより金属膜を残してリードフレームは溶解さ
れ、樹脂パッケージをリードフレームから分離すること
ができる。このリードフレームから分離された状態で樹
脂パッケージはテープ部材に保持された状態を維持して
いるため、よってリードフレームから分離した樹脂パッ
ケージをテープ部材を用いてエッチング室から搬出する
ことができる。
【００５７】このように、エッチング室に対する樹脂パ
ッケージの搬送及び排出をテープ部材を用いて行なうこ
とができるため、分離工程の自動化を図ることができ、
半導体装置の製造効率を向上させることができる。ま
た、請求項２４記載の発明によれば、リードフレームを
金型に装着した状態において、単に第２の金型半体に形
成されるキャビティの端縁部がリードフレームの凹部と
対向するよう構成するのみで、樹脂パッケージの実装面
から下方に向け突出形成されると共に樹脂パッケージの
側面より側方に向け突出形成された樹脂突起を形成する
ことができる。よって、金型構造は簡単化し、金型コス
トの低減を図ることができる。
【００５８】また、請求項２５記載の発明によれば、樹
脂パッケージと共に各樹脂パッケージを連結保持するラ
ンナーフレームを形成したことにより、リードフレーム
が除去された後においても各樹脂パッケージはランナー
フレームにより保持され、バラバラになるようなことは
ない。
【００５９】また、分離工程において、ランナフレーム
に連結保持された樹脂パッケージは、固定治具に装着さ
れた状態でリードフレームの除去処理が行われるため、
例えば分離工程においてエッチング液が噴射された場合
においても、樹脂パッケージ（ランナーフレーム）がこ
れにより位置ずれしたり、飛散してまうようなことはな
い。
【００６０】また、請求項２６記載の発明によれば、リ
ードフレームに形成された状態の樹脂パッケージが収納
部側、即ち固定治具に対向するよう固定治具に装着する
ことにより、凹凸を有する樹脂パッケージ形成側が固定
治具に保持されるため、分離工程において樹脂パッケー
ジに位置ずれが発生することを防止することができる。
【００６１】更に、リードフレームの樹脂パッケージが
配設されていない側にメッシュ部材を配設したことによ
り、メッシュ部材によりリードフレーム側も保持される
ため、これによってもリードフレームの除去時における
樹脂パッケージの位置ずれを防止することができる。
【００６２】また、請求項２７記載の発明によれば、ラ
ンナーフレーム除去工程において、リードームが除去さ
れた状態のランナーフレームに連結支持された樹脂パッ
ケージを固定治具に押しつけ、樹脂パッケージとランナ
ーフレームを分離することにより、単に樹脂パッケージ
を固定治具に押圧するだけの簡単な処理で樹脂パッケー
ジ（必要部分）とランナーフレーム（不必要部分）を割
って分離することができる。
【００６３】また、請求項２８記載の発明によれば、収
納部に樹脂パッケージを収納する樹脂パッケージ収納部
とランナーフレームを収納するランナーフレーム収納部
とを形成することにより、ランナーフレーム除去工程を
実施し樹脂パッケージとランナーフレームを分離する
と、樹脂パッケージは樹脂パッケージ収納部内に落下す
ることにより収納され、かつランナーフレームもランナ
ーフレーム収納部内に落下することにより収納される。
【００６４】よって、ランナーフレーム除去工程を実施
することにより、樹脂パッケージ（必要部分）とランナ
ーフレーム（不必要部分）の分別を同時に行うことがで
き、半導体製造工程の簡単化を図ることができる。ま
た、請求項２９記載の発明によれば、少なくとも分離工
程の実施前に、シート部材装着工程を実施することによ
り樹脂パッケージをシート部材により支持するため、そ
の後に分離工程を実施しても個々に分離された樹脂パッ
ケージがバラバラになるようなことはない。
【００６５】また、シート部材は粘着性を有しておら
ず、シート部材の変形により樹脂パッケージを支持する
ため、樹脂パッケージ収納工程においてシート部材から
樹脂パッケージを取り外す作業は、単にシート部材の上
部から樹脂パッケージを押し出すだけの簡単な作業によ
り行うことができる。よって、樹脂パッケージを樹脂パ
ッケージ収納容器に収納する作業を容易に行うことがで
きる。
【００６６】また、請求項３０記載の発明によれば、少
なくとも分離工程の実施前に、シート部材装着工程を実
施することにより樹脂パッケージをシート部材により支
持するため、その後に分離工程を実施しても個々に分離
された樹脂パッケージがバラバラになるようなことはな
い。
【００６７】また、分離工程の実施後に、梱包工程にお
いて樹脂パッケージが収納された状態の第１のシート部
材に第２のシート部材を配設し、第１及び第２のシート
部材により樹脂パッケージを梱包することにより、分離
工程において樹脂パッケージを支持する第１のシート部
材を梱包材として用いることができるため、第１のシー
ト部材から樹脂パッケージを取り外す作業が不要となる
と共に、新たに梱包材が必要となることもなく、製品コ
ストの低減を図ることができる。
【００６８】また、請求項３１乃至請求項３３記載の発
明によれば、半導体装置を実装基板に立設状態で実装す
ることが可能となるため、半導体装置の実装基板に対す
る実装密度を向上させることができる。また、請求項３
４記載の発明によれば、樹脂パッケージを実装基板上に
立設状態で複数個並設すると共に、並設される樹脂パッ
ケージの間にスペーサまたは放熱板を介装することによ
り、樹脂突起が存在することにより樹脂パッケージを並
設した場合に発生する隙間部分をスペーサまたは放熱板
により埋めることができ、各樹脂パッケージを確実に立
設することができる。更に、放熱板を用いることによ
り、上記の作用に加えて各半導体素子が発生する熱を効
率良く放熱できるため、放熱性を向上させることができ
る。
【００６９】更に、請求項３５記載の発明によれば、樹
脂パッケージを実装基板に対して傾けた状態で立設する
ことにより、スペーサ等を用いることなく各樹脂パッケ
ージを隙間のない状態で並設することができる。
【００７０】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１及び図２は本発明の第１実施
例である半導体装置１０を示している。図１は半導体装
置１０の断面図であり、図２（Ａ）は半導体装置１０の
平面図，図２（Ｂ）は半導体装置１０の正面図，更に図
２（Ｃ）は半導体装置１０の底面図である。
【００７１】第１実施例に係る半導体装置１０は、大略
すると半導体素子１１，樹脂パッケージ１２，及び金属
膜１３とからなる極めて簡単な構成とされている。半導
体素子１１は、その上面に複数の電極パッド１４が形成
されており、素子固定樹脂１５上に搭載された構成とさ
れている。
【００７２】また、樹脂パッケージ１２は、例えばエポ
キシ樹脂を後述するようにモールド成形（ポッティング
も可能である）することにより形成されるものであり、
その実装面１６の所定位置には樹脂突起１７が一体的に
形成されている。この樹脂突起１７は樹脂パッケージ１
２の実装面１６から下方に向け突出形成されると共に、
樹脂パッケージ１２の側面１２ａから側方に向け突出形
成された構成とされている。尚、この樹脂突起１７の配
設ピッチは、例えば０．８ｍｍ程度とすることが可能で
ある。
【００７３】また、金属膜１３は、樹脂パッケージ１２
に形成された樹脂突起１７を覆うように形成されてい
る。この金属膜１３と前記した電極パッド１４との間に
はワイヤ１８が配設されており、これにより金属膜１３
と半導体素子１１は電気的に接続した構成となってい
る。尚、金属膜１３の詳細については、説明の便宜上、
後述するものとする。
【００７４】上記構成とされた半導体装置１０は、従来
のＳＳＯＰのようなインナーリードやアウターリードが
不要となり、インナーリードからアウターリードへの引
き回しのための面積や、アウターリード自身の面積が不
要となり、半導体装置１０の小型化を図ることができ
る。
【００７５】また、従来のＢＧＡのような半田ボールを
形成するために搭載基板を用いる必要がなくなるため、
半導体装置１０のコスト低減を図ることができる。ま
た、樹脂突起１７及び金属膜１３は、協働してＢＧＡタ
イプの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
【００７６】ここで、上記構成とされた半導体装置１０
を実装基板５０に実装した状態を図３に示す。同図に示
されるように、半導体装置１０は実装基板５０に表面実
装される構成とされている。このため、実装基板５０の
上面には樹脂突起１７の形成位置に対応するよう接続電
極５１が形成されており、半導体装置１０の樹脂突起１
７に配設された金属膜１３を接続電極５１に半田１９
（梨地で示す）を用いて接合することにより半導体装置
１０は実装基板５０に実装される。
【００７７】前記したように、樹脂突起１７は樹脂パッ
ケージ１２の側面１２ａから側方に向け突出形成された
構成とされており、よってこの樹脂突起１７に形成され
た金属膜１３も樹脂パッケージ１２の側面１２ａから側
方に向け突出した構成とされている。
【００７８】このため、半導体装置１０を実装した際
に、金属膜１３と接続電極５１との半田付け部分は、樹
脂パッケージ１２から突出した位置に存在することとな
る。よって、この半田付け部分を半導体装置１０の外部
から目視により確認することが可能となり、半導体装置
１０の実装検査を容易かつ確実に行なうことができる。
【００７９】尚、図１乃至図３に示した実施例では、樹
脂突起１７及び金属膜１３が樹脂パッケージ１２の側面
１２ａから側方に向け突出形成された構成を示したが、
樹脂突起１７（金属膜１３）が樹脂パッケージ１２の側
面１２ａと面一となった構成としても、金属膜１３と接
続電極５１との半田付け部分は樹脂パッケージ１２から
突出した位置に存在することとなる。
【００８０】よって、樹脂突起１７（金属膜１３）を樹
脂パッケージ１２の側面１２ａと面一した構成としても
実装検査を半導体装置１０の外部から目視により確認す
ることができ、従って半導体装置１０の実装検査を容易
かつ確実に行なうことができる。
【００８１】続いて、金属膜１３について図４乃至図８
を用いて説明する。各図は、金属膜１３の配設位置近傍
を拡大して示す図である。金属膜１３は、前記のように
樹脂突起１７を被覆するよう配設されると共に、ワイヤ
１８により半導体素子１１と電気的に接続する構成とさ
れている。また、この金属膜１３は半導体装置１０の外
部接続端子として機能するものであり、前記したように
半導体装置１０を実装基板５０に実装する時には、金属
膜１３は実装基板５０に形成された接続電極５１に半田
付けされる。
【００８２】この金属膜１３は、単層の金属層により形
成してもまた複数の金属層を積層して形成した構成とし
てもよい。図４は単層の金属層により金属膜１３Ａを形
成したものであり、図５乃至図８は複数の金属層を積層
して金属膜１３Ｂ〜１３Ｅを形成したものである。
【００８３】また、金属膜１３（１３Ａ〜１３Ｄ）の材
質を選定するに際し、前記のように金属膜１３はその内
側にワイヤ１８が接続されると共に外側は実装基板５０
に半田付けが行われるため、金属膜１３の最内層はボン
ディング性が良好であることが要求され、また最外層は
半田付け性が良好であることが要求される（以下、この
金属膜１３に要求される条件を金属膜要求特性とい
う）。この金属膜要求特性を満たす金属膜１３（１３Ａ
〜１３Ｅ）の材質としては、次のようなものが考えられ
る。
【００８４】図４に示される単層の金属膜１３Ａでは、
金属膜１３Ａの材質としてボンディング性及び半田付け
性が共に良好な材質を選定する必要がある。これを満足
する材料としては、例えば銀（Ａｇ），或いはパラジウ
ム（Ｐｄ）がある。また、図５に示されるような外層１
３Ｂ-1と内層１３Ｂ-2とを積層した２層構造の金属膜１
３Ｂでは、金属膜要求特性を満たす外層１３Ｂ-1と内層
１３Ｂ-2との組み合わせとして、外層１３Ｂ-1をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｂ-2を金（Ａｕ）
により形成する組み合わせ、また外層１３Ｂ-1を金（Ａ
ｕ）により形成し、内層１３Ｂ-2をパラジウム（Ｐｄ）
により形成する組み合わせが考えられる。
【００８５】また、図６に示されるような外層１３Ｃ-
1，中間層１３Ｃ-2, 内層１３Ｃ-3とを積層した３層構
造の金属膜１３Ｃでは、外層１３Ｃ-1を金（Ａｕ）によ
り形成し、中間層１３Ｃ-2をニッケル（Ｎｉ）により形
成し、内層１３Ｃ-3を金（Ａｕ）により形成する組み合
わせが考えられる。
【００８６】また、他の組み合わせとしては、 ・外層１３Ｃ-1にパラジウム（Ｐｄ），中間層１３Ｃ-2
にニッケル（Ｎｉ），内層１３Ｃ-3にパラジウム（Ｐ
ｄ）を用いる組み合わせ ・外層１３Ｃ-1に金（Ａｕ），中間層１３Ｃ-2にパラジ
ウム（Ｐｄ），内層１３Ｃ-3に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3に金（Ａｕ）を用いる組み合わせ ・外層１３Ｃ-1に半田，中間層１３Ｃ-2にニッケル（Ｎ
ｉ），内層１３Ｃ-3にパラジウム（Ｐｄ）を用いる組み
合わせ が考えられる。上記した各組み合わせにより金属膜１３
Ｃを構成することにより、金属膜要求特性を満たすと共
に、中間層１３Ｃ-2による外層１３Ｃ-1と内層１３Ｃ-3
との接合性を向上することができる。
【００８７】また、図７に示されるような外層１３Ｄ-
1，第１中間層１３Ｄ-2, 第２中間層１３Ｄ-3, 内層１
３Ｄ-4とを積層した４層構造の金属膜１３Ｄでは、外層
１３Ｄ-1を半田により形成し、第１中間層１３Ｄ-2をニ
ッケル（Ｎｉ）により形成し、第２中間層１３Ｄ-3をパ
ラジウム（Ｐｄ）により形成し、内層１３Ｄ-4を金（Ａ
ｕ）により形成する組み合わせが考えられる。
【００８８】また、他の組み合わせとしては、 ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3にパラジ
ウム（Ｐｄ），内層１３Ｄ-4に金（Ａｕ）を用いる組み
合わせ ・外層１３Ｄ-1に金（Ａｕ），第１中間層１３Ｄ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｄ-3にニッケル（Ｎ
ｉ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1にパラジウム（Ｐｄ），第１中間層１３
Ｄ-2にニッケル（Ｎｉ），第２中間層１３Ｄ-3に金（Ａ
ｕ），内層１３Ｄ-4にパラジウム（Ｐｄ）を用いる組み
合わせ ・外層１３Ｄ-1に半田，第１中間層１３Ｄ-2にニッケル
（Ｎｉ），第２中間層１３Ｄ-3に金（Ａｕ），内層１３
Ｄ-4にパラジウム（Ｐｄ）を用いる組み合わせが考えら
れる。
【００８９】また、図８に示されるような外層１３Ｅ-
1，第１中間層１３Ｅ-2, 第２中間層１３Ｅ-3, 第３中
間層１３Ｅ-4, 内層１３Ｅ-5とを積層した５層構造の金
属膜１３Ｅでは、外層１３Ｅ-1を金（Ａｕ）により形成
し、第１中間層１３Ｅ-2をパラジウム（Ｐｄ）により形
成し、第２中間層１３Ｅ-3をニッケル（Ｎｉ）により形
成し、第３中間層１３Ｅ-4をパラジウム（Ｐｄ）により
形成し、内層１３Ｅ-5を金（Ａｕ）により形成する組み
合わせが考えられる。
【００９０】また、他の組み合わせとしては、 ・外層１３Ｅ-1に半田，第１中間層１３Ｅ-2にニッケル
（Ｎｉ），第２中間層１３Ｅ-3に金（Ａｕ），第３中間
層１３Ｅ-4にパラジウム（Ｐｄ），内層１３Ｅ-5に金
（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に金（Ａ
ｕ），第３中間層１３Ｅ-4にパラジウム（Ｐｄ），内層
１３Ｅ-5に金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1にパラジウム（Ｐｄ），第１中間層１３
Ｅ-2にニッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃ
ｕ），第３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１
３Ｅ-5にパラジウム（Ｐｄ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にニ
ッケル（Ｎｉ），第２中間層１３Ｅ-3に銅（Ｃｕ），第
３中間層１３Ｅ-4にニッケル（Ｎｉ），内層１３Ｅ-5に
金（Ａｕ）を用いる組み合わせ ・外層１３Ｅ-1に金（Ａｕ），第１中間層１３Ｅ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｅ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｅ-4に金（Ａｕ），内層１３Ｅ-5
にパラジウム（Ｐｄ）を用いる組み合わせが考えられ
る。
【００９１】また、図９（Ａ）に示されるような外層１
３Ｆ-1，第１中間層１３Ｆ-2, 第２中間層１３Ｆ-3, 第
３中間層１３Ｆ-4, 第４中間層１３Ｆ-5, 内層１３Ｆ-6
とを積層した６層構造の金属膜１３Ｆでは、外層１３Ｆ
-1を金（Ａｕ）により形成し、第１中間層１３Ｆ-2をパ
ラジウム（Ｐｄ）により形成し、第２中間層１３Ｆ-3を
ニッケル（Ｎｉ）により形成し、第３中間層１３Ｆ-4を
金（Ａｕ）により形成し、第４中間層１３Ｆ-5をパラジ
ウム（Ｐｄ）により形成し、内層１３Ｆ-6を金（Ａｕ）
により形成する組み合わせが考えられる。
【００９２】また、他の組み合わせとしては、 ・外層１３Ｆ-1に金（Ａｕ），第１中間層１３Ｆ-2にパ
ラジウム（Ｐｄ），第２中間層１３Ｆ-3にニッケル（Ｎ
ｉ），第３中間層１３Ｆ-4に銅（Ｃｕ），第４中間層１
３Ｆ-5にニッケル（Ｎｉ），内層１３Ｆにをパラジウム
（Ｐｄ）を用いる組み合わせ ・外層１３Ｆ-1にパラジウム（Ｐｄ），第１中間層１３
Ｆ-2にニッケル（Ｎｉ），第２中間層１３Ｆ-3に銅（Ｃ
ｕ），第３中間層１３Ｆ-4にニッケル（Ｎｉ），第４中
間層１３Ｆ-5にパラジウム（Ｐｄ），内層１３Ｆにを金
（Ａｕ）を用いる組み合わせが考えられる。
【００９３】また、図９（Ｂ）に示されるような外層１
３Ｇ-1，第１中間層１３Ｇ-2, 第２中間層１３Ｇ-3, 第
３中間層１３Ｇ-4, 第４中間層１３Ｇ-5, 第５中間層１
３Ｇ-6, 内層１３Ｇ-7とを積層した６層構造の金属膜１
３Ｇでは、外層１３Ｇ-1を金（Ａｕ）により形成し、第
１中間層１３Ｇ-2をパラジウム（Ｐｄ）により形成し、
第２中間層１３Ｇ-3をニッケル（Ｎｉ）により形成し、
第３中間層１３Ｇ-4を銅（Ｃｕ）により形成し、第４中
間層１３Ｇ-5をニッケル（Ｎｉ）により形成し、第５中
間層１３Ｇ-6をパラジウム（Ｐｄ）により形成し、内層
１３Ｇ-7を金（Ａｕ）により形成する組み合わせが考え
られる。
【００９４】上記した各組み合わせにより金属膜１３を
構成することにより、金属膜要求特性を満たすと共に外
層，各中間層，及び外層の接合性を向上することができ
る。続いて、上記した第１実施例に係る半導体装置１０
の製造方法について説明する。尚、以下の説明では、金
属膜１３として外層１３Ｃ-1，中間層１３Ｃ-2, 内層１
３Ｃ-3とを積層した３層構造の金属膜１３Ｃを設けた構
成を例に挙げて説明するものとする。
【００９５】半導体装置１０は、図１６に示されるリー
ドフレーム２０を用いて製造される。このリードフレー
ム２０は、導電性金属基材２１に複数の凹部２２が形成
されると共に、この凹部２２に金属膜１３Ｃが形成され
た構成とされている。凹部２２の形成位置は、半導体装
置１０に形成された樹脂突起１７の形成位置と対応する
よう構成されており、また金属膜１３Ｃは樹脂突起１７
に嵌入しうるよう形成されている。
【００９６】また後述するように、リードフレーム２０
は複数の半導体装置１０を一括的に形成できるよう（即
ち、いわゆる複数個取りができるよう）構成されてお
り、従って凹部２２及び金属膜１３Ｃも１枚の金属基材
２１に複数組形成されている（図１３参照）。尚、図中
２３はリードフレーム２０をハンドリングする時に治具
が係合する治具穴である。
【００９７】ここで、半導体装置１０の製造方法を説明
する前に、先ずリードフレーム２０の製造方法について
図１０乃至図１６を用いて説明する。リードフレーム２
０を製造するには、先ず図１０に示すように、導電材料
（例えば銅）よりなる平板状の金属基材２１を用意し、
この金属基材２１の上下両面にエッチングレジスト２４
を塗布する（レジスト塗布工程）。このエッチングレジ
スト２４は、例えば感光性樹脂であり、スピナー等を用
いて所定膜厚に塗布される。
【００９８】続いて、エッチングレジスト２４に図示し
ないマスクを用いて露光処理を行い、その後に現像処理
を行うことによりエッチングレジスト２４の凹部形成位
置及び治具穴形成位置に対応する部位を除去し、図１１
に示すレジストパターン２４ａを形成する（レジストパ
ターン形成工程）。
【００９９】また、本実施例ではこのレジストパターン
形成工程において、給電部２５の形成位置（給電部形成
位置）に対応する部位に配設されたエッチングレジスト
２４も除去する構成としている。尚、給電部２５は、後
述する金属膜形成工程においてメッキ電極が配設される
部位である（図１３参照）。
【０１００】レジストパターン形成工程が終了すると、
レジストパターン２４ａが形成された金属基材２１に対
しエッチング処理が実施される（エッチング工程）。こ
のエッチング工程では、凹部形成位置及び給電部形成位
置においては金属基材２１の上面からのみのハーフエッ
チングが実施され、治具穴形成位置においては両面エッ
チングが実施される。尚、金属基材２１の材料として銅
（Ｃｕ）が用いられた場合には、エッチング液として
は、例えば塩化第２鉄等が用いられる。
【０１０１】これにより、図１２に示されるように、金
属基材２１の凹部形成位置には凹部２２が形成されると
共に、治具穴形成位置には治具穴２３が形成される。ま
た、図１３に示されるように、金属基材２１の給電部形
成位置には凹部状の給電部２５が形成される。この際、
ハーフエッチングにより形成される凹部２２の深さは、
金属基材２１の板厚に対し６０％程度の深さとすること
が可能である。
【０１０２】この給電部２５は金属基材２１の長手方向
両端部に夫々形成されており、この給電部２５では導電
性金属よりなる金属基材２１が露出した状態となってい
る。このため、給電部２５にメッキ用電極を配設するこ
とにより、金属基材２１に所定の電位を印加することが
可能となる。尚、図１３（Ｂ）は図１３（Ａ）における
Ａ−Ａ線に沿う断面図である。
【０１０３】また、図１３に矢印Ｂで示す矩形状の破線
は１個の半導体装置１０の形成領域を示しているが、同
図に示されるように１枚の金属基材２１には複数個（図
１３に示す例では３４個）の半導体装置１０が一括的に
形成されるよう（多数個取りができるよう）構成されて
いる。これに従い、１個の半導体装置１０に対応する複
数個の凹部２２の組を１組とすると、１枚の金属基材２
１には複数組の凹部２２が形成されている。
【０１０４】ところで、更なる多数個取りを行うため
に、図１４に示されるように、枠状部２６に左右一対の
連結部２７を介して複数個の金属基材２１が連結された
リードフレームユニット２８を形成することが考えられ
る。この構成においても給電部２５を形成する必要があ
るが、複数の金属基材２１は連結部２７を介して枠状部
２６に電気的に接続されているため、枠状部２６に給電
部２５を形成することにより複数の金属基材２１に一括
的に給電することが可能となる。
【０１０５】よって、上記構成とすることにより半導体
装置１０の製造効率を更に向上できると共に、各金属基
材２１に給電部２５を形成する構成に比べてレジストパ
ターン形成工程及びエッチング工程を簡単化することが
できる。上記のようにエッチング工程が実施されると、
続いて金属膜形成工程が実施され金属膜１３Ｃが形成さ
れる。本実施例においては、金属膜１３Ｃの形成にメッ
キ法を用いており、前記した給電部２５にメッキ用電極
を配設すると共に、金属基材２１をメッキ槽に浸漬して
電界メッキを行う。
【０１０６】本実施例に係る金属膜１３Ｃは、外層１３
Ｃ-1, 中間層１３Ｃ-2, 及び内層１３Ｃ-3を積層した３
層構造とされているため、各層毎にメッキ処理を行う。
具体的には、外層１３Ｃ-1として金（Ａｕ）, 中間層１
３Ｃ-2としてパラジウム（Ｐｄ）, 内層１３Ｃ-3として
金（Ａｕ）を用いた場合には、先ず内層１３Ｃ-3となる
金メッキを行い、続いて中間層１３Ｃ-2となるパラジウ
ムメッキを行い、最後に外層１３Ｃ-1となる金メッキを
行う。
【０１０７】この金属膜１３Ｃを構成する各層１３Ｃ-1
〜１３Ｃ-3の厚さは、メッキ時間を制御することにより
任意に設定することができる。図１５は金属膜１３Ｃが
形成された金属基材２１を示している。上記の処理を実
施することにより金属膜１３Ｃは金属基材２１に形成さ
れるが、後に説明するように分離工程において、金属基
材２１に形成された金属膜１３Ｃは樹脂パッケージ１２
をリードフレーム２０から分離する際に樹脂パッケージ
１２と共にリードフレーム２０から離脱する必要があ
る。このため、金属膜１３Ｃは金属基材２１に対しある
程度の分離性も要求される。
【０１０８】従って、金属膜１３Ｃを凹部２２に形成す
るに先立ち、上記分離性を確保するために、凹部２２内
に導電性のペースト等の分離性を向上させる部材を塗布
しておき、その上部に金属膜１３Ｃを形成する構成とし
てもよい。尚、上記した金属膜形成工程では、メッキ法
を用いて金属膜１３Ｃを形成する方法を説明したが、金
属膜１３Ｃの形成はメッキ法に限定されるものではな
く、例えば蒸着法，スパッタリング法等の他の膜形成技
術を用いて形成する構成としてもよい。
【０１０９】また、上記した実施例では、金属膜形成工
程を実施する際に凹部２２の他にも治具穴２３において
金属基材２１が外部に対し露出した構成とされているた
め、治具穴２３内にも金属膜１３Ｃと同一構成の金属膜
が形成される。しかるに、治具穴２３は金属基材２１の
位置決め及びハンドリングする際に用いられる穴である
ため、上記のように治具穴２３内に金属膜が形成されて
も不都合が生じるようなことはない。
【０１１０】上記のように金属膜形成工程において凹部
２２内に金属膜１３Ｃが形成されると、続いてレジスト
パターン２４ａ（エッチングレジスト２４）を除去する
レジスト除去工程、及び金属基材２１の表面平滑化工程
が実施され、図１６に示されるリードフレーム２０が形
成される。上記したリードフレーム２０の製造方法で
は、レジスト塗布，レジストパターン形成，エッチン
グ，金属膜形成，及びレジスト除去等の簡単な工程によ
りリードフレーム２０を形成することができる。
【０１１１】次に、上記のようにして製造されるリード
フレーム２０を用いて半導体装置１０を製造する製造方
法について図１７乃至図３４、及び図４７乃至図５７を
用いて説明する。半導体装置１０を製造するには、図１
７に示すように、リードフレーム２０の所定素子搭載位
置に素子固定樹脂１５を塗布すると共に、素子固定樹脂
１５の上部に半導体素子１１を搭載する（素子搭載工
程）。素子固定樹脂１５は絶縁性を有すると共に接着剤
として機能し、よって半導体素子１１はリードフレーム
２０上に素子固定樹脂１５の接着力により搭載された状
態となる。
【０１１２】素子搭載工程が終了すると、リードフレー
ム２０はワイヤボンディング装置に装着され、図１８に
示されるように、半導体素子１１に形成された電極パッ
ド１４と、リードフレーム２０に形成されている金属膜
１３Ｃ（具体的には、内層１３Ｃ-3）との間にワイヤ１
８を配設し、半導体素子１１と金属膜１３Ｃとを電気的
に接続する（接続工程）。
【０１１３】このワイヤ１８を電極パッド１４と金属膜
１３Ｃとの間でワイヤボンディングする際、図１８に示
す例では、先ず電極パッド１４にワイヤ１８の一端をボ
ンディングし（ファーストボンディング）し、続いてワ
イヤ１８の他端を金属膜１３Ｃにボンディング（セカン
ドボンディング）する方法を採用した。
【０１１４】しかるに、図１９に示すように、先ず金属
膜１３Ｃにワイヤ１８の一端を接続し、続いて金属膜１
３Ｃから電極パッド１４にワイヤ１８を引き出した上
で、ワイヤ１８の他端部を電極パッド１４に接続する方
法を採用してもよい。このように、先ず金属膜１３Ｃに
ワイヤ１８の一端を接続し、その後にワイヤ１８の他端
部を電極パッド１４に接続する、いわゆる逆打ちのワイ
ヤボンディング法を用いたことにより、ワイヤループの
低背化を図ることができ、これに伴い半導体装置１０の
低背化を図ることができる。
【０１１５】また、一般に電極パッド１４の配設ピッチ
は金属膜１３Ｃの配設ピッチに比べて狭く、またワイヤ
ボンディング処理においてファーストボンディングのボ
ンディング領域はセカンドボンディングのボンディング
領域よりも広い。よって、配設ピッチの広い金属膜１３
Ｃにファーストボンディングを行い、配設ピッチの狭い
電極パッド１４にセカンドボンディングを行う構成とす
ることにより、高密度にワイヤ１８の配設を行うことが
可能となる。
【０１１６】更に、他のワイヤボンディング方法とし
て、予め金属膜１３Ｃにスタッドバンプ４５を形成して
おき、このスタッドバンプ４５にワイヤ１８をセカンド
ボンディングする方法が考えられる。以下、このワイヤ
ボンディング方法について図２０乃至図２２を用いて説
明する。
【０１１７】図２０（Ａ）は、素子搭載工程が終了した
状態を示している。この状態において、先ずリードフレ
ーム２０の凹部２２に形成されている金属膜１３Ｃに、
キャピラリ４６を用いてスタッドバンプ４５を形成す
る。図２０（Ｂ）は、金属膜１３Ｃにスタッドバンプ４
５が形成された状態を示している。尚、スタッドバンプ
４５の形成方法の詳細については、図２２を用いて後述
するものとする。
【０１１８】スタッドバンプ４５が形成されると、キャ
ピラリ４６は半導体チップ１１に形成されている電極パ
ッド１４上に移動し、図２０（Ｃ）に示されるように、
電極パッド１４に対しワイヤ１８をボンディング（ファ
ーストボンディング）する。電極パッド１４に対するボ
ンディング処理が終了すると、キャピラリ４６はスタッ
ドバンプ４５の上部位置まで移動し、これに伴いワイヤ
１８もスタッドバンプ４５の上部位置まで引き出され
る。
【０１１９】次に、図２１（Ｄ）に示されるように、キ
ャピラリ４６はスタッドバンプ４５に押圧されてワイヤ
１８とスタッドバンプ４５とがボンディング（セカンド
ボンディング）される。続いて、同様の処理が他方の電
極パッド１４に対しても実施され、よって図２１（Ｅ）
に示されるように、電極パッド１４と金属膜１３Ｃとの
間にワイヤ１８が配設された状態となる。
【０１２０】上記したワイヤボンディング方法では、先
ず金属膜１３Ｃ上にスタッドバンプ４５を形成してお
き、その後に電極パッド１４にワイヤ１８をファースト
ボンディングした上でワイヤ１８を金属膜１３Ｃ上のス
タッドバンプ４５に引出し、金属膜１３Ｃ上ではなくス
タッドバンプ４５にセカンドボンディングするため、金
属膜１３Ｃ上に直接ワイヤ１８をボンディングする構成
に比べてワイヤ１８を確実にボンディングすることがで
きる。
【０１２１】即ち、セカンドボンディングでは、ファー
ストボンディングと異なりワイヤ１８にボールが形成さ
れていない状態でボンディング処理が実施される。ま
た、セカンドボンディングでは、ワイヤ１８がキャピラ
リ４６により押圧されつつ溶接されるため、その接合部
分の機械的強度はどうしてもファーストボンディングに
比べて低くなってしまう。
【０１２２】しかるに、予めセカンドボンディング位置
である金属膜１３Ｃ上にワイヤ１８と同一材料のスタッ
ドバンプ４５を形成しておき、このスタッドバンプ４５
に対しワイヤ１８をセカンドボンディングすることによ
り、ワイヤ１８を確実に金属膜１３Ｃと接続させること
ができる。
【０１２３】続いて、図２２を用いて、上記したスタッ
ドバンプ４５の形成方法について説明する。尚、以下の
説明ではワイヤ１８として金（Ａｕ）線を用いた場合に
ついて説明する。また図示の便宜上、同図には金属膜１
３Ｃ近傍のみを図示し、他の構成の図示は省略してい
る。
【０１２４】スタッドバンプ４５を形成するには、先ず
図２２（Ａ）に示すように、キャピラリ４５を金属膜１
３Ｃの上部位置に移動させ、ワイヤボンディング装置に
設けられているスパークロッド（図示せず）を放電させ
て、ワイヤ１８の先端にボール４７（例えば、φ９０μ
ｍ）を形成する。
【０１２５】次に、図２２（Ｂ）に示されるように、キ
ャピラリ４５を下動させて金属膜１３Ｃに対しボール４
７を押圧し、この状態で例えば超音波溶接によりボール
４７を金属膜１３Ｃにボンディングする。ボール４７は
キャピラリ４５に押し潰されるため、このボンディング
処理が終了した状態においてボール４７の形状は、ボー
ル径１０〜１２０μｍ，高さ３０〜４０μｍとなってい
る。
【０１２６】上記のボンディング処理が終了すると、続
いて図２２（Ｃ）に示されるように、キャピラリ４６を
ボール４７より上方に向け約３００μｍ引き上げる。続
いて、図２２（Ｄ）に示されるように、キャピラリ４６
を水平方向に約４０〜５０μｍ移動させる。上記動作に
より、キャピラリ４６はボール４７の中心位置から水平
方向に若干量ずれたところに位置することとなる。
【０１２７】次に、図２２（Ｅ）に示されるように、ボ
ール４７の中心位置から水平方向に若干量ずれた位置を
維持しつつキャピラリ４６を下動させ、ボール４７を潰
す処理を行なう。続いて、ワイヤ１８をクランプした状
態（即ち、ワイヤ１８の送りが行なわれないようにした
状態）として、図２２（Ｆ）に示されるように、キャピ
ラリ４６を上動させる。これにより、ワイヤ１８は切断
されてスタッドバンプ４５が形成される。
【０１２８】上記したスタッドバンプ４５の形成方法に
よれば、図２２（Ｅ）に示す処理において、キャピラリ
４５はボール４７を押し潰すため、形成されるスタッド
バンプ４５と金属膜１３Ｃとを強固に接合させることが
できる。また、同様の理由によりスタッドバンプ４５の
形成面積は広くなる。
【０１２９】よって、図２２（Ｇ）〜（Ｉ）に示される
ように、ワイヤ１８をセカンドボンディングする際、ス
タッドバンプ４５上のボンディング面積が広いため、確
実にボンディング処理を行なうことができる。また、ワ
イヤ１８とスタッドバンプ４５とは同一材質（金）であ
るためその接合性は良好であり、よってこれによっても
ワイヤ１８とスタッドバンプ４５との接合力を向上させ
ることができる。
【０１３０】また、図２２（Ｆ）を用いて説明したよう
に、ボール４７を潰した後にキャピラリ４６は上動して
ワイヤ１８を切断するが、この上動位置は上記のように
キャピラリ４６を水平移動した位置（即ち、ボール中心
位置よりずれた位置）となっている。よって、ワイヤ１
８をリスタッドバンプ４５にセカンドボンディングする
際、ワイヤ切断位置に形成される突起４８がボンディン
グの邪魔になるようなことはない。
【０１３１】尚、上記した接続工程においては、ワイヤ
１８として金線を用いた例を示したが、ワイヤ１８とし
て金線を被覆するよう絶縁材が配設された被覆金線を用
いた構成としてもよい。この被覆金線は、絶縁材により
被覆されていることにより、隣接するワイヤ１８が接触
してもショートするようなことはない。よって、特に高
密度にワイヤ１８を配設する必要がある場合に有利であ
る。
【０１３２】上記した接続工程が終了すると、続いてリ
ードフレーム２０上に半導体素子１１を封止するよう樹
脂２９を形成し樹脂パッケージ１２を形成する封止工程
を実施する。本実施例では、樹脂パッケージ１２をモー
ルド成形する方法について説明するが、樹脂パッケージ
１２はポッティング等の他の樹脂形成方法により形成す
ることも可能である。
【０１３３】図２３は、接続工程が終了したリードフレ
ーム２０をモールド金型に装着して樹脂２９（梨地で示
す）をモールドした直後の状態を示す概略構成図であ
り、３０はカル，３１はランナー，３２はゲートを夫々
示している。同図に示されるように、樹脂パッケージ１
２はリードフレーム２０に一括的に複数個形成される。
尚、モールド直後の状態では、複数個形成された各樹脂
パッケージ１２はゲート３２に存在する樹脂２９（以
下、ゲート３２内に存在する樹脂を特にゲート内樹脂と
いう）により連結した状態となっている。
【０１３４】図２４及び図２５は、１個の半導体装置に
対応する樹脂パッケージ１２を形成するのに用いる金型
５５を拡大して示している。尚、図２５は図２４におけ
るＣ−Ｃ線に沿う断面を示している。各図に示されるよ
うに、金型５５は上型５６（第２の金型半体）と下型５
７（第２の金型半体）とにより構成されており、この上
型５６と下型５７との間にリードフレーム２０を装着し
た状態で樹脂モールドが実施される。上型５６は、その
内部に半導体素子１１が位置するキャビティ５８が形成
されている。また、下型５７はキャビティは形成されて
おらず、その上面は平坦面とされている。
【０１３５】リードフレーム２０は下型５７の上面に載
置された状態で装着され、その上部に上型５６が装着さ
れる。この装着状態において、樹脂２９はゲート３２を
介して上型５６に形成されたキャビティ５８と共にリー
ドフレーム２０に形成されている凹部２２にも導入され
る。即ち、リードフレーム２０に形成された凹部２２
は、実質的にキャビティとして機能する。
【０１３６】ここで、上型５６に形成されているキャビ
ティ５８と、リードフレーム２０に形成されている凹部
２２との位置関係に注目すると、本実施例に係る金型５
５は、リードフレーム２０を金型５５に適正に装着した
状態において、上型５６に形成されているキャビティ５
８の端縁部５８ａが凹部２２と対向するよう構成されて
いる。即ち、上記した装着状態において、リードフレー
ム２０に形成された凹部２２は、キャビティ５８の端縁
部５８ａよりも外側に突出する構成とされている（突出
部分を図中矢印Ｄで示す）。
【０１３７】上記のように構成された金型５５及びリー
ドフレーム２０を用いて樹脂２９をモールド処理するこ
とにより、樹脂パッケージ１２の実装面１６から下方に
向け突出形成されると共に、樹脂パッケージ１２の側面
１２ａから側方に向け突出形成された樹脂突起１７を形
成することができる。
【０１３８】また、金型５５の構造としては、リードフ
レーム２０を金型５５に装着した状態において、単に上
型５６に形成されるキャビティ５８の端縁部５８ａが凹
部２２と対向するよう構成するのみでよいため、金型５
５の構造は極めて簡単であり、よって金型コストの低減
を図ることができる。尚、図２６は封止工程が終了し、
金型５５から離型した状態のリードフレーム２０を示し
ている。
【０１３９】上記のように樹脂パッケージ１２が形成さ
れると、各樹脂パッケージ１２間に形成されていたゲー
ト内樹脂，ランナー３１内に残存した樹脂，及びカル３
０は除去され、図２７に示されるように各樹脂パッケー
ジ１２は個々独立した構成となる。しかるに、前記した
ように各樹脂パッケージ１２はリードフレーム２０に添
着された状態となっているため、個々独立した状態とな
っても各樹脂パッケージ１２がリードフレーム２０から
離脱することはない。
【０１４０】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図２
８に示されるように個々独立した状態とされた各樹脂パ
ッケージ１２の上部に接着テープ等のテープ部材３３
（ハッチングを付して示している）を配設する。
【０１４１】このテープ部材３３は、ベーステープの一
面に接着剤を塗布した構成とされており、またベーステ
ープは後に実施される分離工程において用いるエッチン
グ液により損傷を受けない材料により形成されている。
このように、複数の樹脂パッケージ１２の上部をテープ
部材３３で連結することにより、リードフレーム２０か
ら各樹脂パッケージ１２を分離しても、個々の樹脂パッ
ケージ１２をテープ部材３３により位置規制することが
できる。
【０１４２】尚、このテープ部材３３を配設するタイミ
ングは、樹脂パッケージ１２が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、形成された時点で複数の
樹脂パッケージ１２がテープ部材３３により連結される
構成としてもよい。
【０１４３】上記したテープ配設工程が終了すると、続
いて樹脂パッケージ１２をリードフレーム２０から分離
され半導体装置１０を形成する分離工程が実施される。
図２９は分離工程を示しており、同図に示す例ではリー
ドフレーム２０をエッチング液に浸漬させて溶解するこ
とにより脂パッケージ１２をリードフレーム２０から分
離させる方法が示されている。
【０１４４】この分離工程で用いられるエッチング液
は、リードフレーム２０のみを溶解し、金属膜１３Ｃは
溶解しない性質を有するエッチング液を選定している。
従って、リードフレーム２０が完全に溶解されることに
より樹脂パッケージ１２はリードフレーム２０から分離
される。この際、金属膜１３Ｃは樹脂突起１７に配設さ
れた状態となるため、図１に示す半導体装置１０が形成
される。
【０１４５】上記のように、リードフレーム２０を溶解
することにより樹脂パッケージ１２をリードフレーム２
０から分離する方法を用いることにより、リードフレー
ム２０からの樹脂パッケージ１２の分離処理を確実かつ
容易に行うことができ、歩留りを向上することができ
る。
【０１４６】ここで、上記した分離工程を自動化したエ
ッチング装置６０を図３０に示す。エッチング装置６０
は、大略すると供給リール６１，エッチング室６２，巻
き取りリール６３等により構成されている。テープ配設
工程においてテープ部材３３が配設されたリードフレー
ム２０（樹脂パッケージ１２が形成されている）は、予
め供給リール６１に巻回されている。また、エッチング
室６２は、その内部にエッチング液を噴射するノズル６
４が配設されている。
【０１４７】同図に示されるエッチング装置６０は、複
数のリードフレーム２０（樹脂パッケージ１２）を連結
したテープ部材３３をキャリアとして用いたことを特徴
としている。よって、供給リール６１から巻き取りリー
ル６３に向けテープ部材３３を搬送させると共に、この
テープ部材３３の経路途中にエッチング室６２を設け、
リードフレーム２０のエッチング処理を行なう構成とさ
れている。
【０１４８】また、テープ部材３３によりリードフレー
ム２０が搬送される際、リードフレーム２０はエッチン
グ室６２のノズル６４と対向するよう設定されている。
従って、エッチング室６２ではリードフレーム２０に向
けエッチング液がノズル６４から噴射され、金属膜１３
Ｃを残してリードフレーム２０は溶解する。これによ
り、樹脂パッケージ１２はリードフレーム２０から分離
する。
【０１４９】また、前記したようにテープ部材３３はエ
ッチング液によっては影響されない材料に選定されるた
め、リードフレーム２０を溶解した後も樹脂パッケージ
１２はテープ部材３３に保持された状態を維持してい
る。よって、リードフレーム２０から分離された樹脂パ
ッケージ１２は、テープ部材３３によりエッチング室６
２から搬出され、巻き取りリール６３に巻回される。
【０１５０】このように、エッチング装置６０を用いる
ことにより、エッチング室６２に対するリードフレーム
２０（樹脂パッケージ１２）の搬送及び排出をテープ部
材３３を用いて行なうことができるため、分離工程の自
動化を図ることができ、半導体装置１０の製造効率を向
上させることができる。
【０１５１】図３１は、分離工程が終了した状態の半導
体装置１０を示している。同図に示されるように、分離
工程が終了した時点で複数の半導体装置１０はテープ部
材３３に接着された状態を維持している。従って、分離
工程が終了後における半導体装置１０の扱いを容易とす
ることができる。更に、図３１に示される状態でテープ
部材３３を巻回し出荷することにより、チップ部品と同
様に実装時において半導体装置１０を実装基板に自動装
填を行うことも可能となる。
【０１５２】上記してきた製造方法により半導体装置１
０を製造することにより、従来必要とされたリードの切
断処理、及びリードを所定形状（例えばガルウィング形
状）に成形する工程は不要となり、半導体装置１０の製
造工程を簡単化することができる。
【０１５３】続いて、上記した半導体装置１０の製造方
法の変形例について説明する。図３２は封止工程の第１
変形例を示している。前記した実施例では、図２３を用
いて説明したように、樹脂モールド直後の状態では複数
の樹脂パッケージ１２間はゲート内樹脂で連結されてい
るが、このゲート内樹脂は図２７に示されるように除去
され、その後に図２８に示されるようにテープ部材３３
が配設される構成とされていた。
【０１５４】前記した説明から明らかなように、テープ
部材３３は樹脂パッケージ１２がリードフレーム２０か
ら分離された状態でバラバラにならないように配設され
るものである。そこで、本変形例では、テープ部材３３
の代わりにゲート内樹脂及びランナ３１内に残存する樹
脂２９を利用し、ゲート内樹脂及びランナ３１内に残存
する樹脂２９を各樹脂パッケージ１２を連結支持する連
結樹脂部として用いたことを特徴とするものである（以
下、この連結樹脂部をランナーフレーム３４という）。
【０１５５】また、図３２に示した構成に対し、更に樹
脂パッケージ１２の支持を確実に行なう構成を図４７及
び図４８に示す。図４７は封止工程の第２変形例を示し
ており、図３２に示した構成において縦方向に延在する
よう形成されたランナーフレーム３４に加え、横方向に
もランナーフレーム３４を設けたことを特徴とするもの
である。
【０１５６】また、図４８は封止工程の第３変形例を示
しており、図３２に示した構成において縦方向に延在す
るよう形成されたランナーフレーム３４に加え、各樹脂
パッケージ１２を横方向にもランナーフレーム３４によ
り支持した構成としたことを特徴とするものである。
【０１５７】このようにランナーフレーム３４を形成す
ることにより、ランナーフレーム３４は碁盤の目のよう
に密に形成された構成となり、樹脂パッケージ１２の支
持をより確実に行なうことができる。このように、ラン
ナーフレーム３４に各樹脂パッケージ１２を支持する機
能を持たせることにより、一般に除去されるゲート内樹
脂及びランナ３１内に残存する樹脂２９（ランナーフレ
ーム３４）を有効利用することができる。また、テープ
部材３３を不要とすることができるため、コスト低減を
図ることができる。
【０１５８】更に、前記した実施例ではテープ部材３３
は樹脂パッケージ１２を接着することにより支持する構
成であるため、リードフレーム２０の除去後に分離され
た樹脂パッケージ１２をテープ部材３３より剥がす作業
（剥離作業）が面倒であったが、ランナーフレーム３４
により樹脂パッケージ１２を支持することにより、この
剥離作業を不要とすることができる。よって、半導体装
置の製造工程の簡単化を図ることができる。
【０１５９】一方、図３４は分離工程の第１変形例を示
している。前記した実施例においては、樹脂パッケージ
１２をリードフレーム２０から分離するのにエッチング
方法を用いた。本変形例では、リードフレーム２０を溶
解することなく、樹脂パッケージ１２をリードフレーム
２０から引き剥がすことにより、機械的に樹脂パッケー
ジ１２をリードフレーム２０から分離することを特徴と
する。
【０１６０】この分離方法では、前記した実施例に係る
方法に比べて、エッチング液が不要となりまた分離工程
に要する時間を短縮することができる。しかるに、機械
的に樹脂パッケージ１２をリードフレーム２０から分離
するため、金属膜１３Ｃがリードフレーム２０から確実
に樹脂突起１７に移動するかどうかに問題点があるが、
この点はリードフレーム２０の製造工程の金属膜形成工
程において、予め凹部２２内に金属膜１３Ｃの分離性を
向上させる部材を予め配設した上で金属膜１３Ｃを形成
することにより解決することができる。
【０１６１】また、図５４は分離工程の第２変形例を示
している。本変形例は、前記した実施例と同様に樹脂パ
ッケージ１２をリードフレーム２０から分離するのにエ
ッチング方法を用いている。また本変形例では、リード
フレーム２０をエッチング処理して除去する際、樹脂パ
ッケージ１２を固定治具９４に装着することを特徴とし
ている。
【０１６２】固定治具９４は、平板状の基板９５と、こ
の基板９５に立設された固定ピン９６とにより構成され
ている。また、この固定治具９４を用いる場合には、リ
ードフレーム２０及びランナーフレーム３４には貫通孔
９７，９８が形成されている。貫通孔９７はリードフレ
ーム２０に穿設されており、また貫通孔９８はランナー
フレーム３４に形成されている。図５３に示されるよう
に、各貫通孔９７，９８は連通するよう構成されてお
り、また固定治具９４に立設された固定ピン９６は、こ
の各貫通孔９７，９８内に嵌入しうる構成とされてい
る。
【０１６３】図４９及び図５０は、ランナーフレーム３
４の貫通孔９８の形成位置を拡大して示している。各図
に示されるように、ランナーフレーム３４の貫通孔９８
の形成部分にはリング部９９が形成されており、よって
貫通孔９８を設けてもランナーフレーム３４は所定の強
度を維持しうる構成とされている。従って、分離工程の
途中において、この貫通孔９８においてランナーフレー
ム３４が割れて各樹脂パッケージ１２がバラバラになっ
てしまうようなことはない。
【０１６４】再び図５４に戻り説明を続ける。上記のよ
うに、固定治具５４に立設された固定ピン９６は、リー
ドフレーム２０及びランナーフレーム３４に形成された
貫通孔９７，９８に嵌入され、これによりリードフレー
ム２０及びランナーフレーム３４は固定治具５４に固定
される。
【０１６５】この際、樹脂パッケージ１２は基板９５と
対向するよう内側に、またリードフレーム２０は外側に
位置するよう装着される。この状態において、リードフ
レーム２０及びランナーフレーム３４（樹脂パッケージ
１２）は、固定ピン９６が貫通孔９７，９８に嵌入する
ことにより、固定治具９４に対し移動できない構成とな
っている。
【０１６６】上記のように樹脂パッケージ１２，ランナ
ーフレーム３４，及びリードフレーム２０が固定治具９
４に固定されると、続いて固定治具９４と共に樹脂パッ
ケージ１２，ランナーフレーム３４，及びリードフレー
ム２０はエッチング室６２（図３０参照）に入れられ、
エッチング処理が実施される。
【０１６７】このエッチング室６２では、リードフレー
ム２０に向け高圧のエッチング液がノズル６４から噴射
されリードフレーム２０は溶解される。よって、リード
フレーム２０の溶解が進み、一部で樹脂パッケージ１２
及びランナーフレーム３４が露出した状態において高圧
のエッチング液が噴射されると、噴射による圧力が樹脂
パッケージ１２及びランナーフレーム３４に印加される
こととなる。
【０１６８】この際、樹脂パッケージ１２及びランナー
フレーム３４を固定する手段が設けられていないと、樹
脂パッケージ１２及びランナーフレーム３４は所定位置
からずれてしまったり、所定位置から飛散してしまうこ
とがある。このように、樹脂パッケージ１２及びランナ
ーフレーム３４が所定位置からずれると、分離工程を実
施した後に行なわれる製造工程において不都合が生じ
る。具体的には、ずれた位置を元の正規の位置に位置合
わせする処理が必要となり、半導体装置の製造工程が複
雑化してしまう。
【０１６９】しかるに、図５４に示すように固定治具９
４を用いることにより、樹脂パッケージ１２及びランナ
ーフレーム３４は、エッチング処理時において固定ピン
９６により位置決めされた状態となっているため、樹脂
パッケージ１２及びランナーフレーム３４がエッチング
液の噴射により既定位置からずれたり飛散してしまうこ
とを確実に防止することができる。
【０１７０】また、これに伴い従来必要とされた、ずれ
た位置を元の正規の位置に位置合わせする処理が不要と
なり、半導体装置の製造工程の簡単化を図ることができ
る。尚、固定治具９４はエッチング液により浸食されな
い材質により形成されているため、この固定治具９４は
繰り返し利用できるものである。
【０１７１】一方、図５５は分離工程の第３変形例を示
している。前記したように、分離工程において、各樹脂
パッケージ１２をランナーフレーム３４により支持する
ことにより、高圧のエッチング液の噴射時においても樹
脂パッケージ１２がバラバラになるようなことはなく、
後の工程における便宜を図ることができる。
【０１７２】しかるに、ランナーフレーム３４は半導体
装置１０の出荷段階では不要なものであるためこれを除
去する処理（連結樹脂除去工程）が必要となる。本変形
例は、この連結樹脂除去工程に特徴を有するものであ
る。本変形例においても、固定治具９４Ａを用いて樹脂
パッケージ１２及びランナーフレーム３４を固定する。
この固定治具９４Ａは、複数の立設壁部１００を有して
おり、この立設壁部１００は基板９５に対して鉛直上方
に立設した構成とされている。
【０１７３】また、複数の立設壁部１００が形成される
ことにより、固定治具９４Ａには収納部１０１，１０２
が形成される。この内、収納部１０１は樹脂パッケージ
１２を収納する樹脂パッケージ収納部であり、また収納
部１０２はランナーフレーム３４を収納するランナーフ
レーム収納部である。
【０１７４】上記構成とされた固定治具９４Ａには、リ
ードフレーム２０に形成された状態の樹脂パッケージ１
２が収納部１０１，１０２側に位置するよう装着され
る。具体的には、図５５（Ａ）に示されるように、樹脂
パッケージ１２が樹脂パッケージ収納部１０１と対向す
るよう、また各樹脂パッケージ１２を連結するランナー
フレーム３４がランナーフレーム収納部１０２と対向す
るよう配設される。
【０１７５】従って、固定治具９４Ａに樹脂パッケージ
１２（ランナーフレーム３４）及びリードフレーム２０
が装着された状態において、各収納部１０１，１０２を
画成する立設壁部１００は、樹脂パッケージ１２とラン
ナーフレーム３４とが連結する位置と対向した状態とな
る。この樹脂パッケージ１２とランナーフレーム３４と
が連結する位置は、他の部位に対して肉薄となってお
り、従って機械的強度は弱くなっている。しかるに、高
圧のエッチング液の噴射により割れない強度は維持して
いる。
【０１７６】一方、本変形例では、ランナーフレーム３
４に分割溝１０３が形成されている。この分割溝１０３
は、図５１及び蛾５２に示されるように、ランナーフレ
ーム３４の略中央位置に幅方向に延在するよう形成され
ている。このように、ランナーフレーム３４に分割溝１
０３を形成することにより、この分割溝１０３の形成位
置における機械的強度は他の部分に比べて弱くなる。し
かるに、この分割溝１０３の形成位置も、高圧のエッチ
ング液の噴射により割れない強度は維持している。
【０１７７】続いて、本変形例における分割処理につい
て図５５を用いて説明する。本変形例における分割処理
では、先ず図５５（Ａ）に示されるように、樹脂パッケ
ージ１２等を、樹脂パッケージ１２が樹脂パッケージ収
納部１０１と対向するよう、またランナーフレーム３４
がランナーフレーム収納部１０２と対向するよう固定治
具９４Ａに装着する。
【０１７８】この際、樹脂パッケージ１２の高さとラン
ナーフレーム３４の高さは異なるため、よって樹脂パッ
ケージ１２とランナーフレーム３４との連結部分には凹
凸（段差）が形成された構成となっている。そして、こ
の凹部分に立設壁部１００が係合することにより、樹脂
パッケージ１２に位置ずれが発生することを防止するこ
とができる。
【０１７９】更に、固定治具９４Ａに樹脂パッケージ１
２，ランナーフレーム３４，及びリードフレーム２０が
装着された状態で、更にリードフレーム２０の樹脂パッ
ケージ１２が配設されていない側（図中、上面側）に
は、メッシュ部材１０４が配設される。このメッシユ部
材１０４は、エッチング液を通過させる構成とされてお
り、よってメッシユ部材１０４を配設することによりリ
ードフレーム２０のエッチング処理に悪影響を及ぼすよ
うなことはない。
【０１８０】また、メッシユ部材１０４は、リードフレ
ーム２０を固定治具９４Ａに向け押圧付勢するよう配設
されるため、樹脂パッケージ１２，ランナーフレーム３
４，及びリードフレーム２０はメッシュ部材１０４によ
り確実に固定治具９４Ａに保持されることとなる。これ
により、リードフレーム２０のエッチング処理時におけ
る樹脂パッケージ１２の位置ずれをより確実に防止する
ことができる。
【０１８１】図５５（Ｂ）は、エッチング処理によりリ
ードフレーム２０が除去されると共に、メッシュ部材１
０４を取り除いた状態を示している。この状態において
は、まだ樹脂パッケージ１２とランナーフレーム３４は
連結された状態を維持しており、また樹脂パッケージ１
２は樹脂パッケージ収納部１０１と対向し、ランナーフ
レーム３４はランナーフレーム収納部１０２と対向した
状態となっいる。
【０１８２】続いて、同図に矢印で示すように、樹脂パ
ッケージ１２とランナーフレーム３４を下方に向け（即
ち、固定治具９４Ａに向け）押し付ける処理を行なう。
これにより、立設壁部１００は樹脂パッケージ１２とラ
ンナーフレーム３４との連結部と当接する。前記したよ
うに、樹脂パッケージ１２とランナーフレーム３４との
連結部は肉薄となっており、その機械的強度は弱くなっ
ている。
【０１８３】このため、図５５（Ｃ）に示されるよう
に、立設壁部１００が上記連結部と当接することにより
この当接部は割れ、よって樹脂パッケージ１２とランナ
ーフレーム３４とは分離される（ランナーフレーム除去
工程）。また、前記したように、ランナーフレーム３４
の中央部には分割溝１０３が形成されており、この分割
溝１０３の形成位置における機械的強度も弱くなってい
る。
【０１８４】このため、上記した連結部と共にこの分割
溝１０３の形成位置においてランナーフレーム３４も割
れる。このように、不要部分となるランナーフレーム３
４に強度の弱い部位を形成しておくことにより、樹脂パ
ッケージ１２に過大な負荷が印加されるのを防止でき
る。
【０１８５】上記したように、本変形例によれば、単に
樹脂パッケージ１２を固定治具９４Ａに押圧するだけの
簡単な処理で、必要部分である樹脂パッケージ１２と不
要部分であるランナーフレーム３４を分離することがで
きる。また、樹脂パッケージ１２と対向する位置に樹脂
パッケージ収納部１０１が形成され、またランナーフレ
ーム３４と対向する位置にランナーフレーム収納部１０
２が形成されているため、ランナーフレーム除去工程を
実施し樹脂パッケージ１２とランナーフレーム３４を分
離すると、樹脂パッケージ１２は樹脂パッケージ収納部
１０１内に落下することにより収納され、かつランナー
フレーム３４もランナーフレーム収納部１０２内に落下
することにより収納される。
【０１８６】よって、ランナーフレーム除去工程を実施
することにより、樹脂パッケージ１２とランナーフレー
ム３４との分別を同時に行うことができ、半導体製造工
程の簡単化を図ることができる。続いて、分離工程の第
４変形例について説明する。
【０１８７】図５６は分離工程の第４変形例を処理順に
示している。以下、図５６を用いて本変形例の分離処理
について説明する。前記したように、封止工程を実施す
ることにより、リードフレーム２０には樹脂パッケージ
１２が形成される（図５６（Ａ）に示される）。但し、
本変形例では、ランナーフレーム３４は形成されていな
い。
【０１８８】本変形例では、この封止工程を実施した後
で、かつリードフレーム２０を除去する分離工程実施前
に、図５６（Ｂ）に示されるように、シート部材１０５
を樹脂パッケージ１２の配設側に被せる。このシート部
材１０５は、図２８を用いて説明したテープ部材３３と
異なり、粘着性を有していない。即ち、シート部材１０
５は接着剤が塗布されていない構成とされている。
【０１８９】上記のように、シート部材１０５を樹脂パ
ッケージ１２の配設側に被せると、続いて真空吸着処理
を実施し、図５６（Ｃ）に示すように、シート部材１０
５を樹脂パッケージ１２に被覆させる（シート部材装着
工程）。このシート部材装着工程を実施することによ
り、シート部材１０５は樹脂パッケージ１２の形状に沿
って変形し、シート部材１０５は樹脂パッケージ１２に
密着した状態となり、よって各樹脂パッケージ１２はシ
ート部材１０５に支持された状態となる。この時、前記
したようにシート部材１０５には接着剤は塗布されてい
ないため、樹脂パッケージ１２はシート部材１０５が変
形し密着することのみによって支持された構成となる。
【０１９０】上記のように樹脂パッケージ１２にシート
部材１０５が配設されると、このシート部材１０５が配
設された状態で樹脂パッケージ１２及びリードフレーム
２０はエッチング室６２に装填され、リードフレーム２
０のエッチング処理が行なわれる。
【０１９１】図５６（Ｄ）は、リードフレーム２０のエ
ッチング処理が終了した状態を示している。同図に示さ
れるように、リードフレーム２０が除去された状態にい
おても各樹脂パッケージ１２はシート部材１０５により
支持されており、従ってランナーフレーム３４が形成さ
れない構成であっても、樹脂パッケージ１２（半導体装
置）がバラバラとなってしまうようなことはない。
【０１９２】上記のように、分離工程によりリードフレ
ーム２０が除去されると、図５６（Ｅ）に示されるよう
に、シート部材１０５に支持された各樹脂パッケージ１
２は樹脂パッケージ収納容器１０６に対向配置される。
この樹脂パッケージ収納容器１０６は、製造された樹脂
パッケージ１２（半導体装置）を収納する容器であり、
所定収納位置に収納凹部１０６ａが形成されている。
【０１９３】上記のように、シート部材１０５に支持さ
れた樹脂パッケージ１２が樹脂パッケージ収納容器１０
６に対向配置されると、容器収納治具１０７が駆動を開
始し、樹脂パッケージ１２をシート部材１０５の上部よ
り下方に向け押圧する。これにより、樹脂パッケージ１
２はシート部材１０５から離間し、樹脂パッケージ収納
容器１０６に収納される（樹脂パッケージ収納工程）。
【０１９４】上記のように、本変形例ではシート部材１
０５は粘着性を有しておらず、シート部材１０５の変形
により樹脂パッケージ１２を支持する構成としているた
め、樹脂パッケージ収納工程においてシート部材１０５
から樹脂パッケージ１２を取り外す作業は、単にシート
部材１０５の上部から樹脂パッケージ１２を押し出すだ
けの簡単な作業により行うことができる。よって、樹脂
パッケージ１２を樹脂パッケージ収納容器１０６に収納
する作業を容易に行うことができる。
【０１９５】また、図５６に示した例では、シート部材
１０５に支持された樹脂パッケージ１２を樹脂パッケー
ジ収納容器１０６に収納する例を示したが、これに代え
て図５７に示すような梱包処理を行なってもよい。即
ち、図５６（Ｄ）に示される分離工程の実施後に、樹脂
パッケージ１２が支持された状態のシート部材１０５
（第１のシート部材）に第２のシート部材１０８を配設
し、この第１及び第２のシート部材１０５，１０８によ
り樹脂パッケージ１２を梱包する（梱包工程）。
【０１９６】このように、分離工程の実施後に梱包工程
を実施し、樹脂パッケージ１２が収納された状態の第１
のシート部材１０５に第２のシート部材１０８を配設
し、図５７（Ａ）に示されるように、第１及び第２のシ
ート部材１０５，１０８により樹脂パッケージ１２を梱
包することにより、分離工程において樹脂パッケージ１
２を支持する第１のシート部材１０５を梱包材として用
いることができる。
【０１９７】このため、第１のシート部材１０５から樹
脂パッケージ１２を取り外す作業が不要となると共に、
新たに梱包材が必要となることもなく、半導体装置の製
品コストの低減を図ることができる。尚、図５７（Ｂ）
は樹脂パッケージ１２が第１及び第２のシート部材１０
５，１０８により梱包された状態を拡大して示す図であ
る。
【０１９８】続いて、本発明の第２実施例である半導体
装置１０Ａについて説明する。図３５は、本発明の第２
実施例である半導体装置１０Ａ及びその実装方法を示し
ている。尚、図３５において、図１乃至図３に示した第
１実施例に係る半導体装置１０と同一構成については同
一符号を附してその説明を省略する。
【０１９９】本実施例に係る半導体装置１０Ａは、樹脂
突起１７Ａを樹脂パッケージ１２の一側面のみに配設し
た構成としたことを特徴とするものである。このよう
に、樹脂突起１７Ａを樹脂パッケージ１２の一側面のみ
に配設する構成は、先に図１０乃至図１３を用いて説明
したリードフレームの形成工程において、凹部２２の形
成位置を適宜選定することにより容易に形成することが
できる。
【０２００】また、上記構成とされた半導体装置１０Ａ
を実装基板５０に実装するには、実装基板５０に予め樹
脂突起１７Ａと対応するようスルーホール５２を形成し
ておき、このスルーホール５２内に樹脂パッケージ１２
が立設した状態で樹脂突起１７Ａを挿入する。そして、
挿入した後に樹脂突起１７に形成されている金属膜１３
とスルーホール５２とを半田１９により接合する。
【０２０１】半導体装置１０Ａを上記構成とすることに
より、実装基板５０に対し半導体装置１０Ａを立設状態
で実装することができるため、半導体装置１０Ａの実装
基板５０に対する実装密度を向上させることができる。
また、図３５から明らかなように、半田付け部分は半導
体装置１０Ａの外部から容易に検査することができるた
め、実装検査を容易かつ確実に行なうことができる。
【０２０２】続いて、本発明の第３実施例である半導体
装置１０Ｂについて説明する。図３６は本発明の第３実
施例である半導体装置１０Ｂの平面図であり、また図３
７は半導体装置１０Ｂを実装基板５０に実装した状態を
示している。尚、図３６及び図３７において、図１乃至
図３に示した第１実施例に係る半導体装置１０と同一構
成については同一符号を附してその説明を省略する。
【０２０３】本実施例に係る半導体装置１０Ｂは、樹脂
パッケージ１２に支持部材５３を設けたことを特徴とす
るものである。この支持部材５３は、実装状態において
樹脂パッケージ１２を立設した状態に支持する機能を奏
するものである。また、本実施例に係る半導体装置１０
Ｂも、第２実施例に係る半導体装置１０Ａと同様に樹脂
突起１７Ｂを樹脂パッケージ１２の一側面のみに配設し
た構成とされている。
【０２０４】上記構成とされた半導体装置１０を実装基
板５０に実装するには、実装基板５０に形成された接続
電極５１と樹脂突起１７Ｂとを位置合わせし、そして樹
脂突起１７Ｂに形成されている金属膜１３と接続電極５
１とを半田１９により接合する。
【０２０５】半導体装置１０Ｂを上記構成とすることに
より、実装基板５０に対し半導体装置１０Ｂを立設状態
で実装することができるため、半導体装置１０Ｂの実装
基板５０に対する実装密度を向上させることができる。
また、図３７から明らかなように、半田付け部分は半導
体装置１０Ｂの外部から容易に検査することができるた
め、実装検査を容易かつ確実に行なうことができる。
【０２０６】更に、本実施例に係る半導体装置１０Ｂ
は、実装基板５０に表面実装が行なえる構成であるた
め、半田処理としてリフロー処理を行なうことが可能と
なり、半田処理の容易化を図ることができる。続いて、
本発明の第４実施例である半導体装置１０Ｃについて説
明する。
【０２０７】図３８は本発明の第４実施例である半導体
装置１０Ｃの断面図、図３９は半導体装置１０Ｃの底面
図、更に図４０は樹脂パッケージ１２を透視した状態を
示す透視図である。尚、図３８乃至図４０において、図
１乃至図３に示した第１実施例に係る半導体装置１０と
同一構成については同一符号を附してその説明を省略す
る。
【０２０８】本実施例に係る半導体装置１０Ｃは、樹脂
突起９１Ａ，９１Ｂの長さが異なるよう形成されている
ことを特徴とするものである。具体的には、本実施例に
係る半導体装置１０Ｃでは第１の樹脂突起９１Ａは短
く、第２の樹脂突起９１Ｂは長く形成されている。ま
た、前記したように金属膜は突起電極９１Ａ，９１Ｂに
形成されるため、第１の樹脂突起９１Ａに形成された第
１の金属膜９０Ａは短く、第２の樹脂突起９１Ｂに形成
された第２の金属膜９０ｂは長くなっている。
【０２０９】このように、第１及び第２の樹脂突起９１
Ａ，９１Ｂの長さを異ならせ、これに伴い第１及び第２
の金属膜９０Ａ，９０Ｂの長さを異ならせることによ
り、半導体素子１１に形成されている電極パッド１４に
向け各金属膜９０Ａ，９０Ｂを引き回すことが可能とな
る。
【０２１０】即ち、前記した第２実施例に係る半導体装
置１０Ａでは、立設させるために金属膜１３を樹脂パッ
ケージ１２の一辺にまとめて配設した場合、これに対応
させて半導体素子１１の片面のみにしか電極パッド１４
を形成することができなかったが、本実施例の構成によ
れば、半導体素子１１の対向する両面（或いは全周）に
電極パッド１４を形成しても、金属膜９０Ａ，９０Ｂを
樹脂パッケージ１２の一辺にまとめて配設することが可
能となる。
【０２１１】従って、本実施例に係る半導体装置１０Ｃ
も図４３に示されるように実装基板５０に立設した状態
で実装することが可能であり、実装効率の向上を遙こと
がてきる。また、上記のように金属膜９０Ａ，９０Ｂが
半導体素子１１の電極パッド１４の形成位置近傍まで延
出した構成となるため、同一数の電極パッド数の場合に
は電極パッド１４の配設ピッチを広くすることができ、
また同一パッドピッチとした場合には電極ピッチ１４の
配設数を増大して多ピン化に対応することが可能とな
る。
【０２１２】更に、図４０に示されるように、金属膜９
０Ａ，９０Ｂと各電極ピッチ１４の距離を短くすること
ができるため、ワイヤー１８の長さを短くすることがで
き、ワイヤ間の短絡やインピーダンスの増大を防止する
ことができる。続いて、本発明の第５実施例である半導
体装置１０Ｄについて説明する。
【０２１３】図４１は本発明の第５実施例である半導体
装置１０Ｄの断面図、図４２は半導体装置１０Ｄの底面
図である。尚、図４１及び図４２において、図１乃至図
３に示した第１実施例に係る半導体装置１０と同一構成
については同一符号を附してその説明を省略する。
【０２１４】本実施例に係る半導体装置１０Ｄは、樹脂
突起９１Ａと樹脂パッケージ１２の側面１２ａとが面一
となるよう構成したことを特徴とするものである。ま
た、本実施例の構成では、複数形成される樹脂突起９１
Ａの形状は同一長さで短く形成されており、樹脂パッケ
ージ１２の一辺にまとめて形成された構成とされてい
る。従って、金属膜９０Ａも樹脂パッケージ１２の一辺
にまとめて配設された構成となっている。
【０２１５】尚、前記したように、本実施例のように樹
脂突起９１Ａと樹脂パッケージ１２の側面１２ａとを面
一の構成としても、実装した状態において樹脂突起９１
Ａに形成される金属膜９０Ａを側部から目視検査（実装
検査）することができる。図４４乃至図４６は、上記し
た第５実施例である半導体装置１０Ｄを実装基板５０に
立設状態で実装する実装方法を示している。
【０２１６】図４４に示される実装方法では、複数（同
図に示す例では２個）の半導体装置１０Ｄを実装基板５
０に対して直角となるよう並設させ、この状態で各半導
体装置１０Ｄを半田１９を用いて実装基板５０に接合す
る。このように、半導体装置１０Ｄを立設させ、かつ並
設することにより、半導体装置１０Ｄの実装密度を向上
することができる。
【０２１７】この際、半導体装置１０Ｄが垂立した状態
を維持するよう、支持部材９２を配設しておく。この支
持部材９２は例えば樹脂（接着剤）等であり、図３６及
び図３７で説明した支持部材５３と異なり、樹脂パッケ
ージ１２には一体形成されていない。このため、支持部
材９２の配設位置及び配設するタイミングを適宜設定す
ることができる。
【０２１８】一方、半導体装置１０Ｄは、その底面側に
突起樹脂９１Ａが突出した形状を有しているため、単に
複数の半導体装置１０Ｄを垂立状態で並設すると、各半
導体装置１０Ｄの樹脂パッケージ１２の間には突起樹脂
９１Ａに起因して隙間が生じてしまう。そこで、半導体
装置１０Ｄを実装基板５０に実装する前に、図４４に示
されるように各半導体装置１０の間にスペーサ９３を介
装し、その上で各半導体装置１０Ｄを実装基板に実装す
る。
【０２１９】このように、並設される各樹脂パッケージ
１２の間にスペーサ９３を介装することにより、樹脂突
起９１Ａに起因して隣接する樹脂パッケージ１２間に形
成される隙間部分をスペーサ９３により埋めることがで
き、よって各樹脂パッケージ１２を確実に立設すること
ができる。これにより、半導体装置１０Ｄを高い信頼性
をもって実装することが可能となる。
【０２２０】また、図４５に示される実装方法は、図４
４で用いたスペーサ９３に代えて放熱板９３Ａを用いた
ことを特徴とするものである。このように、並設される
各樹脂パッケージ１２の間に放熱板９３Ａを介装して
も、この放熱板９３Ａは図４４に示したスペーサ９３と
同じ作用を奏し、よって樹脂突起９１Ａに起因して隣接
する樹脂パッケージ１２間に形成される隙間部分を放熱
板９３Ａにより埋めることができる。
【０２２１】また、放熱板９３Ａは放熱効率の良好な材
料により形成されているため、各半導体装置１０Ｄで発
生した熱を放熱板９３Ａを用いて効率良く放熱すること
がてきる。よって、図４５に示されるように、複数の半
導体装置１０Ｄを密着して並設しても、上記のように発
生する熱は効率よく放熱されるため、発生する熱により
半導体素子１１が悪影響を受け作動不良が生じるような
ことはない。
【０２２２】更に、図４６に示される実装方法は、図４
４及び図４５に示した実装方法と異なり、スペーサ９
３，放熱板９３Ａを用いることなく、かつ各半導体装置
１０Ｄを密着した状態で並設できるようにしたものであ
る。具体的には、樹脂パッケージ１２を実装基板５０に
対して所定角度θだけ傾けた状態で立設したことを特徴
とするものである。
【０２２３】前記したように、樹脂突起９１Ａが形成さ
れた半導体装置１０Ｄは、これを実装基板５０に対し複
数個垂立させると、必然的に各樹脂パッケージ１２間に
隙間が生じる。しかるに、本実施例においては樹脂突起
９１Ａは半球状の形状とされているため、実装基板５０
に対し樹脂パッケージ１２間を傾けると、各樹脂パッケ
ージ１２間に発生している隙間は徐々に少なくなる。そ
して、実装基板５０に対する傾き角度θが所定角度とな
ると、各樹脂パッケージ１２は図４６に示されるように
密着した状態となる。
【０２２４】これにより、各半導体装置１０Ｄを密着し
た状態で並設することが可能となり、この実装方法によ
れば図４４及び図４５で示した実装方法に比べてスペー
サ９３等を用いる必要はなくなり、スペーサ９３等の介
装処理を不要とすることができると共に部品点数の削減
を図ることができ、よって実装コストの低減を図ること
ができる。
【０２２５】尚、図４３を用いて説明した半導体装置１
０Ｃも複数個立設状態に並設することは可能である。こ
の場合、半導体装置１０Ｃは樹脂パッケージ１２の背面
側に長い第２の樹脂突起９１Ｂが形成されているため、
この第２の樹脂突起９１Ｂが図４４及び図４５に示した
スペーサ９３及び放熱板９３Ａの機能を奏する。よっ
て、半導体装置１０Ｃを複数個立設する場合には、スペ
ーサ９３及び放熱板９３Ａを用いることなく実装基板５
０に実装することが可能である。
【０２２６】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項１または請求項
２記載の発明によれば、インナーリードやアウターリー
ドが不要となり、樹脂突起に形成された金属膜を外部端
子として実装することができるため、実装面積を小さく
できる。
【０２２７】また、半導体装置内にリードフレームが配
設されないため、コストの低減を図ることができる。ま
た、樹脂突起及び金属膜は、ＢＧＡタイプの半導体装置
の半田バンプと同等の機能を奏するため、実装性を向上
することができる。更に、樹脂突起は樹脂パッケージの
側面と面一または側面より側方に向け突出形成されてい
るため、半導体装置を実装した際に半田フィレット（半
田付け部分）を樹脂パッケージの外部から目視により確
認することができ、よって半導体装置の実装検査を容易
かつ確実に行なうことができる。
【０２２８】また、請求項３記載の発明によれば、半導
体素子に形成されている電極パッドに向け金属膜を引き
回すことが可能となり、よって電極パッドの配設ピッチ
を広くするか、或いは電極ピッチの狭ピッチ化を図るこ
とができる。請求項４または請求項５記載の発明によれ
ば、半導体装置を立設させた状態で実装することが可能
となり、よって半導体装置の実装密度を向上させること
ができる。
【０２２９】また、請求項６乃至１２記載の発明によれ
ば、金属膜を単層とした場合には、接続手段（例えば、
ワイヤボンディング）の接合性及び半田付け性が共に良
好な金属を金属膜として用い、また複数層を積層した金
属膜の場合には、最内層を接続手段の接合性が良好な金
属とし、かつ最外層を半田付け性が共に良好な金属とし
たことにより、半導体素子と金属膜との電気的接続及び
金属基板と実装基板との電気的接続を共に良好とするこ
とができる。
【０２３０】また、請求項１３記載の発明によれば、凹
部と金属膜が形成されただけの簡単な構成のリードフレ
ームにより、請求項１乃至１２のいずれかに記載の半導
体装置を製造することができる。また、請求項１４記載
の発明によれば、レジスト塗布，レジストパターン形
成，エッチング，金属膜形成，及びレジスト除去等の簡
単な工程によりリードフレームを形成することができ
る。
【０２３１】また、請求項１５記載の発明によれば、レ
ジストパターン形成工程において給電部に対応する位置
のエッチングレジストも除去されるため、給電部の形成
を容易に行うことができる。また、請求項１６記載の発
明によれば、ＱＦＰ構造の半導体装置の製造工程で必要
となるリードの切断処理、及びリードを所定形状（例え
ばガルウィング形状）に成形する工程が不要となり、半
導体装置の製造工程を簡単化することができる。
【０２３２】また、請求項１７記載の発明によれば、ワ
イヤループの低背化を図ることができ、これに伴い半導
体装置の低背化を図ることができる。また、配設ピッチ
の広い金属膜にファーストボンディングを行い、配設ピ
ッチの狭い電極パッドにセカンドボンディングを行う構
成とすることにより、高密度にワイヤの配設を行うこと
が可能となる。
【０２３３】また、請求項１８記載の発明によれば、金
属膜上ではなくスタッドバンプにワイヤをセカンドボン
ディングすることにより、金属膜上に直接ワイヤをボン
ディングする構成に比べてワイヤを確実にボンディング
することができる。また、請求項１９記載の発明によれ
ば、形成されるスタッドバンプと金属膜との接合を強固
にできると共に、後に実施されるワイヤのセカンドボン
ディング時におけるボンディング面積を広げることがで
き、よってワイヤと金属膜とのボンディングを確実に行
なうことができる。
【０２３４】また、請求項２０記載の発明によれば、分
離工程において樹脂パッケージをリードフレームから引
き剥がすことにより分離することにより、容易に樹脂パ
ッケージをリードフレームから分離することができる。
また、請求項２１記載の発明によれば、分離工程におい
てリードフレームを金属膜を残して溶解して樹脂パッケ
ージを分離することにより、樹脂パッケージのリードフ
レームからの分離を確実かつ容易に行うことができる。
【０２３５】また、請求項２２記載の発明によれば、樹
脂パッケージをリードフレーム上に複数個形成しても、
各樹脂パッケージはテープ部材或いは連結樹脂部により
連結されているため、リードフレームから分離させても
個々バラバラになることはなく、分離工程後における樹
脂パッケージ（半導体装置）の取扱いを容易とすること
ができる。
【０２３６】また、請求項２３記載の発明によれば、エ
ッチング室に対する樹脂パッケージの搬送及び排出をテ
ープ部材を用いて行なうことができるため、分離工程の
自動化を図ることができ、半導体装置の製造効率を向上
させることができる。また、請求項２４記載の発明によ
れば、金型構造は簡単化し、金型コストの低減を図るこ
とができる。
【０２３７】また、請求項２５記載の発明によれば、リ
ードフレームが除去された後においても各樹脂パッケー
ジはランナーフレームにより保持されるためバラバラに
なるようなことはない。また、ランナフレームに連結保
持された樹脂パッケージは、固定治具に装着された状態
でリードフレームの除去処理が行われるため、この除去
処理中に位置ずれが発生することを確実に防止すること
ができる。
【０２３８】また、請求項２６記載の発明によれば、凹
凸形状を有する樹脂パッケージ形成側は固定治具に保持
されるため、分離工程において樹脂パッケージに位置ず
れが発生することを防止することができる。また、メッ
シュ部材によりリードフレーム側も保持されるため、こ
れによってもリードフレームの除去時における樹脂パッ
ケージの位置ずれを防止することができる。
【０２３９】また、請求項２７記載の発明によれば、単
に樹脂パッケージを固定治具に押圧するだけの簡単な処
理で樹脂パッケージ（必要部分）とランナーフレーム
（不必要部分）を割って分離することができる。また、
請求項２８記載の発明によれば、ランナーフレーム除去
工程を実施し樹脂パッケージとランナーフレームを分離
すると、樹脂パッケージは樹脂パッケージ収納部内に落
下することにより収納され、かつランナーフレームもラ
ンナーフレーム収納部内に落下することにより収納され
るため、樹脂パッケージ（必要部分）とランナーフレー
ム（不必要部分）の分別を同時に行うことができ、半導
体製造工程の簡単化を図ることができる。
【０２４０】また、請求項２９記載の発明によれば、シ
ート部材装着工程を実施することにより樹脂パッケージ
をシート部材により支持するため、その後に分離工程を
実施しても個々に分離された樹脂パッケージがバラバラ
になるようなことはない。また、シート部材は粘着性を
有しておらずシート部材の変形により樹脂パッケージを
支持するため、樹脂パッケージ収納工程においてシート
部材から樹脂パッケージを取り外す作業は、単にシート
部材の上部から樹脂パッケージを押し出すだけの簡単な
作業により行うことができ、よって樹脂パッケージを樹
脂パッケージ収納容器に収納する作業を容易に行うこと
ができる。
【０２４１】また、請求項３０記載の発明によれば、分
離工程において樹脂パッケージを支持する第１のシート
部材を梱包材として用いることができるため、第１のシ
ート部材から樹脂パッケージを取り外す作業が不要とな
ると共に、新たに梱包材が必要となることもなく、製品
コストの低減を図ることができる。
【０２４２】また、請求項３１乃至請求項３３記載の発
明によれば、半導体装置を実装基板に立設状態で実装す
ることが可能となるため、半導体装置の実装基板に対す
る実装密度を向上させることができる。また、請求項３
４記載の発明によれば、樹脂突起が存在することにより
樹脂パッケージを並設した場合に発生する隙間部分をス
ペーサまたは放熱板により埋めることができ、各樹脂パ
ッケージを確実に立設することができる。
【０２４３】また、放熱板を用いることにより、上記の
作用に加えて各半導体素子が発生する熱を効率良く放熱
できるため、放熱性を向上させることができる。更に、
請求項３５記載の発明によれば、樹脂パッケージを実装
基板に対して傾けた状態で立設することにより、スペー
サ等を用いることなく各樹脂パッケージを隙間のない状
態で並設することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】本発明の第１実施例である半導体装置を説明す
るための図である。
【図３】本発明の第１実施例である半導体装置を実装基
板に実装した状態を示す図である。
【図４】金属膜（１層）を拡大して示す図である。
【図５】金属膜（２層）を拡大して示す図である。
【図６】金属膜（３層）を拡大して示す図である。
【図７】金属膜（４層）を拡大して示す図である。
【図８】金属膜（５層）を拡大して示す図である。
【図９】金属膜（６層）を拡大して示す図である。
【図１０】リードフレームの形成方法の一実施例を説明
するための図である（レジスト塗布工程）。
【図１１】リードフレームの形成方法の一実施例を説明
するための図である（レジストパターン形成工程）。
【図１２】リードフレームの形成方法の一実施例を説明
するための図である（エッチング工程）。
【図１３】リードフレームに形成される給電部を説明す
るための図である。
【図１４】給電部の他の構成を説明するための図であ
る。
【図１５】リードフレームの形成方法の一実施例を説明
するための図である（金属膜形成工程）。
【図１６】完成したリードフレームを示す断面図であ
る。
【図１７】半導体装置の製造方法の一実施例を説明する
ための図である（素子搭載工程）。
【図１８】半導体装置の製造方法の一実施例を説明する
ための図である（接続工程）。
【図１９】半導体装置の製造方法における接続工程の変
形例を説明するための図である。
【図２０】半導体装置の製造方法における接続工程の変
形例を説明するための図（その１）である。
【図２１】半導体装置の製造方法における接続工程の変
形例を説明するための図（その２）である。
【図２２】スタッドバンプの形成方法を説明するための
図である。
【図２３】半導体装置の製造方法の一実施例を説明する
ための図である（封止工程）。
【図２４】半導体装置の製造方法における封止工程で用
いる金型を説明するための図である。
【図２５】半導体装置の製造方法における封止工程で用
いる金型を説明するための図である。
【図２６】封止工程が終了したリードフレームを示す断
面図である。
【図２７】封止工程が終了したリードフレームを示す平
面図及び側面図である。
【図２８】半導体装置の製造方法の一実施例を説明する
ための図である（テープ配設工程）。
【図２９】半導体装置の製造方法の一実施例を説明する
ための図である（分離工程）。
【図３０】半導体装置の製造方法の変形例を説明するた
めの図である（分離工程）。
【図３１】封止工程が終了した半導体装置を示す平面図
及び側面図である。
【図３２】半導体装置の製造方法における封止工程の第
１変形例を説明するための図である。
【図３３】図３２に示したリードフレームにテープ配設
工程を実施した状態を示す図である。
【図３４】半導体装置の製造方法における分離工程の変
形例を説明するための図である。
【図３５】本発明の第２実施例である半導体装置が実装
基板に実装された状態を示す図である。
【図３６】本発明の第３実施例である半導体装置を示す
図である。
【図３７】本発明の第３実施例である半導体装置が実装
基板に実装された状態を示す図である。
【図３８】本発明の第４実施例である半導体装置を示す
断面図である。
【図３９】本発明の第４実施例である半導体装置を示す
底面図である。
【図４０】本発明の第４実施例である半導体装置の樹脂
パッケージの透視図である。
【図４１】本発明の第５実施例である半導体装置を示す
断面図である。
【図４２】本発明の第５実施例である半導体装置を示す
底面図である。
【図４３】本発明の第４実施例である半導体装置が実装
基板に実装された状態を示す図である。
【図４４】本発明の第５実施例である半導体装置をスペ
ーサを介装して実装基板に実装された状態を示す図であ
る。
【図４５】本発明の第５実施例である半導体装置を放熱
板を介装して実装基板に実装された状態を示す図であ
る。
【図４６】本発明の第５実施例である半導体装置を実装
基板に対し斜めに傾けて実装した状態を示す図である。
【図４７】半導体装置の製造方法における封止工程の第
２変形例を説明するための図である。
【図４８】半導体装置の製造方法における封止工程の第
３変形例を説明するための図である。
【図４９】ランナーフレームに形成された挿通孔を示す
図である。
【図５０】ランナーフレームに形成された挿通孔を示す
図である。
【図５１】ランナーフレームに形成された分割溝を示す
図である。
【図５２】ランナーフレームに形成された分割溝を示す
図である。
【図５３】リードフレームに形成された貫通孔を示す図
である。
【図５４】半導体装置の製造方法における分離工程の第
２変形例を説明するための図である。
【図５５】半導体装置の製造方法における分離工程の第
３変形例を説明するための図である。
【図５６】半導体装置の製造方法におけるシート部材装
着工程及び樹脂パッケージ収納工程を説明するための図
である。
【図５７】半導体装置の製造方法における梱包工程を説
明するための図である。
【図５８】従来の半導体装置の一例を説明するための図
である。
【図５９】従来の半導体装置の一例を説明するための図
である。
【符号の説明】
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 半導体装置 １１ 半導体素子 １２ 樹脂パッケージ １３，１３Ａ〜１３Ｇ 金属膜 １３Ｂ-1，１３Ｃ-1，１３Ｄ-1，１３Ｅ-1，１３Ｆ-1，
１３Ｇ-1外層 １３Ｃ-2 中間層 １３Ｄ-2，１３Ｅ-2，１３Ｆ-2，１３Ｇ-2 第１中間層 １３Ｄ-3，１３Ｅ-3，１３Ｆ-3，１３Ｇ-3 第２中間層 １３Ｅ-4，１３Ｆ-4，１３Ｇ-4 第３中間層 １３Ｆ-5，１３Ｇ-5 第４中間層 １３Ｇ-6 第５中間層 １３Ｂ-2，１３Ｃ-3，１３Ｄ-4，１３Ｅ-5, １３Ｆ-6，
１３Ｇ-7 内層 １４ 電極パッド １７，１７Ａ，１７Ｂ 樹脂突起 １８ ワイヤ ２０ リードフレーム ２１ 金属基材 ２２ 凹部 ２４ エッチングレジスト ２４ａ レジストパターン ２５ 給電部 ２６ 枠状部 ２７ 連結部 ２８ リードフレームユニット ３３ テープ部材 ３４ ランナーフレーム ４５ スタッドバンプ ４６ キャピラリ ４７ ボール ５０ 実装基板 ５１ 接続電極 ５２ スルーホール ５３，９２ 支持部材 ５５ 金型 ５６ 上型 ５７ 下型 ５８ キャビティ ６０ エッチング装置 ６１ 供給リール ６２ エッチング室 ６３ 巻き取りリール ６４ ノズル ９０Ａ 第１の電極膜 ９０Ｂ 第２の電極膜 ９１Ａ 第１の樹脂突起 ９１Ｂ 第２の樹脂突起 ９３Ａ 放熱板 ９４，９４Ａ 固定治具 ９６ 固定ピン ９７，９８ 貫通孔 ９９ リング部 １００ 立設壁部 １０１ 樹脂パッケージ収納部 １０２ ランナーフレーム収納部 １０３ 分割溝 １０４ メッシユ部材 １０５ シート部材（第１のシート部材） １０６ 樹脂パッケージ収納容器 １０７ 容器収納治具 １０８ 第２のシート部材
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｗ (72)発明者 織茂 政一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子を封止する樹脂パッケージと、 前記樹脂パッケージの実装面から下方に向け突出形成さ
    れると共に、前記樹脂パッケージの側面より側方に向け
    突出形成された樹脂突起と、 前記樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続する接続手段とを具備することを特徴とする半導
    体装置。
  2. 【請求項２】 半導体素子と、 前記半導体素子を封止する樹脂パッケージと、 前記樹脂パッケージの実装面から下方に向け突出形成さ
    れると共に、前記樹脂パッケージの側面と面一に形成さ
    れた樹脂突起と、 前記樹脂突起に配設された金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
    に接続する接続手段とを具備することを特徴とする半導
    体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 前記突起電極の形成長さを異ならせたことを特徴とする
    半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 前記樹脂突起の一端部を前記樹脂パッケージの一側面に
    集約的に配置した構成としたことを特徴とする半導体装
    置。
  5. 【請求項５】 請求項１乃至４のいずれかに記載の半導
    体装置において、 前記樹脂パッケージに、実装状態において前記樹脂パッ
    ケージを立設した状態に支持する支持部材を設けたこと
    を特徴とする半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記金属膜を銀（Ａｇ）及びパラジウム（Ｐｄ）のうち
    一つにより形成したことを特徴とする半導体装置。
  7. 【請求項７】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記金属膜を、 外層よりパラジウム（Ｐｄ）層，金（Ａｕ）層の二層
    膜、 または、外層より金（Ａｕ）層，パラジウム（Ｐｄ）層
    の二層膜により形成したことを特徴とする半導体装置。
  8. 【請求項８】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記金属膜を、 外層より金（Ａｕ）層，ニッケル（Ｎｉ）層，金（Ａ
    ｕ）層の三層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    パラジウム（Ｐｄ）層の三層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａ
    ｕ）層の三層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層の
    三層膜、 及び外層より半田層，ニッケル（Ｎｉ）層，パラジウム
    （Ｐｄ）層の三層膜のうち一つの三層膜により形成した
    ことを特徴とする半導体装置。
  9. 【請求項９】 請求項１乃至５のいずれかに記載の半導
    体装置において、 前記金属膜を、 外層より半田層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
    ｄ）層，金（Ａｕ）層の四層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    パラジウム（Ｐｄ）層，金（Ａｕ）層の四層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
    ル（Ｎｉ）層，パラジウム（Ｐｄ）層の四層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    金（Ａｕ）層，パラジウム（Ｐｄ）層の四層膜、 及び外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）
    層，パラジウム（Ｐｄ）層の四層膜のうち一つの四層膜
    により形成したことを特徴とする半導体装置。
  10. 【請求項１０】 請求項１乃至５のいずれかに記載の半
    導体装置において、 前記金属膜を、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
    ル（Ｎｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の
    五層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層，
    パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    金（Ａｕ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の
    五層膜、 外層より半田層，ニッケル（Ｎｉ）層，金（Ａｕ）層，
    パラジウム（Ｐｄ）層，金（Ａｕ）層の五層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
    ｄ）層の五層膜、 外層より金（Ａｕ）層，ニッケル（Ｎｉ）層，銅（Ｃ
    ｕ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，の五層
    膜、 及び外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニ
    ッケル（Ｎｉ）層，金（Ａｕ）層，パラジウム（Ｐｄ）
    層の五層膜のうち一つの五層膜により形成したことを特
    徴とする半導体装置。
  11. 【請求項１１】 請求項１乃至５のいずれかに記載の半
    導体装置において、 前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
    ｄ）層，ニッケル（Ｎｉ）層，金（Ａｕ）層，パラジウ
    ム（Ｐｄ）層，金（Ａｕ）層の六層膜、 外層より金（Ａｕ）層，パラジウム（Ｐｄ）層，ニッケ
    ル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パ
    ラジウム（Ｐｄ）層の六層膜、 外層よりパラジウム（Ｐｄ）層，ニッケル（Ｎｉ）層，
    銅（Ｃｕ）層，ニッケル（Ｎｉ）層，パラジウム（Ｐ
    ｄ）層，金（Ａｕ）層の六層膜のうち一つの六層膜によ
    り形成したことを特徴とする半導体装置。
  12. 【請求項１２】 請求項１乃至５のいずれかに記載の半
    導体装置において、 前記金属膜を、外層より金（Ａｕ）層，パラジウム（Ｐ
    ｄ）層，ニッケル（Ｎｉ）層，銅（Ｃｕ）層，ニッケル
    （Ｎｉ）層，パラジウム（Ｐｄ）層，金（Ａｕ）層の六
    層膜により形成したことを特徴とする半導体装置。
  13. 【請求項１３】 請求項１乃至１２のいずれかに記載の
    半導体装置を製造する際に用いるリードフレームであっ
    て、 前記樹脂突起と対応する位置に形成された凹部と、 前記凹部に形成された金属膜とを具備することを特徴と
    するリードフレーム。
  14. 【請求項１４】 請求項１３記載のリードフレームの製
    造方法であって、 基材両面にエッチングレジストを配設するレジスト配設
    工程と、 前記エッチングレジストの凹部形成位置に対応する部位
    を除去して所定のレジストパターンを形成するレジスト
    パターン形成工程と、 前記基板の前記凹部形成位置に凹部を形成するエッチン
    グ工程と、 前記エッチング工程で形成された凹部内に、金属膜を形
    成する金属膜形成工程と、 前記エッチングレジストを除去するレジスト除去工程と
    を具備することを特徴とするリードフレームの製造方
    法。
  15. 【請求項１５】 請求項１４記載のリードフレームの製
    造方法において、 前記金属膜形成工程ではメッキ法を用いて前記金属膜を
    形成すると共に、 前記レジストパターン形成工程では前記メッキ処理に用
    いる電極が接続される給電部に対応する位置の前記エッ
    チングレジストも除去することを特徴とするリードフレ
    ームの製造方法。
  16. 【請求項１６】 前記請求項１３乃至１５のいずれかに
    記載されたリードフレームに半導体素子を搭載する素子
    搭載工程と、 前記半導体素子に形成された電極パッドと、前記リード
    フレームに形成されている前記金属膜とを電気的に接続
    する接続工程と、 前記リードフレーム上に、前記半導体素子を封止するよ
    う樹脂を形成し樹脂パッケージを形成する封止工程と、 前記リードフレームから前記樹脂パッケージを前記金属
    膜と共に分離する分離工程とを具備することを特徴とす
    る半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法において、 前記接続工程では前記電極パッドと前記金属膜とを電気
    的に接続する方法としてワイヤボンディング法を用いる
    と共に、 先ず前記金属膜にワイヤの一端を接続し、続いて前記金
    属膜から前記電極パッドにワイヤを引き出した上でワイ
    ヤの他端部を前記電極パッドに接続することを特徴とす
    る半導体装置の製造方法。
  18. 【請求項１８】 請求項１６記載の半導体装置の製造方
    法において、 前記接続工程では前記電極パッドと前記金属膜とを電気
    的に接続する方法としてワイヤボンディング法を用いる
    と共に、 先ず前記金属膜上にキャピラリを移動してスタッドバン
    プを形成し、 次に前記キャピラリを前記電極パッド上に移動させてフ
    ァーストボンディングを行い、 次に前記キャピラリを前記金属膜上に移動させ、前記電
    極パッドから前記金属膜にワイヤを引き出した上で、前
    記ワイヤを先に形成されている前記スタッドバンプにセ
    カンドボンディングすることを特徴とする半導体装置の
    製造方法。
  19. 【請求項１９】 請求項１８記載の半導体装置の製造方
    法において、 前記スタッドバンプは、 先ず前記キャピラリにより前記金属膜上にボールボンデ
    ィングを行なうことによりボールを形成し、 次に前記キャピラリを前記ボールから上動させた上で水
    平方向に移動させ、 次に前記水平移動位置において前記キャピラリを下動さ
    せ、前記キャピラリにより前記ボールを潰し、 次に前記キャピラリを上動させてワイヤを切断すること
    により形成されることを特徴とする半導体装置の製造方
    法。
  20. 【請求項２０】 請求項１６乃至１９のいずれかに記載
    の半導体装置の製造方法において、 前記分離工程では前記樹脂パッケージを前記リードフレ
    ームから引き剥がすことにより分離することを特徴とす
    る半導体装置の製造方法。
  21. 【請求項２１】 請求項１６乃至１９のいずれかに記載
    の半導体装置の製造方法において、 前記分離工程では前記リードフレームを前記金属膜を残
    して溶解して前記樹脂パッケージを分離することを特徴
    とする半導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 前記封止工程では前記樹脂パッケージを前記リードフレ
    ーム上に複数個夫々独立した構成で形成すると共に、 前記樹脂パッケージの形成前または形成後に、前記複数
    個の樹脂パッケージを連結するテープ部材を配設するテ
    ープ配設工程を有することを特徴とする半導体装置の製
    造方法。
  23. 【請求項２３】 請求項２２記載の半導体装置の製造方
    法において、 前記分離工程では、前記複数の樹脂パッケージを連結し
    た前記テープ部材をキャリアとして用いて前記樹脂パッ
    ケージをエッチング室に搬送し、 前記エッチング室では前記樹脂パッケージの前記リード
    フレームが配設された面にエッチング液を噴射し、前記
    リードフレームを前記金属膜を残して溶解することによ
    り前記樹脂パッケージを前記リードフレームから分離
    し、 かつ前記リードフレームから分離した樹脂パッケージを
    前記テープ部材を用いて前記エッチング室から搬出する
    ことを特徴とする半導体装置の製造方法。
  24. 【請求項２４】 請求項１６乃至２３のいずれかに記載
    の半導体装置の製造方法において、 前記封止工程では、前記リードフレームの下部に配設さ
    れる第１の金型半体と、前記リードフレームの凹部が形
    成された上部に配設されると共に装着状態においてキャ
    ビティの端縁部が前記凹部と対向するよう構成された第
    ２の金型半体とにより構成される金型を用いて樹脂パッ
    ケージを形成することを特徴とする半導体装置の製造方
    法。
  25. 【請求項２５】 請求項１６乃至２１のいずれかに記載
    の半導体装置の製造方法において、 前記封止工程では、前記樹脂パッケージと共に各樹脂パ
    ッケージを連結保持するランナーフレームを形成し、 前記分離工程では、前記ランナフレームに連結保持され
    た樹脂パッケージを固定治具に装着した上で前記リード
    フレームを除去することを特徴とする半導体装置の製造
    方法。
  26. 【請求項２６】 請求項２５記載の半導体装置の製造方
    法において、 前記固定治具に収納部を形成すると共に、前記リードフ
    レームに形成された状態の樹脂パッケージが前記収納部
    側に位置するよう前記固定治具に装着し、 更に前記リードフレームの前記樹脂パッケージが配設さ
    れていない側にメッシュ部材を配設した上で前記リード
    フレームを除去することを特徴とする半導体装置の製造
    方法。
  27. 【請求項２７】 請求項２５または２６記載の半導体装
    置の製造方法において、 前記分離工程は、前記リードームが除去された状態の前
    記ランナーフレームに連結支持された樹脂パッケージを
    前記固定治具に押しつけることにより、前記樹脂パッケ
    ージと前記ランナーフレームを分離するランナーフレー
    ム除去工程を有することを特徴とする半導体装置の製造
    方法。
  28. 【請求項２８】 請求項２７記載の半導体装置の製造方
    法において、 前記収納部に前記樹脂パッケージを収納する樹脂パッケ
    ージ収納部と前記ランナーフレームを収納するランナー
    フレーム収納部とを形成し、 前記ランナーフレーム除去工程を実施することにより、
    前記樹脂パッケージが前記樹脂パッケージ収納部に収納
    され、かつ前記ランナーフレームが前記ランナーフレー
    ム収納部に収納されるよう構成したことを特徴とする半
    導体装置の製造方法。
  29. 【請求項２９】 請求項１６乃至２１のいずれかに記載
    の半導体装置の製造方法において、 少なくとも前記分離工程の実施前に、前記樹脂パッケー
    ジに粘着性を有しないシート部材を装着し、前記シート
    部材の変形により前記樹脂パッケージを支持するシート
    部材装着工程を実施し、 前記分離工程の実施後に、前記シート部材に支持された
    前記樹脂パッケージを樹脂パッケージ収納容器に対向配
    置し、前記樹脂パッケージを前記シート部材の上部より
    押圧することにより前記樹脂パッケージを前記樹脂パッ
    ケージ収納容器に収納する樹脂パッケージ収納工程を実
    施することを特徴とする半導体装置の製造方法。
  30. 【請求項３０】 請求項２９記載の半導体装置の製造方
    法において、 少なくとも前記分離工程の実施前に、前記樹脂パッケー
    ジに粘着性を有しない第１のシート部材を装着し、前記
    第１のシート部材の変形により前記樹脂パッケージを支
    持するシート部材装着工程を実施し、 前記分離工程の実施後に、前記樹脂パッケージが収納さ
    れた状態の前記第１のシート部材に第２のシート部材を
    配設し、前記第１及び第２のシート部材により前記樹脂
    パッケージを梱包する梱包工程を実施することを特徴と
    する半導体装置の製造方法。
  31. 【請求項３１】 請求項１記載の半導体装置を実装基板
    に実装する半導体装置の実装方法であって、 前記実装基板に前記樹脂突起と対応して形成されている
    スルーホールに、前記樹脂パッケージが立設した状態で
    前記樹脂突起を挿入し、 その後に前記樹脂突起に配設された金属膜と前記スルー
    ホールとを半田接合することにより、前記半導体装置を
    前記実装基板に立設状態で実装することを特徴とする半
    導体装置の実装方法。
  32. 【請求項３２】 請求項２乃至５のいずれかに記載の半
    導体装置を実装基板に実装する半導体装置の実装方法で
    あって、 前記樹脂突起と対応して接続電極が形成された前記実装
    基板に前記樹脂パッケージを立設した状態で載置し、 その後に前記樹脂突起に配設された金属膜と前記接続電
    極とを半田接合することにより、前記半導体装置を前記
    実装基板に立設状態で実装することを特徴とする半導体
    装置の実装方法。
  33. 【請求項３３】 請求項３２記載の半導体装置の実装方
    法であって、 前記樹脂パッケージを支持部材を用いて前記実装基板に
    立設させることを特徴とする半導体装置の実装方法。
  34. 【請求項３４】 請求項３２または３３に記載の半導体
    装置の実装方法において、 前記樹脂パッケージを前記実装基板上に立設状態で複数
    個並設すると共に、前記並設される樹脂パッケージの間
    にスペーサまたは放熱板を介装することを特徴とする半
    導体装置の実装方法。
  35. 【請求項３５】 請求項３２または３３に記載の半導体
    装置の実装方法において、 前記樹脂パッケージを前記実装基板に対して傾けた状態
    で立設することを特徴とする半導体装置の実装方法。
JP25070796A 1995-11-08 1996-09-20 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法 Expired - Lifetime JP3181229B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP25070796A JP3181229B2 (ja) 1996-07-12 1996-09-20 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
US08/744,048 US6072239A (en) 1995-11-08 1996-11-06 Device having resin package with projections
EP20020016354 EP1284501A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP19960308093 EP0773584B1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
TW085113625A TW348306B (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
KR1019960052529A KR100212403B1 (ko) 1995-11-08 1996-11-07 수지패키지를 갖는 장치 및 그 제조방법
EP20020016355 EP1261026A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
EP20020016357 EP1291911A1 (en) 1995-11-08 1996-11-07 Method having resin package and method of producing the same
EP20020016356 EP1284502A1 (en) 1995-11-08 1996-11-07 Device having resin package and method of producing the same
CNB2004100476353A CN1307698C (zh) 1995-11-08 1996-11-08 具有树脂封壳的元件及其制作方法
CNB96114520XA CN1215537C (zh) 1995-11-08 1996-11-08 具有树脂封壳的元件
US09/192,445 US6159770A (en) 1995-11-08 1998-11-16 Method and apparatus for fabricating semiconductor device
US09/192,201 US6376921B1 (en) 1995-11-08 1998-11-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US09/200,846 US6329711B1 (en) 1995-11-08 1998-11-30 Semiconductor device and mounting structure
US09/442,038 US6856017B2 (en) 1995-11-08 1999-11-17 Device having resin package and method of producing the same
US09/809,105 US6573121B2 (en) 1995-11-08 2001-03-16 Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US10/856,777 US7144754B2 (en) 1995-11-08 2004-06-01 Device having resin package and method of producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-183838 1996-07-12
JP18383896 1996-07-12
JP25070796A JP3181229B2 (ja) 1996-07-12 1996-09-20 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH1079448A true JPH1079448A (ja) 1998-03-24
JP3181229B2 JP3181229B2 (ja) 2001-07-03

Family

ID=26502114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25070796A Expired - Lifetime JP3181229B2 (ja) 1995-11-08 1996-09-20 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP3181229B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1316996A2 (en) 2001-11-30 2003-06-04 Fujitsu Limited Semiconductor device
EP1091401A3 (en) * 1999-10-01 2003-07-02 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
CN1328771C (zh) * 2004-05-09 2007-07-25 江苏长电科技股份有限公司 微型半导体器件封装低弧度焊线的形成工艺
US8866296B2 (en) 2009-06-24 2014-10-21 Aoi Electronics Co., Ltd. Semiconductor device comprising thin-film terminal with deformed portion
JP2016213261A (ja) * 2015-04-30 2016-12-15 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1091401A3 (en) * 1999-10-01 2003-07-02 Shinko Electric Industries Co. Ltd. Semiconductor device package and process for production
EP1316996A2 (en) 2001-11-30 2003-06-04 Fujitsu Limited Semiconductor device
JP2003168764A (ja) * 2001-11-30 2003-06-13 Fujitsu Ltd 半導体装置
US6781223B2 (en) 2001-11-30 2004-08-24 Fujitsu Limited Semiconductor device having a signal lead exposed on the undersurface of a sealing resin with an air gap between the signal lead and a mounting substrate
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
CN1328771C (zh) * 2004-05-09 2007-07-25 江苏长电科技股份有限公司 微型半导体器件封装低弧度焊线的形成工艺
US8866296B2 (en) 2009-06-24 2014-10-21 Aoi Electronics Co., Ltd. Semiconductor device comprising thin-film terminal with deformed portion
JP2016213261A (ja) * 2015-04-30 2016-12-15 Ｓｈマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP3181229B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
US6774467B2 (en) Semiconductor device and process of production of same
US6856017B2 (en) Device having resin package and method of producing the same
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
JP3007833B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6573121B2 (en) Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6784525B2 (en) Semiconductor component having multi layered leadframe
US6614104B2 (en) Stackable semiconductor package having conductive layer and insulating layers
JP2003303919A (ja) 半導体装置及びその製造方法
KR20100133310A (ko) 전자 디바이스 패키지 및 제조방법
JP3074264B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3181229B2 (ja) 半導体装置及びその製造方法及びその実装方法及びリードフレーム及びその製造方法
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3181243B2 (ja) 半導体装置及びその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077284A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077282A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080420

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090420

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term