[go: up one dir, main page]

JPH1065049A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH1065049A
JPH1065049A JP8220957A JP22095796A JPH1065049A JP H1065049 A JPH1065049 A JP H1065049A JP 8220957 A JP8220957 A JP 8220957A JP 22095796 A JP22095796 A JP 22095796A JP H1065049 A JPH1065049 A JP H1065049A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
tape carrier
conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8220957A
Other languages
Japanese (ja)
Inventor
Hideji Ida
秀二 井田
Hideo Kurokawa
英夫 黒川
Tomohiko Suzuki
知彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8220957A priority Critical patent/JPH1065049A/en
Publication of JPH1065049A publication Critical patent/JPH1065049A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W74/15
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ノートブックパソコン、情報通信機器、ビデ
オムービーなどの各種電子機器に利用される半導体装置
に関し、半導体素子と同程度のサイズでかつ安価な半導
体装置を提供することを目的とする。 【解決手段】 絶縁性フィルム5上の導体配線4に半導
体素子1を接続し、導体電極7を形成したものをプリン
ト配線板8と接続し、その反対面に格子状の半田ボール
9を形成した構成によって、半導体素子1と同程度のサ
イズでかつ安価な半導体装置を実現することができる。
(57) [Problem] To provide a semiconductor device used in various electronic devices such as a notebook personal computer, an information communication device, a video movie, etc., having a size similar to a semiconductor element and being inexpensive. Aim. SOLUTION: A semiconductor element 1 is connected to a conductor wiring 4 on an insulating film 5, a conductor electrode 7 is formed and connected to a printed wiring board 8, and a grid-like solder ball 9 is formed on the opposite surface. With the configuration, it is possible to realize an inexpensive semiconductor device having the same size as the semiconductor element 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は各種電子機器に利用
される半導体装置およびその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device used for various electronic devices and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、各種電子機器、特にノートブック
パソコン、携帯電話、ビデオムービーなどでは、高機能
化と軽薄短小化という相反する要求がなされてきてお
り、半導体装置についてもBGA(ボールグリッドアレ
イ)、CSP(チップサイズパッケージ)等、いろいろ
な構造の半導体装置が提案されており、以下に従来の半
導体装置について図3〜図5を用いて説明する。
2. Description of the Related Art In recent years, contradictory demands have been made for various electronic devices, in particular, notebook personal computers, mobile phones, video movies, and the like, to have high functionality and to be light, thin, and compact. ), A CSP (chip size package), and various other semiconductor devices have been proposed. A conventional semiconductor device will be described below with reference to FIGS.

【0003】図3は多層セラミック基板を用いた半導体
装置の構成を示したものであり、図3において、1は半
導体素子、2はこの半導体素子1の突起電極、3は半導
体素子1を保護するための封止樹脂、11,12は多層
セラミック基板にそれぞれパターン形成された導体配線
とセラミック、9は外部電極としての半田ボールで、格
子状に配置されている。
FIG. 3 shows a configuration of a semiconductor device using a multilayer ceramic substrate. In FIG. 3, reference numeral 1 denotes a semiconductor element, 2 denotes a protruding electrode of the semiconductor element 1, and 3 denotes a semiconductor element. And 11 and 12 are conductor wirings and ceramics respectively patterned on a multilayer ceramic substrate, and 9 is a solder ball as an external electrode, which is arranged in a grid.

【0004】このように構成された多層セラミック基板
を用いた半導体装置は、多層基板を使用しているため配
線の自由度が大きく、半導体素子1と同等サイズの半導
体装置を実現することも可能なものである。
A semiconductor device using a multilayer ceramic substrate configured as described above has a high degree of freedom in wiring because the multilayer substrate is used, and it is possible to realize a semiconductor device having the same size as the semiconductor element 1. Things.

【0005】図4および図5はテープキャリアを用いた
半導体装置の構成を示したものであり、図4において、
1は半導体素子、2はこの半導体素子1の外周部にのみ
配置されている突起電極、3は半導体素子1を保護する
ための封止樹脂、9は外部電極としての半田ボールで、
格子状に配置されている。4,5はテープキャリアにそ
れぞれパターン形成された導体配線と絶縁性フィルム、
6は絶縁性フィルム5に開けられたホールであり、半田
ボール9の半田が充填され、導体配線4に接続されてい
る。
FIGS. 4 and 5 show the structure of a semiconductor device using a tape carrier. In FIG.
1 is a semiconductor element, 2 is a protruding electrode disposed only on the outer peripheral portion of the semiconductor element 1, 3 is a sealing resin for protecting the semiconductor element 1, 9 is a solder ball as an external electrode,
They are arranged in a grid. Reference numerals 4 and 5 denote conductor wiring and insulating film, each of which is patterned on the tape carrier.
Reference numeral 6 denotes a hole formed in the insulating film 5, which is filled with solder of the solder ball 9 and connected to the conductor wiring 4.

【0006】また、図5に示す半導体装置では、図4と
比較して、突起電極2が半導体素子1の全面に配置され
ている点が図4の半導体装置と異なるものであり、その
他の構成は図4と同様のものである。
The semiconductor device shown in FIG. 5 differs from the semiconductor device shown in FIG. 4 in that bump electrodes 2 are arranged on the entire surface of semiconductor element 1 as compared with FIG. Are similar to those in FIG.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記従来
の構成では、図3の多層セラミック基板を用いた構成で
は、多層セラミック基板が高価なため、結果として高価
な一部の半導体素子にしか採用することができないとい
う問題を有していた。
However, in the above-described conventional configuration, the multilayer ceramic substrate shown in FIG. 3 is expensive because the multilayer ceramic substrate is expensive. Had the problem of not being able to.

【0008】また、同様の構造で多層セラミック基板の
代わりにプリント配線板を使用した場合でも、通常のプ
リント配線板の配線密度が小さいために、特殊な構造の
高価なプリント配線板を使用する必要があり、同様に半
導体装置が高価になるという問題を有していた。
Further, even when a printed wiring board is used instead of a multilayer ceramic substrate in the same structure, an expensive printed wiring board having a special structure must be used because the wiring density of a normal printed wiring board is low. There is also a problem that the semiconductor device becomes expensive.

【0009】また、図4および図5のテープキャリアを
用いた構成では、突起電極2の直下には半田ボール9を
形成することができないために、図4のような半導体素
子1の外周部のみに突起電極2がある場合でも半導体装
置のサイズが若干大きくなり、また図5のように半導体
素子1の全面に突起電極2がある場合では、半導体素子
1の下には半田ボール9を全く配置することができない
場合もあり、半導体装置のサイズがかなり大きくなると
いう問題と、一般的な安価なテープキャリアは片面配線
であるために半導体装置の半田ボール9の端子配置が半
導体素子1の端子配置によってほとんど決まってしま
い、半導体装置の端子配置の自由度がほとんどないとい
う問題と、電源、およびグランドのスイッチングノイズ
を低減するために有効な電源およびグランドの多層化が
できないという問題を有していた。
In the configuration using the tape carrier shown in FIGS. 4 and 5, the solder ball 9 cannot be formed immediately below the protruding electrode 2, so that only the outer peripheral portion of the semiconductor element 1 shown in FIG. The size of the semiconductor device is slightly increased even when the protruding electrode 2 is provided, and when the protruding electrode 2 is provided on the entire surface of the semiconductor element 1 as shown in FIG. In some cases, the size of the semiconductor device becomes considerably large, and the terminal arrangement of the solder balls 9 of the semiconductor device is limited to the terminal arrangement of the semiconductor element 1 because a general inexpensive tape carrier is a single-sided wiring. The problem is that there is little freedom in arranging the terminals of the semiconductor device, and there is a need to reduce power supply and ground switching noise. A power supply and multi-layered ground had a problem that can not be.

【0010】本発明は上記従来の問題点を解決するもの
で、半導体素子と同程度のサイズでかつ安価な半導体装
置およびその製造方法を提供することを目的とするもの
である。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide an inexpensive semiconductor device having the same size as a semiconductor element and a method of manufacturing the same.

【0011】[0011]

【課題を解決するための手段】この課題を解決するため
に本発明の半導体装置は、半導体素子を接続したテープ
キャリアを導体電極を介してプリント配線板に接続した
構成としたものである。
In order to solve this problem, a semiconductor device according to the present invention has a configuration in which a tape carrier to which semiconductor elements are connected is connected to a printed wiring board via conductor electrodes.

【0012】この本発明によれば、半導体素子と同程度
のサイズでかつ安価な半導体装置を得ることができる。
According to the present invention, an inexpensive semiconductor device having the same size as a semiconductor element can be obtained.

【0013】[0013]

【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁性フィルム上に導体配線がパターン形成された
テープキャリアと、上記導体配線に接続された半導体素
子と、この半導体素子の少なくとも接続部を保護する封
止樹脂と、上記導体配線に接続されるように形成された
導体電極と、この導体電極によって上記半導体素子が接
続されたテープキャリアと電気的および機械的に接続さ
れたプリント配線板と、このプリント配線板に形成され
た半田ボールからなる構成としたものであり、基板とし
て、構成が簡単なために安価であり、かつ高密度配線が
可能なテープキャリアと、同様に構成が簡単なために安
価なプリント配線板を使用することにより、半導体素子
と同程度のサイズの半導体装置を実現すると共に、半導
体装置の端子配置の自由度が大きく向上し、任意の端子
配置を実現することができると共に、必要に応じて多層
プリント基板を使用すれば、電源、およびグランドの多
層化にも対応できる半導体装置を実現することができる
という作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a tape carrier having a conductor wiring pattern formed on an insulating film, a semiconductor element connected to the conductor wiring, A sealing resin that protects at least the connection portion, a conductor electrode formed to be connected to the conductor wiring, and the conductor electrode electrically and mechanically connected to the tape carrier to which the semiconductor element is connected. The printed wiring board and the solder balls formed on the printed wiring board are configured to be inexpensive because the configuration is simple, and a tape carrier capable of high-density wiring is also used. By using an inexpensive printed wiring board due to its simple configuration, a semiconductor device of the same size as a semiconductor element can be realized, and the terminal arrangement of the semiconductor device can be reduced. The flexibility can be greatly improved, an arbitrary terminal arrangement can be realized, and a semiconductor device which can cope with a multilayer power supply and ground can be realized by using a multilayer printed circuit board as necessary. It has the action of:

【0014】請求項2に記載の発明は、請求項1記載の
発明において、半導体素子の接続方法がフリップチップ
により接続されたものである構成としたもので、請求項
1と同様の作用を有する。
According to a second aspect of the present invention, in the first aspect of the present invention, the semiconductor element is connected by flip chip bonding, and has the same operation as the first aspect. .

【0015】請求項3に記載の発明は、請求項1記載の
発明において、半導体素子の接続方法がTAB(Tap
e Automated Bonding)により接続
されたものである構成としたもので、請求項1と同様の
作用を有する。
According to a third aspect of the present invention, in the first aspect of the present invention, the method of connecting the semiconductor elements is TAB (Tap).
e Automated Bonding), and has the same function as the first aspect.

【0016】請求項4に記載の発明は、請求項1〜3の
いずれか一つに記載の発明においてテープキャリアの絶
縁性フィルム上にパターン形成された導体配線に半導体
素子を接続し、続いて上記テープキャリアの導体配線と
接続した導体電極を形成し、続いてこの導体電極を介し
て配線パターンが形成されたプリント配線板上に上記半
導体素子が接続されたテープキャリアを接続した後、上
記プリント配線板の裏面側に外部電極としての半田ボー
ルを格子状に形成するようにした製造方法というもので
あり、請求項1と同様の作用を有する。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the semiconductor element is connected to the conductor wiring patterned on the insulating film of the tape carrier. Forming a conductor electrode connected to the conductor wiring of the tape carrier, and then connecting the tape carrier to which the semiconductor element is connected on a printed wiring board on which a wiring pattern is formed via the conductor electrode; This is a manufacturing method in which solder balls as external electrodes are formed in a grid pattern on the back side of the wiring board, and has the same function as in claim 1.

【0017】以下、本発明の実施の形態につて図面を参
照しながら説明する。 (実施の形態1)図1は本発明の第1の実施の形態にお
ける半導体装置の構成を示した断面図であり、本実施の
形態の半導体素子の実装は、SBB(Stud Bum
p Bonding)、MBB(Micro Bump
Bonding)、C4などのフリップチップ(Fl
ip Chip)を採用している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. (Embodiment 1) FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention. A semiconductor element of this embodiment is mounted on an SBB (Stud Bum).
p Bonding), MBB (Micro Bump)
Bonding), flip chip such as C4 (Fl
ip Chip).

【0018】図1において、1は半導体素子、2はこの
半導体素子1の突起電極、3は半導体素子1を保護する
ための封止樹脂、4,5はテープキャリアにそれぞれパ
ターン形成された導体配線と絶縁性フィルムであり、導
体配線4は半導体素子1の突起電極2にフリップチップ
接続されている。6は絶縁性フィルム5に開けられたス
ルーホール、7は導体電極であり、スルーホール6内に
充填され、導体配線4と接続されている。8はプリント
配線板、9は半導体装置の外部電極としてプリント配線
板8のパターン上に格子状に形成された半田ボールであ
る。
In FIG. 1, reference numeral 1 denotes a semiconductor element, 2 denotes a protruding electrode of the semiconductor element 1, 3 denotes a sealing resin for protecting the semiconductor element 1, and 4 and 5 denote conductive wiring patterns formed on a tape carrier, respectively. The conductor wiring 4 is flip-chip connected to the protruding electrode 2 of the semiconductor element 1. Reference numeral 6 denotes a through hole formed in the insulating film 5, and reference numeral 7 denotes a conductor electrode, which fills the through hole 6 and is connected to the conductor wiring 4. Reference numeral 8 denotes a printed wiring board, and 9 denotes solder balls formed as a grid on the pattern of the printed wiring board 8 as external electrodes of the semiconductor device.

【0019】以下、このように構成された本実施の形態
における半導体装置についてその製造工程に基づいて説
明する。
Hereinafter, the semiconductor device of the present embodiment thus configured will be described based on its manufacturing steps.

【0020】まず、ポリイミド、ポリエステル、ガラス
エポキシなどの絶縁性フィルム5に直径が0.1mm〜
1.0mm程度のスルーホール6を金型打ち抜き、エッ
チング、レーザー、ドリル加工等により形成する。
First, the insulating film 5 made of polyimide, polyester, glass epoxy or the like has a diameter of 0.1 mm or more.
A through hole 6 of about 1.0 mm is formed by punching a die, etching, laser, drilling, or the like.

【0021】次に、絶縁性フィルム5に銅箔を接着した
後、露光、エッチングにより導体配線4を形成するが、
その方法は一般的なテープキャリアの製造工法と同様な
ので詳細な説明は省略する。
Next, after bonding a copper foil to the insulating film 5, the conductor wiring 4 is formed by exposure and etching.
The method is the same as a general tape carrier manufacturing method, and a detailed description thereof will be omitted.

【0022】次に、半導体素子1を半導体素子1と同程
度のサイズのテープキャリアの導体配線4の一端と電気
的かつ機械的に接続し、半導体素子1と導体配線4の接
続部を封止樹脂3によって封止する。
Next, the semiconductor element 1 is electrically and mechanically connected to one end of the conductor wiring 4 of a tape carrier of the same size as the semiconductor element 1, and the connection between the semiconductor element 1 and the conductor wiring 4 is sealed. Seal with resin 3.

【0023】この際、導体電極7として半田を使用した
場合について説明すると、スルーホール6に導体電極7
を形成する半田をマウントしてリフローすると半田が溶
融し、その一部がスルーホール6内に充填され、テープ
キャリアの導体配線4に接続されるが、この段階では導
体電極7を形成する半田は格子状には配列されていると
は限らない。
At this time, the case where solder is used as the conductor electrode 7 will be described.
When solder is mounted and reflowed, the solder melts, a part of which is filled in the through hole 6 and connected to the conductor wiring 4 of the tape carrier. At this stage, the solder forming the conductor electrode 7 is They are not necessarily arranged in a lattice.

【0024】この半導体素子1が接続されたテープキャ
リアを半導体素子1と同程度のサイズのプリント配線板
8上にマウントし、リフローによってプリント配線板8
と接続した後、プリント配線板8の反対面に格子状に半
田ボール9を形成することにより、半導体素子1と同程
度のサイズでかつ安価な半導体装置を得ることができ
る。
The tape carrier to which the semiconductor element 1 is connected is mounted on a printed wiring board 8 of the same size as the semiconductor element 1, and the printed wiring board 8 is reflowed.
After connection, the solder balls 9 are formed in a grid pattern on the opposite surface of the printed wiring board 8, whereby a semiconductor device having a size similar to that of the semiconductor element 1 and being inexpensive can be obtained.

【0025】また、プリント配線板8上で配線が可能な
ため、半導体装置の端子配列を任意にすることができる
と共に、プリント配線板8全面に格子状に半田ボール9
を形成することにより半田ボール9のピッチを大きくす
ることができ、実装を容易にすることができると共に、
電源、およびグランドの多層化にも対応可能な半導体装
置を得ることができる。
Further, since wiring can be performed on the printed wiring board 8, the terminal arrangement of the semiconductor device can be arbitrarily set, and the solder balls 9 can be arranged in a grid pattern on the entire surface of the printed wiring board 8.
Is formed, the pitch of the solder balls 9 can be increased, and the mounting can be facilitated.
It is possible to obtain a semiconductor device capable of coping with a multilayer power supply and ground.

【0026】なお、本実施の形態では、テープキャリア
とプリント配線板8を接続する導体電極7として半田を
使用した場合について説明したが、導電体フィラーを充
填した導電性樹脂や異方性導電シートを使用してもよ
い。
In this embodiment, the case where solder is used as the conductor electrode 7 for connecting the tape carrier and the printed wiring board 8 has been described. However, a conductive resin filled with a conductive filler or an anisotropic conductive sheet is used. May be used.

【0027】(実施の形態2)図2は本発明の第2の実
施の形態における半導体装置の構成を示した断面図であ
り、本実施の形態の半導体素子の実装は、TAB(Ta
pe Automated Bonding)を採用し
ている。
(Embodiment 2) FIG. 2 is a cross-sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention.
pe Automated Bonding).

【0028】図2において、1は半導体素子、2はこの
半導体素子1の突起電極、3は半導体素子1を保護する
ための封止樹脂、4,5はテープキャリアにそれぞれパ
ターン形成された導体配線と絶縁性フィルムであり、導
体配線4は半導体素子1の突起電極2にTAB接続され
ている。7は導体電極、8はプリント配線板で、9は半
導体装置の外部電極としてプリント配線板8のパターン
上に格子状に形成された半田ボールである。
In FIG. 2, 1 is a semiconductor element, 2 is a protruding electrode of the semiconductor element 1, 3 is a sealing resin for protecting the semiconductor element 1, and 4 and 5 are conductor wiring patterns formed on a tape carrier, respectively. The conductor wiring 4 is TAB-connected to the protruding electrode 2 of the semiconductor element 1. Reference numeral 7 denotes a conductor electrode, reference numeral 8 denotes a printed wiring board, and reference numeral 9 denotes a solder ball formed as a grid on the pattern of the printed wiring board 8 as an external electrode of the semiconductor device.

【0029】以下、このように構成された本実施の形態
における半導体装置についてその製造工程に基づいて説
明する。
Hereinafter, the semiconductor device of the present embodiment thus configured will be described based on its manufacturing steps.

【0030】まず、ポリイミド、ポリエステル、ガラス
エポキシなどの絶縁性フィルム5に銅箔を接着した後、
露光、エッチングにより、導体配線4を形成するが、そ
の方法は一般的なテープキャリアの製造工法と同様なの
で詳細な説明は省略する。
First, a copper foil is adhered to an insulating film 5 made of polyimide, polyester, glass epoxy or the like.
The conductor wiring 4 is formed by exposure and etching, but the method is the same as a general method of manufacturing a tape carrier, and a detailed description thereof will be omitted.

【0031】次に、半導体素子1をテープキャリアの導
体配線4の一端と電気的かつ機械的にTAB接続し、半
導体素子1と導体配線4の接続部を封止樹脂3によって
封止する。
Next, the semiconductor element 1 is electrically and mechanically TAB-connected to one end of the conductor wiring 4 of the tape carrier, and the connection between the semiconductor element 1 and the conductor wiring 4 is sealed with a sealing resin 3.

【0032】続いてテープキャリアの外周部に導体電極
7として半田ボールを形成し、この半導体素子1が接続
されたテープキャリアをプリント配線板8上にマウント
し、リフローによってプリント配線板8と接続した後、
プリント配線板8の反対面に格子状に半田ボール9を形
成することにより、半導体素子1と同程度のサイズでか
つ安価な半導体装置を得ることができる。また、プリン
ト配線板8上で配線が可能なため、半導体装置の端子配
列を任意にすることができると共に、プリント配線板8
全面に格子状に半田ボール9を形成することにより半田
ボール9のピッチを大きくすることができ、実装を容易
にすることができると共に、電源、およびグランドの多
層化にも対応可能な半導体装置を得ることができる。
Subsequently, solder balls were formed as conductor electrodes 7 on the outer periphery of the tape carrier. The tape carrier to which the semiconductor element 1 was connected was mounted on a printed wiring board 8 and connected to the printed wiring board 8 by reflow. rear,
By forming the solder balls 9 in a grid on the opposite surface of the printed wiring board 8, a semiconductor device having a size similar to that of the semiconductor element 1 and being inexpensive can be obtained. Further, since wiring can be performed on the printed wiring board 8, the terminal arrangement of the semiconductor device can be arbitrarily set, and the printed wiring board 8 can be arranged.
By forming the solder balls 9 in a grid pattern over the entire surface, the pitch of the solder balls 9 can be increased, mounting can be facilitated, and a semiconductor device capable of coping with a multilayer power supply and ground can be provided. Obtainable.

【0033】なお、本実施の形態では、テープキャリア
とプリント配線板8の接続方法として、半田を使用した
場合について説明したが、導電性フィラーを充填した導
電性樹脂や異方性導電シートを使用してもよいし、プリ
ント配線板8に直接OLB(Outer Lead B
onding)してもよい。
In this embodiment, the case where solder is used as a method for connecting the tape carrier and the printed wiring board 8 has been described. However, a conductive resin filled with a conductive filler or an anisotropic conductive sheet is used. Or an OLB (Outer Lead B)
may be performed.

【0034】[0034]

【発明の効果】以上のように本発明による半導体装置
は、半導体素子と同程度のサイズでかつ安価な半導体装
置を容易に実現することができるという効果が得られる
ものである。
As described above, the semiconductor device according to the present invention has an effect that an inexpensive semiconductor device having a size similar to that of a semiconductor element can be easily realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1における半導体装置の構
成を示す断面図
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention;

【図2】本発明の実施の形態2における半導体装置の構
成を示す断面図
FIG. 2 is a cross-sectional view illustrating a configuration of a semiconductor device according to a second embodiment of the present invention;

【図3】従来の半導体装置の構成を示す断面図FIG. 3 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【図4】従来の半導体装置の構成を示す断面図FIG. 4 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【図5】従来の半導体装置の構成を示す断面図FIG. 5 is a cross-sectional view illustrating a configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体素子 2 突起電極 3 封止樹脂 4 導体配線 5 絶縁性フィルム 6 スルーホール 7 導体電極 8 プリント配線板 9 半田ボール DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Protruding electrode 3 Sealing resin 4 Conductor wiring 5 Insulating film 6 Through hole 7 Conductor electrode 8 Printed wiring board 9 Solder ball

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性フィルム上に導体配線がパターン
形成されたテープキャリアと、上記導体配線に接続され
た半導体素子と、この半導体素子の少なくとも接続部を
保護する封止樹脂と、上記導体配線に接続されるように
形成された導体電極と、この導体電極によって上記半導
体素子が接続されたテープキャリアと電気的および機械
的に接続されたプリント配線板と、このプリント配線板
に形成された半田ボールからなる半導体装置。
1. A tape carrier having a conductor wiring pattern formed on an insulating film; a semiconductor element connected to the conductor wiring; a sealing resin for protecting at least a connection portion of the semiconductor element; A printed circuit board electrically and mechanically connected to a tape carrier to which the semiconductor element is connected by the conductive electrode, and a solder formed on the printed circuit board. Semiconductor device consisting of balls.
【請求項2】 半導体素子の接続方法がフリップチップ
により接続されたものである請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the semiconductor elements are connected by flip-chip bonding.
【請求項3】 半導体素子の接続方法がTAB(Tap
e Automated Bonding)により接続
されたものである請求項1記載の半導体装置。
3. The method of connecting a semiconductor element is TAB (Tap).
2. The semiconductor device according to claim 1, wherein the semiconductor device is connected by e-automated bonding.
【請求項4】 テープキャリアの絶縁性フィルム上にパ
ターン形成された導体配線に半導体素子を接続し、続い
て上記テープキャリアの導体配線と接続した導体電極を
形成し、続いてこの導体電極を介して配線パターンが形
成されたプリント配線板上に上記半導体素子が接続され
たテープキャリアを接続した後、上記プリント配線板の
裏面側に外部電極としての半田ボールを格子状に形成す
るようにした請求項1〜3のいずれか一つに記載の半導
体装置の製造方法。
4. A semiconductor element is connected to a conductor wiring patterned on an insulating film of a tape carrier, and a conductor electrode connected to the conductor wiring of the tape carrier is formed. After connecting the tape carrier to which the semiconductor element is connected on the printed wiring board on which the wiring pattern is formed, solder balls as external electrodes are formed in a grid pattern on the back side of the printed wiring board. Item 4. The method for manufacturing a semiconductor device according to any one of Items 1 to 3.
JP8220957A 1996-08-22 1996-08-22 Semiconductor device and manufacturing method thereof Pending JPH1065049A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8220957A JPH1065049A (en) 1996-08-22 1996-08-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8220957A JPH1065049A (en) 1996-08-22 1996-08-22 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH1065049A true JPH1065049A (en) 1998-03-06

Family

ID=16759212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8220957A Pending JPH1065049A (en) 1996-08-22 1996-08-22 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH1065049A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614898A (en) * 2019-01-22 2021-11-05 德克萨斯仪器股份有限公司 Electronic device flip chip package with exposed clip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614898A (en) * 2019-01-22 2021-11-05 德克萨斯仪器股份有限公司 Electronic device flip chip package with exposed clip
JP2022523671A (en) * 2019-01-22 2022-04-26 テキサス インスツルメンツ インコーポレイテッド Electronic device flip chip package with exposed clips

Similar Documents

Publication Publication Date Title
US6594891B1 (en) Process for forming multi-layer electronic structures
CN102124563B (en) Substrate on which element is to be mounted, semiconductor module, semiconductor device, method for producing substrate on which element is to be mounted, method for manufacturing semiconductor device, and portable device
US7087988B2 (en) Semiconductor packaging apparatus
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JPH07153903A (en) Semiconductor device package
US6441486B1 (en) BGA substrate via structure
US8440915B2 (en) Device mounting board and semiconductor module
JP2009289802A (en) Module having electronic part built-in and production method thereof
JPH11312756A (en) Semiconductor device
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
JP2000243862A (en) Interposer board
JPH1065049A (en) Semiconductor device and manufacturing method thereof
JPWO2006100738A1 (en) Semiconductor device and manufacturing method thereof
US6806581B2 (en) Bonded anisotropic conductive film
JP2004087936A (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP2001127194A (en) Flip chip type semiconductor device and manufacturing method thereof
JP3360492B2 (en) Electronic circuit board
KR19990002341A (en) Printed circuit board for mixing heterogeneous chip parts and manufacturing method
JP2005129838A (en) Circuit board, electronic module, circuit board manufacturing method, and electronic module manufacturing method
JPH11111882A (en) Wiring board for BGA type semiconductor device and BGA type semiconductor device
KR100861508B1 (en) Semiconductor package and manufacturing method
JP4955997B2 (en) Circuit module and method of manufacturing circuit module
JP2946361B2 (en) Substrate for mounting electronic components
KR100769729B1 (en) Camera module package
KR100924705B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323