[go: up one dir, main page]

JPH1041558A - Method of forming oxide superconducting device - Google Patents

Method of forming oxide superconducting device

Info

Publication number
JPH1041558A
JPH1041558A JP8192482A JP19248296A JPH1041558A JP H1041558 A JPH1041558 A JP H1041558A JP 8192482 A JP8192482 A JP 8192482A JP 19248296 A JP19248296 A JP 19248296A JP H1041558 A JPH1041558 A JP H1041558A
Authority
JP
Japan
Prior art keywords
oxide
oxide semiconductor
forming
altered layer
superconducting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8192482A
Other languages
Japanese (ja)
Other versions
JP3980682B2 (en
Inventor
Seiji Suzuki
誠二 鈴木
Hiroshi Suzuki
博 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP19248296A priority Critical patent/JP3980682B2/en
Publication of JPH1041558A publication Critical patent/JPH1041558A/en
Application granted granted Critical
Publication of JP3980682B2 publication Critical patent/JP3980682B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【課題】 ショットキー接合の整流特性を向上し、接合
特性の製作プロセス毎や接合面積毎のばらつきを減少
し、優れた接合特性の再現性が向上できる酸化物超電導
デバイスの形成方法の提供。 【解決手段】 酸化物半導体(STO)1と酸化物超電
導体(BKBO)2とのヘテロ接合で形成されるショッ
トキー接合(SB)の形成方法において、酸化物半導体
1の表面変質層1Aを除去した後に酸化物超電導体2を
成膜する。表面変質層1Aは研磨ダメージにより変質し
た非晶質構造の部分であり、再結晶化熱処理により表面
変質層1Aを除去する。
PROBLEM TO BE SOLVED: To improve the rectification characteristics of a Schottky junction, reduce the variation in the junction characteristics for each manufacturing process and junction area, and improve the reproducibility of the excellent junction characteristics. Provision of forming method. SOLUTION: In a method for forming a Schottky junction (SB) formed by a hetero junction between an oxide semiconductor (STO) 1 and an oxide superconductor (BKBO) 2, a surface altered layer 1A of the oxide semiconductor 1 is removed. After that, the oxide superconductor 2 is formed. The surface altered layer 1A is a portion of the amorphous structure that has been altered by polishing damage, and the surface altered layer 1A is removed by recrystallization heat treatment.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は酸化物超電導デバイ
スの形成方法に関する。特に本発明は、酸化物超電導体
と酸化物半導体とのヘテロ接合で形成されたショットキ
ー接合を有する酸化物超電導デバイスの形成方法に関す
る。
[0001] The present invention relates to a method for forming an oxide superconducting device. In particular, the present invention relates to a method for forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor.

【0002】[0002]

【従来の技術】下記研究論文にも報告されるように、半
導体素子に比較して低消費電力化に優れた3端子構造を
有する超電導トランジスタの研究開発が行われている。
H.Suzuki et al.,Jpn.J.Appl.Phys.32,783(1993)、H.Su
zuki et al.,Advances in Superconductivity VII,1149
(Spinger - Vcrlag,Tokyo,1995)。超電導トランジスタ
はエミッタ領域、トンネル領域、ベース領域及びコレク
タ領域の各動作領域を順次配列し形成される。エミッタ
領域はAu薄膜で形成される。トンネル領域はナチュラ
ルバリア(natural barrier )又はMgO薄膜で形成さ
れる。ベース領域は超電導体で形成され、超電導体には
400℃程度の低温度プロセスにおいて成膜できるBa
1-x x BiO3 (通称、BKBOと呼ばれる。)が使
用される。コレクタ領域は酸化物半導体で形成され、酸
化物半導体にはNbがドープされたSrTiO3 基板が
使用される。
2. Description of the Related Art As reported in the following research paper, research and development of a superconducting transistor having a three-terminal structure excellent in lower power consumption as compared with a semiconductor device has been conducted.
H. Suzuki et al., Jpn. J. Appl. Phys. 32, 783 (1993), H. Su
zuki et al., Advances in Superconductivity VII, 1149
(Spinger-Vcrlag, Tokyo, 1995). The superconducting transistor is formed by sequentially arranging respective operating regions of an emitter region, a tunnel region, a base region and a collector region. The emitter region is formed of an Au thin film. The tunnel region is formed of a natural barrier or a MgO thin film. The base region is formed of a superconductor, and Ba can be formed on the superconductor in a low temperature process of about 400 ° C.
1-x K x BiO 3 (commonly referred to as BKBO) is used. The collector region is formed of an oxide semiconductor, and an Nb-doped SrTiO 3 substrate is used for the oxide semiconductor.

【0003】このように構成される超電導トランジスタ
のエミッタ領域/トンネル領域/ベース領域の接合構造
はNIS(normal metal insulator superconductor )
型構造になる。一方、超電導トランジスタのベース領域
/コレクタ領域の接合構造はいわゆるヘテロ接合であ
り、このヘテロ接合においてはショットキー接合的な接
合特性が得られる。超電導トランジスタにおいては、エ
ミッタ領域からトンネル領域を通してベース領域に低エ
ネルギ準粒子が注入され、この注入された準粒子は低散
乱においてベース領域を走行する。このベース領域を走
行した準粒子はベース領域からコレクタ領域に注入され
る。酸化物超電導体で形成されたベース領域において準
粒子が低散乱で走行できるので、超電導トランジスタは
動作速度の高速化及び低消費電力化を実現できる。
[0003] The junction structure of the emitter region / tunnel region / base region of the superconducting transistor thus configured is a NIS (normal metal insulator superconductor).
It becomes a type structure. On the other hand, the junction structure between the base region and the collector region of the superconducting transistor is a so-called hetero junction, and a Schottky junction characteristic can be obtained in this hetero junction. In a superconducting transistor, low-energy quasiparticles are injected from an emitter region through a tunnel region into a base region, and the injected quasiparticles travel through the base region with low scattering. The quasi-particles traveling in the base region are injected from the base region into the collector region. Since the quasiparticles can travel with low scattering in the base region formed of the oxide superconductor, the superconducting transistor can achieve an increase in operating speed and a reduction in power consumption.

【0004】また、エミッタ領域/トンネル領域/ベー
ス領域の接合構造にSIS(superconductor insulator
superconductor )型構造を採用する超電導トランジス
タの研究開発も行われている。この超電導トランジスタ
においては、エミッタ領域、ベース領域がいずれも同一
層(同一製造プロセスで形成された層)の超電導体で形
成され、トンネル領域は超電導体に形成された人工粒界
接合で形成される。人工粒界接合は、超電導体を成膜す
る基板であって、結晶面方位が互いに異なる結晶基板を
張り合わせたバイクリスタル基板の粒界接合を利用して
形成される。また、人工粒界接合は、エミッタ領域とな
る超電導体を成膜する部分とベース領域となる超電導体
を成膜する部分との間に段差(ステップエッジ)を持つ
基板を利用して形成される。
In addition, SIS (superconductor insulator) is used for the junction structure of the emitter region / tunnel region / base region.
Research and development of superconducting transistors employing a superconductor type structure are also being conducted. In this superconducting transistor, the emitter region and the base region are both formed of a superconductor of the same layer (layer formed by the same manufacturing process), and the tunnel region is formed of an artificial grain boundary junction formed in the superconductor. . The artificial grain boundary junction is formed using a grain boundary junction of a bicrystal substrate in which crystal substrates having different crystal plane directions are bonded to each other, on which a superconductor is formed. In addition, the artificial grain boundary junction is formed using a substrate having a step (step edge) between a portion where a superconductor film to be an emitter region is formed and a portion where a superconductor film to be a base region is formed. .

【0005】[0005]

【発明が解決しようとする課題】前述の超電導トランジ
スタにおいて、エミッタ領域/ベース領域間接合は非線
形特性を示し、低リークで優れた接合特性が得られると
ともに、この優れた接合特性は製作プロセス毎のばらつ
きが少なく高い再現性で得られる。ベース領域であるB
1-x x BiO3 薄膜、トンネル領域である例えばM
gO薄膜、エミッタ領域であるAu薄膜は、いずれもご
みや塵の排除が意図的に行われたクリーンルーム内にお
いて行われる製作プロセスで順次成膜される。
In the above-described superconducting transistor, the junction between the emitter region and the base region exhibits non-linear characteristics, and excellent junction characteristics can be obtained with low leakage. Obtained with little variation and high reproducibility. B which is the base area
a 1-x K x BiO 3 thin film, tunnel region eg M
Both the gO thin film and the Au thin film as the emitter region are sequentially formed by a manufacturing process performed in a clean room where dust and dust are intentionally removed.

【0006】しかしながら、本願発明者が行った基礎的
研究の結果、ベース領域/コレクタ領域間のショットキ
ー接合においては、製作プロセス毎、ショットキー接合
の面積毎に電流−電圧特性にばらつきが発生し、特に逆
バイアス時のリーク電流が非常に大きく、充分な整流特
性が得られない、という新たな課題が本発明者により見
い出された。本願発明者はこのような問題が以下の理由
により発生すると考察している。一般的に市販されてい
るSrTiO3 基板の表面は直接Ba1-x xBiO3
薄膜が成膜可能な鏡面研磨処理を施してあり、この鏡面
研磨処理で発生する研磨ダメージによりSrTiO3
板の表面層には単結晶構造から非晶質構造に変質した表
面変質層が存在する。さらに、SrTiO3 基板の表面
には物理的、化学的に吸着されたガス等の物質が存在
し、この物質が表面変質層を形成する。従って、SrT
iO3 基板とその表面上に形成されるBa1-x x Bi
3薄膜とのヘテロ接合界面には表面変質層に起因する
障壁が生成されるので、整流特性の劣化が発生し、さら
にこの障壁の高さ、幅のいずれもばらつきが存在するの
で、製作されるデバイス間の電流−電圧特性にもばらつ
きが発生する。
However, as a result of basic research conducted by the inventor of the present invention, in the Schottky junction between the base region and the collector region, the current-voltage characteristics vary depending on the manufacturing process and the area of the Schottky junction. In particular, the present inventor has found a new problem that the leakage current at the time of reverse bias is very large and sufficient rectification characteristics cannot be obtained. The inventor of the present application considers that such a problem occurs for the following reason. In general, the surface of a commercially available SrTiO 3 substrate is directly Ba 1-x K x BiO 3
A mirror polishing process capable of forming a thin film has been performed, and a surface layer of the SrTiO 3 substrate that has been changed from a single crystal structure to an amorphous structure is present on the surface layer of the SrTiO 3 substrate due to polishing damage caused by the mirror polishing process. Furthermore, a substance such as a physically or chemically adsorbed gas exists on the surface of the SrTiO 3 substrate, and this substance forms a surface altered layer. Therefore, SrT
BaO -x K x Bi formed on an iO 3 substrate and its surface
At the heterojunction interface with the O 3 thin film, a barrier due to the surface altered layer is generated, so that the rectification characteristics deteriorate. Further, both the height and the width of the barrier vary, so that the barrier is manufactured. The current-voltage characteristics between the devices also vary.

【0007】本発明は上記課題を解決するためになされ
たものであり、本発明の目的は下記の通りである。
(1)本発明の第1目的は、ショットキー接合の整流特
性を向上し、接合特性の製作プロセス毎や接合面積毎の
ばらつきを減少し、優れた接合特性の再現性が向上でき
る酸化物超電導デバイスの形成方法を提供することにあ
る。(2)本発明の第2目的は、前記第1目的に加え
て、低温動作時の接合特性に優れたショットキー接合の
再現性を向上できる、酸化物超電導デバイスの形成方法
を提供することにある。(3)本発明の第3目的は、前
記第2目的に加えて、工程数を減少し、製造プロセスが
簡略化できる、酸化物超電導デバイスの形成方法を提供
することにある。
The present invention has been made to solve the above problems, and the objects of the present invention are as follows.
(1) A first object of the present invention is to improve the rectifying characteristics of a Schottky junction, reduce variations in the bonding characteristics for each manufacturing process and bonding area, and improve the reproducibility of excellent bonding characteristics. A method for forming a device is provided. (2) A second object of the present invention is to provide a method of forming an oxide superconducting device which can improve the reproducibility of a Schottky junction having excellent junction characteristics at low temperature operation in addition to the first object. is there. (3) A third object of the present invention is to provide a method for forming an oxide superconducting device, in which the number of steps is reduced and the manufacturing process can be simplified, in addition to the second object.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、請求項1に記載された発明は、酸化物超電導体と酸
化物半導体とのヘテロ接合で形成されたショットキー接
合を有する酸化物超電導デバイスの形成方法において、
単結晶構造を有する酸化物半導体の表面変質層を除去す
る工程と、前記酸化物半導体の表面変質層が除去された
表面上に単結晶構造を有する酸化物超電導体を形成する
工程と、を備え、前記酸化物半導体とこの酸化物半導体
の表面変質層が除去された表面上に形成した酸化物超電
導体とのヘテロ接合でショットキー接合を形成したこと
を特徴とする。前記請求項1に記載された発明は、酸化
物超電導デバイスの形成方法において、酸化物半導体の
表面変質層が除去され、酸化物半導体の表面層が良質な
結晶構造(バルクの結晶構造又はそれに近い結晶構造)
を持つ単結晶構造に改質される。さらに、酸化物半導体
の単結晶構造に改質された表面上に、直接、単結晶構造
の酸化物超電導体が形成できるので、酸化物超電導体の
成膜初期の結晶構造自体も良質な結晶構造に改質され
る。従って、いずれも良質な単結晶構造を有する酸化物
半導体と酸化物超電導体とのへテロ接合でショットキー
接合が形成され、しかも酸化物半導体と酸化物超電導体
との接合界面に接合特性を劣化させる不必要な領域が介
在されないので、ショットキー接合の整流特性が向上で
き、ショットキー接合特性のばらつきが減少できる。
In order to solve the above-mentioned problems, the present invention is directed to an oxide having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor. In a method for forming a superconducting device,
Removing a surface-altered layer of the oxide semiconductor having a single-crystal structure, and forming an oxide superconductor having a single-crystal structure on the surface from which the surface-altered layer of the oxide semiconductor has been removed, A Schottky junction is formed by a heterojunction between the oxide semiconductor and an oxide superconductor formed on the surface from which the surface altered layer of the oxide semiconductor has been removed. According to a first aspect of the present invention, in the method for forming an oxide superconducting device, the surface-altered layer of the oxide semiconductor is removed, and the surface layer of the oxide semiconductor has a good crystal structure (bulk crystal structure or similar). Crystal structure)
To a single crystal structure having Furthermore, since a single-crystal oxide superconductor can be formed directly on the surface of the oxide semiconductor that has been modified into a single-crystal structure, the crystal structure itself in the initial stage of film formation of the oxide superconductor has a good crystal structure. It is reformed to. Therefore, a Schottky junction is formed by the heterojunction between the oxide semiconductor and the oxide superconductor each having a high-quality single crystal structure, and the junction characteristics are deteriorated at the junction interface between the oxide semiconductor and the oxide superconductor. Since no unnecessary region is formed, the rectification characteristics of the Schottky junction can be improved, and variations in the Schottky junction characteristics can be reduced.

【0009】請求項2に記載された発明は、前記請求項
1に記載された酸化物超電導デバイスの形成方法におい
て、前記単結晶構造を有する酸化物半導体の表面変質層
を除去する工程は、酸化物半導体の研磨ダメージにより
非晶質構造に変質した表面変質層を除去する工程である
ことを特徴とする。
According to a second aspect of the present invention, in the method of forming an oxide superconducting device according to the first aspect, the step of removing the surface-altered layer of the oxide semiconductor having the single crystal structure includes oxidizing. A step of removing a surface-altered layer that has been changed to an amorphous structure due to polishing damage of the target semiconductor.

【0010】請求項3に記載された発明は、前記請求項
1に記載された酸化物超電導デバイスの形成方法におい
て、前記単結晶構造を有する酸化物半導体の表面変質層
を除去する工程は、酸化物半導体の非晶質構造に変質し
た表面変質層を前記酸化物半導体のバルクの結晶構造と
同一の単結晶構造に改質し、前記表面変質層を除去する
工程であることを特徴とする。
According to a third aspect of the present invention, in the method for forming an oxide superconducting device according to the first aspect, the step of removing the surface-altered layer of the oxide semiconductor having the single-crystal structure includes oxidizing. A step of modifying the surface-altered layer that has been altered to an amorphous structure of the oxide semiconductor into a single-crystal structure identical to the bulk crystal structure of the oxide semiconductor, and removing the surface-altered layer.

【0011】請求項4に記載された発明は、前記請求項
1に記載された酸化物超電導デバイスの形成方法におい
て、前記単結晶構造を有する酸化物半導体の表面変質層
を除去する工程は、酸化物半導体の非晶質構造に変質し
た表面変質層を結晶化熱処理により単結晶構造に改質
し、前記表面変質層を除去する工程であることを特徴と
する。
According to a fourth aspect of the present invention, in the method for forming an oxide superconducting device according to the first aspect, the step of removing the surface-altered layer of the oxide semiconductor having the single-crystal structure includes oxidizing. The method is characterized in that the step is a step of reforming a surface-altered layer that has been altered to an amorphous structure of a product semiconductor into a single-crystal structure by crystallization heat treatment, and removing the surface-altered layer.

【0012】請求項5に記載された発明は、酸化物超電
導体と酸化物半導体とのヘテロ接合で形成されたショッ
トキー接合を有する酸化物超電導デバイスの形成方法に
おいて、単結晶構造を有する酸化物半導体の表面変質層
を除去する工程と、前記酸化物半導体の表面変質層が除
去された表面に物理的に吸着する物質を取り除くクリー
ニング処理を行う工程と、前記酸化物半導体の表面変質
層が除去されクリーニング処理が行われた表面上に単結
晶構造を有する酸化物超電導体を形成する工程と、を備
え、前記酸化物半導体とこの酸化物半導体の表面変質層
が除去された表面上に形成した酸化物超電導体とのヘテ
ロ接合でショットキー接合を形成したことを特徴とす
る。前記請求項5に記載された発明は、前記請求項1に
記載された発明で得られる作用効果に加えて、ショット
キー接合の低温度動作において、接合特性の整流特性が
向上でき、接合特性のばらつきが減少できる。
According to a fifth aspect of the present invention, there is provided a method for forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor, the method comprising: Removing the surface altered layer of the semiconductor; performing a cleaning process to remove a substance physically adsorbed on the surface from which the surface altered layer of the oxide semiconductor has been removed; and removing the surface altered layer of the oxide semiconductor. Forming an oxide superconductor having a single-crystal structure on the surface on which the cleaning treatment has been performed, and forming the oxide superconductor on the surface from which the surface-altered layer of the oxide semiconductor and the altered surface layer of the oxide semiconductor have been removed. A Schottky junction is formed by a heterojunction with the oxide superconductor. According to the fifth aspect of the invention, in addition to the effects obtained by the first aspect of the invention, the rectification characteristics of the junction characteristics can be improved and the junction characteristics can be improved in the low temperature operation of the Schottky junction. Variation can be reduced.

【0013】請求項6に記載された発明は、前記請求項
1乃至請求項5のいずれかに記載された酸化物超電導デ
バイスの形成方法において、前記酸化物半導体には、N
b、Ta、LaのいずれかがドープされたSrTiO3
が使用され、前記酸化物超電導体には、Ba1-x x
iO3 、Ba1-x Rbx BiO3 のいずれかが使用され
ることを特徴とする。前記請求項6に記載された発明
は、前記酸化物超電導体に成膜温度が400℃程度のB
1-x x BiO3 、Ba1-x Rbx BiO3 のいずれ
かが使用されるので、500℃を超えると発生するBa
1-x x BiO3、Ba1-x Rbx BiO3 のいずれか
とSrTiO3 との間の相互拡散が防止できる。相互拡
散は酸化物超電導体の組成物質のうち軽い物質、例えば
KがSrTiO3 に拡散する現象である。従って、相互
拡散が防止できる結果、酸化物半導体と酸化物超電導体
とのヘテロ接合で形成されるショットキー接合におい
て、接合特性の整流特性が向上でき、接合特性のばらつ
きが減少できる。
According to a sixth aspect of the present invention, in the method of forming an oxide superconducting device according to any one of the first to fifth aspects, the oxide semiconductor includes N
SrTiO 3 doped with any of b, Ta, and La
Is used, and the oxide superconductor includes Ba 1-x K x B
One of iO 3 and Ba 1-x Rb x BiO 3 is used. The invention according to claim 6 is characterized in that the oxide superconductor has a film forming temperature of about 400 ° C.
Since any of a 1-x K x BiO 3 or Ba 1-x Rb x BiO 3 is used, Ba generated when the temperature exceeds 500 ° C.
Interdiffusion between SrTiO 3 and any of 1-x K x BiO 3 or Ba 1-x Rb x BiO 3 can be prevented. Interdiffusion is a phenomenon in which a light substance, for example, K among the constituent substances of the oxide superconductor diffuses into SrTiO 3 . Therefore, as a result of preventing interdiffusion, rectification characteristics of junction characteristics can be improved and variations in junction characteristics can be reduced in a Schottky junction formed by a hetero junction of an oxide semiconductor and an oxide superconductor.

【0014】請求項7に記載された発明は、前記請求項
6に記載された酸化物超電導デバイスの形成方法におい
て、前記酸化物半導体の表面変質層を除去する工程は、
2雰囲気中、1000−1200℃の結晶化温度にお
いて、1−5時間の結晶化熱処理を行い、前記表面変質
層を除去する工程であることを特徴とする。
According to a seventh aspect of the present invention, in the method of forming an oxide superconducting device according to the sixth aspect, the step of removing the surface altered layer of the oxide semiconductor comprises:
A crystallization heat treatment is performed in an O 2 atmosphere at a crystallization temperature of 1000 to 1200 ° C. for 1 to 5 hours to remove the surface altered layer.

【0015】請求項8に記載された発明は、前記請求項
6又は請求項7に記載された酸化物超電導デバイスの形
成方法において、前記酸化物半導体の表面変質層が除去
された表面に物理的に吸着する物質を取り除くクリーニ
ング処理を行う工程は、10-6−10-8torrに真空引き
された真空系内においてO2 分圧を10-1−10-5torr
に設定し、500−600℃の温度で30分以上行う工
程であることを特徴とする。
According to an eighth aspect of the present invention, in the method for forming an oxide superconducting device according to the sixth or seventh aspect, the surface of the oxide semiconductor from which the surface altered layer has been removed is physically attached. In the step of performing the cleaning process for removing the substance adsorbed on the O 2 , the O 2 partial pressure is increased to 10 −1 -10 −5 torr in a vacuum system evacuated to 10 −6 -10 −8 torr.
And performed at a temperature of 500-600 ° C. for 30 minutes or more.

【0016】請求項9に記載された発明は、前記請求項
8に記載された酸化物超電導デバイスの形成方法におい
て、前記Ba1-x x BiO3 、Ba1-x Rbx BiO
3 は、前記クリーニング処理を行う工程と同一真空系内
でスパッタリングにより酸化物半導体の表面上に成膜さ
れることを特徴とする。
According to a ninth aspect of the present invention, in the method of forming an oxide superconducting device according to the eighth aspect, the Ba 1-x K x BiO 3 and the Ba 1-x Rb x BiO
No. 3 is characterized in that a film is formed on the surface of the oxide semiconductor by sputtering in the same vacuum system as in the step of performing the cleaning treatment.

【0017】請求項10に記載された発明は、酸化物超
電導体と酸化物半導体とのヘテロ接合で形成されたショ
ットキー接合を有する酸化物超電導デバイスの形成方法
において、単結晶構造を有する酸化物半導体の表面変質
層を除去する工程と、前記酸化物半導体の表面変質層が
除去された表面上に形成する酸化物超電導体のターゲッ
トにプレスパッタリングを行う際に、O2 ガス雰囲気中
で前記酸化物半導体を加熱し、前記酸化物半導体の表面
変質層が除去された表面に物理的に吸着する物質を取り
除くクリーニング処理を行う工程と、前記ターゲットに
スパッタリングを行い、前記酸化物半導体の表面変質層
が除去されクリーニング処理が行われた表面上に単結晶
構造を有する酸化物超電導体を形成する工程と、を備
え、前記酸化物半導体とこの酸化物半導体の表面変質層
が除去された表面上に結晶成長させた酸化物超電導体と
のヘテロ接合でショットキー接合を形成したことを特徴
とする。前記請求項10に記載された発明は、前記請求
項5に記載された発明で得られる作用効果に加えて、酸
化物超電導体のターゲットにプレスパッタリングを行う
とともに、酸化物半導体の表面変質層にクリーニング処
理が行えるので、工程数が削減し、酸化物超電導デバイ
スの形成プロセスが簡略化できる。
According to a tenth aspect of the present invention, there is provided a method of forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor, the method comprising: removing the semiconductor surface affected layer, when performing the target pre-sputtering of the oxide superconductor formed on the oxide semiconductor surface affected layer is removed the surface, the oxidation with O 2 gas atmosphere Heating the semiconductor and performing a cleaning process to remove a substance physically adsorbed on the surface from which the surface altered layer of the oxide semiconductor has been removed, and sputtering the target to form a surface altered layer of the oxide semiconductor. Forming an oxide superconductor having a single-crystal structure on the surface on which the cleaning treatment has been performed. Characterized in that the formation of the Schottky junction heterojunction with the surface alteration layer of the oxide semiconductor Toko was crystal-grown on the removed surface oxide superconductor. The invention described in claim 10 provides, in addition to the function and effect obtained by the invention described in claim 5, pre-sputtering of a target of an oxide superconductor and formation of a surface altered layer of an oxide semiconductor. Since the cleaning process can be performed, the number of steps can be reduced, and the process for forming the oxide superconducting device can be simplified.

【0018】請求項11に記載された発明は、前記請求
項1乃至請求項10のいずれかに記載された酸化物超電
導デバイスの形成方法において、前記酸化物半導体はエ
ミッタ領域、ベース領域及びコレクタ領域を持つ3端子
構造を有する超電導トランジスタのコレクタ領域を形成
し、前記酸化物超電導体は前記超電導トランジスタのベ
ース領域を形成したことを特徴とする。
According to an eleventh aspect of the present invention, in the method for forming an oxide superconducting device according to any one of the first to tenth aspects, the oxide semiconductor includes an emitter region, a base region, and a collector region. Wherein a collector region of a superconducting transistor having a three-terminal structure having the following structure is formed, and the oxide superconductor forms a base region of the superconducting transistor.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施形態につい
て、NIS型構造で3端子構造を有する超電導トランジ
スタを備えた酸化物超電導デバイスに本発明を適用した
場合を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in which the present invention is applied to an oxide superconducting device provided with a superconducting transistor having a three-terminal structure of an NIS type structure.

【0020】基本的構造 図1は本発明の実施形態に係る酸化物超電導デバイスの
断面図である。酸化物超電導デバイスは基板を主体に構
成され、この基板には3端子構造を有する超電導トラン
ジスタが搭載される。超電導トランジスタはエミッタ領
域(E)、トンネル領域(TB)、ベース領域(B)及
びコレクタ領域(C)を順次配列し構成される。
[0020] Basic Structure FIG. 1 is a cross-sectional view of an oxide superconducting device according to the embodiment of the present invention. The oxide superconducting device is mainly composed of a substrate, on which a superconducting transistor having a three-terminal structure is mounted. The superconducting transistor is configured by sequentially arranging an emitter region (E), a tunnel region (TB), a base region (B), and a collector region (C).

【0021】前記基板は酸化物半導体1で形成され、こ
の酸化物半導体1は超電導トランジスタのコレクタ領域
(C)としても使用される。酸化物半導体1としてはN
bがドープされたSrTiO3 基板が使用される。Sr
TiO3 基板は、単結晶構造で形成されるとともに、表
面上に酸化物超電導体2が形成できるペロブスカイト結
晶構造を有する。このSrTiO3 基板は鏡面研磨処理
による研磨ダメージで発生する非晶質構造を持つ表面変
質層、物理的若しくは化学的に吸着される物質の存在で
発生する表面変質層が除去される。なお、酸化物半導体
1にはTa、LaのいずれかがドープされたSrTiO
3 基板が使用できる。
The substrate is formed of an oxide semiconductor 1, which is also used as a collector region (C) of a superconducting transistor. N as oxide semiconductor 1
An SrTiO 3 substrate doped with b is used. Sr
The TiO 3 substrate has a single crystal structure and a perovskite crystal structure on which the oxide superconductor 2 can be formed. In this SrTiO 3 substrate, a surface altered layer having an amorphous structure caused by polishing damage due to mirror polishing and a surface altered layer caused by the presence of physically or chemically adsorbed substances are removed. The oxide semiconductor 1 is made of SrTiO doped with either Ta or La.
Three substrates can be used.

【0022】前記超電導トランジスタのベース領域
(B)は酸化物超電導体2で形成される。
The base region (B) of the superconducting transistor is formed of an oxide superconductor 2.

【0023】酸化物超電導体2としては400℃以下の
低温度で成膜できるBa1-x x BiO3 薄膜が使用さ
れる。このBa1-x x BiO3 薄膜は、成膜温度が低
く設定できるので、他の結晶体に熱的損傷を及ぼす影響
が小さく、また酸化物半導体1(SrTiO3 基板)と
の間において相互拡散の発生を防止できる。Ba1-x
x BiO3 薄膜はSrTiO3 基板の表面変質層が除去
された表面上に直接成膜される。このBa1-x x Bi
3 薄膜とSrTiO3 基板とで形成されるヘテロ接合
は、Ba1-x x BiO3 薄膜をカソード領域、SrT
iO3 基板をアノード領域とするショットキー接合(S
B)を構成する。なお、酸化物超電導体2には、同様な
性質を有するBa1-x Rbx BiO3 薄膜が使用でき
る。
As the oxide superconductor 2, a Ba 1-x K x BiO 3 thin film which can be formed at a low temperature of 400 ° C. or less is used. Since this Ba 1-x K x BiO 3 thin film can be set at a low film forming temperature, the influence of thermally damaging other crystals is small, and the Ba 1-x K x BiO 3 thin film has a small effect on the oxide semiconductor 1 (SrTiO 3 substrate). Spreading can be prevented. Ba 1-x K
x BiO 3 thin film is deposited directly on the surface of the surface alteration layer of the SrTiO 3 substrate is removed. This Ba 1-x K x Bi
The heterojunction formed by the O 3 thin film and the SrTiO 3 substrate is formed by using a Ba 1 -x K x BiO 3 thin film as a cathode region, SrT
Schottky junction using an iO 3 substrate as an anode region (S
Construct B). Note that a Ba 1-x Rb x BiO 3 thin film having similar properties can be used for the oxide superconductor 2.

【0024】前記トンネル領域(TB)は例えばナチュ
ラルバリア又はMgO薄膜3で形成される。このトンネ
ル領域(TB)はベース領域(B)の表面上に形成され
る。
The tunnel region (TB) is formed of, for example, a natural barrier or an MgO thin film 3. This tunnel region (TB) is formed on the surface of the base region (B).

【0025】前記エミッタ領域(E)は例えばAu薄膜
4で形成される。エミッタ領域(E)はトンネル領域
(TB)の表面上に形成される。
The emitter region (E) is formed of, for example, an Au thin film 4. The emitter region (E) is formed on the surface of the tunnel region (TB).

【0026】このように構成される超電導トランジスタ
においては、エミッタ領域(E)/トンネル領域(T
B)/ベース領域(B)の接合構造がNIS型構造で形
成される。ベース領域(B)、トンネル領域(TB)、
エミッタ領域(E)のそれぞれの動作領域の周囲には保
護薄膜5が形成される。保護薄膜5には例えばレジスト
が使用される。図1中、符号6は接続孔であり、この接
続孔6は保護薄膜5に形成される。エミッタ領域(E)
にはエミッタ電極7が接続される。エミッタ電極7は例
えばIn薄膜で形成され、このIn薄膜は前記保護薄膜
5に形成された接続孔6を通してエミッタ領域(E)の
表面に圧着される。エミッタ電極7にはボンディングワ
イヤ8が接続される。また、コレクタ領域(C)にはボ
ンディングワイヤ8が接続される。ボンディングワイヤ
8には例えばAlワイヤが使用され、このAlワイヤは
超音波ボンディング法によりボンディングされる。
In the superconducting transistor thus constructed, the emitter region (E) / tunnel region (T
The junction structure of (B) / base region (B) is formed in an NIS type structure. Base region (B), tunnel region (TB),
A protective thin film 5 is formed around each operation region of the emitter region (E). For example, a resist is used for the protective thin film 5. In FIG. 1, reference numeral 6 denotes a connection hole, which is formed in the protective thin film 5. Emitter area (E)
Is connected to the emitter electrode 7. The emitter electrode 7 is formed of, for example, an In thin film, and the In thin film is pressed on the surface of the emitter region (E) through the connection hole 6 formed in the protective thin film 5. A bonding wire 8 is connected to the emitter electrode 7. The bonding wire 8 is connected to the collector region (C). For example, an Al wire is used as the bonding wire 8, and the Al wire is bonded by an ultrasonic bonding method.

【0027】図2は前記超電導トランジスタにおける各
動作領域のエネルギバンド構造図である。図2に示すよ
うに、エミッタ領域(E)とベース領域(B)との間に
はトンネル領域(TB)が形成され、このトンネル領域
(TB)によりエネルギ障壁が形成される。ベース領域
(B)において、符号εF はフェルミエネルギ準位、符
号2Δは超電導体のエネルギギャップである。ベース領
域(B)/コレクタ領域(C)のヘテロ接合はショット
キー接合(SB)を形成する。本実施形態においては、
前述のようにSrTiO3 基板(酸化物半導体1)の表
面変質層が除去された表面上に、直接、Ba1-x x
iO3 薄膜(酸化物超電導体2)が成膜され、ショット
キー接合(SB)が形成されるので、ショットキー接合
(SB)の接合界面には表面変質層による障壁が形成さ
れない。つまり、SrTiO3 基板の単結晶構造の結晶
面とBa1-x x BiO3 薄膜の単結晶構造の結晶面と
のピュアな結晶面同士の直接接合によりショットキー接
合(SB)が形成される。
FIG. 2 is an energy band structure diagram of each operation region in the superconducting transistor. As shown in FIG. 2, a tunnel region (TB) is formed between the emitter region (E) and the base region (B), and an energy barrier is formed by the tunnel region (TB). In the base region (B), the symbol ε F is the Fermi energy level, and the symbol 2Δ is the energy gap of the superconductor. The hetero junction of the base region (B) / collector region (C) forms a Schottky junction (SB). In the present embodiment,
As described above, Ba 1 -x K x B is directly applied on the surface of the SrTiO 3 substrate (oxide semiconductor 1) from which the surface altered layer has been removed.
Since an iO 3 thin film (oxide superconductor 2) is formed and a Schottky junction (SB) is formed, no barrier due to a surface altered layer is formed at the junction interface of the Schottky junction (SB). In other words, a Schottky junction (SB) is formed by a direct junction between pure crystal faces of the single crystal structure of the SrTiO 3 substrate and the single crystal structure of the Ba 1-x K x BiO 3 thin film. .

【0028】このように構成される超電導トランジスタ
の動作は以下の通りである。まず、エミッタ領域(E)
からトンネル領域(TB)を通してベース領域(B)に
低エネルギ準粒子eが注入される。この注入された準粒
子eは低散乱においてベース領域(B)を走行する。こ
のベース領域(B)を走行した準粒子eはベース領域
(B)からショットキー接合(SB)を通してコレクタ
領域(C)に注入される。
The operation of the superconducting transistor thus configured is as follows. First, the emitter region (E)
, Low energy quasiparticles e are injected into the base region (B) through the tunnel region (TB). The injected quasiparticles e travel in the base region (B) at low scattering. The quasi-particles e traveling in the base region (B) are injected from the base region (B) into the collector region (C) through the Schottky junction (SB).

【0029】形成方法1 図3(A)−図3(F)は酸化物超電導デバイスの形成
方法を説明するための各工程毎に示す断面図である。ま
ず、図3(A)に示すように、単結晶構造を有し酸化物
半導体1からなる基板を用意する。酸化物半導体1はN
bがドープされたSrTiO3 基板を使用する。SrT
iO3 基板は(100)結晶面又は(110)結晶面を
有し、直径15mm、厚さ0.5mmのものを使用す
る。Nbは0.01−1wt%の割合でドープされる。
この状態の酸化物半導体1の表面層(基板の表面層)に
は研磨ダメージ等に起因する表面変質層1Aが存在す
る。なお、Taがドープされる場合には0.02−2w
t%の割合でTaがドープされる。また、Laがドープ
される場合には0.015−3.75wt%の割合でL
aがドープされる。
The forming method 1 Fig. 3 (A) - FIG. 3 (F) are sectional views showing each step for explaining a method of forming an oxide superconductor device. First, as shown in FIG. 3A, a substrate having a single crystal structure and including the oxide semiconductor 1 is prepared. The oxide semiconductor 1 is N
An SrTiO 3 substrate doped with b is used. SrT
The iO 3 substrate has a (100) crystal plane or a (110) crystal plane, and has a diameter of 15 mm and a thickness of 0.5 mm. Nb is doped at a rate of 0.01-1 wt%.
In the surface layer of the oxide semiconductor 1 in this state (the surface layer of the substrate), there is a surface altered layer 1A caused by polishing damage or the like. When Ta is doped, 0.02-2 w
Ta is doped at a rate of t%. When La is doped, L is added at a rate of 0.015 to 3.75 wt%.
a is doped.

【0030】次に、前記酸化物半導体1に前洗浄処理が
行われる。前洗浄処理はアセトン洗浄及びエタノール洗
浄の2回に分けて行われる。まず、アセトン中において
超音波洗浄が約5分間行われ、この後、N2 ブローで乾
燥が行われる。引き続き、エタノール中において超音波
洗浄が約5分間行われ、この後、N2 ブローで乾燥が行
われる。
Next, a pre-cleaning process is performed on the oxide semiconductor 1. The pre-cleaning process is performed in two parts, acetone cleaning and ethanol cleaning. First, ultrasonic cleaning is performed in acetone for about 5 minutes, and then drying is performed by N 2 blow. Subsequently, ultrasonic cleaning is performed in ethanol for about 5 minutes, followed by drying by N 2 blow.

【0031】次に、図3(B)に示すように、酸化物半
導体1の表面変質層1Aを除去する。表面変質層1Aの
除去とは、主に鏡面研磨処理による研磨ダメージで非晶
質構造に変質した部分を取り除くことである。本実施形
態においては、酸化物半導体1の再結晶化温度に達する
結晶化熱処理を行い、表面変質層1Aの非晶質構造の結
晶を単結晶構造に改質することにより表面変質層1Aの
除去を行う。つまり、酸化物半導体1のバルクの結晶構
造(単結晶構造)と同一又は近い結晶構造に表面変質層
1Aの結晶構造を改質する。具体的には、1気圧に保持
された炉内において、1−3リットル/分のO2 フロー
を行い、1000−1200℃の温度で1−5時間の結
晶化熱処理(アニール処理)を行い、表面変質層1Aの
非晶質構造を単結晶構造に改質し、表面変質層1Aの除
去を行う。好ましくは、2リットル/分のO2 フローを
行い、1100℃の温度で1時間の結晶化熱処理を行
い、表面変質層1Aの除去を行う。この表面変質層1A
が除去された酸化物半導体1は一旦大気中に取り出さ
れ、この酸化物超電導体2は成膜チャンバに搬送され設
置される。
Next, as shown in FIG. 3B, the surface altered layer 1A of the oxide semiconductor 1 is removed. The removal of the surface deteriorated layer 1A is mainly to remove a portion that has been changed to an amorphous structure due to polishing damage due to mirror polishing. In the present embodiment, the crystallization heat treatment that reaches the recrystallization temperature of the oxide semiconductor 1 is performed, and the amorphous structure crystal of the surface altered layer 1A is modified into a single crystal structure to remove the surface altered layer 1A. I do. That is, the crystal structure of the surface-altered layer 1 </ b> A is modified to a crystal structure that is the same as or close to the bulk crystal structure (single crystal structure) of the oxide semiconductor 1. Specifically, in a furnace maintained at 1 atm, an O 2 flow of 1-3 liter / min is performed, and crystallization heat treatment (annealing) is performed at a temperature of 1000-1200 ° C. for 1-5 hours, The amorphous structure of the surface altered layer 1A is modified into a single crystal structure, and the surface altered layer 1A is removed. Preferably, an O 2 flow of 2 liters / minute is performed, a crystallization heat treatment is performed at a temperature of 1100 ° C. for 1 hour, and the surface altered layer 1A is removed. This surface altered layer 1A
The oxide semiconductor 1 from which is removed is once taken out into the atmosphere, and the oxide superconductor 2 is transported and installed in a film forming chamber.

【0032】図4は酸化物超電導体の成膜チャンバのシ
ステム構成図である。成膜チャンバはチャンバ室10の
内部上側に基板ホルダ11を配設し、基板ホルダ11と
対向する内部下側にターゲットホルダ12を配設する。
基板ホルダ11には酸化物半導体1が保持される。基板
ホルダ11の内部には酸化物半導体1を加熱する加熱ヒ
ータ11Hが内蔵される。ターゲットホルダ12にはタ
ーゲット13が取り付けられる。ターゲット13は例え
ば成膜される酸化物超電導体2と同様の組成物質で形成
される。また、チャンバ室10の内部において、基板ホ
ルダ11とターゲットホルダ12との間には開閉可能な
シャッタ14が配設される。前記ターゲットホルダ12
にはマッチングボックス15が接続され、このマッチン
グボックス15には高周波電源16が接続される。ま
た、ターゲットホルダ12には冷却のための冷却水が循
環される。さらに、前記チャンバ室10には、チャンバ
室10の内部を真空にする真空装置17、チャンバ室1
0の内部にArガスを供給するガス供給源18、O2
スを供給するガス供給源19がそれぞれ連設される。
FIG. 4 is a system configuration diagram of an oxide superconductor film forming chamber. In the film formation chamber, a substrate holder 11 is provided inside the chamber 10 and a target holder 12 is provided below the inside facing the substrate holder 11.
The oxide semiconductor 1 is held by the substrate holder 11. A heater 11H for heating the oxide semiconductor 1 is built in the substrate holder 11. The target 13 is attached to the target holder 12. The target 13 is formed, for example, of the same composition material as the oxide superconductor 2 to be formed. An openable and closable shutter 14 is provided between the substrate holder 11 and the target holder 12 inside the chamber 10. The target holder 12
Is connected to a matching box 15, to which a high-frequency power supply 16 is connected. Cooling water for cooling is circulated through the target holder 12. Further, a vacuum device 17 for evacuating the inside of the chamber 10 and a chamber 1 are provided in the chamber 10.
A gas supply source 18 for supplying an Ar gas and a gas supply source 19 for supplying an O 2 gas are connected to the inside of the chamber 0.

【0033】前記成膜チャンバに搬送された酸化物半導
体(基板)1は基板ホルダ11に保持され、真空装置1
7によりチャンバ室10の内部が真空引きされる。この
真空引きは10-6−10-8torrの真空度、例えば5×1
-7torrの真空度に到達するまで行われる。この状態に
おいて、図3(C)に示すように、酸化物半導体1の表
面変質層1Aが除去された表面にクリーニング処理を行
う。クリーニング処理は酸化物半導体1の表面に物理
的、化学的に吸着する物質、特にガスの除去を目的とし
て行われる。クリーニング処理は、O2 分圧を10-1
10-5torrに設定し、500−600℃の温度で30分
以上行う。好ましくは、O2 分圧を2.3×10-5torr
(3×10-3Pa)に設定し、550℃の温度で40分
間のクリーニング処理を行う。
The oxide semiconductor (substrate) 1 transferred to the film forming chamber is held by a substrate holder 11 and
7, the inside of the chamber 10 is evacuated. This evacuation is performed at a degree of vacuum of 10 -6 -10 -8 torr, for example, 5 × 1
The process is performed until a vacuum degree of 0 -7 torr is reached. In this state, as shown in FIG. 3C, a cleaning process is performed on the surface of the oxide semiconductor 1 from which the surface altered layer 1A has been removed. The cleaning treatment is performed for the purpose of removing substances, particularly gases, which physically and chemically adsorb to the surface of the oxide semiconductor 1. In the cleaning process, the O 2 partial pressure is set to 10 −1
Set to 10 -5 torr and perform at a temperature of 500-600 ° C for 30 minutes or more. Preferably, the O 2 partial pressure is set to 2.3 × 10 −5 torr.
(3 × 10 −3 Pa), and a cleaning process is performed at a temperature of 550 ° C. for 40 minutes.

【0034】次に、前述のクリーニング処理時のO2
を維持した状態において、酸化物超電導体2の成膜温度
(400℃)まで酸化物半導体1の温度を調節する。そ
して、プレスパッタリングが行われる。プレスパッタリ
ングは反応性高圧スパッタリング法を採用する。反応性
高圧スパッタリング法は、Ar及びO2 (50%)の混
合ガスをスパッタガスとして使用し、ガス圧600mto
rr、印加電圧50Wの条件下において約30分間行われ
る。プレスパッタリングの際はシャッタ14は閉じた状
態にある。
Next, the temperature of the oxide semiconductor 1 is adjusted to the film forming temperature of the oxide superconductor 2 (400 ° C.) while maintaining the O 2 pressure during the above-described cleaning process. Then, pre-sputtering is performed. The pre-sputtering employs a reactive high-pressure sputtering method. The reactive high-pressure sputtering method uses a mixed gas of Ar and O 2 (50%) as a sputtering gas, and has a gas pressure of 600 mto.
This is performed for about 30 minutes under the conditions of rr and an applied voltage of 50 W. During pre-sputtering, the shutter 14 is in a closed state.

【0035】次に、図3(D)に示すように、成膜チャ
ンバのシャッタ14を開き、酸化物半導体1の表面変質
層1Aが除去された表面上に酸化物超電導体2を成膜す
る。酸化物超電導体2は本実施形態においてBa1-x
x BiO3 薄膜が使用され、このBa1-x x BiO3
薄膜はプレスパッタリングと同様な条件下において50
nm/時間の成膜レートで成膜する。Ba1-x x Bi
3 薄膜は例えば100nmの膜厚で形成される。Ba
1-x x BiO3 薄膜の成膜初期の結晶構造は、SrT
iO3 基板の表面変質層1Aが除去されかつクリーニン
グ処理が行われた表面上に成膜されるので、ピュアな結
晶構造又はそれに近い結晶構造で形成される。従って、
SrTiO3 基板とBa1-x x BiO3 薄膜とのヘテ
ロ接合で形成されるショットキー接合(SB)はピュア
な結晶構造の結晶面同士の接合で形成される。酸化物超
電導体2が成膜されると、この酸化物超電導体2が成膜
された酸化物半導体1は成膜チャンバから取り出され、
次段の処理装置に搬送される。
Next, as shown in FIG. 3D, the shutter 14 of the film forming chamber is opened, and the oxide superconductor 2 is formed on the surface of the oxide semiconductor 1 from which the surface altered layer 1A has been removed. . In this embodiment, the oxide superconductor 2 is made of Ba 1-x K
x BiO 3 thin film is used, and this Ba 1-x K x BiO 3
The thin film has a thickness of 50
A film is formed at a film formation rate of nm / hour. Ba 1-x K x Bi
The O 3 thin film is formed with a thickness of, for example, 100 nm. Ba
The initial crystal structure of the 1-x K x BiO 3 thin film is SrT
Since the surface altered layer 1A of the iO 3 substrate is removed and a film is formed on the surface subjected to the cleaning process, the iO 3 substrate is formed with a pure crystal structure or a crystal structure close thereto. Therefore,
A Schottky junction (SB) formed by a heterojunction between the SrTiO 3 substrate and the Ba 1-x K x BiO 3 thin film is formed by joining crystal planes having a pure crystal structure. When the oxide superconductor 2 is formed, the oxide semiconductor 1 on which the oxide superconductor 2 is formed is taken out of the film forming chamber,
It is conveyed to the next processing unit.

【0036】次に、図3(E)に示すように、酸化物超
電導体2の表面上にトンネル領域(TB)として使用さ
れるナチュラルバリア(酸化物超電導体の非晶質薄膜)
又はMgO薄膜3、Au薄膜4のそれぞれを順次形成す
る。ナチュラルバリア又はMgO薄膜3は例えば3−5
nmの膜厚で形成される。Au薄膜4は例えば真空蒸着
法により100nmの膜厚で形成される。
Next, as shown in FIG. 3 (E), a natural barrier (amorphous thin film of oxide superconductor) used as a tunnel region (TB) on the surface of oxide superconductor 2
Alternatively, the MgO thin film 3 and the Au thin film 4 are sequentially formed. The natural barrier or the MgO thin film 3 is, for example, 3-5
It is formed with a thickness of nm. The Au thin film 4 is formed to a thickness of 100 nm by, for example, a vacuum evaporation method.

【0037】次に、図3(F)に示すように、Au薄膜
4、ナチュラルバリア又はMgO薄膜3、酸化物超電導
体2のそれぞれにパターンニングを施す。パターンニン
グはレジストパターンニング及びイオンミリングにより
行われる。この後、前述の図1に示すように、保護薄膜
5、接続孔6、エミッタ電極7が順次形成され、ボンデ
イングワイヤ8がボンデイングされる。
Next, as shown in FIG. 3F, patterning is performed on each of the Au thin film 4, the natural barrier or MgO thin film 3, and the oxide superconductor 2. Patterning is performed by resist patterning and ion milling. Thereafter, as shown in FIG. 1 described above, the protective thin film 5, the connection hole 6, and the emitter electrode 7 are sequentially formed, and the bonding wire 8 is bonded.

【0038】形成方法2 本実施形態に係る酸化物超電導デバイスの形成方法にお
いては、前述の形成方法1で説明したターゲット13の
プレスパッタリング中に同時に酸化物半導体1の表面に
クリーニング処理を行う。プレスパッタリングにおいて
も、O2 がチャンバ室10の内部に供給されるので、こ
のO2 の供給をクリーニング処理に利用する。プレスパ
ッタリング中はクリーニング処理を目的として加熱ヒー
タ11Hにより酸化物半導体(基板)1は500−60
0℃の温度において約30分以上保持される。プレスパ
ッタリング及びクリーニング処理が終了した後は、酸化
物半導体1は成膜温度に調節され、この酸化物半導体1
の表面上に酸化物超電導体2が成膜される。
Forming Method 2 In the method of forming an oxide superconducting device according to this embodiment, a cleaning process is performed on the surface of the oxide semiconductor 1 at the same time as the pre-sputtering of the target 13 described in the above-mentioned forming method 1. Also in pre-sputtering, O 2 is supplied to the inside of the chamber 10, and thus the supply of O 2 is used for the cleaning process. During pre-sputtering, the oxide semiconductor (substrate) 1 is heated to 500-60 by the heater 11H for the purpose of cleaning.
Hold at a temperature of 0 ° C. for about 30 minutes or more. After the pre-sputtering and cleaning processes are completed, the oxide semiconductor 1 is adjusted to a film forming temperature,
The oxide superconductor 2 is formed on the surface of the substrate.

【0039】このような形成方法2を使用することによ
り、酸化物超電導体2のターゲット13にプレスパッタ
リングを行うとともに、酸化物半導体1の表面変質層1
Aが除去された表面にクリーニング処理が行えるので、
工程数が削減し、酸化物超電導デバイスの形成プロセス
が簡略化できる。
By using such a forming method 2, pre-sputtering is performed on the target 13 of the oxide superconductor 2 and the surface-altered layer 1 of the oxide semiconductor 1 is formed.
Since the cleaning process can be performed on the surface from which A has been removed,
The number of steps can be reduced, and the process for forming the oxide superconducting device can be simplified.

【0040】ショットキー接合の整流特性(常温動作) 図5−図7はSrTiO3 基板とBa1-x x BiO3
薄膜とのヘテロ接合で形成されるショットキー接合(S
B)の電流密度−電圧特性(I−V特性)図である。図
5−図7において、縦軸は電流密度(A/cm2 )、横
軸は電圧(V)をそれぞれ示す。測定試料には接合面積
が異なる4つのショットキー接合(SB)が使用され
る。データD1は0.2×0.2mm2 の接合面積、デ
ータD2は0.3×0.3mm2 の接合面積、データD
3は0.5×0.5mm2 の接合面積、データD4は
1.0×1.2mm2 の接合面積にそれぞれ設定され
る。SrTiO3 基板には0.5wt%のNbがドープ
され、測定温度は300Kである。図5に示すショット
キー接合(SB)の電流密度−電圧特性は酸化物半導体
1の表面変質層1Aを除去しない場合(前洗浄処理は行
われる。)であり、順バイアス方向(正側)における電
圧増加に対する電流密度の増加は非直線性を示す。しか
も、接合面積毎にばらつきがある。製作ロット毎のばら
つきも確認された。さらに、逆バイアス方向(負側)に
おいては順バイアス方向と同程度の電流が流れてしま
い、ショットキー接合(SB)としての充分な整流特性
が得られない。
Rectification Characteristics of Schottky Junction (Operating at Normal Temperature) FIGS. 5 to 7 show SrTiO 3 substrate and Ba 1-x K x BiO 3
Schottky junction formed by hetero junction with thin film (S
FIG. 6B is a current density-voltage characteristic (IV characteristic) diagram of FIG. In FIGS. 5 to 7, the vertical axis represents current density (A / cm 2 ), and the horizontal axis represents voltage (V). Four Schottky junctions (SB) having different junction areas are used for the measurement sample. Data D1 is a bonding area of 0.2 × 0.2 mm 2 , data D2 is a bonding area of 0.3 × 0.3 mm 2 , data D
3 is set to a bonding area of 0.5 × 0.5 mm 2 , and data D4 is set to a bonding area of 1.0 × 1.2 mm 2 . The SrTiO 3 substrate is doped with 0.5 wt% Nb, and the measurement temperature is 300K. The current density-voltage characteristics of the Schottky junction (SB) shown in FIG. 5 are obtained when the surface-altered layer 1A of the oxide semiconductor 1 is not removed (pre-cleaning is performed), and are in the forward bias direction (positive side). An increase in current density with increasing voltage indicates non-linearity. Moreover, there is a variation for each bonding area. Variations between production lots were also confirmed. Further, in the reverse bias direction (negative side), a current approximately equal to that in the forward bias direction flows, and sufficient rectification characteristics as a Schottky junction (SB) cannot be obtained.

【0041】これに対して、図6に示すショットキー接
合(SB)の電流密度−電圧特性は酸化物半導体1の表
面変質層1Aを除去した場合であり、順バイアス方向に
おける電圧増加に対する電流密度の増加は非常に良好な
直線性を示す。しかも、接合面積毎のばらつきはかなり
の割合で減少する。さらに、逆バイアス方向においては
電流の流れが非常に小さく、良好な整流特性を備えたシ
ョットキー接合(SB)が形成できる。同様に、図7に
示すショットキー接合(SB)の電流密度−電圧特性は
酸化物半導体1の表面変質層1Aを除去しかつクリーニ
ング処理を行った場合であり、順バイアス方向における
電圧増加に対する電流密度の増加は非常に良好な直線性
を示す。しかも、接合面積毎のばらつきはかなりの割合
で減少し、逆バイアス方向においては電流の流れが非常
に小さく、良好な整流特性を備えたショットキー接合
(SB)が形成できる。常温(ショットキー接合(S
B)を300Kで動作させた場合)においてはクリーニ
ング処理の効果が明確に現われないが、後述するように
クリーニング処理の効果は低温(測定した温度は5K)
において顕著に現われる。
On the other hand, the current density-voltage characteristics of the Schottky junction (SB) shown in FIG. 6 are obtained when the surface altered layer 1A of the oxide semiconductor 1 is removed, and the current density with respect to the voltage increase in the forward bias direction is obtained. Increases indicate very good linearity. In addition, the variation for each bonding area decreases at a considerable rate. Furthermore, the flow of current is very small in the reverse bias direction, and a Schottky junction (SB) having good rectification characteristics can be formed. Similarly, the current density-voltage characteristics of the Schottky junction (SB) shown in FIG. 7 are obtained when the surface altered layer 1A of the oxide semiconductor 1 is removed and the cleaning process is performed. An increase in density indicates very good linearity. In addition, the variation between the junction areas is reduced at a considerable rate, and the flow of current is very small in the reverse bias direction, so that a Schottky junction (SB) having good rectification characteristics can be formed. Room temperature (Schottky junction (S
In the case where B) was operated at 300K), the effect of the cleaning process was not clearly exhibited, but as described later, the effect of the cleaning process was low (the measured temperature was 5K).
Remarkably appear in

【0042】ショットキー接合の整流特性(常温動作、
Nbドープによる特性変化) 図8及び図9は前述の図5−図7に示す電流密度−電圧
特性図と同様にショットキー接合(SB)の電流密度−
電圧特性図である。図7、図8は、いずれも測定温度を
300Kに設定し、酸化物半導体1の表面変質層1Aが
除去されかつクリーニング処理が行われた場合を示す。
図8に示すショットキー接合(SB)の電流密度−電圧
特性は酸化物半導体1であるSrTiO3 基板に0.0
5wt%のNbがドープされた場合であり、図9に示す
ショットキー接合(SB)の電流密度−電圧特性はSr
TiO3 基板に0.01wt%のNbがドープされた場
合である。いずれの場合も、基本的には、順バイアス方
向における電圧増加に対する電流密度の増加は非常に良
好な直線性を示し、接合面積毎のばらつきはかなりの割
合で減少する。さらに、逆バイアス方向においては電流
の流れが非常に小さく、良好な整流特性を備えたショッ
トキー接合(SB)が形成できる。すなわち、常温動作
の範囲においては、ショットキー接合(SB)は、Sr
TiO3 基板のNbのドープ量に関係なく、良好な整流
特性が得られる。
Rectification characteristics of Schottky junction (normal temperature operation,
Current density Nb-doped characteristic change) 8 and 9 according to the illustrated in FIGS. 5-7 described above - the current density of the Schottky junction similar to voltage characteristic diagram (SB) -
It is a voltage characteristic figure. 7 and 8 show the case where the measurement temperature is set to 300 K, the surface altered layer 1A of the oxide semiconductor 1 is removed, and the cleaning process is performed.
The current density of the Schottky junction (SB) shown in FIG. 8 - 0.0 voltage characteristics in SrTiO 3 substrate is an oxide semiconductor 1
The current density-voltage characteristics of the Schottky junction (SB) shown in FIG.
This is the case where the TiO 3 substrate is doped with 0.01 wt% of Nb. In each case, basically, the increase in the current density with respect to the increase in the voltage in the forward bias direction shows very good linearity, and the variation per junction area decreases at a considerable rate. Furthermore, the flow of current is very small in the reverse bias direction, and a Schottky junction (SB) having good rectification characteristics can be formed. That is, in the range of the normal temperature operation, the Schottky junction (SB) is Sr
Good rectification characteristics can be obtained regardless of the Nb doping amount of the TiO 3 substrate.

【0043】通常、3端子構造を有する超電導トランジ
スタにおいては、低エネルギ準粒子eの注入効率を向上
するためにショットキー接合(SB)の障壁高さは低い
方が好ましく、ベース領域(B)からのリーク電流を抑
制するためにショットキー接合(SB)の障壁幅は厚い
方が好ましい。本発明に係るショットキー接合(SB)
においては、酸化物半導体1の表面変質層1Aが除去さ
れることによりピュアな結晶面同士のヘテロ接合になる
ので、障壁高さは高くなる。従って、本発明において
は、逆にNbのドープ量を高くかつ低エネルギ準粒子e
が注入する部分の障壁幅を薄くし、ショットキー接合
(SB)の障壁中をトンネル注入させる動作方法を採用
することが好ましい。勿論、ショットキー接合(SB)
のリーク電流を抑制する障壁の障壁幅は厚く設定する。
この結果、超電導トランジスタにおいては、コレクタ注
入効率の向上とリーク電流の抑制とが同時に実現でき
る。理想的なショットキー接合(SB)の障壁形状はN
bのドープ量を1wt%前後に高く設定することにより
形成できる。
Normally, in a superconducting transistor having a three-terminal structure, it is preferable that the barrier height of the Schottky junction (SB) is low in order to improve the injection efficiency of the low-energy quasiparticles e. It is preferable that the barrier width of the Schottky junction (SB) is large in order to suppress the leakage current of the semiconductor device. Schottky junction (SB) according to the present invention
In this case, the removal of the surface-altered layer 1A of the oxide semiconductor 1 results in a pure heterojunction between crystal faces, so that the barrier height increases. Therefore, in the present invention, conversely, the doping amount of Nb is increased and the low energy
It is preferable to adopt an operation method in which the barrier width at the portion where the semiconductor is implanted is reduced and tunnel injection is performed in the barrier of the Schottky junction (SB). Of course, Schottky bonding (SB)
The barrier width of the barrier that suppresses the leakage current of the above is set to be large.
As a result, in the superconducting transistor, improvement of the collector injection efficiency and suppression of the leak current can be realized at the same time. The ideal Schottky junction (SB) barrier shape is N
It can be formed by setting the doping amount of b as high as about 1 wt%.

【0044】ショットキー接合の整流特性(低温動作、
クリーニング処理の効果) 図10−図15はSrTiO3 基板とBa1-x x Bi
3 薄膜とのヘテロ接合で形成されるショットキー接合
(SB)の電流密度−電圧特性図である。図10−図1
2においてはSrTiO3 基板には0.5wt%のNb
がドープされる。図13−図15においてはSrTiO
3 基板には0.05wt%のNbがドープされる。図1
0−図15のいずれも測定温度は5Kに設定される。図
10、図13にそれぞれ示すショットキー接合(SB)
の電流密度−電圧特性は酸化物半導体1の表面変質層1
Aを除去しない場合であり、順バイアス方向における電
圧増加に対する電流密度の増加は非直線性を示す。しか
も、接合面積毎にばらつきがあり、逆バイアス方向にお
いては順バイアス方向と同程度の電流が流れてしまい、
ショットキー接合(SB)としての整流特性が得られな
い。
Rectification characteristics of Schottky junction (low temperature operation,
Cleaning effect) Figure 10- Figure 15 is SrTiO 3 substrate and Ba 1-x K x Bi
FIG. 4 is a current density-voltage characteristic diagram of a Schottky junction (SB) formed by a hetero junction with an O 3 thin film. FIG. 10-FIG.
In No. 2, 0.5 wt% of Nb was added to the SrTiO 3 substrate.
Is doped. 13 to 15, SrTiO
3 Substrate is doped with 0.05 wt% Nb. FIG.
The measurement temperature is set to 5K in any of FIGS. Schottky bonding (SB) shown in FIGS. 10 and 13, respectively.
Current-voltage characteristics of the surface-altered layer 1 of the oxide semiconductor 1
This is the case where A is not removed, and an increase in current density with respect to an increase in voltage in the forward bias direction indicates nonlinearity. In addition, there is a variation in each junction area, and the same current flows in the reverse bias direction as in the forward bias direction.
Rectification characteristics as a Schottky junction (SB) cannot be obtained.

【0045】図11、図14にそれぞれ示すショットキ
ー接合(SB)の電流密度−電圧特性は酸化物半導体1
の表面変質層1Aを除去した場合であり、順バイアス方
向における電圧増加に対する電流密度の増加は非常に良
好な直線性を示す。しかも、接合面積毎のばらつきはか
なりの割合で減少する。さらに、逆バイアス方向におい
ては電流の流れが非常に小さく、良好な整流特性を備え
たショットキー接合(SB)が形成できる。
The current density-voltage characteristics of the Schottky junction (SB) shown in FIGS.
In this case, the surface denatured layer 1A is removed, and the increase in current density with respect to the increase in voltage in the forward bias direction shows very good linearity. In addition, the variation for each bonding area decreases at a considerable rate. Furthermore, the flow of current is very small in the reverse bias direction, and a Schottky junction (SB) having good rectification characteristics can be formed.

【0046】同様に、図12、図15にそれぞれ示すシ
ョットキー接合(SB)の電流密度−電圧特性は酸化物
半導体1の表面変質層1Aを除去しかつクリーニング処
理を行った場合であり、順バイアス方向における電圧増
加に対する電流密度の増加は非常に良好な直線性を示
す。しかも、接合面積毎のばらつきはかなりの割合で減
少し、逆バイアス方向においては電流の流れが非常に小
さく、良好な整流特性を備えたショットキー接合(S
B)が形成できる。さらに、超電導トランジスタを実際
に動作させる低温(5K)においては、クリーニング処
理を行ったショットキー接合(SB)は順バイアス方向
における直線性が非常に強くなり、接合面積毎のばらつ
きがさらに減少し、逆バイアス方向の電流がより小さく
なる。すなわち、非常に優れた整流特性を備えたショッ
トキー接合(SB)が形成できる。さらに、低温動作に
おいては、Nbのドープ量が少ない方が整流特性が高く
なる。
Similarly, the current density-voltage characteristics of the Schottky junction (SB) shown in FIGS. 12 and 15 are obtained when the surface altered layer 1A of the oxide semiconductor 1 is removed and the cleaning process is performed. Increasing current density with increasing voltage in the bias direction shows very good linearity. In addition, the variation in the junction area is reduced at a considerable rate, the current flow is very small in the reverse bias direction, and the Schottky junction (S
B) can be formed. Further, at a low temperature (5 K) at which the superconducting transistor is actually operated, the Schottky junction (SB) having been subjected to the cleaning process has a very strong linearity in the forward bias direction, and the variation per junction area is further reduced. The current in the reverse bias direction becomes smaller. That is, a Schottky junction (SB) having very excellent rectification characteristics can be formed. Furthermore, in low-temperature operation, the smaller the doping amount of Nb, the higher the rectification characteristics.

【0047】以上説明したように、本実施形態に係る酸
化物超電導デバイスの形成方法においては、酸化物半導
体1の表面変質層1Aが除去され、酸化物半導体1の表
面層が良質な結晶構造を持つ単結晶構造に改質される。
さらに、酸化物半導体1の単結晶構造に改質された表面
上に、直接、単結晶構造の酸化物超電導体2が形成でき
るので、酸化物超電導体2の成膜初期の結晶構造自体も
良質な結晶構造に改質される。従って、いずれも良質な
単結晶構造を有する酸化物半導体1と酸化物超電導体2
とのへテロ接合でショットキー接合(SB)が形成さ
れ、しかも酸化物半導体1と酸化物超電導体2との接合
界面に接合特性を劣化させる不必要な領域が介在されな
いので、ショットキー接合(SB)の整流特性が向上で
き、ショットキー接合特性のばらつきが減少できる。
As described above, in the method for forming an oxide superconducting device according to the present embodiment, the surface altered layer 1A of the oxide semiconductor 1 is removed, and the surface layer of the oxide semiconductor 1 has a good crystal structure. It is modified to have a single crystal structure.
Further, since the oxide superconductor 2 having a single crystal structure can be directly formed on the surface of the oxide semiconductor 1 that has been modified into the single crystal structure, the crystal structure itself of the oxide superconductor 2 at the initial stage of film formation is also of good quality. The crystal structure is improved. Therefore, the oxide semiconductor 1 and the oxide superconductor 2 each having a good single crystal structure
A Schottky junction (SB) is formed by the heterojunction with the oxide semiconductor 1 and an unnecessary region that deteriorates the junction characteristics is not interposed at the junction interface between the oxide semiconductor 1 and the oxide superconductor 2. The rectification characteristics of SB) can be improved, and variations in Schottky junction characteristics can be reduced.

【0048】なお、本発明においては、酸化物超電導デ
バイスに搭載されたSIS型構造の超電導トランジスタ
のベース領域(酸化物超電導体)とコレクタ領域(酸化
物半導体)とのヘテロ接合で形成されるショットキー接
合にも適用できる。
In the present invention, a shot formed at a heterojunction between a base region (oxide superconductor) and a collector region (oxide semiconductor) of a SIS type superconducting transistor mounted on an oxide superconducting device is provided. Also applicable to key bonding.

【0049】[0049]

【発明の効果】以上説明したように、本発明において
は、ショットキー接合の整流特性を向上し、接合特性の
製作プロセス毎や接合面積毎のばらつきを減少し、優れ
た接合特性の再現性が向上できる酸化物超電導デバイス
の形成方法が提供できる。さらに、本発明においては、
前記効果に加えて、低温動作時の接合特性に優れたショ
ットキー接合の再現性を向上できる、酸化物超電導デバ
イスの形成方法が提供できる。さらに、本発明において
は、前記効果に加えて、工程数を減少し、製造プロセス
が簡略化できる、酸化物超電導デバイスの形成方法が提
供できる。
As described above, according to the present invention, the rectification characteristics of the Schottky junction are improved, the variation in the junction characteristics for each manufacturing process and each junction area is reduced, and the excellent reproducibility of the junction characteristics is improved. An improved method for forming an oxide superconducting device can be provided. Further, in the present invention,
In addition to the above effects, it is possible to provide a method for forming an oxide superconducting device, which can improve the reproducibility of a Schottky junction having excellent junction characteristics at a low temperature operation. Further, in the present invention, in addition to the above effects, a method for forming an oxide superconducting device, which can reduce the number of steps and simplify the manufacturing process, can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態に係る酸化物超電導デバイ
スの断面図である。
FIG. 1 is a sectional view of an oxide superconducting device according to an embodiment of the present invention.

【図2】 前記超電導トランジスタにおける各動作領域
のエネルギバンド構造図である。
FIG. 2 is an energy band structure diagram of each operation region in the superconducting transistor.

【図3】 (A)−(F)は酸化物超電導デバイスの形
成方法を説明するための各工程毎に示す断面図である。
FIGS. 3A to 3F are cross-sectional views illustrating each step for explaining a method of forming an oxide superconducting device. FIGS.

【図4】 酸化物超電導体の成膜チャンバのシステム構
成図である。
FIG. 4 is a system configuration diagram of an oxide superconductor film formation chamber.

【図5】 ショットキー接合の電流密度−電圧特性図で
ある。
FIG. 5 is a current density-voltage characteristic diagram of a Schottky junction.

【図6】 ショットキー接合の電流密度−電圧特性図で
ある。
FIG. 6 is a current density-voltage characteristic diagram of a Schottky junction.

【図7】 ショットキー接合の電流密度−電圧特性図で
ある。
FIG. 7 is a current density-voltage characteristic diagram of a Schottky junction.

【図8】 ショットキー接合の電流密度−電圧特性図で
ある。
FIG. 8 is a current density-voltage characteristic diagram of a Schottky junction.

【図9】 ショットキー接合の電流密度−電圧特性図で
ある。
FIG. 9 is a current density-voltage characteristic diagram of a Schottky junction.

【図10】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 10 is a current density-voltage characteristic diagram of a Schottky junction.

【図11】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 11 is a current density-voltage characteristic diagram of a Schottky junction.

【図12】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 12 is a current density-voltage characteristic diagram of a Schottky junction.

【図13】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 13 is a current density-voltage characteristic diagram of a Schottky junction.

【図14】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 14 is a current density-voltage characteristic diagram of a Schottky junction.

【図15】 ショットキー接合の電流密度−電圧特性図
である。
FIG. 15 is a current density-voltage characteristic diagram of a Schottky junction.

【符号の説明】[Explanation of symbols]

1 酸化物半導体、2 酸化物超電導体、3 ナチュラ
ルバリア又はMgO薄膜、4 Au薄膜、10 チャン
バ室、11 基板ホルダ、12 ターゲットホルダ、1
3 ターゲット、14 シャッタ、15 マッチングボ
ックス、16高周波電源、17 真空装置、E エミッ
タ領域、TB トンネル領域、B ベース領域、C コ
レクタ領域、SB ショットキー接合。
Reference Signs List 1 oxide semiconductor, 2 oxide superconductor, 3 natural barrier or MgO thin film, 4 Au thin film, 10 chamber room, 11 substrate holder, 12 target holder, 1
3 target, 14 shutter, 15 matching box, 16 high frequency power supply, 17 vacuum device, E emitter region, TB tunnel region, B base region, C collector region, SB Schottky junction.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 酸化物超電導体と酸化物半導体とのヘテ
ロ接合で形成されたショットキー接合を有する酸化物超
電導デバイスの形成方法において、 単結晶構造を有する酸化物半導体の表面変質層を除去す
る工程と、 前記酸化物半導体の表面変質層が除去された表面上に単
結晶構造を有する酸化物超電導体を形成する工程と、 を備え、 前記酸化物半導体とこの酸化物半導体の表面変質層が除
去された表面上に形成した酸化物超電導体とのヘテロ接
合でショットキー接合を形成したことを特徴とする酸化
物超電導デバイスの形成方法。
1. A method for forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor, wherein a surface altered layer of the oxide semiconductor having a single crystal structure is removed. A step of forming an oxide superconductor having a single crystal structure on the surface from which the surface altered layer of the oxide semiconductor has been removed, wherein the oxide semiconductor and the surface altered layer of the oxide semiconductor are A method for forming an oxide superconducting device, wherein a Schottky junction is formed at a heterojunction with an oxide superconductor formed on the removed surface.
【請求項2】 前記請求項1に記載された酸化物超電導
デバイスの形成方法において、 前記単結晶構造を有する酸化物半導体の表面変質層を除
去する工程は、 酸化物半導体の研磨ダメージにより非晶質構造に変質し
た表面変質層を除去する工程であることを特徴とする酸
化物超電導デバイスの形成方法。
2. The method for forming an oxide superconducting device according to claim 1, wherein the step of removing the surface-altered layer of the oxide semiconductor having the single-crystal structure includes the step of forming an amorphous layer by polishing damage of the oxide semiconductor. A method for forming an oxide superconducting device, comprising the step of removing a surface altered layer altered to a porous structure.
【請求項3】 前記請求項1に記載された酸化物超電導
デバイスの形成方法において、 前記単結晶構造を有する酸化物半導体の表面変質層を除
去する工程は、 酸化物半導体の非晶質構造に変質した表面変質層を前記
酸化物半導体のバルクの結晶構造と同一の単結晶構造に
改質し、前記表面変質層を除去する工程であることを特
徴とする酸化物超電導デバイスの形成方法。
3. The method for forming an oxide superconducting device according to claim 1, wherein the step of removing a surface-altered layer of the oxide semiconductor having a single-crystal structure includes: A method for forming an oxide superconducting device, comprising the steps of: modifying the altered surface altered layer to have the same single crystal structure as the bulk crystal structure of the oxide semiconductor; and removing the altered surface layer.
【請求項4】 前記請求項1に記載された酸化物超電導
デバイスの形成方法において、 前記単結晶構造を有する酸化物半導体の表面変質層を除
去する工程は、 酸化物半導体の非晶質構造に変質した表面変質層を結晶
化熱処理により単結晶構造に改質し、前記表面変質層を
除去する工程であることを特徴する酸化物超電導デバイ
スの形成方法。
4. The method for forming an oxide superconducting device according to claim 1, wherein the step of removing a surface-altered layer of the oxide semiconductor having a single-crystal structure includes: A method for forming an oxide superconducting device, comprising a step of modifying the altered surface altered layer into a single crystal structure by crystallization heat treatment, and removing the surface altered layer.
【請求項5】 酸化物超電導体と酸化物半導体とのヘテ
ロ接合で形成されたショットキー接合を有する酸化物超
電導デバイスの形成方法において、 単結晶構造を有する酸化物半導体の表面変質層を除去す
る工程と、 前記酸化物半導体の表面変質層が除去された表面に物理
的に吸着する物質を取り除くクリーニング処理を行う工
程と、 前記酸化物半導体の表面変質層が除去されクリーニング
処理が行われた表面上に単結晶構造を有する酸化物超電
導体を形成する工程と、 を備え、 前記酸化物半導体とこの酸化物半導体の表面変質層が除
去された表面上に形成した酸化物超電導体とのヘテロ接
合でショットキー接合を形成したことを特徴とする酸化
物超電導デバイスの形成方法。
5. A method for forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor, wherein a surface altered layer of the oxide semiconductor having a single crystal structure is removed. A step of performing a cleaning process for removing a substance physically adsorbed on the surface of the oxide semiconductor from which the surface altered layer has been removed; and a surface on which the surface altered layer of the oxide semiconductor has been removed and subjected to the cleaning process. Forming an oxide superconductor having a single-crystal structure thereon, comprising: a heterojunction between the oxide semiconductor and an oxide superconductor formed on a surface from which a surface altered layer of the oxide semiconductor has been removed. A method for forming an oxide superconducting device, wherein a Schottky junction is formed by the method described above.
【請求項6】 前記請求項1乃至請求項5のいずれかに
記載された酸化物超電導デバイスの形成方法において、 前記酸化物半導体には、Nb、Ta、Laのいずれかが
ドープされたSrTiO3 が使用され、 前記酸化物超電導体には、Ba1-x x BiO3 、Ba
1-x Rbx BiO3 のいずれかが使用されることを特徴
とする酸化物超電導デバイスの形成方法。
6. A method for forming an oxide superconductor device according to any one of the claims 1 to 5, wherein the oxide semiconductor, Nb, Ta, SrTiO 3 that any of the La-doped Is used, and Ba 1 -x K x BiO 3 , Ba is used for the oxide superconductor.
A method for forming an oxide superconducting device, wherein any one of 1-x Rb x BiO 3 is used.
【請求項7】 前記請求項6に記載された酸化物超電導
デバイスの形成方法において、 前記酸化物半導体の表面変質層を除去する工程は、 O2 雰囲気中、1000−1200℃の結晶化温度にお
いて、1−5時間の結晶化熱処理を行い、前記表面変質
層を除去する工程であることを特徴とする酸化物超電導
デバイスの形成方法。
7. The method for forming an oxide superconducting device according to claim 6, wherein the step of removing the surface-altered layer of the oxide semiconductor is performed at a crystallization temperature of 1000 to 1200 ° C. in an O 2 atmosphere. Performing a crystallization heat treatment for 1 to 5 hours to remove the surface-altered layer.
【請求項8】 前記請求項6又は請求項7に記載された
酸化物超電導デバイスの形成方法において、 前記酸化物半導体の表面変質層が除去された表面に物理
的に吸着する物質を取り除くクリーニング処理を行う工
程は、 10-6−10-8torrに真空引きされた真空系内において
2 分圧を10-1−10-5torrに設定し、500−60
0℃の温度で30分以上行う工程であることを特徴とす
る酸化物超電導デバイスの形成方法。
8. The method for forming an oxide superconducting device according to claim 6, wherein a cleaning treatment for removing a substance physically adsorbed on a surface of the oxide semiconductor from which a surface altered layer has been removed. Is performed in a vacuum system evacuated to 10 -6 -10 -8 torr by setting the O 2 partial pressure to 10 -1 -10 -5 torr, and
A method for forming an oxide superconducting device, which is a step performed at a temperature of 0 ° C. for 30 minutes or more.
【請求項9】 前記請求項8に記載された酸化物超電導
デバイスの形成方法において、 前記Ba1-x x BiO3 、Ba1-x Rbx BiO
3 は、 前記クリーニング処理を行う工程と同一真空系内でスパ
ッタリングにより酸化物半導体の表面上に成膜されるこ
とを特徴とする酸化物超電導デバイスの形成方法。
9. The method for forming an oxide superconducting device according to claim 8, wherein the Ba 1-x K x BiO 3 and the Ba 1-x Rb x BiO.
3. A method for forming an oxide superconducting device, wherein a film is formed on a surface of an oxide semiconductor by sputtering in the same vacuum system as in the step of performing the cleaning treatment.
【請求項10】 酸化物超電導体と酸化物半導体とのヘ
テロ接合で形成されたショットキー接合を有する酸化物
超電導デバイスの形成方法において、 単結晶構造を有する酸化物半導体の表面変質層を除去す
る工程と、 前記酸化物半導体の表面変質層が除去された表面上に形
成する酸化物超電導体のターゲットにプレスパッタリン
グを行う際にO2 ガス雰囲気中で前記酸化物半導体を加
熱し、前記酸化物半導体の表面変質層が除去された表面
に物理的に吸着する物質を取り除くクリーニング処理を
行う工程と、 前記ターゲットにスパッタリングを行い、前記酸化物半
導体の表面変質層が除去されクリーニング処理が行われ
た表面上に単結晶構造を有する酸化物超電導体を形成す
る工程と、 を備え、 前記酸化物半導体とこの酸化物半導体の表面変質層が除
去された表面上に結晶成長させた酸化物超電導体とのヘ
テロ接合でショットキー接合を形成したことを特徴とす
る酸化物超電導デバイスの形成方法。
10. A method for forming an oxide superconducting device having a Schottky junction formed by a heterojunction between an oxide superconductor and an oxide semiconductor, wherein a surface altered layer of the oxide semiconductor having a single crystal structure is removed. Heating the oxide semiconductor in an O 2 gas atmosphere when performing pre-sputtering on a target of an oxide superconductor formed on the surface from which the surface altered layer of the oxide semiconductor has been removed; A step of performing a cleaning process for removing a substance physically adsorbed on the surface from which the surface altered layer of the semiconductor has been removed; andsputtering the target to remove the surface altered layer of the oxide semiconductor and perform the cleaning process. Forming an oxide superconductor having a single crystal structure on a surface, wherein the oxide semiconductor and a surface of the oxide semiconductor Method for forming an oxide superconductor device, characterized in that the quality layer was formed a Schottky junction heterojunction with the oxide superconductor obtained by crystal growth on the removal surface.
【請求項11】 前記請求項1乃至請求項10のいずれ
かに記載された酸化物超電導デバイスの形成方法におい
て、 前記酸化物半導体はエミッタ領域、ベース領域及びコレ
クタ領域を持つ3端子構造を有する超電導トランジスタ
のコレクタ領域を形成し、 前記酸化物超電導体は前記超電導トランジスタのベース
領域を形成したことを特徴とする酸化物超電導デバイス
の形成方法。
11. The method of forming an oxide superconducting device according to claim 1, wherein the oxide semiconductor has a three-terminal structure having an emitter region, a base region, and a collector region. A method for forming an oxide superconducting device, wherein a collector region of a transistor is formed, and the oxide superconductor forms a base region of the superconducting transistor.
JP19248296A 1996-07-22 1996-07-22 Method for forming oxide superconducting device Expired - Lifetime JP3980682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19248296A JP3980682B2 (en) 1996-07-22 1996-07-22 Method for forming oxide superconducting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19248296A JP3980682B2 (en) 1996-07-22 1996-07-22 Method for forming oxide superconducting device

Publications (2)

Publication Number Publication Date
JPH1041558A true JPH1041558A (en) 1998-02-13
JP3980682B2 JP3980682B2 (en) 2007-09-26

Family

ID=16292035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19248296A Expired - Lifetime JP3980682B2 (en) 1996-07-22 1996-07-22 Method for forming oxide superconducting device

Country Status (1)

Country Link
JP (1) JP3980682B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021145957A1 (en) * 2020-01-13 2021-07-22 Northrop Grumman Systems Corporation Cooler device with superconductor shunts
WO2021168010A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. Method of making high critical temperature metal nitride layer
US11189773B2 (en) 2019-08-28 2021-11-30 Northrop Grumman Systems Corporation Superconductor thermal filter
US11333413B2 (en) 2019-08-28 2022-05-17 Northrop Grumman Systems Corporation Solid state cooler device
US11600761B2 (en) 2020-02-21 2023-03-07 Applied Materials, Inc. High critical temperature metal nitride layer with oxide or oxynitride seed layer
US11600760B2 (en) 2019-11-26 2023-03-07 Northrop Grumman Systems Corporation Cooler device with aluminum oxide insulators

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189773B2 (en) 2019-08-28 2021-11-30 Northrop Grumman Systems Corporation Superconductor thermal filter
US11333413B2 (en) 2019-08-28 2022-05-17 Northrop Grumman Systems Corporation Solid state cooler device
US11600760B2 (en) 2019-11-26 2023-03-07 Northrop Grumman Systems Corporation Cooler device with aluminum oxide insulators
US11839165B2 (en) 2019-11-26 2023-12-05 Northrop Grumman Systems Corporation Cooler device with aluminum oxide insulators
WO2021145957A1 (en) * 2020-01-13 2021-07-22 Northrop Grumman Systems Corporation Cooler device with superconductor shunts
WO2021168010A1 (en) * 2020-02-21 2021-08-26 Applied Materials, Inc. Method of making high critical temperature metal nitride layer
US11600761B2 (en) 2020-02-21 2023-03-07 Applied Materials, Inc. High critical temperature metal nitride layer with oxide or oxynitride seed layer
US11678589B2 (en) 2020-02-21 2023-06-13 Applied Materials, Inc. Method of making high critical temperature metal nitride layer
US12052935B2 (en) 2020-02-21 2024-07-30 Applied Materials, Inc. Method of making high critical temperature metal nitride layer
US12096701B2 (en) 2020-02-21 2024-09-17 Applied Materials, Inc. Method of making high critical temperature metal nitride layer
US12185643B2 (en) 2020-02-21 2024-12-31 Applied Materials, Inc. High critical temperature metal nitride layer with oxide or oxynitride seed layer

Also Published As

Publication number Publication date
JP3980682B2 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
JP2588246B2 (en) Method of manufacturing superconducting base transistor
CN103346255B (en) Heterojunction, ferroelectric tunnel junction and preparation method and application thereof
JPH1041558A (en) Method of forming oxide superconducting device
CN101235539A (en) Epitaxy growing method for La1-xCaxMnO3 single crystal thin film
JP3216089B2 (en) Superconducting device manufacturing method and superconducting transistor using the same
JP3107322B2 (en) Method for manufacturing superconducting device
JP3241798B2 (en) Method for manufacturing superconducting device
JPH08288563A (en) Superconducting field effect device and method of manufacturing the same
JP3249370B2 (en) Superconducting device
JP3105014B2 (en) Superconducting thin film manufacturing method
JP4863622B2 (en) Method for manufacturing Josephson junction and Josephson junction
JP3002010B2 (en) Superconducting transistor
JP3102948B2 (en) Superconducting transistor and method of manufacturing the same
JPH04328883A (en) Superconductive device
JPH06310768A (en) Superconducting base transistor
Konishi et al. Improved characteristics of Nb3Ge tunnel junctions using sputter‐deposited amorphous‐silicon barrier
JP3270317B2 (en) Method for manufacturing superconducting device
JP3191735B2 (en) Manufacturing method of laminated film
JPS58108739A (en) Josephson junction device
JPH04372179A (en) Manufacture of element using organic superconductor
JPH06151991A (en) Manufacture of superconducting device
JPH06104498A (en) Superconducting device and manufacturing method thereof
JPH05102544A (en) Manufacture of superconducting thin film
JPS63318176A (en) Manufacture of oxide superconductive junction
JPH0878743A (en) Superconducting field effect element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3