[go: up one dir, main page]

JPH104045A - Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus - Google Patents

Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus

Info

Publication number
JPH104045A
JPH104045A JP15275996A JP15275996A JPH104045A JP H104045 A JPH104045 A JP H104045A JP 15275996 A JP15275996 A JP 15275996A JP 15275996 A JP15275996 A JP 15275996A JP H104045 A JPH104045 A JP H104045A
Authority
JP
Japan
Prior art keywords
measurement
integrated circuit
circuit device
probe light
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15275996A
Other languages
Japanese (ja)
Inventor
Noboru Moriuchi
昇 森内
Shuichi Yamatani
秀一 山谷
Kazuhiro Ono
一博 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15275996A priority Critical patent/JPH104045A/en
Publication of JPH104045A publication Critical patent/JPH104045A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 パターン露光時のフォーカシングまたはレベ
リング調整の際の露光光軸方向におけるウェハ位置の計
測確度を向上する。 【解決手段】 半導体ウェハ1上の露光領域3の4隅に
計測サイト4を設け、この計測サイトにプローブ光を照
射して露光光軸方向における半導体ウェハ1の位置を計
測する。また、計測サイト4の表面形状は、平坦または
特定のパターンに固定する。これにより、計測サイト4
におけるプローブ光の反射位置を特定する。さらに、露
光装置において、プローブ光の照射位置および反射プロ
ーブ光の受光位置を可変することができる計測位置可変
機構を設ける。
(57) [Problem] To improve measurement accuracy of a wafer position in an exposure optical axis direction at the time of focusing or leveling adjustment at the time of pattern exposure. SOLUTION: Measurement sites 4 are provided at four corners of an exposure region 3 on a semiconductor wafer 1, and the measurement sites are irradiated with probe light to measure the position of the semiconductor wafer 1 in the exposure optical axis direction. Further, the surface shape of the measurement site 4 is fixed to a flat or specific pattern. As a result, measurement site 4
To specify the reflection position of the probe light at. Further, in the exposure apparatus, there is provided a measurement position variable mechanism capable of changing the irradiation position of the probe light and the light receiving position of the reflected probe light.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造技術ならびにその製造装置に関し、特
に、微細加工を必要とする微細パターンの形成に適用し
て有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, a manufacturing technique therefor, and a manufacturing apparatus therefor, and more particularly to a technique effective when applied to formation of a fine pattern requiring fine processing.

【0002】[0002]

【従来の技術】半導体集積回路装置、プリント基板、あ
るいは液晶等の表示装置の製造工程において、微細パタ
ーンを形成する技術としては、周知の通りフォトリソグ
ラフィ技術がある。
2. Description of the Related Art As a well-known technique for forming a fine pattern in a manufacturing process of a display device such as a semiconductor integrated circuit device, a printed circuit board, or a liquid crystal, there is a photolithography technology as is well known.

【0003】フォトリソグラフィに用いられる露光装置
は、たとえば、昭和59年11月30日、株式会社オー
ム社発行、「LSIハンドブック」、p425〜p42
6に記載されているとおり、原版上のパターンを加工対
象物上に転写する転写方式が主であり、転写方式には、
原版と加工対象物を近接して設置し露光光を投影する等
倍投影方式、および結像光学系を介して露光光を投影す
る縮小投影方式が知られている。
An exposure apparatus used for photolithography is described in, for example, "LSI Handbook", published by Ohm Co., Ltd. on November 30, 1984, p425-p42.
As described in No. 6, a transfer method for transferring a pattern on an original onto a processing target is mainly used.
There are known an equal-magnification projection method in which an original and an object to be processed are placed close to each other to project exposure light, and a reduction projection method in which exposure light is projected via an imaging optical system.

【0004】これらフォトリソグラフィ工程において
は、原版、加工対象物の位置制御が重要である。すなわ
ち、等倍投影方式においては、原版と加工対象物表面と
の間隔が、縮小投影方式においては、原版、光学系の結
像面および加工対象物表面の各位置関係が重要であり、
これらを正確に制御できなければ解像不良、寸法不良等
の発生による製品の歩留まりの低下を招くこととなる。
In these photolithography processes, it is important to control the positions of the original plate and the object to be processed. That is, in the 1 × projection method, the distance between the original and the surface of the object to be processed, and in the reduced projection method, the positional relationship between the original, the imaging surface of the optical system, and the surface of the object to be processed is important.
If these cannot be controlled accurately, the yield of products will be reduced due to the occurrence of defective resolution, defective dimensions, and the like.

【0005】従って、上記の各位置関係の調整、すなわ
ち、等倍投影方式における原版あるいは縮小投影方式に
おける結像面と加工対象物表面との平行性を調整するレ
ベリング、および加工対象物表面の投影光軸方向の位置
を調整するフォーカシングを正確に行う必要がある。
Accordingly, the above positional relationships are adjusted, that is, leveling for adjusting the parallelism between the image plane and the surface of the workpiece in the original or reduced projection system in the 1: 1 projection system, and the projection of the surface of the workpiece. Focusing for adjusting the position in the optical axis direction needs to be performed accurately.

【0006】[0006]

【発明が解決しようとする課題】上記のレベリングまた
はフォーカシングには、(a)吹き付けられた気体の圧
損によって基準面と被計測表面との距離を求めるエアマ
イクロ法、あるいは、(b)斜め方向から被計測表面に
光を照射し、反射光位置を計測することによる反射光
法、等の一定基準面からの距離を計測する手段が採用さ
れるが、本発明者らの検討の結果、これらの計測には以
下の問題があることを認識するに至った。
The leveling or focusing described above includes (a) an air micro method for determining a distance between a reference surface and a surface to be measured by a pressure loss of a blown gas, or (b) an oblique direction. By irradiating the surface to be measured with light and measuring the distance from a certain reference plane, such as a reflected light method by measuring the position of the reflected light, a method of measuring the distance from a certain reference plane is adopted. He came to recognize that the measurement had the following problems.

【0007】問題点を以下に列記する。[0007] Problems are listed below.

【0008】(1)半導体ウェハの表面には、通常、μ
mオーダーの種々の段差が存在しているが、表面位置の
計測においては、通常数平方mmの面積を有するため、
被計測面内のいずれの部分、つまり加工対象物表面のど
の高さあるいはどの平均的な高さを計測しているのかが
不明である。
(1) Normally, μ
Although there are various steps on the order of m, in the measurement of the surface position, since it usually has an area of several square mm,
It is unknown which part in the surface to be measured, that is, which height or average height of the surface of the workpiece is being measured.

【0009】そのため、原版パターンが異なるごとにフ
ォーカシングの条件を、最適の解像度が得られるように
設定し直す必要がある。しかもこの再設定は焦点深度の
最も小さなパターンを抽出し、これにフォーカシング位
置を合わせ込む必要があり、時間のかかる煩雑な作業で
ある。
For this reason, it is necessary to reset the focusing conditions each time the original pattern is different so as to obtain the optimum resolution. Moreover, this resetting requires extracting a pattern with the smallest depth of focus and adjusting the focusing position to this pattern, which is a time-consuming and complicated operation.

【0010】(2)加工対象物表面のレベリングのため
には、表面位置計測は一点では不可能であり複数点の測
定が必要となる。これらの複数点の被計測領域内でその
表面段差が同等である可能性は非常に低く、一般的には
異なるものと考えられる。このような場合に、前記
(1)記載のフォーカシング条件の設定と同様な手順を
必要とするレベリング条件の設定はさらに煩雑なものと
なる。
(2) For leveling the surface of the object to be processed, surface position measurement cannot be performed at one point, and measurement at a plurality of points is required. It is very unlikely that the surface steps are equal in these measurement areas at a plurality of points, and it is generally considered that they are different. In such a case, the setting of the leveling condition which requires the same procedure as the setting of the focusing condition described in the above (1) becomes more complicated.

【0011】(3)たとえばステップアンドリピート方
式等、露光が加工対象物である半導体ウェハ内で繰り返
される方式の露光装置の場合には、露光ショット毎に前
記(2)記載の複数点の表面位置計測が実施される。し
かし、現在主に用いられている露光装置では表面位置計
測の計測領域が固定されているため、繰り返し露光領域
の配列端では、前記表面位置の計測領域の一部が配列内
のパターン形成領域から外れてしまう場合がある。この
場合、パターン形成領域内の表面形状とパターン形成領
域外の表面形状とは異なることが通例であるため、配列
端の露光ショット時のレベリング調整において、前記
(2)で設定したレベリング条件はから外れたものとな
り、レベリング調整に誤差を含むこととなる。
(3) In the case of an exposure apparatus of a type in which exposure is repeated within a semiconductor wafer to be processed, such as a step-and-repeat type, for example, the surface positions of a plurality of points described in (2) above for each exposure shot Measurement is performed. However, in the exposure apparatus mainly used at present, since the measurement area for surface position measurement is fixed, at the array end of the repeated exposure area, a part of the measurement area for the surface position is shifted from the pattern formation area in the array. It may come off. In this case, since the surface shape inside the pattern formation region is usually different from the surface shape outside the pattern formation region, the leveling condition set in the above (2) should be As a result, the leveling adjustment includes an error.

【0012】(4)現在主流のステップアンドリピート
方式の次に期待されている露光方式としてステップアン
ドスキャン方式があげられるが、ステップアンドスキャ
ン方式の場合には前記(1)〜(3)記載のレベリング
あるいはフォーカシング調整の困難性はさらに大きくな
ると予測される。すなわち、走査の各瞬間における加工
対象物表面の露光光軸方向における位置と、その瞬間に
おける最適フォーカシング位置との関係を把握している
必要が生じる。
(4) A step-and-scan method can be cited as an exposure method expected next to the current mainstream step-and-repeat method. In the case of the step-and-scan method, the above-mentioned items (1) to (3) are used. The difficulty in leveling or focusing adjustments is expected to be even greater. That is, it is necessary to know the relationship between the position of the surface of the processing object in the direction of the exposure optical axis at each moment of scanning and the optimum focusing position at that moment.

【0013】本発明の目的は、露光時のレベリング調整
あるいはフォーカシング調整の精度を向上し、パターン
解像度の高い半導体集積回路装置の製造方法および製造
装置とそれら製造に供することのできる半導体集積回路
装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for manufacturing a semiconductor integrated circuit device having a high pattern resolution by improving the accuracy of leveling adjustment or focusing adjustment at the time of exposure, and a semiconductor integrated circuit device that can be used for the manufacture. To provide.

【0014】本発明の他の目的は、露光時のレベリング
調整あるいはフォーカシング調整における条件設定を容
易にする半導体集積回路装置の製造方法および製造装置
とそれら製造に供することのできる半導体集積回路装置
を提供することにある。
It is another object of the present invention to provide a method and apparatus for manufacturing a semiconductor integrated circuit device which facilitates setting of conditions for leveling adjustment or focusing adjustment at the time of exposure, and a semiconductor integrated circuit device which can be used for the manufacture. Is to do.

【0015】本発明のさらに他の目的は、レベリングお
よびフォーカシング調整においてステップアンドスキャ
ン方式等のさらに高い精度が要求される方式にも対応で
きる半導体集積回路装置の製造方法および製造装置とそ
れら製造に供することのできる半導体集積回路装置を提
供することにある。
Still another object of the present invention is to provide a method and an apparatus for manufacturing a semiconductor integrated circuit device which can cope with a method requiring higher precision such as a step-and-scan method in leveling and focusing adjustment, and to provide them. It is an object of the present invention to provide a semiconductor integrated circuit device which can be used.

【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0017】[0017]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0018】(1)本発明の半導体集積回路装置の製造
方法は、半導体ウェハの表面に原版パターンの投影光を
照射してレジストパターンが形成されるフォトリソグラ
フィ工程を有する半導体集積回路装置の製造方法であっ
て、半導体ウェハの表面に投影光の光軸方向における半
導体ウェハの位置を特定するための計測部位を設け、計
測部位にプローブ光を照射し、プローブ光の反射プロー
ブ光を計測して自動的にフォーカシングまたはレベリン
グを実行するものである。
(1) A method of manufacturing a semiconductor integrated circuit device according to the present invention includes a photolithography step in which a resist pattern is formed by irradiating projection light of an original pattern onto a surface of a semiconductor wafer. A measurement part for specifying the position of the semiconductor wafer in the optical axis direction of the projection light is provided on the surface of the semiconductor wafer, the measurement part is irradiated with the probe light, and the reflected probe light of the probe light is measured to automatically perform the measurement. Focusing or leveling is performed.

【0019】このような半導体集積回路装置の製造方法
によれば、半導体ウェハの表面に投影光軸方向における
半導体ウェハの位置を特定するための計測部位を設け、
これにプローブ光を照射して半導体ウェハの位置を計測
するため、フォーカシングまたはレベリングのための半
導体ウェハの位置計測を正確に行うことができる。
According to such a method of manufacturing a semiconductor integrated circuit device, a measurement portion for specifying the position of the semiconductor wafer in the projection optical axis direction is provided on the surface of the semiconductor wafer,
Since this is irradiated with probe light to measure the position of the semiconductor wafer, the position measurement of the semiconductor wafer for focusing or leveling can be accurately performed.

【0020】すなわち、計測部位を設けない従来の方法
では、被計測領域に段差や任意な形状が存在する場合に
は、どの高さで、あるいはどの平均的な高さでプローブ
光が反射しているかが不明であったが、計測部位を設け
ることにより、プローブ光の反射高さを特定することが
でき、その結果位置計測の精度を向上することが可能と
なる。
That is, in the conventional method in which no measurement site is provided, if a step or an arbitrary shape exists in the area to be measured, the probe light is reflected at any height or at any average height. Although it is unclear whether or not the measurement site is provided, the reflection height of the probe light can be specified, and as a result, the accuracy of position measurement can be improved.

【0021】なお、計測部位の表面形状が平坦である場
合にはプローブ光の反射位置はその表面であることは明
確であることは明らかであるが、計測部位の表面形状に
段差がある場合には、どの高さでプローブ光が反射して
いるか明確ではない。しかし、計測部位の表面形状が同
一である限りはプローブ光の反射の態様が変化すること
はないので、実験により一旦経験的な反射位置を特定す
れば、以後はこの経験的な特定位置を基準に位置計測を
行うことができる。
Although it is clear that the reflection position of the probe light is clearly on the surface when the surface shape of the measurement site is flat, when the surface shape of the measurement site has a step, it is obvious. It is not clear at what height the probe light is being reflected. However, as long as the surface shape of the measurement site is the same, the manner of reflection of the probe light does not change. Therefore, once an empirical reflection position is specified by an experiment, the empirical specified position is used as a reference thereafter. Position measurement.

【0022】(2)本発明の半導体集積回路装置の製造
方法は、前記(1)記載の製造方法であって、フォーカ
シングまたはレベリングを、反射プローブ光の計測によ
り得られる投影光の光軸方向における半導体ウェハの位
置情報と、投影光が照射される領域の半導体ウェハの表
面形状または表面段差に対して一定の相関関係を有する
オフセット情報と、を参照することによって実行するも
のである。
(2) The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method according to (1), wherein the focusing or leveling is performed in the optical axis direction of the projection light obtained by measuring the reflected probe light. This is performed by referring to the position information of the semiconductor wafer and the offset information having a certain correlation with the surface shape or the surface step of the semiconductor wafer in the region irradiated with the projection light.

【0023】このような半導体集積回路装置の製造方法
によれば、フォーカシングまたはレベリングを、半導体
ウェハの位置情報と、投影光が照射される領域の半導体
ウェハの表面形状または表面段差に対して一定の相関関
係を有するオフセット情報とを参照することによって実
行するため、正確なフォーカシングまたはレベリングを
行うことができる。
According to such a method of manufacturing a semiconductor integrated circuit device, focusing or leveling is performed with respect to the position information of the semiconductor wafer and the surface shape or surface step of the semiconductor wafer in a region irradiated with the projection light. Since the adjustment is performed by referring to the offset information having a correlation, accurate focusing or leveling can be performed.

【0024】すなわち、半導体ウェハの位置情報を参照
するのみでは、被計測表面に段差あるいはパターンが存
在する場合には、どの高さを計測しているかが不明であ
るが、前記(1)に記載の計測部位を計測することによ
り確定した高さの表面を計測すると同時に、前記計測部
位の計測高さを基準にして、投影光照射領域の段差ある
いはパターンに固有のオフセット情報を参照するもので
ある。言い換えると、前記投影光照射領域において最適
のフォーカシングまたはレベリングとなるよう前記オフ
セット情報を調整するものである。
That is, if there is a step or a pattern on the surface to be measured only by referring to the position information of the semiconductor wafer, it is unknown which height is being measured. At the same time as measuring the surface of the determined height by measuring the measurement site, and referring to the offset information unique to the step or pattern of the projection light irradiation area, based on the measurement height of the measurement site. . In other words, the offset information is adjusted so that optimum focusing or leveling is achieved in the projection light irradiation area.

【0025】オフセット情報の調整は、あらかじめ、段
差あるいはパターンが明らかな表面に対して条件だしを
行い、最適のフォーカシングあるいはレベリングとなる
オフセット条件を試験して行うことができる。また、レ
イアウト設計のデータから投影光照射領域の段差あるい
はパターンをシミュレートし、このシミュレート情報か
ら、経験によらず、理論的にオフセット値を計算し、オ
フセット情報としてもよい。
The adjustment of the offset information can be performed in advance by performing conditions on a surface where a step or a pattern is evident, and testing the offset conditions for optimal focusing or leveling. Further, a step or a pattern of the projection light irradiation area may be simulated from the layout design data, and an offset value may be theoretically calculated from the simulated information without any experience, and used as offset information.

【0026】(3)本発明の半導体集積回路装置の製造
方法は、前記(2)記載の製造方法であって、オフセッ
ト情報を、計測部位を基準としてレジストパターンから
抽出された最小焦点深度を有する部分の高低差として与
えるものである。
(3) The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method according to the above (2), wherein the offset information has a minimum depth of focus extracted from the resist pattern with reference to the measurement site. This is given as a difference in height between portions.

【0027】このような半導体集積回路装置の製造方法
によれば、オフセット情報が、前記計測部位と最小焦点
深度を有する部分との高低差として与えるため、フォー
カシングおよびレベリングを正確に行うことができる。
According to such a method of manufacturing a semiconductor integrated circuit device, since the offset information is given as a height difference between the measurement site and a portion having the minimum depth of focus, focusing and leveling can be performed accurately.

【0028】すなわち、投影光照射領域にあるパターン
のうち、最小焦点深度を有するパターンに対するフォー
カシングが最もクリチカルなものであるため、この最小
焦点深度を有するパターンにフォーカシングされるよう
オフセット情報を設定するようにしたものである。
That is, among the patterns in the projection light irradiation area, since the focusing on the pattern having the minimum depth of focus is the most critical, the offset information is set so as to focus on the pattern having the minimum depth of focus. It was made.

【0029】(4)本発明の半導体集積回路装置の製造
方法は、前記(1)〜(3)記載の製造方法であって、
計測部位を、半導体ウェハのスクライブライン領域に設
けたものである。
(4) The method for manufacturing a semiconductor integrated circuit device according to the present invention is the method as described in (1) to (3) above,
The measurement site is provided in a scribe line area of a semiconductor wafer.

【0030】このような半導体集積回路装置の製造方法
によれば、計測部位を、半導体ウェハのスクライブライ
ン領域に設けるため、半導体ウェハの無駄をなくし、有
効に活用することができる。
According to such a method of manufacturing a semiconductor integrated circuit device, since the measurement site is provided in the scribe line region of the semiconductor wafer, the semiconductor wafer can be effectively used without waste.

【0031】すなわち、計測部位は、露光工程でのみ利
用されるものであるため、半導体集積回路装置の機能と
して必要なものではない。そこで、最終製品において
は、スクライブされ、なくなってしまう領域に計測部位
を設け、無駄を省いたものである。
That is, since the measurement site is used only in the exposure process, it is not necessary as a function of the semiconductor integrated circuit device. Therefore, in the final product, a measurement site is provided in an area that is scribed and disappears, thereby eliminating waste.

【0032】(5)本発明の半導体集積回路装置の製造
装置は、半導体ウェハの表面に形成されたレジストに原
版パターンの投影光を照射してレジストを露光する半導
体集積回路装置の製造装置であって、投影光の光軸方向
における半導体ウェハの位置を計測するための半導体ウ
ェハの表面に設けられた計測部位にプローブ光を照射す
るプローブ光照射手段、計測部位で反射したプローブ光
の反射プローブ光を計測する反射プローブ光計測手段、
反射プローブ光計測手段により計測された半導体ウェハ
の光軸方向位置と、投影光が照射される領域の半導体ウ
ェハの表面形状または表面段差に対して一定の相関関係
を有するオフセット情報と、を参照してフォーカシング
またはレベリングを実行する光軸方向位置調整手段、を
有するものである。
(5) The apparatus for manufacturing a semiconductor integrated circuit device according to the present invention is an apparatus for manufacturing a semiconductor integrated circuit device for irradiating a resist formed on the surface of a semiconductor wafer with projection light of an original pattern to expose the resist. Means for irradiating probe light to a measurement site provided on the surface of the semiconductor wafer for measuring the position of the semiconductor wafer in the optical axis direction of the projection light, reflected probe light of the probe light reflected by the measurement site Reflection probe light measuring means for measuring
With reference to the optical axis direction position of the semiconductor wafer measured by the reflection probe light measuring means, and offset information having a constant correlation with the surface shape or surface step of the semiconductor wafer in the region irradiated with the projection light. Optical axis direction position adjusting means for performing focusing or leveling.

【0033】このような半導体集積回路装置の製造装置
によれば、反射プローブ光計測手段により計測された半
導体ウェハの光軸方向位置と、投影光が照射される領域
の半導体ウェハの表面形状または表面段差に対して一定
の相関関係を有するオフセット情報とを参照してフォー
カシングまたはレベリングを実行する光軸方向位置調整
手段を有するため、前記(2)に記載の理由と同様の理
由でフォーカシングまたはレベリングを正確に行うこと
ができる。
According to such a semiconductor integrated circuit device manufacturing apparatus, the position of the semiconductor wafer in the optical axis direction measured by the reflection probe light measuring means and the surface shape or surface of the semiconductor wafer in the region irradiated with the projection light Since there is an optical axis direction position adjusting means for executing focusing or leveling with reference to offset information having a certain correlation with the step, focusing or leveling is performed for the same reason as described in (2) above. Can be done accurately.

【0034】(6)本発明の半導体集積回路装置の製造
装置は、前記(5)記載の製造装置であって、プローブ
光照射手段および反射プローブ光計測手段には、プロー
ブ光の照射される半導体ウェハ上の位置を変化させるこ
とが可能な計測位置可変機構が備えられているものであ
る。
(6) The manufacturing apparatus of a semiconductor integrated circuit device according to the present invention is the manufacturing apparatus according to the above (5), wherein the probe light irradiating means and the reflected probe light measuring means are each provided with a semiconductor to which the probe light is irradiated. A measurement position variable mechanism capable of changing a position on the wafer is provided.

【0035】このような半導体集積回路装置の製造装置
によれば、計測位置可変機構が備えられているため、製
品種類あるいはチップサイズにより異なる場所に設けら
れた計測部位に対応することができる。
According to such an apparatus for manufacturing a semiconductor integrated circuit device, since the measurement position variable mechanism is provided, it is possible to cope with measurement sites provided at different locations depending on the product type or chip size.

【0036】すなわち、従来の露光装置等半導体集積回
路装置の製造装置においては、被計測領域を変更するこ
とがハード上許されていなかったが、本発明の製造装置
においては、プローブ光照射位置を変化させて、異なる
計測部位の位置に対応するものである。本発明において
は、その製造装置にプローブ光照射手段と、反射プロー
ブ光計測手段を設けているため、このような要請に応え
易いものとなっている。
That is, in a conventional manufacturing apparatus for a semiconductor integrated circuit device such as an exposure apparatus, it is not allowed to change the area to be measured in terms of hardware, but in the manufacturing apparatus of the present invention, the irradiation position of the probe light is changed. By changing it, it corresponds to the position of a different measurement site. In the present invention, since the manufacturing apparatus is provided with the probe light irradiation means and the reflection probe light measurement means, it is easy to respond to such a demand.

【0037】(7)本発明の半導体集積回路装置は、半
導体基板の主面に半導体集積回路素子が形成された半導
体集積回路装置であって、半導体基板の一部にフォトリ
ソグラフィ工程におけるフォーカシング計測またはレベ
リング計測に用いる計測部位が設けられているものであ
る。
(7) A semiconductor integrated circuit device according to the present invention is a semiconductor integrated circuit device in which a semiconductor integrated circuit element is formed on a main surface of a semiconductor substrate. A measurement part used for leveling measurement is provided.

【0038】このような半導体集積回路装置によれば、
計測部位を設けたため、露光光軸方向の位置合わせの精
度が向上し、半導体集積回路装置の信頼性および歩留ま
りを向上することができる。
According to such a semiconductor integrated circuit device,
Since the measurement site is provided, the accuracy of the alignment in the exposure optical axis direction is improved, and the reliability and yield of the semiconductor integrated circuit device can be improved.

【0039】(8)本発明の半導体集積回路装置は、前
記(7)記載の半導体集積回路装置であって、計測部位
が、フォーカシング計測もしくはレベリング計測の際の
オフセット値と相関付けられた表面形状もしくは表面段
差または平坦な表面を有するものである。
(8) The semiconductor integrated circuit device of the present invention is the semiconductor integrated circuit device according to the above (7), wherein a measured part is correlated with an offset value at the time of focusing measurement or leveling measurement. Alternatively, it has a surface step or a flat surface.

【0040】このような半導体集積回路装置によれば、
計測部位の形状を特定し、どの高さで計測しているかが
精密に決定できる。その結果、露光時の精度が向上し、
半導体集積回路装置の信頼性と歩留まりの向上を図るこ
とができる。
According to such a semiconductor integrated circuit device,
By specifying the shape of the measurement site, it is possible to precisely determine at which height the measurement is being performed. As a result, the accuracy at the time of exposure is improved,
The reliability and the yield of the semiconductor integrated circuit device can be improved.

【0041】[0041]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0042】(実施の形態1)図1は、本発明の一実施
の形態である半導体集積回路装置の製造方法を適用した
半導体ウェハを示した上面図である。
(First Embodiment) FIG. 1 is a top view showing a semiconductor wafer to which a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention is applied.

【0043】本実施の形態1では、ステップアンドリピ
ート方式の露光に適用した場合について説明する。
In the first embodiment, a case where the present invention is applied to exposure of a step-and-repeat method will be described.

【0044】半導体ウェハ1上には、半導体集積回路素
子が作り込まれ、チップ2となる領域であるチップ領域
が形成されている。
On the semiconductor wafer 1, a semiconductor integrated circuit element is formed, and a chip area which is a chip 2 is formed.

【0045】本実施の形態1においては、露光領域3
は、2つのチップ領域からなる。つまり、2つのチップ
領域を同時に露光するものである。
In the first embodiment, the exposure region 3
Consists of two chip areas. That is, two chip areas are exposed simultaneously.

【0046】各露光領域3の隅である4箇所の角部分に
計測部位である計測サイト4が設けられている。計測サ
イト4の表面形状は、特にパターンの存在しないたとえ
ば金属膜の表面であってもよいし、また、特定のパター
ンを設けてもよい。特定のパターンを設ける場合には、
そのパターン形状はウェハ内、ウェハ間または製品間で
固定する必要がある。つまり、その特定のパターンで一
旦条件だしをした場合には、その際に求められたオフセ
ット値は、その特定のパターンに固有の値であり、パタ
ーンの変更は再度の条件だしの必要を生じるからであ
る。
Measurement sites 4 as measurement sites are provided at four corners of each exposure region 3. The surface shape of the measurement site 4 may be, for example, a surface of a metal film having no pattern, or a specific pattern may be provided. If you have a specific pattern,
The pattern shape needs to be fixed within a wafer, between wafers, or between products. In other words, once the condition is set for the specific pattern, the offset value obtained at that time is a value specific to the specific pattern, and changing the pattern requires the condition to be set again. It is.

【0047】このように、露光領域3の4隅に計測サイ
ト4を設けることにより、計測領域を特定し、露光の際
のフォーカシングまたはレベリング調整の基準とするこ
とができる。
As described above, by providing the measurement sites 4 at the four corners of the exposure region 3, the measurement region can be specified and used as a reference for focusing or leveling adjustment at the time of exposure.

【0048】図2は、本実施の形態1の半導体集積回路
装置の製造装置である露光装置の要部を示した側面図で
ある。
FIG. 2 is a side view showing a main part of an exposure apparatus which is an apparatus for manufacturing a semiconductor integrated circuit device according to the first embodiment.

【0049】半導体ウェハ1は、ウェハステージ5上に
設置された微動ステージ6上に保持され、ウェハステー
ジ5の移動により露光領域3間の移動を行い、微動ステ
ージ6によりフォーカシングまたはレベリング調整を行
うための半導体ウェハ1の移動を行う。
The semiconductor wafer 1 is held on a fine movement stage 6 installed on the wafer stage 5, and is moved between the exposure regions 3 by moving the wafer stage 5, and the focusing or leveling adjustment is performed by the fine movement stage 6. Of the semiconductor wafer 1 is performed.

【0050】露光光7は図示しない紫外線光源から発
し、適当な光学系により整形された後、レチクルホルダ
8に保持されたレチクル9に照射される。本実施の形態
1では、縮小投影露光方式を例示しているため、レチク
ル9は実際のパターンの5倍の大きさのパターンを用い
ているが、1以上の任意の倍率とすることができる。
The exposure light 7 is emitted from an unillustrated ultraviolet light source, shaped by an appropriate optical system, and then irradiated onto a reticle 9 held by a reticle holder 8. Since the first embodiment exemplifies the reduced projection exposure method, the reticle 9 uses a pattern having a size five times as large as the actual pattern, but it can have any magnification of 1 or more.

【0051】レチクル9を透過した露光光7は、結像光
学系10を通過して、半導体ウェハ1の露光領域3に照
射される。このとき、レチクル9のパターンは5分の1
に縮小され、照射される。
The exposure light 7 transmitted through the reticle 9 passes through the image forming optical system 10 and irradiates the exposure area 3 of the semiconductor wafer 1. At this time, the pattern of the reticle 9 is 1/5
And irradiated.

【0052】露光光7の照射に先立ち、露光光7の結像
面と半導体ウェハ1の表面の最適結像面を一致させるフ
ォーカシングあるいはレベリングの操作が必要である。
Prior to the irradiation of the exposure light 7, a focusing or leveling operation for matching the image formation surface of the exposure light 7 with the optimum image formation surface of the surface of the semiconductor wafer 1 is required.

【0053】本実施の形態1では、フォーカシングおよ
びレベリングのための半導体ウェハ1の位置計測は、発
光素子11を出射しスリット12および位置計測用光学
系13を通過したプローブ光14を、半導体ウェハ1上
に設けた計測サイト4に照射し、ここで反射し、位置計
測用光学系13を通過した反射プローブ光15を受光素
子16で計測して、計測サイト4の露光光7の方向にお
ける位置を検出して行う。
In the first embodiment, the position measurement of the semiconductor wafer 1 for focusing and leveling is performed by using the probe light 14 emitted from the light emitting element 11 and passing through the slit 12 and the position measurement optical system 13. The light is irradiated on the measurement site 4 provided above, reflected here, and the reflected probe light 15 that has passed through the position measurement optical system 13 is measured by the light receiving element 16 to determine the position of the measurement site 4 in the direction of the exposure light 7. Detect and perform.

【0054】フォーカシングおよびレベリングは、この
位置計測により求められた計測サイト4の各位置と、結
像光学系10により決まるレチクル9のパターン像の結
像面を所定の距離を保つように調整することによって行
う。ここで所定の距離とは、半導体ウェハ1上のチップ
領域に設けられる回路パターンにより異なるバイアス値
を指す。つまり、計測サイト4の位置計測結果をセンシ
ングして最適フォーカス状態あるいは最適レベル状態を
実現するようフィードバックループを形成して自動制御
を行う際の、計測値と目標値との偏差であるバイアス値
をあらかじめ半導体ウェハ1上のパターンに合わせて設
定しておくこととなる。バイアス値は、半導体ウェハ1
上のパターンごとに条件だしあるいは理論的に計算によ
り求める。
Focusing and leveling are performed so that each position of the measurement site 4 obtained by the position measurement and the image plane of the pattern image of the reticle 9 determined by the image forming optical system 10 are maintained at a predetermined distance. Done by Here, the predetermined distance indicates a bias value that differs depending on a circuit pattern provided in a chip region on the semiconductor wafer 1. That is, a bias value, which is a deviation between a measured value and a target value, is formed when a feedback loop is formed to perform an automatic control by sensing a position measurement result of the measurement site 4 and realizing an optimum focus state or an optimum level state. This must be set in advance according to the pattern on the semiconductor wafer 1. The bias value is set for the semiconductor wafer 1
The condition is determined for each of the above patterns or theoretically obtained by calculation.

【0055】このように計測サイト4を積極的に設け
て、これを計測することによりフォーカシングあるいは
レベリングを行うことにより、従来、計測サイト4を設
けずにいわば適当に半導体ウェハ1上の任意の位置を計
測する場合に比較して、格段に計測の精度を向上するこ
とができる。すなわち、従来は任意のパターンであった
ため、パターン毎にプローブ光14の反射する高さが異
なっていたが、本実施の形態1では、計測サイト4を特
定し、さらに計測サイト4の表面形状、パターンをも特
定するため、フォーカシングあるいはレベリング調整時
のプローブ光の反射高さが常に同一の状態で反射し、ま
た、同一の高さで反射させることができる。この結果、
一旦条件だしを終了したパターンに対しては、再度の条
件だしの必要はなく、製造工程を簡略化し、コスト削
減、歩留まり向上等に寄与することができる。
As described above, the measurement site 4 is positively provided, and focusing or leveling is performed by measuring the measurement site 4. , The accuracy of measurement can be significantly improved. That is, conventionally, since the pattern was an arbitrary pattern, the height at which the probe light 14 was reflected was different for each pattern. However, in the first embodiment, the measurement site 4 is specified, and the surface shape of the measurement site 4 is further determined. Since the pattern is also specified, the reflection height of the probe light at the time of focusing or leveling adjustment is always reflected in the same state and can be reflected at the same height. As a result,
It is not necessary to repeat the condition for the pattern once the condition has been completed, which simplifies the manufacturing process and can contribute to cost reduction, improvement in yield, and the like.

【0056】また、本実施の形態1の露光装置には、プ
ローブ光14の照射位置を可変することができる計測位
置可変手段であるロータリエンコーダ17と角度可変ミ
ラー18が設けられている。同時に、反射プローブ光1
5の受光位置を化偏する計測位置可変手段であるロータ
リエンコーダ17と角度可変ミラー18も設けられてい
る。これら計測位置可変手段により、半導体ウェハ1上
の計測サイト4の位置を固定する必要が無く、任意の位
置に計測サイト4を設けることができる。
Further, the exposure apparatus of the first embodiment is provided with a rotary encoder 17 which is a measurement position changing means capable of changing the irradiation position of the probe light 14 and an angle variable mirror 18. At the same time, the reflected probe light 1
A rotary encoder 17 and a variable angle mirror 18 are also provided as variable measuring position means for deviating the light receiving position of No. 5. By these measurement position changing means, there is no need to fix the position of the measurement site 4 on the semiconductor wafer 1, and the measurement site 4 can be provided at an arbitrary position.

【0057】計測サイト4の位置は、チップ2の内部に
設けられてもよいが、本実施の形態1では、チップ2の
外側であるスクライブライン内に設けられている。この
ため、半導体ウェハ1がスクライブされて切断された後
には計測サイト4も削られて消失するが、計測サイト4
は半導体集積回路装置の機能に何ら寄与するものではな
いので、むしろ好ましく、半導体ウェハ1の面積を有効
に活用することができる。また、スクライブライン内に
はチップ2内とは異なり、複雑な段差が存在しないた
め、より高精度なフォーカシングまたはレベリングを行
うことが可能である。
Although the position of the measurement site 4 may be provided inside the chip 2, in the first embodiment, it is provided inside a scribe line outside the chip 2. Therefore, after the semiconductor wafer 1 is scribed and cut, the measurement site 4 is also shaved and disappears.
Does not contribute to the function of the semiconductor integrated circuit device at all, and is rather preferable, and the area of the semiconductor wafer 1 can be effectively utilized. Further, unlike the chip 2, there is no complicated step in the scribe line, so that more accurate focusing or leveling can be performed.

【0058】なお、プローブ光14のスポット径は約5
0μmとすることができ、この場合には、スクライブラ
イン内での計測を十分に行うことができる。
The spot diameter of the probe light 14 is about 5
In this case, the measurement within the scribe line can be sufficiently performed.

【0059】このように、各露光領域3での露光に先立
ち、上記した計測機構を用いて各露光領域3ごとに4点
の計測サイト4の露光光7の光軸方向における位置計測
を行い、微動ステージ6により半導体ウェハ1の高さあ
るいは回転を制御することにより、高精度なフォーカシ
ングおよびレベリングを実行することができる。
As described above, prior to the exposure in each exposure area 3, the position of the exposure light 7 at the four measurement sites 4 in the optical axis direction is measured for each of the exposure areas 3 using the above-described measurement mechanism. By controlling the height or rotation of the semiconductor wafer 1 by the fine movement stage 6, highly accurate focusing and leveling can be performed.

【0060】(実施の形態2)図3は、実施の形態1で
説明した計測方法をステップアンドスキャン方式の露光
装置に適用した場合の露光領域を1チップについて示し
た上面図である。
(Embodiment 2) FIG. 3 is a top view showing an exposure area for one chip when the measurement method described in Embodiment 1 is applied to a step-and-scan type exposure apparatus.

【0061】本実施の形態2では、チップ2の両側に、
短冊状の計測サイト19が設けられている。
In the second embodiment, on both sides of the chip 2,
A strip-shaped measurement site 19 is provided.

【0062】露光領域20は、チップ2の両側の計測サ
イト19にまたがって直線状に形成され、上下方向にス
キャンされるものである。
The exposure area 20 is formed linearly over the measurement sites 19 on both sides of the chip 2 and is scanned in the vertical direction.

【0063】このような半導体集積回路装置の製造方法
によれば、露光光が露光領域20をスキャン露光してい
る最中にその露光している場所のチップ2の高さをリア
ルタイムに計測することができる。これにより、スキャ
ン露光に際してスキャンに先立ちチップ2のフォーカシ
ングおよびレベリングを行い、スキャン終了までその値
を固定するのではなく、スキャン中においてもスキャン
と同時にフォーカシングおよびレベリング調整を実行す
ることが可能である。
According to such a method of manufacturing a semiconductor integrated circuit device, the height of the chip 2 at the location where the exposure light is being exposed is measured in real time while the exposure light is scanning the exposure area 20. Can be. Thus, it is possible to execute focusing and leveling adjustment at the same time as scanning, even during scanning, instead of performing focusing and leveling of the chip 2 prior to scanning at the time of scanning exposure and fixing the values until scanning is completed.

【0064】これにより、ステップアンドスキャン方式
における露光を高い精度で行うことができ、半導体集積
回路装置の性能向上と、歩留まりの向上にも寄与するこ
とができる。また、チップ2のサイズの拡大化要求にも
容易に対応することが可能となる。
As a result, the exposure in the step-and-scan method can be performed with high accuracy, which can contribute to the improvement of the performance of the semiconductor integrated circuit device and the improvement of the yield. Further, it is possible to easily cope with a request for increasing the size of the chip 2.

【0065】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.

【0066】たとえば、実施の形態1では縮小投影露光
方式の場合を説明したが、等倍投影露光に適用してもよ
いことはいうまでもない。
For example, in the first embodiment, the case of the reduced projection exposure method has been described, but it goes without saying that the invention may be applied to the same size projection exposure.

【0067】また、実施の形態1では計測サイト4を4
箇所設けた例について説明したが、3箇所あるいは5箇
所以上であってもよいことはいうまでもない。このと
き、全てをスクライブライン内に設けてもよく、また、
全てをチップ2の領域内に設けてもよい。さらに、その
一部をスクライブライン内、その他をチップ2の領域内
に設けてもよい。
In the first embodiment, the measurement sites 4 are
Although the example in which the parts are provided has been described, it goes without saying that three or five or more places may be provided. At this time, everything may be provided in the scribe line,
All may be provided in the area of the chip 2. Further, a part thereof may be provided in the scribe line, and the other may be provided in the chip 2 region.

【0068】さらに、上記本実施の形態1および2で
は、半導体ウェハ1の場合を説明したが、基板は、ガラ
スあるいはセラミックス等であっても構わない。
Further, in the first and second embodiments, the case of the semiconductor wafer 1 has been described, but the substrate may be glass or ceramic.

【0069】[0069]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0070】(1)半導体ウェハの表面に投影光軸方向
における半導体ウェハの位置を特定するための計測部位
を設け、これにプローブ光を照射して半導体ウェハの位
置を計測するため、フォーカシングまたはレベリングの
ための半導体ウェハの位置計測を正確に行うことができ
る。
(1) A measuring portion for specifying the position of the semiconductor wafer in the projection optical axis direction is provided on the surface of the semiconductor wafer, and the position of the semiconductor wafer is measured by irradiating the measuring portion with the probe light. Measurement of the position of the semiconductor wafer can be accurately performed.

【0071】(2)フォーカシングまたはレベリング
を、半導体ウェハの位置情報と、投影光が照射される領
域の半導体ウェハの表面形状または表面段差に対して一
定の相関関係を有するオフセット情報とを参照すること
によって実行するため、正確なフォーカシングまたはレ
ベリングを行うことができる。
(2) Focusing or leveling refers to the position information of the semiconductor wafer and offset information having a certain correlation with the surface shape or surface step of the semiconductor wafer in the region irradiated with the projection light. , Accurate focusing or leveling can be performed.

【0072】(3)オフセット情報が、前記計測部位と
最小焦点深度を有する部分との高低差として与えるた
め、フォーカシングおよびレベリングを正確に行うこと
ができる。
(3) Since the offset information is given as a height difference between the measurement site and the portion having the minimum depth of focus, focusing and leveling can be performed accurately.

【0073】(4)計測部位を半導体ウェハのスクライ
ブライン領域に設けるため、半導体ウェハの無駄をなく
し、有効に活用することができる。また、平坦面を利用
して高精度なフォーカシングおよびレベリングを行うこ
とができる。
(4) Since the measurement site is provided in the scribe line area of the semiconductor wafer, the semiconductor wafer can be effectively used without waste. In addition, highly accurate focusing and leveling can be performed using the flat surface.

【0074】(5)計測位置可変機構を備えるため、製
品種類あるいはチップサイズにより異なる場所に設けら
れた計測部位に対応することができる。
(5) Since the measurement position variable mechanism is provided, it is possible to cope with measurement sites provided at different locations depending on the product type or chip size.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体集積回路装
置の製造方法を適用した半導体ウェハを示した上面図で
ある。
FIG. 1 is a top view showing a semiconductor wafer to which a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention is applied.

【図2】本実施の形態1の半導体集積回路装置の製造装
置である露光装置の要部を示した側面図である。
FIG. 2 is a side view showing a main part of an exposure apparatus which is a manufacturing apparatus of the semiconductor integrated circuit device according to the first embodiment.

【図3】本発明の他の実施の形態である半導体集積回路
装置の製造方法をステップアンドスキャン方式の露光装
置に適用した場合の露光領域を1チップについて示した
上面図である。
FIG. 3 is a top view showing an exposure region for one chip when a method of manufacturing a semiconductor integrated circuit device according to another embodiment of the present invention is applied to a step-and-scan exposure apparatus.

【符号の説明】[Explanation of symbols]

1 半導体ウェハ 2 チップ 3 露光領域 4 計測サイト 5 ウェハステージ 6 微動ステージ 7 露光光 8 レチクルホルダ 9 レチクル 10 結像光学系 11 発光素子 12 スリット 13 位置計測用光学系 14 プローブ光 15 反射プローブ光 16 受光素子 17 ロータリエンコーダ 18 角度可変ミラー 19 計測サイト 20 露光領域 Reference Signs List 1 semiconductor wafer 2 chip 3 exposure area 4 measurement site 5 wafer stage 6 fine movement stage 7 exposure light 8 reticle holder 9 reticle 10 imaging optical system 11 light emitting element 12 slit 13 position measuring optical system 14 probe light 15 reflection probe light 16 light reception Element 17 Rotary encoder 18 Variable angle mirror 19 Measurement site 20 Exposure area

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの表面に原版パターンの投
影光を照射してレジストパターンが形成されるフォトリ
ソグラフィ工程を有する半導体集積回路装置の製造方法
であって、 前記半導体ウェハの表面に、前記投影光の光軸方向にお
ける前記半導体ウェハの位置を特定するための計測部位
を設け、前記計測部位にプローブ光を照射し、前記プロ
ーブ光の反射プローブ光を計測して、自動的にフォーカ
シングまたはレベリングを実行することを特徴とする半
導体集積回路装置の製造方法。
1. A method for manufacturing a semiconductor integrated circuit device, comprising: a photolithography step in which a resist pattern is formed by irradiating a projection light of an original pattern onto a surface of a semiconductor wafer, wherein the projection is performed on the surface of the semiconductor wafer. Providing a measurement site for specifying the position of the semiconductor wafer in the optical axis direction of light, irradiating the measurement site with probe light, measuring the reflected probe light of the probe light, and automatically performing focusing or leveling. A method of manufacturing a semiconductor integrated circuit device.
【請求項2】 請求項1記載の製造方法であって、 前記フォーカシングまたはレベリングは、前記反射プロ
ーブ光の計測により得られる前記投影光の光軸方向にお
ける前記半導体ウェハの位置情報と、 前記投影光が照射される領域の前記半導体ウェハの表面
形状または表面段差に対して一定の相関関係を有するオ
フセット情報と、 を参照することによって実行されることを特徴とする半
導体集積回路装置の製造方法。
2. The manufacturing method according to claim 1, wherein the focusing or the leveling is performed on position information of the semiconductor wafer in an optical axis direction of the projection light obtained by measuring the reflection probe light, and the projection light. And a offset information having a fixed correlation with a surface shape or a surface step of the semiconductor wafer in a region to be irradiated with the semiconductor integrated circuit device.
【請求項3】 請求項2記載の製造方法であって、 前記オフセット情報は、前記計測部位を基準として、前
記レジストパターンから抽出された最小焦点深度を有す
る部分の高低差として与えられるものであることを特徴
とする半導体集積回路装置の製造方法。
3. The manufacturing method according to claim 2, wherein the offset information is given as a height difference of a portion having a minimum depth of focus extracted from the resist pattern with reference to the measurement site. A method for manufacturing a semiconductor integrated circuit device.
【請求項4】 請求項1、2または3記載の製造方法で
あって、 前記計測部位は、前記半導体ウェハのスクライブライン
領域に設けられていることを特徴とする半導体集積回路
装置の製造方法。
4. The method according to claim 1, wherein the measurement site is provided in a scribe line region of the semiconductor wafer.
【請求項5】 半導体ウェハの表面に形成されたレジス
トに原版パターンの投影光を照射して前記レジストを露
光する半導体集積回路装置の製造装置であって、 前記投影光の光軸方向における前記半導体ウェハの位置
を計測するための前記半導体ウェハの表面に設けられた
計測部位に、プローブ光を照射するプローブ光照射手
段、 前記計測部位で反射した前記プローブ光の反射プローブ
光を計測する反射プローブ光計測手段、 前記反射プローブ光計測手段により計測された、前記半
導体ウェハの前記光軸方向における位置と、前記投影光
が照射される領域の前記半導体ウェハの表面形状または
表面段差に対して一定の相関関係を有するオフセット情
報と、を参照してフォーカシングまたはレベリングを実
行する光軸方向位置調整手段、 を有することを特徴とする半導体集積回路装置の製造装
置。
5. An apparatus for manufacturing a semiconductor integrated circuit device, which irradiates a resist formed on a surface of a semiconductor wafer with projection light of an original pattern and exposes the resist, wherein the semiconductor is arranged in an optical axis direction of the projection light. Probe light irradiating means for irradiating probe light to a measurement site provided on the surface of the semiconductor wafer for measuring the position of the wafer; reflected probe light for measuring the reflected probe light of the probe light reflected at the measurement site Measuring means, a constant correlation between the position of the semiconductor wafer in the optical axis direction measured by the reflection probe light measuring means and a surface shape or a surface step of the semiconductor wafer in a region irradiated with the projection light. Optical axis direction position adjustment means for executing focusing or leveling with reference to offset information having a relationship. Apparatus for manufacturing a semiconductor integrated circuit device according to claim Rukoto.
【請求項6】 請求項5記載の製造装置であって、 前記プローブ光照射手段および前記反射プローブ光計測
手段には、前記プローブ光の照射される前記半導体ウェ
ハ上の位置を変化させることが可能な計測位置可変機構
が備えられていることを特徴とする半導体集積回路装置
の製造装置。
6. The manufacturing apparatus according to claim 5, wherein the probe light irradiation unit and the reflection probe light measurement unit can change a position on the semiconductor wafer to which the probe light is irradiated. An apparatus for manufacturing a semiconductor integrated circuit device, comprising a variable measurement position mechanism.
【請求項7】 半導体基板の主面に半導体集積回路素子
が形成された半導体集積回路装置であって、 前記半導体基板の一部に、フォトリソグラフィ工程にお
けるフォーカシング計測またはレベリング計測に用いる
計測部位が設けられていることを特徴とする半導体集積
回路装置。
7. A semiconductor integrated circuit device in which a semiconductor integrated circuit element is formed on a main surface of a semiconductor substrate, wherein a measurement portion used for focusing measurement or leveling measurement in a photolithography process is provided on a part of the semiconductor substrate. A semiconductor integrated circuit device characterized in that:
【請求項8】 請求項7記載の半導体集積回路装置であ
って、 前記計測部位は、前記フォーカシング計測もしくはレベ
リング計測の際のオフセット値と相関付けられた表面形
状もしくは表面段差、または平坦な表面、を有するもの
であることを特徴とする半導体集積回路装置。
8. The semiconductor integrated circuit device according to claim 7, wherein the measurement site is a surface shape or a surface step correlated with an offset value at the time of the focusing measurement or the leveling measurement, or a flat surface; A semiconductor integrated circuit device characterized by having:
JP15275996A 1996-06-14 1996-06-14 Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus Pending JPH104045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15275996A JPH104045A (en) 1996-06-14 1996-06-14 Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15275996A JPH104045A (en) 1996-06-14 1996-06-14 Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus

Publications (1)

Publication Number Publication Date
JPH104045A true JPH104045A (en) 1998-01-06

Family

ID=15547538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15275996A Pending JPH104045A (en) 1996-06-14 1996-06-14 Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus

Country Status (1)

Country Link
JP (1) JPH104045A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334826A (en) * 2001-05-09 2002-11-22 Canon Inc Exposure method, surface alignment method, exposure apparatus and device manufacturing method
JP2007114758A (en) * 2005-09-21 2007-05-10 Tohoku Univ Exposure method
JP2008091903A (en) * 2006-09-29 2008-04-17 Asml Netherlands Bv Lithographic apparatus, and device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334826A (en) * 2001-05-09 2002-11-22 Canon Inc Exposure method, surface alignment method, exposure apparatus and device manufacturing method
JP2007114758A (en) * 2005-09-21 2007-05-10 Tohoku Univ Exposure method
JP2008091903A (en) * 2006-09-29 2008-04-17 Asml Netherlands Bv Lithographic apparatus, and device manufacturing method

Similar Documents

Publication Publication Date Title
JP4136067B2 (en) Detection apparatus and exposure apparatus using the same
EP1413928B1 (en) Apparatus and method for scanning exposure
JP3181050B2 (en) Projection exposure method and apparatus
KR100875008B1 (en) Exposure apparatus and device manufacturing method
JPH0419545B2 (en)
JPH0845814A (en) Exposure apparatus and positioning method
JPH1055946A (en) Exposure condition measurement method
CN109313405B (en) Method and apparatus for determining the position of a target structure on a substrate, method and apparatus for determining the position of a substrate
US6002487A (en) Alignment method for performing alignment between shot areas on a wafer
US5361122A (en) Autofocusing device and projection exposure apparatus with the same
JPH08288193A (en) Alignment method
JPH09260250A (en) Exposure apparatus and exposure method
US6456374B1 (en) Exposure apparatus and a device manufacturing method using the same
JP3335126B2 (en) Surface position detecting apparatus and scanning projection exposure apparatus using the same
JP3754743B2 (en) Surface position setting method, wafer height setting method, surface position setting method, wafer surface position detection method, and exposure apparatus
JPH06216005A (en) Levelling mating plane measuring method
JPS5918950A (en) Apparatus for projection transfer of mask on work piece and adjusting method thereof
JP2000187338A (en) Exposure apparatus and device manufacturing method
JP2000012455A (en) Charged particle beam transfer exposure apparatus and method for aligning mask and sensitive substrate in charged particle beam transfer exposure apparatus
JP4174324B2 (en) Exposure method and apparatus
JPH104045A (en) Semiconductor integrated circuit device, method of manufacturing the same, and manufacturing apparatus
JPH0963924A (en) Alignment method
CN114647155A (en) Measuring apparatus, exposure apparatus, and article manufacturing method
JPS63107139A (en) How to align photosensitive substrate
KR100436055B1 (en) Reticle stage