[go: up one dir, main page]

JPH10339880A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH10339880A
JPH10339880A JP15058497A JP15058497A JPH10339880A JP H10339880 A JPH10339880 A JP H10339880A JP 15058497 A JP15058497 A JP 15058497A JP 15058497 A JP15058497 A JP 15058497A JP H10339880 A JPH10339880 A JP H10339880A
Authority
JP
Japan
Prior art keywords
video signal
signal line
liquid crystal
metal layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15058497A
Other languages
Japanese (ja)
Inventor
Masataka Natori
正高 名取
Nobuyuki Ishige
信幸 石毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP15058497A priority Critical patent/JPH10339880A/en
Publication of JPH10339880A publication Critical patent/JPH10339880A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 映像信号線の各ラインごとに映像信号の遅延
差が生じるのを防止し、これにより表示面の輝度の均一
性を確保する。 【解決手段】 液晶を介して対向配置される透明基板の
うち一方の透明基板の液晶側の面に、その各画素領域に
映像信号を供給する映像信号線が形成され、この映像信
号線の映像信号供給端子の近傍にて、該映像信号供給端
子と接続される映像駆動回路の電極のピッチに一致づけ
るように屈曲されて形成されている液晶表示装置におい
て、前記映像信号線は、画素領域側から延在される第1
金属層と映像信号供給端子にまで延在される第2金属層
とから構成され、これら第1金属層と第2金属層は一部
互いに重畳されて形成されているとともに、第1金属層
と第2金属層とで形成されるそれぞれの映像信号線の配
線抵抗がそれぞれ略同じになるように、各第1金属層の
それぞれの延在端部までの長さあるいは幅が設定されて
いる。
(57) [Summary] [PROBLEMS] To prevent a delay difference of a video signal from occurring for each video signal line, thereby ensuring uniformity of luminance on a display surface. SOLUTION: A video signal line for supplying a video signal to each pixel region is formed on a liquid crystal side surface of one of the transparent substrates opposed to each other via a liquid crystal, and an image of the video signal line is formed. In a liquid crystal display device which is formed in the vicinity of a signal supply terminal so as to be bent so as to match a pitch of an electrode of a video drive circuit connected to the video signal supply terminal, the video signal line is connected to a pixel region side. Extending from the first
The first metal layer and the second metal layer are formed so as to partially overlap each other, and include a first metal layer and a second metal layer extending to the video signal supply terminal. The length or width of each of the first metal layers up to each extending end is set such that the wiring resistance of each video signal line formed with the second metal layer is substantially the same.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に係
り、特にアクティブ・マトリックス型と称される液晶表
示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly to a liquid crystal display called an active matrix type.

【0002】[0002]

【従来の技術】アクティブ・マトリックス型と称される
液晶表示装置は、液晶を介して対向配置される一対の透
明ガラス基板のうちその一方の透明ガラス基板の液晶側
の面に、x方向に延在しy方向に並設された走査信号線
とこの走査信号線と絶縁されy方向に延在しx方向に並
設された映像信号線とが形成され、これら各信号線によ
って囲まれた矩形状の各領域において画素領域を構成す
るようになっている。
2. Description of the Related Art A liquid crystal display device called an active matrix type extends in the x direction on a liquid crystal side surface of one of a pair of transparent glass substrates which are arranged to face each other with a liquid crystal interposed therebetween. A scanning signal line arranged in the y direction and a video signal line insulated from the scanning signal line and extending in the y direction and arranged in the x direction are formed, and a rectangle surrounded by these signal lines is formed. A pixel region is formed in each region of the shape.

【0003】そして、各画素領域には、走査信号線から
の走査信号(電圧)の供給によってオンされる薄膜トラ
ンジスタと、このオンされた薄膜トランジスタを介して
映像信号線からの映像信号(電圧)が印加される画素電
極とが具備されている。
To each pixel region, a thin film transistor turned on by the supply of a scanning signal (voltage) from a scanning signal line, and a video signal (voltage) from a video signal line are applied via the turned on thin film transistor. Pixel electrode to be provided.

【0004】なお、これら各画素電極の集合された領域
によって表示領域が構成されることはいうまでもない。
It is needless to say that a display area is constituted by an area where these pixel electrodes are gathered.

【0005】各走査信号線には透明ガラス基板に対して
外付けあるいは搭載される走査駆動回路から走査信号が
供給されるようになっており、各映像信号線にはやはり
透明ガラス基板に対して外付けあるいは搭載される映像
駆動回路から映像信号が供給されるようになっている。
A scanning signal is supplied to each scanning signal line from a scanning drive circuit externally mounted on or mounted on the transparent glass substrate. Each video signal line is also supplied to the transparent glass substrate. A video signal is supplied from an external or mounted video drive circuit.

【0006】ここで、走査駆動回路は複数の半導体IC
から構成され、それぞれの半導体ICがグループ化され
た複数の互いに隣接する走査信号線を担当するようにな
っている。また、同様に、映像駆動回路も複数の半導体
ICから構成され、それぞれの半導体ICがグループ化
された複数の互いに隣接する映像信号線を担当するよう
になっている。
Here, the scanning drive circuit is composed of a plurality of semiconductor ICs.
, And each semiconductor IC is responsible for a plurality of adjacent scanning signal lines that are grouped. Similarly, the video drive circuit is also composed of a plurality of semiconductor ICs, and each semiconductor IC is responsible for a plurality of video signal lines adjacent to each other, which are grouped.

【0007】このことから、走査信号線のうち走査駆動
回路に接続される部分(端子部)は、該走査駆動回路の
各電極のピッチに一致させるため、表示領域から延在さ
れる各走査信号線はそれぞれ走査駆動回路の近傍で互い
に収束するようなパターンで形成されるのが通常とな
る。
For this reason, a portion (terminal portion) of the scanning signal line connected to the scanning drive circuit is provided with each scanning signal extending from the display area in order to match the pitch of each electrode of the scanning driving circuit. Usually, the lines are formed in a pattern converging with each other near the scanning drive circuit.

【0008】同様に、映像信号線においても、表示領域
から延在される部分がそれぞれ映像駆動回路の近傍で互
いに収束するようなパターンで形成されている。
Similarly, also in the video signal line, portions extending from the display area are formed in a pattern such that they converge in the vicinity of the video drive circuit.

【0009】[0009]

【発明が解決しようとする課題】このような構成からな
る液晶表示装置は、近年において解像度が飛躍的に向上
し、これに伴い特に映像信号線の一ラインあたりの映像
信号の選択時間が極めて短くなってきている。
In the liquid crystal display device having such a configuration, the resolution has been dramatically improved in recent years, and accordingly, the selection time of the video signal per one video signal line is extremely short. It has become to.

【0010】このことから、各映像信号線が映像駆動回
路の近傍において上述のようなパターンで形成されてい
る場合、映像駆動回路からみて配線抵抗が各映像信号線
で異なり、時定数も各映像信号線ごとに異なっているこ
とが無視できない状況となってきている。
Thus, when each video signal line is formed in the above-described pattern in the vicinity of the video drive circuit, the wiring resistance differs from each video signal line as viewed from the video drive circuit, and the time constant is also different for each video signal line. It is becoming impossible to disregard that the signal lines are different.

【0011】表示領域に供給される映像信号において映
像信号線の各ラインごとに遅延差が生じ、表示面の輝度
の不均一性が目立ってくるからである。
This is because, in the video signal supplied to the display area, a delay difference occurs for each of the video signal lines, and unevenness in luminance on the display surface becomes conspicuous.

【0012】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、映像信号線の各ラインご
とに映像信号の遅延差が生じるのを防止し、これにより
表示面の輝度の均一性を確保できる液晶表示装置を提供
することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to prevent a delay difference in a video signal from being generated for each video signal line, and thereby to reduce the luminance of a display surface. It is an object of the present invention to provide a liquid crystal display device capable of ensuring uniformity of the liquid crystal display.

【0013】[0013]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0014】すなわち、液晶を介して対向配置される透
明基板のうち一方の透明基板の液晶側の面に、その各画
素領域に映像信号を供給する映像信号線が形成され、こ
の映像信号線の映像信号供給端子の近傍にて、該映像信
号供給端子と接続される映像駆動回路の電極のピッチに
一致づけるように屈曲されて形成されている液晶表示装
置において、前記映像信号線は、画素領域側から延在さ
れる第1金属層と映像信号供給端子にまで延在される第
2金属層とから構成され、これら第1金属層と第2金属
層は一部互いに重畳されて形成されているとともに、第
1金属層と第2金属層とで形成されるそれぞれの映像信
号線の配線抵抗がそれぞれ略同じになるように、各第1
金属層のそれぞれの延在端部までの長さあるいは幅が設
定されていることを特徴とするものである。
That is, a video signal line for supplying a video signal to each pixel area is formed on a liquid crystal side surface of one of the transparent substrates opposed to each other with a liquid crystal interposed therebetween. In a liquid crystal display device which is formed in the vicinity of a video signal supply terminal so as to be bent to match a pitch of an electrode of a video drive circuit connected to the video signal supply terminal, the video signal line is provided in a pixel region. A first metal layer extending from the side and a second metal layer extending to the video signal supply terminal, and the first metal layer and the second metal layer are formed so as to partially overlap each other. And each of the first and second metal layers is formed such that the wiring resistance of each video signal line is substantially the same.
The length or width up to each extending end of the metal layer is set.

【0015】このように構成された液晶表示装置は、第
1金属層と第2金属層とで形成されるそれぞれの映像信
号線の配線抵抗がそれぞれ略同じになり、時定数のばら
つきがなくなるようになる。
In the liquid crystal display device thus configured, the wiring resistances of the video signal lines formed by the first metal layer and the second metal layer are substantially the same, and the time constant does not vary. become.

【0016】このため、表示面の輝度の均一性を確保で
きるようになる。
For this reason, it is possible to ensure the uniformity of the luminance on the display surface.

【0017】[0017]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施例1〕以下、本発明による液晶表示装置の一実施
例であるCOG(Chip on Grass)と称されるアクティ
ブ・マトリックス型液晶表示装置を図面を用いて説明す
る。
[Embodiment 1] An active matrix type liquid crystal display device called COG (Chip on Grass) which is one embodiment of the liquid crystal display device according to the present invention will be described below with reference to the drawings.

【0018】TFT基板の概略構成 まず、図2は、液晶を介して互いに対向配置される一対
の透明ガラス基板のうち一方の透明ガラス基板1、いわ
ゆるTFT基板と称される透明ガラス基板1の液晶側の
面の構成を示す平面図である。なお、このTFT基板と
対向配置される他の透明ガラス基板(TFT基板に対し
てフィルタ基板と称される)は図示していないが、図中
一点鎖線枠Aの個所を外輪郭として対向配置され、その
液晶側の面には各画素に共通な共通電極(透明電極)が
形成されているとともに、対応する画素毎に色の異なる
カラーフィルタが形成されている。
Schematic Configuration of TFT Substrate First, FIG. 2 shows a liquid crystal of a transparent glass substrate 1, which is a so-called TFT substrate, out of a pair of transparent glass substrates disposed to face each other via a liquid crystal. It is a top view which shows the structure of a side surface. Although another transparent glass substrate (referred to as a filter substrate with respect to the TFT substrate) disposed opposite to the TFT substrate is not shown, the transparent glass substrate is disposed opposite to the dashed line frame A in the figure as an outer contour. On the liquid crystal side, a common electrode (transparent electrode) common to each pixel is formed, and a color filter having a different color is formed for each corresponding pixel.

【0019】透明ガラス基板1の液晶側の面には、図中
x方向に延在しy方向に並設される走査信号線(ゲート
信号線)2が形成され、また、この走査信号線2と絶縁
されてy方向に延在しx方向に並設される映像信号線
(ドレイン信号線)3が形成されている。
On the surface of the transparent glass substrate 1 on the liquid crystal side, there are formed scanning signal lines (gate signal lines) 2 extending in the x direction in the figure and juxtaposed in the y direction. A video signal line (drain signal line) 3 extending in the y-direction and juxtaposed in the x-direction is formed insulated.

【0020】これら各信号線によって囲まれる矩形状の
各領域はそれぞれ画素領域となり、これら各画素領域の
集合によって表示領域が構成されるようになっている。
Each rectangular area surrounded by each of the signal lines becomes a pixel area, and a display area is configured by a set of these pixel areas.

【0021】なお、前記各画素領域には画素電極および
薄膜トランジスタ等が形成されているが、これらの詳細
な構成は後に詳述する。
A pixel electrode, a thin film transistor, and the like are formed in each of the pixel regions, and the detailed configuration thereof will be described later.

【0022】それぞれの走査信号線2は、たとえばその
左端が液晶を介して対向配置される他の透明ガラス基板
の外輪郭に相当する部分(この部分にはシール材が形成
されている)の外側にまで延在され、透明ガラス基板1
にフェースダウンボンディングによって搭載された半導
体IC5の電極に接続されるようになっている。
Each scanning signal line 2 has, for example, a left end outside a portion corresponding to the outer contour of another transparent glass substrate disposed oppositely via a liquid crystal (a sealing material is formed in this portion). To the transparent glass substrate 1
Are connected to the electrodes of the semiconductor IC 5 mounted by face-down bonding.

【0023】この半導体IC5は走査信号線2に走査信
号を供給するための走査駆動回路として機能するもので
ある。
The semiconductor IC 5 functions as a scan drive circuit for supplying a scan signal to the scan signal line 2.

【0024】また、この半導体IC5は複数個からな
り、それぞれの半導体IC5は適当な数で順次グループ
化された複数の走査信号線2を担当するようになってい
る。
The semiconductor ICs 5 are composed of a plurality, and each semiconductor IC 5 is responsible for a plurality of scanning signal lines 2 which are sequentially grouped by an appropriate number.

【0025】さらに、これら各半導体IC5を駆動させ
るための信号を入力させるための端子6が透明ガラス基
板1の周辺に形成され、この端子6は半導体ICの電極
に接続されるようになっている。
Further, a terminal 6 for inputting a signal for driving each of these semiconductor ICs 5 is formed around the transparent glass substrate 1, and this terminal 6 is connected to an electrode of the semiconductor IC. .

【0026】すなわち、この液晶表示装置の外付け部品
となる外部回路からの信号は、透明ガラス基板1の周辺
に形成された端子6から半導体IC5に入力され、この
半導体IC5によって形成された走査信号は走査信号線
2に供給されるようになっている。
That is, a signal from an external circuit, which is an external component of the liquid crystal display device, is input to a semiconductor IC 5 from a terminal 6 formed around the transparent glass substrate 1, and a scanning signal formed by the semiconductor IC 5 Are supplied to the scanning signal line 2.

【0027】なお、同図から明らかなように、各走査信
号線2のうち半導体IC5に接続される部分(端子部)
は、該半導体IC5の各電極のピッチに一致させるた
め、表示領域から延在される各走査信号線2はそれぞれ
半導体IC5の近傍で互いに収束するようなパターンで
形成されている。
As is clear from FIG. 1, a portion (terminal portion) of each scanning signal line 2 connected to the semiconductor IC 5.
In order to match the pitch of each electrode of the semiconductor IC 5, each scanning signal line 2 extending from the display area is formed in a pattern converging with each other near the semiconductor IC 5.

【0028】また、それぞれの映像信号線3は、たとえ
ばその下端が液晶を介して対向配置される他の透明ガラ
ス基板の外輪郭に相当する部分(この部分にはシール材
が形成されている)の外側にまで延在され、透明ガラス
基板1に搭載された半導体IC7の電極に接続されるよ
うになっている。
Each of the video signal lines 3 has, for example, a portion corresponding to the outer contour of another transparent glass substrate whose lower end is opposed via a liquid crystal (a sealing material is formed on this portion). And is connected to the electrode of the semiconductor IC 7 mounted on the transparent glass substrate 1.

【0029】この半導体IC7は映像信号線3に映像信
号を供給するための映像駆動回路として機能するもので
ある。
The semiconductor IC 7 functions as a video drive circuit for supplying a video signal to the video signal line 3.

【0030】また、この半導体IC7は複数個からな
り、それぞれの半導体IC7は適当な数で順次グループ
化された複数の映像信号線3を担当するようになってい
る。
The semiconductor ICs 7 are composed of a plurality, and each semiconductor IC 7 is responsible for a plurality of video signal lines 3 which are sequentially grouped by an appropriate number.

【0031】さらに、これら各半導体IC7を駆動させ
るための信号を入力させるための端子8が透明ガラス基
板1の周辺に形成され、この端子8は半導体IC7の電
極に接続されるようになっている。
Further, a terminal 8 for inputting a signal for driving each of these semiconductor ICs 7 is formed around the transparent glass substrate 1, and this terminal 8 is connected to an electrode of the semiconductor IC 7. .

【0032】すなわち、この液晶表示装置の外付け部品
となる外部回路からの信号は、透明ガラス基板1の周辺
に形成された端子8から半導体IC7に入力され、この
半導体IC7によって形成された映像信号は映像信号線
3に供給されるようになっている。
That is, a signal from an external circuit serving as an external component of the liquid crystal display device is input to a semiconductor IC 7 from a terminal 8 formed around the transparent glass substrate 1 and a video signal formed by the semiconductor IC 7 is formed. Are supplied to the video signal line 3.

【0033】なお、同図から明らかなように、各映像信
号線3のうち半導体IC7に接続される部分(端子部)
は、該半導体IC7の各電極のピッチに一致させるた
め、表示領域から延在される各映像信号線3はそれぞれ
半導体IC7の近傍で互いに収束するようなパターンで
形成されている。
As is apparent from FIG. 2, a portion (terminal portion) of each video signal line 3 connected to the semiconductor IC 7.
In order to match the pitch of each electrode of the semiconductor IC 7, each video signal line 3 extending from the display area is formed in a pattern converging with each other near the semiconductor IC 7.

【0034】画素領域の構成 図3は、互いに隣接する走査信号線2と互いに隣接する
映像信号線3とで囲まれた画素領域の構成の詳細を示し
た平面図である。なお、図3のVI−VI線における断面図
を図4に示している。
Configuration of Pixel Region FIG. 3 is a plan view showing details of the configuration of a pixel region surrounded by scanning signal lines 2 adjacent to each other and video signal lines 3 adjacent to each other. FIG. 4 is a sectional view taken along line VI-VI of FIG.

【0035】図3において、透明ガラス基板1の液晶側
の面に、x方向に延在しy方向に並設される走査信号線
2がある。この走査信号線2はたとえばAlからなり、
その表面が陽極化成されて酸化膜が生成されたものとな
っている。しかし、この材料に限定されることはなく他
の金属層であってもよいことはいうまでもない。
In FIG. 3, a scanning signal line 2 extending in the x direction and juxtaposed in the y direction is provided on the surface of the transparent glass substrate 1 on the liquid crystal side. This scanning signal line 2 is made of, for example, Al,
The surface is anodized to form an oxide film. However, it is needless to say that the material is not limited to this material and may be another metal layer.

【0036】そして、この走査信号線2を覆うようにし
て透明ガラス基板1の面のほぼ全域には、たとえばSi
N膜からなる絶縁膜10が形成されている。
Then, substantially the entire surface of the transparent glass substrate 1 is covered with, for example, Si so as to cover the scanning signal lines 2.
An insulating film 10 made of an N film is formed.

【0037】この絶縁膜10は、走査信号線2に対する
映像信号線3との交差領域においては層間絶縁膜とし
て、また、後述の薄膜トランジスタTFTの形成領域に
おいてはゲート絶縁膜として、さらには、後述の付加容
量素子Caddの形成領域においては誘電体膜として、
それぞれ機能するようになっている。
The insulating film 10 serves as an interlayer insulating film in a region where the scanning signal line 2 intersects with the video signal line 3, as a gate insulating film in a region where a thin film transistor TFT described later is formed, and further, as described later. In the formation region of the additional capacitance element Cadd, as a dielectric film,
Each one works.

【0038】そして、この絶縁膜の上面であって、薄膜
トランジスタの形成領域には島状の半導体層11が形成
されている。
The island-shaped semiconductor layer 11 is formed on the upper surface of the insulating film and in the region where the thin film transistor is to be formed.

【0039】薄膜トランジスタTFTの形成領域は、た
とえば図中画素領域の左下の部分に形成され、走査信号
線2の一部に重畳する領域となっている。走査信号線2
の一部が薄膜トランジスタTFTのゲート電極としての
機能をもたせるようにしているからである。
The formation region of the thin film transistor TFT is formed, for example, in the lower left portion of the pixel region in the figure, and is a region that overlaps a part of the scanning signal line 2. Scan signal line 2
Is to have a function as a gate electrode of the thin film transistor TFT.

【0040】半導体層11としては、いわゆるi型のア
モルファスSiが使用され、その表面にドレイン電極お
よびソース電極を形成することによっていわゆる逆スタ
ガ構造のMIS型トランジスタが形成されることにな
る。この場合におけるドレイン電極およびソース電極
は、映像信号線と同時に形成される(したがって材料も
同じ)ようになっている。
As the semiconductor layer 11, so-called i-type amorphous Si is used. By forming a drain electrode and a source electrode on the surface of the semiconductor layer 11, a so-called inverted staggered MIS transistor is formed. In this case, the drain electrode and the source electrode are formed simultaneously with the video signal line (therefore, the material is the same).

【0041】すなわち、図中y方向に延在しx方向に並
設される映像信号線3があり、この映像信号線3の一部
が延在されてドレイン電極3Dが形成され、また、この
ドレイン電極と所定のチャネル長に相当する間隙を保っ
てソース電極3Sが形成されている。
That is, there is a video signal line 3 extending in the y direction in the figure and juxtaposed in the x direction. A part of the video signal line 3 is extended to form a drain electrode 3D. The source electrode 3S is formed so as to keep a gap corresponding to a predetermined channel length from the drain electrode.

【0042】なお、このソース電極3Sは後に詳述する
画素電極13と接続される部分となり、この接続領域を
確保するための延在部が画素領域側に設けられている。
The source electrode 3S is a portion connected to the pixel electrode 13 described later in detail, and an extension for securing this connection region is provided on the pixel region side.

【0043】そして、この場合の映像信号線3およびこ
の映像信号線3と同時に形成されるドレイン電極3Dお
よびソース電極3Sは、CrとAlとの順次積層による
積層膜によって形成されている。
In this case, the video signal line 3 and the drain electrode 3D and the source electrode 3S formed simultaneously with the video signal line 3 are formed by a laminated film of Cr and Al sequentially laminated.

【0044】さらに、このように形成された映像信号線
3等を覆って透明ガラス基板1の表面のほぼ全域には、
たとえばSiN膜からなる保護膜12が形成されてい
る。この保護膜12は、主として薄膜トランジスタTF
Tに対する液晶の直接の接触を回避し、これによって、
薄膜トランジスタTFTに特性劣化が生じるのを防止で
きるようになっている。
Further, almost the entire surface of the transparent glass substrate 1 covering the video signal lines 3 and the like formed as described above is provided.
For example, a protective film 12 made of a SiN film is formed. This protective film 12 is mainly made of the thin film transistor TF
Avoid direct contact of the liquid crystal with T, thereby
It is possible to prevent the characteristics of the thin film transistor TFT from deteriorating.

【0045】そして、この保護膜12の上面における画
素領域にはITO(Indium-Tin-Oxide)からなる画素電
極13が形成されている。この場合、保護膜12には薄
膜トランジスタTFTのソース電極3Sの延在部の一部
を露出させるためのコンタクト孔14が予め形成されて
おり、このコンタクト孔14を通して該画素電極13は
ソース電極3Sと電気的な接続が図れるようになってい
る。
A pixel electrode 13 made of ITO (Indium-Tin-Oxide) is formed in a pixel region on the upper surface of the protective film 12. In this case, a contact hole 14 for exposing a part of the extension of the source electrode 3S of the thin film transistor TFT is formed in the protective film 12 in advance, and the pixel electrode 13 is connected to the source electrode 3S through the contact hole 14. Electrical connection can be achieved.

【0046】なお、画素電極13は薄膜トランジスタT
FTを駆動する走査信号線2と異なる他の隣接する走査
信号線2に一部重畳されるように形成されている。これ
により該走査信号線2と画素電極13との間に付加容量
素子Caddが形成されるようになり、その誘電体膜は
絶縁膜10と保護膜12とからなる。
The pixel electrode 13 is a thin film transistor T
It is formed so as to be partially overlapped with another adjacent scanning signal line 2 different from the scanning signal line 2 for driving the FT. As a result, the additional capacitance element Cadd is formed between the scanning signal line 2 and the pixel electrode 13, and the dielectric film includes the insulating film 10 and the protective film 12.

【0047】このように構成された画素領域は、走査信
号線2からの走査信号(電圧)の供給によって薄膜トラ
ンジスタTFTがオンし、このオンされた薄膜トランジ
スタTFTを介して映像信号線3からの映像信号(電
圧)が画素電極13に印加できるようになっている。
In the pixel region thus configured, the thin film transistor TFT is turned on by the supply of the scanning signal (voltage) from the scanning signal line 2, and the video signal from the video signal line 3 is turned on through the turned on thin film transistor TFT. (Voltage) can be applied to the pixel electrode 13.

【0048】そして、薄膜トランジスタTFTがオフし
た際には、前記付加容量素子Caddによって映像信号
が画素電極13に長く蓄積されるようになっている。
When the thin film transistor TFT is turned off, the video signal is stored in the pixel electrode 13 by the additional capacitance element Cadd for a long time.

【0049】映像信号線の半導体ICとの接続部 図1は、映像信号線3の半導体IC7との接続部の詳細
を示す平面図である。
The connecting portion Figure 1 with the semiconductor IC of the video signal lines is a plan view showing the details of the connection portion between the semiconductor IC7 of the video signal line 3.

【0050】同図では、一個の半導体IC7に接続され
る各映像信号線3のそれぞれを示したものであるが、他
の半導体IC7に接続される各映像信号線3のそれぞれ
も同様の構成となっている。
Although FIG. 2 shows each of the video signal lines 3 connected to one semiconductor IC 7, each of the video signal lines 3 connected to another semiconductor IC 7 has the same configuration. Has become.

【0051】表示領域側から互いに平行な状態で延在さ
れる各走査信号線3は、前述したようにCrとAlとの
順次積層からなる積層膜で構成され、シール材(図中一
点鎖線枠Aに示す)を越えた部分から、半導体IC7側
へ指向するように、その走行方向を変えて延在するよう
にして形成されている。
Each of the scanning signal lines 3 extending in parallel with each other from the display area side is formed of a laminated film composed of a sequential lamination of Cr and Al, as described above. A shown in FIG. 5A), and extends so as to extend toward the semiconductor IC 7 while changing its running direction.

【0052】すなわち、同図に示すように、半導体IC
7が担当する映像信号線3のうち、中央に位置づけられ
ている映像信号線3はそのまま直進するようにして延在
しているが、その両脇にそれぞれ位置づけられる他の全
ての映像信号線3は中央の映像信号線3側に屈曲され、
さらに、各映像信号線3が互いに平行になるように再度
屈曲され、そのまま半導体IC7の各電極7aに対向す
る位置にまで延在されている。
That is, as shown in FIG.
Among the video signal lines 3 in charge of 7, the video signal line 3 positioned at the center extends as it goes straight, but all the other video signal lines 3 positioned on both sides thereof, respectively. Is bent toward the center video signal line 3 side,
Further, each video signal line 3 is bent again so as to be parallel to each other, and extends to a position facing each electrode 7a of the semiconductor IC 7 as it is.

【0053】このことから、半導体IC7に接続される
各映像信号線3は、その中央部に位置づけられる映像信
号線3において最も配線長が短く、その両側の映像信号
線において外側に位置づけられるにともなって順次長く
なっていく関係にある。
From this, each video signal line 3 connected to the semiconductor IC 7 has the shortest wiring length in the video signal line 3 located at the center thereof, and is located outside in the video signal lines on both sides thereof. It is in a relationship that it becomes longer sequentially.

【0054】各配線ピッチを等しくするため各映像信号
線3の線幅は通常等しく形成していることから、それら
の配線抵抗も中央部に位置づけられる映像信号線3にお
いて最も小さく、その両側の映像信号線において外側に
位置づけられるにともなって順次大きくなっていく関係
にある。
Since the line widths of the video signal lines 3 are usually made equal in order to equalize the wiring pitches, their wiring resistances are also the smallest in the video signal line 3 located at the center, and the video signals on both sides thereof are small. The relationship is such that as the signal line is positioned on the outside, it gradually increases.

【0055】本実施例は、このことに鑑み、CrとAl
との順次積層からなる積層膜で構成された映像信号線3
を、半導体IC7の電極7aまでの配線経路において、
その配線経路の長さにほぼ比例させて途中まで延在させ
て構成していることにある。
In this embodiment, in view of this, Cr and Al
Signal line 3 composed of a laminated film formed by sequentially laminating
In the wiring path to the electrode 7a of the semiconductor IC 7,
The configuration is such that it extends halfway in proportion to the length of the wiring path.

【0056】すなわち、中央部の映像信号線3はその長
さが最も短いことから、CrとAlとの順次積層からな
る積層膜で構成された映像信号線3も最も短く延在さ
せ、順次外側に位置づけられる映像信号線3はそれにと
もなって順次長く延在させるように構成している。
That is, since the length of the video signal line 3 at the center is the shortest, the video signal line 3 composed of a laminated film composed of a sequential lamination of Cr and Al is also extended the shortest, and is sequentially extended to the outside. Are arranged so as to extend sequentially longer accordingly.

【0057】そして、これらCrとAlとの順次積層か
らなる積層膜で構成された映像信号線3と、半導体IC
7の各電極との接続は、該積層膜と比較して抵抗値の高
い他の導電層20を介して行うようになっている。
Then, a video signal line 3 composed of a laminated film composed of these Cr and Al layers in sequence and a semiconductor IC
The connection with each of the electrodes 7 is made via another conductive layer 20 having a higher resistance value than the laminated film.

【0058】この導電層20としては、本実施例の場
合、画素電極13の形成と同時に形成するITO膜を用
い、表示領域からシール材(一点鎖線枠A)を越えて形
成されるCrとAlとの順次積層からなる積層膜で構成
された映像信号線3を完全に覆った状態で、半導体IC
7の対応する電極7aの位置にまで延在されて形成され
ている。
In the case of the present embodiment, an ITO film formed simultaneously with the formation of the pixel electrode 13 is used as the conductive layer 20, and Cr and Al are formed from the display region beyond the sealing material (dashed-dotted line frame A). The semiconductor IC is completely covered with the video signal line 3 composed of a laminated film of
7 is formed to extend to the position of the corresponding electrode 7a.

【0059】このITO膜からなる導電層20は、映像
信号線3の一部として機能することはいうまでもない
が、大気に直接触れるCrとAlとの順次積層からなる
積層膜の電食発生を防止する機能を有するとともに、半
導体IC7の電極7aとの接続を図る端子部としても信
頼性よく機能することになる。
It is needless to say that the conductive layer 20 made of the ITO film functions as a part of the video signal line 3. , And also functions reliably as a terminal for connecting to the electrode 7a of the semiconductor IC 7.

【0060】そして、このITO膜を含むそれぞれの映
像信号線3は、長さの相違によって生じる配線抵抗の相
違を、CrとAlからなる映像信号線の長さの調整によ
って、極めて小さくなるように構成されていることにな
る。
Each of the video signal lines 3 including the ITO film has an extremely small difference in wiring resistance caused by a difference in length by adjusting the length of the video signal line made of Cr and Al. It will be configured.

【0061】このことから、映像信号線の各ラインごと
に映像信号の遅延差が生じるのを防止でき、これにより
表示面の輝度の均一性を確保できるようになる。
From this, it is possible to prevent a delay difference of a video signal from being generated for each of the video signal lines, thereby making it possible to ensure uniformity of luminance on the display surface.

【0062】〔実施例2〕上述した実施例1は、表示部
における画素電極13が保護膜12の上面に形成された
構成、つまり画素電極13が最上層として形成された液
晶表示装置を対象として説明したものである。
Embodiment 2 Embodiment 1 described above is directed to a liquid crystal display device in which the pixel electrode 13 in the display section is formed on the upper surface of the protective film 12, that is, the liquid crystal display device in which the pixel electrode 13 is formed as the uppermost layer. It is explained.

【0063】しかし、該画素電極が最下層として形成さ
れた液晶表示装置においても本発明が適用されることは
いうまでもない。
However, it goes without saying that the present invention is also applied to a liquid crystal display device in which the pixel electrode is formed as the lowermost layer.

【0064】画素領域の構成 図5は、画素電極が最下層として形成された液晶表示装
置の画素領域の構成を示す平面図である。なお、同図に
おけるI−I線における断面図を図6に、II−II線におけ
る断面図を図7に、III−III線における断面図を図7に
示している。
Structure of Pixel Region FIG. 5 is a plan view showing the structure of a pixel region of a liquid crystal display device in which pixel electrodes are formed as the lowermost layer. FIG. 6 is a sectional view taken along the line II in FIG. 6, FIG. 7 is a sectional view taken along the line II-II, and FIG. 7 is a sectional view taken along the line III-III.

【0065】図5において、走査信号線をGL、映像信
号線をDLとして表し、また、画素電極をITO1とし
て表している。
In FIG. 5, a scanning signal line is represented by GL, a video signal line is represented by DL, and a pixel electrode is represented by ITO1.

【0066】ここで、走査信号線Glは、図7および図
8に示すように、Alからなる導電層g1からなり、そ
の表面を陽極化成して酸化膜AOFが形成されたものを
用いている。これにより、Alの特有な現象であるヒロ
ックの発生を該酸化膜AOFによって防止するようにな
っている。
Here, as shown in FIGS. 7 and 8, the scanning signal line Gl is composed of a conductive layer g1 made of Al, the surface of which is anodized to form an oxide film AOF. . As a result, generation of hillocks, which is a specific phenomenon of Al, is prevented by the oxide film AOF.

【0067】映像信号線DLは、CrとAlの順次積層
からなる積層膜から構成され、これにともなって、薄膜
トランジスタTFTのドレイン電極SD2およびソース
電極Sd3も同様の材料からなる積層膜で構成されてい
る。
The video signal line DL is composed of a laminated film composed of a sequential lamination of Cr and Al. Accordingly, the drain electrode SD2 and the source electrode Sd3 of the thin film transistor TFT are composed of a laminated film composed of the same material. I have.

【0068】薄膜トランジスタTFTのゲート酸化膜G
Iは、その上層に形成される半導体層ASと同一のパタ
ーンでエッチングされて形成されているため、画素電極
ITO1を完全に被うことなく形成されている。
Gate oxide film G of thin film transistor TFT
Since I is formed by etching with the same pattern as the semiconductor layer AS formed thereon, it is formed without completely covering the pixel electrode ITO1.

【0069】これとともに、図6に示すように、保護膜
PSV1は該画素電極ITO1の領域において開口を設
ける構成としていることから、光の透過率の向上が該ゲ
ート酸化膜GIおよび保護膜PSV1によって妨げられ
ない構成となっている。
In addition, as shown in FIG. 6, since the protective film PSV1 has a structure in which an opening is provided in the region of the pixel electrode ITO1, the light transmittance is improved by the gate oxide film GI and the protective film PSV1. The configuration is not obstructed.

【0070】また、薄膜トランジスタTFTのソース電
極SD1の画素電極ITO1に対する接続も該ゲート酸
化膜GIにコンタクト穴を設けることなく直接にできる
ようになっている。
The connection of the source electrode SD1 of the thin film transistor TFT to the pixel electrode ITO1 can be made directly without providing a contact hole in the gate oxide film GI.

【0071】映像信号線の半導体ICとの接続部 図9は、図1と対応する図であり、図1よりもさらに具
体的に示した平面図である。
[0071] The connection portion between the semiconductor IC of the video signal line 9 is a view corresponding to FIG. 1 is a plan view more specifically shown than FIG.

【0072】図9においても、ドレイン映像信号駆動回
路は透明基板上にCOG(Chip onGrass)実装される構
成となっており、表示領域の画素ピッチとドレイン映像
信号駆動回路と接続するための端子ピッチが異なるた
め、表示領域とドレイン映像信号駆動回路実装部との間
はピッチを調整するために図示のようにドレイン信号線
の一部を斜め方向に配置されるようにレイアウトされて
いる。
Also in FIG. 9, the drain video signal drive circuit is configured to be mounted on a transparent substrate by COG (Chip on Grass), and the pixel pitch of the display area and the terminal pitch for connection to the drain video signal drive circuit are provided. Therefore, the layout between the display area and the drain video signal drive circuit mounting portion is arranged so that a part of the drain signal line is arranged in an oblique direction as shown in FIG.

【0073】図10(a)は、図9におけるドレイン映
像信号線の表示領域とドレイン映像信号駆動回路との間
にレイアウトされる斜め配線部のみを示した図である。
FIG. 10A is a diagram showing only the diagonal wiring portion laid out between the display region of the drain video signal line and the drain video signal drive circuit in FIG.

【0074】同図においては、この配線部の縦構造(層
構造)は、2枚の透明基板を重ね合わせるためのシール
材を塗布または印刷する部分を境として異なっている。
In the same drawing, the vertical structure (layer structure) of the wiring portion is different from the boundary where a seal material for overlaying two transparent substrates is applied or printed.

【0075】すなわち、シール材塗布(印刷)部に対し
てドレイン映像信号駆動回路実装部側は透明基板膜面を
上として最上層からPAS/ITOの2層構造となって
いる。これは、シール材の外側にAl/Cr膜を用いな
い構成とすることによって、この部分に電食を発生させ
ないようになっている。
That is, the drain video signal drive circuit mounting portion has a two-layer structure of PAS / ITO from the uppermost layer with the transparent substrate film surface facing upward with respect to the sealing material application (printing) portion. In this configuration, no Al / Cr film is used outside the sealing material, so that electrolytic corrosion is prevented from being generated in this portion.

【0076】なお、ITOは画素電極ITO1と同一の
工程で形成され、PASは保護膜PSV1の延在部分と
して形成されるようになっている。
The ITO is formed in the same step as the pixel electrode ITO1, and the PAS is formed as an extension of the protective film PSV1.

【0077】また、シール材塗布(印刷)部に対して表
示領域側は透明基板膜面側を上として最上層からPAS
/ITOの2層構造の部分と、PAS/Al/Cr/I
TOの4層構造の部分がある。
The display area side of the sealing material application (printing) portion is PAS from the uppermost layer with the transparent substrate film surface side up.
/ ITO double layer structure, PAS / Al / Cr / I
There is a four-layer structure of TO.

【0078】ここで、Al/Cr/(ITO)の構造か
らなるドレイン信号線のパターンを図10(b)に示
す。
Here, the pattern of the drain signal line having the structure of Al / Cr / (ITO) is shown in FIG.

【0079】なお、この実施例においては、Al/Cr
の2層は同一ホトマスクを用いてパターン形成を行うた
め、PAS/Al/Cr/ITOの4層構造のパターン
は3枚のホトマスクを用いて形成する。
In this embodiment, Al / Cr
Since the two layers are patterned using the same photomask, the four-layer pattern of PAS / Al / Cr / ITO is formed using three photomasks.

【0080】ここで、パターン設計時には、ITO膜の
シート抵抗を20Ω/□、Al/Cr膜のシート抵抗を
0.09Ω/□としており、前記斜め配線部の配線抵抗
はシート抵抗がAl/Cr膜に比べて3桁異なるITO
膜のパターン幅、および長さに大きく依存するようにな
っている。
Here, at the time of pattern design, the sheet resistance of the ITO film was set to 20 Ω / □, the sheet resistance of the Al / Cr film was set to 0.09 Ω / □, and the wiring resistance of the diagonal wiring portion was determined to be Al / Cr. ITO three orders of magnitude different from membrane
It greatly depends on the pattern width and length of the film.

【0081】このようなことから、斜め配線を形成する
導電膜のうち、シート抵抗の低いAl/Cr膜の長さを
調整することにより、ドレイン映像信号線の配線抵抗を
基板内において一定とすることができる。
Thus, by adjusting the length of the Al / Cr film having a low sheet resistance among the conductive films forming the oblique wiring, the wiring resistance of the drain video signal line is made constant in the substrate. be able to.

【0082】上述した実施例においては、斜め配線を形
成しているITO層、およびAl/Cr層のパターンは
前ラインにおいてそれぞれ同一幅としてレイアウトして
ある。つまり、ドレイン映像信号駆動回路一つに対応す
る斜め配線1ブロックの中で、最も斜め配線が長くなる
ブロックの端部にあたる配線はシート抵抗の高いITO
層をできるだけ長くする必要がある。
In the above-described embodiment, the patterns of the ITO layer and the Al / Cr layer forming the oblique wiring are laid out to have the same width in the previous line. That is, in one diagonal wiring block corresponding to one drain video signal driving circuit, the wiring corresponding to the end of the block having the longest diagonal wiring is ITO having a high sheet resistance.
The layers need to be as long as possible.

【0083】よって、シート抵抗がITO層に比べて低
いAl/Cr層は、ブロックの端部においては最も長く
なるようにレイアウトされ、また、シール材の外側には
Al/Crを形成しないようにしている。また、ブロッ
クの中央部においては、Al/Cr層は最も短くなるよ
うにレイアウトされている。
Therefore, the Al / Cr layer having a lower sheet resistance than the ITO layer is laid out so as to be the longest at the end of the block, and the Al / Cr layer is formed so that no Al / Cr is formed outside the sealing material. ing. At the center of the block, the Al / Cr layer is laid out so as to be the shortest.

【0084】図11は、図10(a)におけるA部を拡
大したものである。図12は、図10(b)におけるB
部を拡大したものである。このことからAl/Cr層の
長さが除々に変化していることが明らかとなる。
FIG. 11 is an enlarged view of a portion A in FIG. FIG. 12 shows B in FIG.
The section is enlarged. From this, it becomes clear that the length of the Al / Cr layer is gradually changing.

【0085】上述した実施例では、映像信号線の長さの
相違によって生じる配線抵抗の相違をCrとAlからな
る映像信号線の長さを調整することによって小さくして
いるものであるが、これに限定されることはないことは
いうまでもない。
In the above-described embodiment, the difference in the wiring resistance caused by the difference in the length of the video signal line is reduced by adjusting the length of the video signal line made of Cr and Al. Needless to say, the present invention is not limited to this.

【0086】たとえば、表示領域から延在されるCrと
Alからなる映像信号線の幅を変化させることによって
行うようにしてもよいことはもちろんである。
For example, it goes without saying that this may be performed by changing the width of the video signal line composed of Cr and Al extending from the display area.

【0087】すなわち、ITO膜の幅の範囲内で、中央
部の前記映像信号線の幅を最も小さくし、その外側に順
次位置づけられる従って順次大きくするようにしてもよ
い。さらに、長さおよび幅のそれぞれの設定によって映
像信号線の全体の配線抵抗を同じようにしてもよいこと
はいうまでもない。
That is, within the range of the width of the ITO film, the width of the video signal line at the central portion may be minimized, and the width may be sequentially increased outside the central portion. Further, it goes without saying that the entire wiring resistance of the video signal line may be made the same by setting the length and the width.

【0088】また、上述した実施例では、表示領域内に
形成する映像信号線としてCrとAlの順次積層からな
る積層膜を用いたものであるが、このような材料および
積層構造に限定されることはなく、他の材料で、また一
層構造で形成してもよいことはいうまでもない。
In the above-described embodiment, the video signal lines formed in the display area are formed by using a laminated film composed of Cr and Al in order. However, the present invention is limited to such materials and the laminated structure. It goes without saying that it may be formed of another material or a single layer structure.

【0089】また、上述した実施例では、映像信号線の
半導体ICと接続が図れる部分においてITO膜を用い
たものであるが、この材料に限定されることはなく、端
子部の形成に適した他の金属層であってもよいことはい
うまでもない。
In the above-described embodiment, the ITO film is used in the portion where the video signal line can be connected to the semiconductor IC. However, the present invention is not limited to this material and is suitable for forming the terminal portion. It goes without saying that another metal layer may be used.

【0090】さらに、本実施例では、いわゆるCOG型
のものについて説明したものであるが、これに限定され
ないことはもちろんである。
Further, in this embodiment, the so-called COG type is described, but it is needless to say that the present invention is not limited to this.

【0091】表示領域からシール材を越えて延在される
映像信号線が映像駆動回路(半導体IC)と接続される
部分において、該映像駆動回路の電極のピッチに一致づ
けるようにして、それらが屈曲されて互いに収束するよ
うなパターンで形成されていれば本発明が適用できるか
らである。
In the portion where the video signal line extending from the display area beyond the sealant is connected to the video drive circuit (semiconductor IC), the video signal line is made to coincide with the electrode pitch of the video drive circuit. This is because the present invention can be applied as long as the patterns are bent and converged with each other.

【0092】[0092]

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、映像信号線の各ラ
インごとに映像信号の遅延差が生じるのを防止でき、こ
れにより表示面の輝度の均一性を確保できるようにな
る。
As is apparent from the above description,
ADVANTAGE OF THE INVENTION According to the liquid crystal display device by this invention, it can prevent that the delay difference of a video signal arises for every line of a video signal line, and can thereby ensure the uniformity of the brightness | luminance of a display surface.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による液晶表示装置の一実施例を示す要
部平面図である。
FIG. 1 is a plan view of an essential part showing one embodiment of a liquid crystal display device according to the present invention.

【図2】本発明による液晶表示装置のTFT基板の一実
施例を示す概略平面図である。
FIG. 2 is a schematic plan view showing one embodiment of a TFT substrate of the liquid crystal display device according to the present invention.

【図3】本発明による液晶表示装置の画素領域の一実施
例を示す平面図である。
FIG. 3 is a plan view showing one embodiment of a pixel region of the liquid crystal display device according to the present invention.

【図4】図3のVI−VI線における断面図である。FIG. 4 is a sectional view taken along line VI-VI of FIG. 3;

【図5】本発明による液晶表示装置の画素領域の他の実
施例を示す平面図である。
FIG. 5 is a plan view showing another embodiment of the pixel region of the liquid crystal display device according to the present invention.

【図6】図5のI−I線における断面図である。FIG. 6 is a sectional view taken along the line II of FIG. 5;

【図7】図5のII−II線における断面図である。FIG. 7 is a sectional view taken along line II-II in FIG.

【図8】図5のIII−III線における断面図である。FIG. 8 is a sectional view taken along line III-III in FIG.

【図9】本発明による液晶表示装置の他の実施例を示す
要部平面図である。
FIG. 9 is a plan view of a principal part showing another embodiment of the liquid crystal display device according to the present invention.

【図10】図9に示す平面図のうち一部分を抜き出した
説明図である。
FIG. 10 is an explanatory view showing a part of the plan view shown in FIG. 9;

【図11】図10(a)のA部の拡大図である。FIG. 11 is an enlarged view of a portion A in FIG.

【図12】図10(a)のB部の拡大図である。FIG. 12 is an enlarged view of a portion B in FIG.

【符号の説明】[Explanation of symbols]

1…透明ガラス基板、3…映像信号線、7…半導体IC
(映像駆動回路)、20…導電層(ITO膜)。
1: transparent glass substrate, 3: video signal line, 7: semiconductor IC
(Image drive circuit), 20 ... conductive layer (ITO film).

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介して対向配置される透明基板の
うち一方の透明基板の液晶側の面に、その各画素領域に
映像信号を供給する映像信号線が形成され、 この映像信号線の映像信号供給端子の近傍にて、該映像
信号供給端子と接続される映像駆動回路の電極のピッチ
に一致づけるように屈曲されて形成されている液晶表示
装置において、 前記映像信号線は、画素領域側から延在される第1金属
層と映像信号供給端子にまで延在される第2金属層とか
ら構成され、これら第1金属層と第2金属層は一部互い
に重畳されて形成されているとともに、 第1金属層と第2金属層とで形成されるそれぞれの映像
信号線の配線抵抗がそれぞれ略同じになるように、各第
1金属層のそれぞれの延在端部までの長さあるいは幅が
設定されていることを特徴とする液晶表示装置。
An image signal line for supplying an image signal to each pixel region is formed on a liquid crystal side surface of one of the transparent substrates opposed to each other with a liquid crystal interposed therebetween. In a liquid crystal display device which is formed in the vicinity of a video signal supply terminal so as to be bent so as to match a pitch of an electrode of a video drive circuit connected to the video signal supply terminal, the video signal line is a pixel region A first metal layer extending from the side and a second metal layer extending to the video signal supply terminal, and the first metal layer and the second metal layer are formed so as to partially overlap each other. And the length of each video signal line formed by the first metal layer and the second metal layer to the extending end of each first metal layer so that the wiring resistance is substantially the same. Or, the feature is that the width is set Liquid crystal display device.
【請求項2】 第2金属層はITO膜からなることを特
徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the second metal layer is made of an ITO film.
JP15058497A 1997-06-09 1997-06-09 Liquid crystal display device Pending JPH10339880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15058497A JPH10339880A (en) 1997-06-09 1997-06-09 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15058497A JPH10339880A (en) 1997-06-09 1997-06-09 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH10339880A true JPH10339880A (en) 1998-12-22

Family

ID=15500088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15058497A Pending JPH10339880A (en) 1997-06-09 1997-06-09 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH10339880A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2815430A1 (en) * 2000-10-17 2002-04-19 Lg Philips Lcd Co Ltd LIQUID CRYSTAL DISPLAY FOR EQUIVALENT RESISTANCE WIRING
WO2005098801A1 (en) * 2004-03-31 2005-10-20 Fuji Photo Film Co., Ltd. Display
US6970225B2 (en) 2001-04-16 2005-11-29 Seiko Epson Corporation Electrooptic device, method for manufacturing the same, and electronic apparatus
US6977707B2 (en) 2002-06-07 2005-12-20 Sharp Kabushiki Kaisha Display device and wiring substrate including electric wiring formed of conductive film
JP2007183581A (en) * 2005-12-30 2007-07-19 Au Optronics Corp Active device array substrate
CN100388101C (en) * 2005-10-12 2008-05-14 友达光电股份有限公司 fan-out wire structure
CN100416637C (en) * 2003-08-13 2008-09-03 三星Sdi株式会社 Apparatus for improving brightness uniformity of flat panel displays
KR100865332B1 (en) 2006-06-20 2008-10-27 미쓰비시덴키 가부시키가이샤 Wiring substrate for display device and display device
CN100432759C (en) * 2005-01-07 2008-11-12 友达光电股份有限公司 Flat display panel with same signal delay and signal line structure thereof
US7466387B2 (en) 2002-08-07 2008-12-16 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
WO2010007824A1 (en) * 2008-07-15 2010-01-21 シャープ株式会社 Display device
JP2010140041A (en) * 2006-03-02 2010-06-24 Au Optronics Corp Display panel reducing rc effect during signal transmission and method of manufacturing the same
US8183601B2 (en) 2002-06-07 2012-05-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
JP2012098464A (en) * 2010-11-01 2012-05-24 Hitachi Displays Ltd Liquid crystal display device
KR101157961B1 (en) * 2005-04-07 2012-06-25 엘지디스플레이 주식회사 Liquid Crystal Display Device
CN103309069A (en) * 2013-07-05 2013-09-18 深圳市华星光电技术有限公司 Fanout line structure of array baseplate and display panel
RU2495498C1 (en) * 2010-01-13 2013-10-10 Шарп Кабусики Кайся Matrix substrate and liquid crystal display panel
US9122116B2 (en) 2011-07-20 2015-09-01 Sharp Kabushiki Kaisha Active matrix substrate and display panel including the same
US9204532B2 (en) 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
CN105158998A (en) * 2015-09-14 2015-12-16 深圳市华星光电技术有限公司 Liquid crystal display device and display panel thereof
US9857646B2 (en) 2015-09-14 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and display panel
CN110972495A (en) * 2019-05-10 2020-04-07 京东方科技集团股份有限公司 Light-emitting driving substrate, manufacturing method thereof, light-emitting substrate and display device
TWI690747B (en) * 2018-12-05 2020-04-11 友達光電股份有限公司 Pixel array substrate
CN113204143A (en) * 2021-04-21 2021-08-03 滁州惠科光电科技有限公司 Display module, display panel and display device

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456925B2 (en) 2000-10-17 2008-11-25 Lg Display Co., Ltd. Liquid crystal display for equivalent resistance wiring
GB2369713B (en) * 2000-10-17 2003-12-31 Lg Philips Lcd Co Ltd Liquid crystal display for equivalent resistance wiring
US7911575B2 (en) 2000-10-17 2011-03-22 Lg Display Co., Ltd. Liquid crystal display for compensating resistance differences of electrode link
FR2815430A1 (en) * 2000-10-17 2002-04-19 Lg Philips Lcd Co Ltd LIQUID CRYSTAL DISPLAY FOR EQUIVALENT RESISTANCE WIRING
US7626673B2 (en) 2000-10-17 2009-12-01 Lg Display Co., Ltd. Liquid crystal display for equivalent resistance wiring
KR100806808B1 (en) * 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 Liquid Crystal Display for Equivalent Resistance Wiring
US7256857B2 (en) 2000-10-17 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display for equivalent resistance wiring
GB2369713A (en) * 2000-10-17 2002-06-05 Lg Philips Lcd Co Ltd Liquid crystal display for equivalent resistance wiring
US7050135B2 (en) 2000-10-17 2006-05-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display including pad members having different length
US6970225B2 (en) 2001-04-16 2005-11-29 Seiko Epson Corporation Electrooptic device, method for manufacturing the same, and electronic apparatus
US8502275B2 (en) 2002-06-07 2013-08-06 Samsung Display Co., Ltd. Thin film transistor array panel for a liquid crystal display
US6977707B2 (en) 2002-06-07 2005-12-20 Sharp Kabushiki Kaisha Display device and wiring substrate including electric wiring formed of conductive film
US8183601B2 (en) 2002-06-07 2012-05-22 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display
US7466387B2 (en) 2002-08-07 2008-12-16 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
US7868988B2 (en) 2002-08-07 2011-01-11 Samsung Electronics Co., Ltd. Integrated circuit and display device including integrated circuit
CN100416637C (en) * 2003-08-13 2008-09-03 三星Sdi株式会社 Apparatus for improving brightness uniformity of flat panel displays
CN100541562C (en) 2004-03-31 2009-09-16 富士胶片株式会社 Display device
WO2005101352A1 (en) * 2004-03-31 2005-10-27 Fuji Photo Film Co., Ltd. Display
WO2005098801A1 (en) * 2004-03-31 2005-10-20 Fuji Photo Film Co., Ltd. Display
CN100432759C (en) * 2005-01-07 2008-11-12 友达光电股份有限公司 Flat display panel with same signal delay and signal line structure thereof
KR101157961B1 (en) * 2005-04-07 2012-06-25 엘지디스플레이 주식회사 Liquid Crystal Display Device
CN100388101C (en) * 2005-10-12 2008-05-14 友达光电股份有限公司 fan-out wire structure
JP2007183581A (en) * 2005-12-30 2007-07-19 Au Optronics Corp Active device array substrate
JP2010140041A (en) * 2006-03-02 2010-06-24 Au Optronics Corp Display panel reducing rc effect during signal transmission and method of manufacturing the same
KR100865332B1 (en) 2006-06-20 2008-10-27 미쓰비시덴키 가부시키가이샤 Wiring substrate for display device and display device
WO2010007824A1 (en) * 2008-07-15 2010-01-21 シャープ株式会社 Display device
JP5095821B2 (en) * 2008-07-15 2012-12-12 シャープ株式会社 Display device
US8587739B2 (en) 2008-07-15 2013-11-19 Sharp Kabushiki Kaisha Display device
RU2495498C1 (en) * 2010-01-13 2013-10-10 Шарп Кабусики Кайся Matrix substrate and liquid crystal display panel
US9268181B2 (en) 2010-11-01 2016-02-23 Japan Display Inc. Liquid crystal display device
US10444576B2 (en) 2010-11-01 2019-10-15 Japan Display Inc. Liquid crystal display device
JP2012098464A (en) * 2010-11-01 2012-05-24 Hitachi Displays Ltd Liquid crystal display device
US9122116B2 (en) 2011-07-20 2015-09-01 Sharp Kabushiki Kaisha Active matrix substrate and display panel including the same
US9204532B2 (en) 2013-07-05 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Fanout line structure of array substrate and display panel
CN103309069B (en) * 2013-07-05 2016-09-21 深圳市华星光电技术有限公司 The Fanout line structure of array base palte and display floater
CN103309069A (en) * 2013-07-05 2013-09-18 深圳市华星光电技术有限公司 Fanout line structure of array baseplate and display panel
CN105158998A (en) * 2015-09-14 2015-12-16 深圳市华星光电技术有限公司 Liquid crystal display device and display panel thereof
US9857646B2 (en) 2015-09-14 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and display panel
TWI690747B (en) * 2018-12-05 2020-04-11 友達光電股份有限公司 Pixel array substrate
CN110972495A (en) * 2019-05-10 2020-04-07 京东方科技集团股份有限公司 Light-emitting driving substrate, manufacturing method thereof, light-emitting substrate and display device
US11588085B2 (en) 2019-05-10 2023-02-21 Boe Technology Group Co., Ltd. Light emitting drive substrate and manufacturing method thereof, light emitting substrate and display device
CN113204143A (en) * 2021-04-21 2021-08-03 滁州惠科光电科技有限公司 Display module, display panel and display device

Similar Documents

Publication Publication Date Title
JPH10339880A (en) Liquid crystal display device
US8031318B2 (en) Liquid crystal display device
JP2620240B2 (en) Liquid crystal display
JP3909572B2 (en) Display device
JP4178090B2 (en) Electrode wiring board and display device
JP4162890B2 (en) Liquid crystal display
JP2008003134A (en) Wiring structure and display device
US6850303B2 (en) Liquid crystal display device having additional storage capacitance
US9164334B2 (en) Display device and method of manufacturing same
JP2002091342A (en) Matrix array board
JP2008064961A (en) Wiring structure, and display device
JPH11305260A (en) Active matrix type liquid crystal display device and method for correcting defect of pixel
KR101109963B1 (en) Liquid crystal display and method for the same
JP4006012B2 (en) Display device and liquid crystal display device
JP2001021916A (en) Matrix array substrate
KR100778354B1 (en) LCD Display
KR20000031004A (en) Planar drive type lcd
JP4212148B2 (en) Liquid crystal display
JP2002090775A (en) Matrix array substrate
CN116263549B (en) Active matrix substrate and display panel
JP7431793B2 (en) Active matrix substrate and display panel
JP2656017B2 (en) Liquid crystal display
JP2915876B2 (en) Liquid crystal display
JP2796283B2 (en) Liquid crystal display
KR100315922B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device