JPH10322705A - 動き検出及び動き補償予測回路 - Google Patents
動き検出及び動き補償予測回路Info
- Publication number
- JPH10322705A JPH10322705A JP13107997A JP13107997A JPH10322705A JP H10322705 A JPH10322705 A JP H10322705A JP 13107997 A JP13107997 A JP 13107997A JP 13107997 A JP13107997 A JP 13107997A JP H10322705 A JPH10322705 A JP H10322705A
- Authority
- JP
- Japan
- Prior art keywords
- motion
- pixel
- circuit
- compensation prediction
- motion compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 従来よりも回路規模を縮小した動き検出及び
動き補償予測回路を提供する。 【解決手段】 現在のフレームの被写体に最も似ている
部分を所定の参照フレームから整数画素精度で探す演算
を行う整数画素精度演算部１と、半画素精度演算兼動き
補償予測部２（バッファメモリ３と、このバッファメモ
リ３を介して供給される画像データを画素単位で並び変
える並び変え手段４と、この並び変え手段で並び変えら
れた画像データに対して直線補間演算を行う補間手段５
とを含むもの）とを備え、半画素精度演算兼動き補償予
測部２のバッファメモリ３，並び変え手段４及び補間手
段５を、整数画素精度演算部の演算結果に基づいて半画
素精度の動きベクトルを検出する処理と、この動きベク
トルを用いて予測画像を生成する処理とに共用する。
動き補償予測回路を提供する。 【解決手段】 現在のフレームの被写体に最も似ている
部分を所定の参照フレームから整数画素精度で探す演算
を行う整数画素精度演算部１と、半画素精度演算兼動き
補償予測部２（バッファメモリ３と、このバッファメモ
リ３を介して供給される画像データを画素単位で並び変
える並び変え手段４と、この並び変え手段で並び変えら
れた画像データに対して直線補間演算を行う補間手段５
とを含むもの）とを備え、半画素精度演算兼動き補償予
測部２のバッファメモリ３，並び変え手段４及び補間手
段５を、整数画素精度演算部の演算結果に基づいて半画
素精度の動きベクトルを検出する処理と、この動きベク
トルを用いて予測画像を生成する処理とに共用する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像圧縮用の符号
化器等において動きベクトルの検出及び動き補償フレー
ム間予測を行う回路に関し、特に、回路規模の縮小を図
ったものに関する。
化器等において動きベクトルの検出及び動き補償フレー
ム間予測を行う回路に関し、特に、回路規模の縮小を図
ったものに関する。
【０００２】
【従来の技術】動画像の圧縮のための代表的な符号化標
準に、ＭＰＥＧ（Moving Picture Experts Group）があ
る。ＭＰＥＧには、蓄積メディア用のＭＰＥＧ１や汎用
のＭＰＥＧ２があるが、いずれも動き補償予測とＤＣＴ
（離散コサイン変換）とを組み合わせた方式となってい
る。
準に、ＭＰＥＧ（Moving Picture Experts Group）があ
る。ＭＰＥＧには、蓄積メディア用のＭＰＥＧ１や汎用
のＭＰＥＧ２があるが、いずれも動き補償予測とＤＣＴ
（離散コサイン変換）とを組み合わせた方式となってい
る。
【０００３】図２は、ＭＰＥＧ符号化器の基本構成を示
す。輝度信号（Ｙ）と色差信号（Ｃｂ, Ｃｒ）とで構成
された画像信号が、Ａ／Ｄ変換器１１でディジタル化さ
れた後、フォーマット変換回路１２でのフォーマット変
換処理により、符号化で用いる空間解像度に変換され
る。次に、Ｂピクチャでは時間的に前後したフレームを
用いて符号化を行うために、フレーム並び変え回路１３
により、Ｉ，Ｂ，Ｐのピクチャタイプに応じてフレーム
単位での画像信号の並び変えが行われる。
す。輝度信号（Ｙ）と色差信号（Ｃｂ, Ｃｒ）とで構成
された画像信号が、Ａ／Ｄ変換器１１でディジタル化さ
れた後、フォーマット変換回路１２でのフォーマット変
換処理により、符号化で用いる空間解像度に変換され
る。次に、Ｂピクチャでは時間的に前後したフレームを
用いて符号化を行うために、フレーム並び変え回路１３
により、Ｉ，Ｂ，Ｐのピクチャタイプに応じてフレーム
単位での画像信号の並び変えが行われる。
【０００４】動き検出回路１４（整数画素精度演算部１
４ａと半画素精度演算部１４ｂとを含む）及び動き補償
予測回路１５では、後述の予測画像が生成される。この
予測画像と回路１３で並び変えられた画像との差分（後
述の予測誤差画像）が、減算器１６で求められる。
４ａと半画素精度演算部１４ｂとを含む）及び動き補償
予測回路１５では、後述の予測画像が生成される。この
予測画像と回路１３で並び変えられた画像との差分（後
述の予測誤差画像）が、減算器１６で求められる。
【０００５】この予測誤差画像が、ＤＣＴ回路１７でＤ
ＣＴ符号化され、量子化回路１８で量子化された後、動
き検出回路１４からの動きベクトル等と共に可変長符号
化回路１９で可変長符号化されて、バッファメモリ２０
に蓄積される。バッファメモリ２０からは、ＭＰＥＧの
符号化ビットストリームの形式でこの符号化データが出
力される。
ＣＴ符号化され、量子化回路１８で量子化された後、動
き検出回路１４からの動きベクトル等と共に可変長符号
化回路１９で可変長符号化されて、バッファメモリ２０
に蓄積される。バッファメモリ２０からは、ＭＰＥＧの
符号化ビットストリームの形式でこの符号化データが出
力される。
【０００６】尚、Ｉ，Ｐピクチャの場合には、量子化回
路１８での量子化情報が、その後に行われる動き検出及
び動き補償予測のための参照フレームとして用いるため
に、逆量子化回路２１及び逆ＤＣＴ回路２２で予測誤差
画像に復元される。そして、この予測誤差画像と動き補
償予測回路１５からの予測画像とが、加算器２３で加算
された後フレームメモリ２４に蓄積される。
路１８での量子化情報が、その後に行われる動き検出及
び動き補償予測のための参照フレームとして用いるため
に、逆量子化回路２１及び逆ＤＣＴ回路２２で予測誤差
画像に復元される。そして、この予測誤差画像と動き補
償予測回路１５からの予測画像とが、加算器２３で加算
された後フレームメモリ２４に蓄積される。
【０００７】こうしたＭＰＥＧ符号化器における処理の
うち、動き検出回路１４及び動き補償予測回路１５での
処理の原理を示すと、図３の通りである。現在のフレー
ムの被写体Ｘ（図３Ａ）に最も似ている部分Ｙ（同図
Ｂ）を参照フレーム（現在のフレームの前方または後方
のフレーム）から探し出し、被写体Ｘの位置と部分Ｙの
位置との移動分を動きベクトルＶＣとして検出する（同
図Ｃ）。尚、動きベクトルの検出は、一般にフレームを
複数の小ブロックに分割した個々のブロック内の画像毎
に行われる（ブロック・マッチング法）。
うち、動き検出回路１４及び動き補償予測回路１５での
処理の原理を示すと、図３の通りである。現在のフレー
ムの被写体Ｘ（図３Ａ）に最も似ている部分Ｙ（同図
Ｂ）を参照フレーム（現在のフレームの前方または後方
のフレーム）から探し出し、被写体Ｘの位置と部分Ｙの
位置との移動分を動きベクトルＶＣとして検出する（同
図Ｃ）。尚、動きベクトルの検出は、一般にフレームを
複数の小ブロックに分割した個々のブロック内の画像毎
に行われる（ブロック・マッチング法）。
【０００８】次に、参照フレームの部分Ｙをこの動きベ
クトルを用いてシフトさせることにより、現在のフレー
ムでの予測画像Ｙ’を生成する（同図Ｄ）。そして、被
写体Ｘと予測画像Ｙ’との差分である予測誤差画像Ｚ
（同図Ｅ）を求め、この予測誤差画像Ｚを符号化の対象
とする。
クトルを用いてシフトさせることにより、現在のフレー
ムでの予測画像Ｙ’を生成する（同図Ｄ）。そして、被
写体Ｘと予測画像Ｙ’との差分である予測誤差画像Ｚ
（同図Ｅ）を求め、この予測誤差画像Ｚを符号化の対象
とする。
【０００９】従来、こうした動きベクトルの検出及び予
測画像の生成を行うために、動き検出回路１４及び動き
補償予測回路１５は、図４乃至図６の機能ブロック図に
示すような構成をとっていた。
測画像の生成を行うために、動き検出回路１４及び動き
補償予測回路１５は、図４乃至図６の機能ブロック図に
示すような構成をとっていた。
【００１０】このうち、動き検出回路１４では、図４に
示すように、フレームメモリ２４（図２）から、現在の
フレームのブロック単位の画像データ（基準ブロックデ
ータＢＤ）と、参照フレーム（現在のフレームの前方の
フレームと後方のフレーム）の所定の探索範囲内のブロ
ックの画像データ（サーチデータＳＤ）とが整数画素精
度演算部１４ａに取り出される。
示すように、フレームメモリ２４（図２）から、現在の
フレームのブロック単位の画像データ（基準ブロックデ
ータＢＤ）と、参照フレーム（現在のフレームの前方の
フレームと後方のフレーム）の所定の探索範囲内のブロ
ックの画像データ（サーチデータＳＤ）とが整数画素精
度演算部１４ａに取り出される。
【００１１】整数画素精度演算部１４ａでは、この基準
ブロックデータＢＤとサーチデータＳＤとに基づき、前
方の参照フレームと後方の参照フレームとの双方につい
て、現在のフレームの被写体（図３ＡのＸ）に最も似て
いる部分（図３ＢのＹ）とその位置とを探索範囲内のブ
ロックから整数画素精度で求める演算をそれぞれ行う。
この演算結果を示すデータＯＤは、フレームメモリ２４
のサーチデータＳＤとともに半画素精度演算部１４ｂに
送られる。
ブロックデータＢＤとサーチデータＳＤとに基づき、前
方の参照フレームと後方の参照フレームとの双方につい
て、現在のフレームの被写体（図３ＡのＸ）に最も似て
いる部分（図３ＢのＹ）とその位置とを探索範囲内のブ
ロックから整数画素精度で求める演算をそれぞれ行う。
この演算結果を示すデータＯＤは、フレームメモリ２４
のサーチデータＳＤとともに半画素精度演算部１４ｂに
送られる。
【００１２】半画素精度演算部１４ｂでは、図５に示す
ように、この演算結果データＯＤ及びサーチデータＳＤ
がバッファメモリ３１を介して画素データ入力部３２に
入力される。画素データ入力部３２は、画素単位で画像
データを並び変える機能を有しており、ここでは、整数
画素精度演算部１４ａで求めた位置とその上・下の画素
位置との画像データ同士が並び合うような並び変えや、
演算部１４ａで求めた位置とその左・右の画素位置との
画像データ同士が並び合うような並び変えや、演算部１
４ａで求めた位置とその斜め上・斜め下の画素位置との
画像データ同士が並び合うような並び変えをそれぞれ行
う。
ように、この演算結果データＯＤ及びサーチデータＳＤ
がバッファメモリ３１を介して画素データ入力部３２に
入力される。画素データ入力部３２は、画素単位で画像
データを並び変える機能を有しており、ここでは、整数
画素精度演算部１４ａで求めた位置とその上・下の画素
位置との画像データ同士が並び合うような並び変えや、
演算部１４ａで求めた位置とその左・右の画素位置との
画像データ同士が並び合うような並び変えや、演算部１
４ａで求めた位置とその斜め上・斜め下の画素位置との
画像データ同士が並び合うような並び変えをそれぞれ行
う。
【００１３】補間画素データ作成部３３は、直線補間演
算を行う機能を有しており、ここでは、整数画素精度演
算部１４ａで求めた位置の画像データと画素データ入力
部３２によりこの画像データに並び合わされた画像デー
タとを直線補間することにより、整数画素精度演算部１
４ａで求めた位置を中心に上下，左右，斜めに半画素
（０．５画素）ずらした８つの位置での画像データＩＤ
をそれぞれ求める。
算を行う機能を有しており、ここでは、整数画素精度演
算部１４ａで求めた位置の画像データと画素データ入力
部３２によりこの画像データに並び合わされた画像デー
タとを直線補間することにより、整数画素精度演算部１
４ａで求めた位置を中心に上下，左右，斜めに半画素
（０．５画素）ずらした８つの位置での画像データＩＤ
をそれぞれ求める。
【００１４】これらの画像データＩＤと、フレームメモ
リ２４（図２）から画素データ入力部３２を経由した基
準ブロックデータＢＤとの差分を、減算器３４でそれぞ
れ求める。残差比較部３５では、これらの差分の大きさ
を比較し、差分が最も小さい位置を求めてその位置と被
写体の位置との移動分を動きベクトルＶＣ（図３Ｃ）と
して出力する。
リ２４（図２）から画素データ入力部３２を経由した基
準ブロックデータＢＤとの差分を、減算器３４でそれぞ
れ求める。残差比較部３５では、これらの差分の大きさ
を比較し、差分が最も小さい位置を求めてその位置と被
写体の位置との移動分を動きベクトルＶＣ（図３Ｃ）と
して出力する。
【００１５】このようにして、前方の参照フレームと後
方の参照フレームとの双方について、それぞれ半画素精
度の動きベクトルが検出される。この動きベクトルＶＣ
は、動き補償予測回路１５に送られるとともに、前述の
ように図２の可変長符号化回路１９にも送られる。
方の参照フレームとの双方について、それぞれ半画素精
度の動きベクトルが検出される。この動きベクトルＶＣ
は、動き補償予測回路１５に送られるとともに、前述の
ように図２の可変長符号化回路１９にも送られる。
【００１６】動き補償予測回路１５では、図６に示すよ
うに、半画素精度演算部１４ｂからの動きベクトルＶＣ
とフレームメモリ２４のサーチデータＳＤとがバッファ
メモリ４１を介して画素データ入力部４２に入力され
る。画素データ入力部４２は、画素単位で画像データを
並び変える機能を有しており、ここでは、前方，後方の
参照フレームで被写体に最も似ていた部分の画像データ
をそれぞれの動きベクトルＶＣを用いてシフトさせるよ
うな並び変えをそれぞれ行うことにより、前方，後方の
参照フレームからの現在のフレームでの予測画像データ
ＦＤ（図３ＤのＹ’を示すデータ）をそれぞれ生成す
る。
うに、半画素精度演算部１４ｂからの動きベクトルＶＣ
とフレームメモリ２４のサーチデータＳＤとがバッファ
メモリ４１を介して画素データ入力部４２に入力され
る。画素データ入力部４２は、画素単位で画像データを
並び変える機能を有しており、ここでは、前方，後方の
参照フレームで被写体に最も似ていた部分の画像データ
をそれぞれの動きベクトルＶＣを用いてシフトさせるよ
うな並び変えをそれぞれ行うことにより、前方，後方の
参照フレームからの現在のフレームでの予測画像データ
ＦＤ（図３ＤのＹ’を示すデータ）をそれぞれ生成す
る。
【００１７】補間画素データ作成部４３は、直線補間演
算を行う機能を有しており、ここでは、画素データ入力
部４２で生成された前方の参照フレームからの予測画像
データＦＤと後方の参照フレームからの予測画像データ
ＦＤとを直線補間することにより、これらを平均化した
予測画像データＡＦＤを求める。
算を行う機能を有しており、ここでは、画素データ入力
部４２で生成された前方の参照フレームからの予測画像
データＦＤと後方の参照フレームからの予測画像データ
ＦＤとを直線補間することにより、これらを平均化した
予測画像データＡＦＤを求める。
【００１８】そして、補間画素データ作成部４３で求め
た予測画像データＡＦＤと、フレームメモリ２４（図
２）から画素データ入力部４２を経由した基準ブロック
データＢＤとの差分である予測誤差画像データＥＦＤ
（図３ＥのＺを示すデータ）を、減算器４４で求める。
また、補間画素データ作成部４３で求めた予測画像デー
タＡＦＤを、前述のように図２の加算器２３にも送る。
た予測画像データＡＦＤと、フレームメモリ２４（図
２）から画素データ入力部４２を経由した基準ブロック
データＢＤとの差分である予測誤差画像データＥＦＤ
（図３ＥのＺを示すデータ）を、減算器４４で求める。
また、補間画素データ作成部４３で求めた予測画像デー
タＡＦＤを、前述のように図２の加算器２３にも送る。
【００１９】
【発明が解決しようとする課題】ところで、ＭＰＥＧ符
号化器やその他の画像圧縮用の符号化器を搭載した各種
機器（例えばビデオテープレコーダ等）が次第に小型化
される傾向の中で、こうした符号化器についても、個々
の回路規模を従来よりも縮小することが課題とされるに
至っている。
号化器やその他の画像圧縮用の符号化器を搭載した各種
機器（例えばビデオテープレコーダ等）が次第に小型化
される傾向の中で、こうした符号化器についても、個々
の回路規模を従来よりも縮小することが課題とされるに
至っている。
【００２０】本発明は、こうした点に鑑みてなされたも
ので、従来よりも回路規模を縮小した動き検出及び動き
補償予測回路を提供しようとするものである。
ので、従来よりも回路規模を縮小した動き検出及び動き
補償予測回路を提供しようとするものである。
【００２１】
【課題を解決するための手段】本発明に係る動き検出及
び動き補償予測回路は、次の２つの回路部分に大別され
る。 （１）現在のフレームの被写体に最も似ている部分を所
定の参照フレームから整数画素精度で探す演算を行う整
数画素精度演算部。 （２）バッファメモリと、このバッファメモリを介して
供給される画像データを画素単位で並び変える並び変え
手段と、この並び変え手段で並び変えられた画像データ
に対して直線補間演算を行う補間手段とを含んだ半画素
精度演算兼動き補償予測部。
び動き補償予測回路は、次の２つの回路部分に大別され
る。 （１）現在のフレームの被写体に最も似ている部分を所
定の参照フレームから整数画素精度で探す演算を行う整
数画素精度演算部。 （２）バッファメモリと、このバッファメモリを介して
供給される画像データを画素単位で並び変える並び変え
手段と、この並び変え手段で並び変えられた画像データ
に対して直線補間演算を行う補間手段とを含んだ半画素
精度演算兼動き補償予測部。
【００２２】そして、半画素精度演算兼動き補償予測部
のバッファメモリ，並び変え手段及び補間手段を、整数
画素精度演算部の演算結果に基づいて半画素精度の動き
ベクトルを検出する処理と、この動きベクトルを用いて
予測画像を生成する処理とに共用するようにしたことを
特徴としている。
のバッファメモリ，並び変え手段及び補間手段を、整数
画素精度演算部の演算結果に基づいて半画素精度の動き
ベクトルを検出する処理と、この動きベクトルを用いて
予測画像を生成する処理とに共用するようにしたことを
特徴としている。
【００２３】即ち、本発明は、図５及び図６に示したよ
うに半画素精度演算部と動き補償予測回路とではバッフ
ァメモリ３１と４１、画素データ入力部３２と４２、補
間画素データ作成部３３と４３といったように共通の機
能を有する回路が存在することに着目し、こうした回路
を半画素精度演算部と動き補償予測回路とで共有するよ
うにしたものである。
うに半画素精度演算部と動き補償予測回路とではバッフ
ァメモリ３１と４１、画素データ入力部３２と４２、補
間画素データ作成部３３と４３といったように共通の機
能を有する回路が存在することに着目し、こうした回路
を半画素精度演算部と動き補償予測回路とで共有するよ
うにしたものである。
【００２４】これにより、動き検出及び動き補償予測の
ための回路の規模が従来よりも縮小されるので、動き補
償予測を行うＭＰＥＧ符号化器その他の画像圧縮用の符
号化器等の全体の回路規模が縮小される。
ための回路の規模が従来よりも縮小されるので、動き補
償予測を行うＭＰＥＧ符号化器その他の画像圧縮用の符
号化器等の全体の回路規模が縮小される。
【００２５】
【発明の実施の形態】図１は、本発明に係る動き検出及
び動き補償予測回路の構成の一例を示す機能ブロック図
である。この動き検出及び動き補償予測回路において、
整数画素精度演算部１は、図４の整数画素精度演算部１
４ａと同じ機能を有しており、フレームメモリ２４（図
２）からの基準ブロックデータＢＤ及びサーチデータＳ
Ｄに基づき、前方の参照フレームと後方の参照フレーム
との双方について、現在のフレームの被写体（図３Ａ）
に最も似ている部分（図３Ｂ）とその位置とを探索範囲
内のブロックから整数画素精度で求める演算をそれぞれ
行う。この演算結果を示すデータＯＤは、フレームメモ
リ２４のサーチデータＳＤとともに半画素精度演算兼動
き補償予測部２に送られる。
び動き補償予測回路の構成の一例を示す機能ブロック図
である。この動き検出及び動き補償予測回路において、
整数画素精度演算部１は、図４の整数画素精度演算部１
４ａと同じ機能を有しており、フレームメモリ２４（図
２）からの基準ブロックデータＢＤ及びサーチデータＳ
Ｄに基づき、前方の参照フレームと後方の参照フレーム
との双方について、現在のフレームの被写体（図３Ａ）
に最も似ている部分（図３Ｂ）とその位置とを探索範囲
内のブロックから整数画素精度で求める演算をそれぞれ
行う。この演算結果を示すデータＯＤは、フレームメモ
リ２４のサーチデータＳＤとともに半画素精度演算兼動
き補償予測部２に送られる。
【００２６】半画素精度演算兼動き補償予測部２は、バ
ッファメモリ３と、バッファメモリ３を介して供給され
る画像データを画素単位で並び変える画素データ入力部
４と、画素データ入力部４で並び変えられた画像データ
に対して直線補間演算を行う補間画素データ作成部５
と、補間画素データ作成部５の出力とフレームメモリ２
４（図２）から画素データ入力部４を経由した基準ブロ
ックデータＢＤとの差分を求める減算器６と、減算器６
で求めた差分の大きさを比較する残差比較部７とを含ん
でいる。
ッファメモリ３と、バッファメモリ３を介して供給され
る画像データを画素単位で並び変える画素データ入力部
４と、画素データ入力部４で並び変えられた画像データ
に対して直線補間演算を行う補間画素データ作成部５
と、補間画素データ作成部５の出力とフレームメモリ２
４（図２）から画素データ入力部４を経由した基準ブロ
ックデータＢＤとの差分を求める減算器６と、減算器６
で求めた差分の大きさを比較する残差比較部７とを含ん
でいる。
【００２７】画素データ入力部４は図５，図６の画素デ
ータ入力部３２，４２と同じ機能を有しており、補間画
素データ作成部５は図５，図６の補間画素データ作成部
３３，４３と同じ機能を有しており、残差比較部７も図
５の残差比較部３５と同じ機能を有している。
ータ入力部３２，４２と同じ機能を有しており、補間画
素データ作成部５は図５，図６の補間画素データ作成部
３３，４３と同じ機能を有しており、残差比較部７も図
５の残差比較部３５と同じ機能を有している。
【００２８】次に、この半画素精度演算兼動き補償予測
部２の動作を、動きベクトルの検出時と動き補償予測時
とに分けて説明する。 〔動きベクトルの検出時〕このとき、整数画素精度演算
部１から送られた演算結果データＯＤとフレームメモリ
２４のサーチデータＳＤとが、バッファメモリ３を介し
て画素データ入力部４に入力される。画素データ入力部
４は、ここでは、整数画素精度演算部１で求めた位置と
その上・下の画素位置との画像データ同士が並び合うよ
うな並び変えや、演算部１で求めた位置とその左・右の
画素位置との画像データ同士が並び合うような並び変え
や、演算部１で求めた位置とその斜め上・斜め下の画素
位置との画像データ同士が並び合うような並び変えをそ
れぞれ行う。
部２の動作を、動きベクトルの検出時と動き補償予測時
とに分けて説明する。 〔動きベクトルの検出時〕このとき、整数画素精度演算
部１から送られた演算結果データＯＤとフレームメモリ
２４のサーチデータＳＤとが、バッファメモリ３を介し
て画素データ入力部４に入力される。画素データ入力部
４は、ここでは、整数画素精度演算部１で求めた位置と
その上・下の画素位置との画像データ同士が並び合うよ
うな並び変えや、演算部１で求めた位置とその左・右の
画素位置との画像データ同士が並び合うような並び変え
や、演算部１で求めた位置とその斜め上・斜め下の画素
位置との画像データ同士が並び合うような並び変えをそ
れぞれ行う。
【００２９】補間画素データ作成部５は、ここでは、整
数画素精度演算部１で求めた位置の画像データと画素デ
ータ入力部４によりこの画像データに並び合わされた画
像データとを直線補間することにより、整数画素精度演
算部１で求めた位置を中心に上下，左右，斜めに半画素
（０．５画素）ずらした８つの位置での画像データＩＤ
をそれぞれ求める。
数画素精度演算部１で求めた位置の画像データと画素デ
ータ入力部４によりこの画像データに並び合わされた画
像データとを直線補間することにより、整数画素精度演
算部１で求めた位置を中心に上下，左右，斜めに半画素
（０．５画素）ずらした８つの位置での画像データＩＤ
をそれぞれ求める。
【００３０】これらの画像データＩＤと、フレームメモ
リ２４（図２）から画素データ入力部４を経由した基準
ブロックデータＢＤとの差分を、減算器６でそれぞれ求
める。残差比較部７では、これらの差分の大きさを比較
し、差分が最も小さい位置を求めてその位置と被写体の
位置との移動分を動きベクトルＶＣ（図３Ｃ）として出
力する。
リ２４（図２）から画素データ入力部４を経由した基準
ブロックデータＢＤとの差分を、減算器６でそれぞれ求
める。残差比較部７では、これらの差分の大きさを比較
し、差分が最も小さい位置を求めてその位置と被写体の
位置との移動分を動きベクトルＶＣ（図３Ｃ）として出
力する。
【００３１】このようにして、前方の参照フレームと後
方の参照フレームとの双方について、それぞれ半画素精
度の動きベクトルが検出される。この動きベクトルＶＣ
は、バッファメモリ３に戻されるとともに、前述のよう
に図２の可変長符号化回路１９にも送られる。
方の参照フレームとの双方について、それぞれ半画素精
度の動きベクトルが検出される。この動きベクトルＶＣ
は、バッファメモリ３に戻されるとともに、前述のよう
に図２の可変長符号化回路１９にも送られる。
【００３２】〔動き補償予測時〕このとき、残差比較部
７からの動きベクトルＶＣとフレームメモリ２４のサー
チデータＳＤとがバッファメモリ３を介して画素データ
入力部４に入力される。画素データ入力部４は、ここで
は、前方，後方の参照フレームで被写体に最も似ていた
部分の画像データをそれぞれの動きベクトルＶＣを用い
てシフトさせるような並び変えをそれぞれ行うことによ
り、前方，後方の参照フレームからの現在のフレームで
の予測画像データＦＤ（図３ＤのＹ’を示すデータ）を
それぞれ生成する。
７からの動きベクトルＶＣとフレームメモリ２４のサー
チデータＳＤとがバッファメモリ３を介して画素データ
入力部４に入力される。画素データ入力部４は、ここで
は、前方，後方の参照フレームで被写体に最も似ていた
部分の画像データをそれぞれの動きベクトルＶＣを用い
てシフトさせるような並び変えをそれぞれ行うことによ
り、前方，後方の参照フレームからの現在のフレームで
の予測画像データＦＤ（図３ＤのＹ’を示すデータ）を
それぞれ生成する。
【００３３】補間画素データ作成部５は、ここでは、画
素データ入力部４で生成された前方の参照フレームから
の予測画像データＦＤと後方の参照フレームからの予測
画像データＦＤとを直線補間することにより、これらを
平均化した予測画像データＡＦＤを求める。
素データ入力部４で生成された前方の参照フレームから
の予測画像データＦＤと後方の参照フレームからの予測
画像データＦＤとを直線補間することにより、これらを
平均化した予測画像データＡＦＤを求める。
【００３４】そして、補間画素データ作成部５で求めた
予測画像データＡＦＤと、フレームメモリ２４（図２）
から画素データ入力部４を経由した基準ブロックデータ
ＢＤとの差分である予測誤差画像データＥＦＤ（図３Ｅ
のＺを示すデータ）を、減算器６で求める。また、補間
画素データ作成部５で求めた予測画像データＡＦＤを、
前述のように図２の加算器２３にも送る。
予測画像データＡＦＤと、フレームメモリ２４（図２）
から画素データ入力部４を経由した基準ブロックデータ
ＢＤとの差分である予測誤差画像データＥＦＤ（図３Ｅ
のＺを示すデータ）を、減算器６で求める。また、補間
画素データ作成部５で求めた予測画像データＡＦＤを、
前述のように図２の加算器２３にも送る。
【００３５】このように、この動き検出及び動き補償予
測回路では、半画素精度演算兼動き補償予測部２のバッ
ファメモリ３，画素データ入力部４及び補間画素データ
作成部５が、整数画素精度演算部１の演算結果に基づい
て半画素精度の動きベクトルを検出する処理と、この動
きベクトルを用いて予測画像を生成する処理とに共用さ
れる。これにより、動き検出及び動き補償予測のための
回路の規模が従来よりも縮小される。
測回路では、半画素精度演算兼動き補償予測部２のバッ
ファメモリ３，画素データ入力部４及び補間画素データ
作成部５が、整数画素精度演算部１の演算結果に基づい
て半画素精度の動きベクトルを検出する処理と、この動
きベクトルを用いて予測画像を生成する処理とに共用さ
れる。これにより、動き検出及び動き補償予測のための
回路の規模が従来よりも縮小される。
【００３６】尚、この動き検出及び動き補償予測回路
は、ＭＰＥＧ符号化器に適用する以外に、動き補償予測
を行う適宜の画像圧縮用の符号化器（例えばテレビ電
話，テレビ会議用の符号化標準であるＨ．２６１を採用
したもの等）に適用してよい。また、本発明は、以上の
例に限らず、本発明の要旨を逸脱することなく、その他
様々の構成をとりうることはもちろんである。
は、ＭＰＥＧ符号化器に適用する以外に、動き補償予測
を行う適宜の画像圧縮用の符号化器（例えばテレビ電
話，テレビ会議用の符号化標準であるＨ．２６１を採用
したもの等）に適用してよい。また、本発明は、以上の
例に限らず、本発明の要旨を逸脱することなく、その他
様々の構成をとりうることはもちろんである。
【００３７】
【発明の効果】以上のように、本発明によれば、動き検
出及び動き補償予測のための回路の規模を従来よりも縮
小することができるので、動き補償予測を行うＭＰＥＧ
符号化器その他の画像圧縮用の符号化器等の全体の回路
規模を縮小することができるという効果が得られる。
出及び動き補償予測のための回路の規模を従来よりも縮
小することができるので、動き補償予測を行うＭＰＥＧ
符号化器その他の画像圧縮用の符号化器等の全体の回路
規模を縮小することができるという効果が得られる。
【図１】本発明に係る動き検出及び動き補償予測回路の
構成の一例を示す機能ブロック図である。
構成の一例を示す機能ブロック図である。
【図２】ＭＰＥＧ符号化器の基本構成を示す図である。
【図３】動き補償予測の原理を示す図である。
【図４】従来の動き検出回路の構成の一例を示す機能ブ
ロック図である。
ロック図である。
【図５】図４の半画素精度演算部の構成の一例を示す機
能ブロック図である。
能ブロック図である。
【図６】従来の動き補償予測回路の構成の一例を示す機
能ブロック図である。
能ブロック図である。
１，１４ａ 整数画素精度演算部、 ２ 半画素精度演
算兼動き補償予測部、３，２０ バッファメモリ、 ４
画素データ入力部、 ５ 補間画素データ作成部、
６，１６ 減算器、 ７ 残差比較部、 １１ Ａ／Ｄ
変換器、 １２ フォーマット変換回路、 １３ フレ
ーム並び変え回路、 １４ 動き検出回路、 １４ｂ
半画素精度演算部、 １５ 動き補償予測回路、 １７
ＤＣＴ回路、 １８ 量子化回路、 １９ 可変長符
号化回路、 ２１ 逆量子化回路、 ２２ 逆ＤＣＴ回
路、 ２３ 加算器、 ２４ フレームメモリ
算兼動き補償予測部、３，２０ バッファメモリ、 ４
画素データ入力部、 ５ 補間画素データ作成部、
６，１６ 減算器、 ７ 残差比較部、 １１ Ａ／Ｄ
変換器、 １２ フォーマット変換回路、 １３ フレ
ーム並び変え回路、 １４ 動き検出回路、 １４ｂ
半画素精度演算部、 １５ 動き補償予測回路、 １７
ＤＣＴ回路、 １８ 量子化回路、 １９ 可変長符
号化回路、 ２１ 逆量子化回路、 ２２ 逆ＤＣＴ回
路、 ２３ 加算器、 ２４ フレームメモリ
Claims (1)
- 【請求項１】 現在のフレームの被写体に最も似ている
部分を所定の参照フレームから整数画素精度で探す演算
を行う整数画素精度演算部と、 バッファメモリと、該バッファメモリを介して供給され
る画像データを画素単位で並び変える並び変え手段と、
該並び変え手段で並び変えられた画像データに対して直
線補間演算を行う補間手段とを含んだ半画素精度演算兼
動き補償予測部とを備え、前記バッファメモリ，前記並
び変え手段及び前記補間手段を、前記整数画素精度演算
部の演算結果に基づいて半画素精度の動きベクトルを検
出する処理と、前記動きベクトルを用いて予測画像を生
成する処理とに共用するようにしたことを特徴とする動
き検出及び動き補償予測回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13107997A JPH10322705A (ja) | 1997-05-21 | 1997-05-21 | 動き検出及び動き補償予測回路 |
| US09/080,927 US6160584A (en) | 1997-05-21 | 1998-05-19 | Motion detection and motion compensative prediction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13107997A JPH10322705A (ja) | 1997-05-21 | 1997-05-21 | 動き検出及び動き補償予測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322705A true JPH10322705A (ja) | 1998-12-04 |
Family
ID=15049506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13107997A Pending JPH10322705A (ja) | 1997-05-21 | 1997-05-21 | 動き検出及び動き補償予測回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6160584A (ja) |
| JP (1) | JPH10322705A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7330886B2 (en) | 1999-10-27 | 2008-02-12 | American Power Conversion Corporation | Network appliance management |
| US7392309B2 (en) | 1999-10-27 | 2008-06-24 | American Power Conversion Corporation | Network appliance management |
| US6714977B1 (en) | 1999-10-27 | 2004-03-30 | Netbotz, Inc. | Method and system for monitoring computer networks and equipment |
| WO2002060124A2 (en) | 2001-01-26 | 2002-08-01 | Netbotz, Inc. | Method and system for a set of network appliances which can be connected to provide enhanced collaboration, scalability, and reliability |
| US8271626B2 (en) | 2001-01-26 | 2012-09-18 | American Power Conversion Corporation | Methods for displaying physical network topology and environmental status by location, organization, or responsible party |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| AU2003232039A1 (en) | 2002-05-03 | 2003-11-17 | Netbotz, Inc. | Method and apparatus for collecting and displaying network device information |
| DE602004024296D1 (de) | 2003-04-14 | 2010-01-07 | American Power Conv Corp | Erweiterbare sensorüberwachung, warnungsverarbeitungs- und benachrichtigungssystem und verfahren |
| WO2004090679A2 (en) * | 2003-04-14 | 2004-10-21 | Netbotz, Inc. | Environmental monitoring device |
| US8566292B2 (en) | 2003-04-14 | 2013-10-22 | Schneider Electric It Corporation | Method and system for journaling and accessing sensor and configuration data |
| WO2004092909A2 (en) | 2003-04-14 | 2004-10-28 | Netbotz, Inc. | Method and system for journaling and accessing sensor and configuration data |
| US7978769B2 (en) | 2003-06-30 | 2011-07-12 | Ntt Docomo, Inc. | Method and apparatus for coding motion information |
| US7627651B2 (en) | 2003-10-27 | 2009-12-01 | American Power Conversion Corporation | System and method for network device communication |
| ES2612328T3 (es) | 2007-05-15 | 2017-05-16 | Schneider Electric It Corporation | Métodos y sistemas para gestionar potencia y enfriamiento de una instalación |
| KR101682147B1 (ko) * | 2010-04-05 | 2016-12-05 | 삼성전자주식회사 | 변환 및 역변환에 기초한 보간 방법 및 장치 |
| US8990536B2 (en) | 2011-06-01 | 2015-03-24 | Schneider Electric It Corporation | Systems and methods for journaling and executing device control instructions |
| EP2795489A4 (en) | 2011-12-22 | 2016-06-01 | Schneider Electric It Corp | ANALYSIS OF THE EFFECT OF TRANSIENT EVENTS ON TEMPERATURE IN A DATA CENTER |
| CN107764779B (zh) * | 2017-09-27 | 2020-09-15 | 上海交通大学 | 一种共聚焦系统的超分辨成像方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2636622B2 (ja) * | 1992-03-13 | 1997-07-30 | 松下電器産業株式会社 | ビデオ信号の符号化方法及び復号化方法ならびにビデオ信号の符号化装置及び復号化装置 |
| US5623313A (en) * | 1995-09-22 | 1997-04-22 | Tektronix, Inc. | Fractional pixel motion estimation of video signals |
-
1997
- 1997-05-21 JP JP13107997A patent/JPH10322705A/ja active Pending
-
1998
- 1998-05-19 US US09/080,927 patent/US6160584A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6160584A (en) | 2000-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897763B2 (ja) | 動き補償符号化装置、復号化装置、符号化方法及び復号化方法 | |
| KR100658181B1 (ko) | 비디오 복호화 방법 및 장치 | |
| JP4198206B2 (ja) | 動き依存予測を使用したビデオ情報の圧縮方法と装置 | |
| JP3351705B2 (ja) | 動き補償符号化装置、動き補償符号化方法、及び記録媒体への記録方法 | |
| JPH10322705A (ja) | 動き検出及び動き補償予測回路 | |
| JPH05137131A (ja) | フレーム間動き予測方法 | |
| JP2743434B2 (ja) | 動き補償フレーム間予測符号化回路 | |
| WO2003056838A1 (en) | Moving picture compression/coding apparatus and motion vector detection method | |
| JP3681784B2 (ja) | 映像信号符号化装置 | |
| JP3674535B2 (ja) | 動画像符号化方法および装置 | |
| JPH0678298A (ja) | インターレース動画像の動き補償予測装置 | |
| JPH0846969A (ja) | 映像信号符号化方式 | |
| JPH06350995A (ja) | 動画像処理方法 | |
| US6968009B1 (en) | System and method of finding motion vectors in MPEG-2 video using motion estimation algorithm which employs scaled frames | |
| KR100266161B1 (ko) | 디지털 영상을 위한 움직임 추정방법(Method of Predicting Motion for Digital Image) | |
| JP2616552B2 (ja) | 動画像の符号化・復号化装置 | |
| KR100240620B1 (ko) | 양방향의 반화소 움직임 추정을 위한 대칭 탐색 윈도우를 형성하는 방법 및 장치 | |
| JPH10191347A (ja) | 動き検出装置、動き検出方法、及び、記憶媒体 | |
| JP2574572B2 (ja) | 画像符号化方法及び画像符号化装置 | |
| KR100382540B1 (ko) | 움직임추정방법 | |
| JPH10150665A (ja) | 予測画像の作成方法及び画像符号化方法及び画像符号化装置 | |
| JP2929044B2 (ja) | 動き補償予測方法 | |
| JPH0984017A (ja) | 動画像の動き補償予測符号化方法 | |
| JP2596352B2 (ja) | 小数精度動きベクトル探索装置 | |
| KR100262962B1 (ko) | 움직임 추정방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |