JPH1032217A - ベアチップ封止方法及び該方法により製造された半導体装置 - Google Patents
ベアチップ封止方法及び該方法により製造された半導体装置Info
- Publication number
- JPH1032217A JPH1032217A JP18601696A JP18601696A JPH1032217A JP H1032217 A JPH1032217 A JP H1032217A JP 18601696 A JP18601696 A JP 18601696A JP 18601696 A JP18601696 A JP 18601696A JP H1032217 A JPH1032217 A JP H1032217A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- sealing
- bare
- bank
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 封止用樹脂のディスペンサの軌跡を変えるこ
とにより、封止範囲を自由に変えることができるので、
多品種のベアチップにフレキシブルに対応でき、したが
って、プラスチック製枠を不要とし、封止プロセスのコ
ストダウンを図った、ベアチップ封止方法及びこの方法
による半導体装置を提供する。 【解決手段】 ディスペンサを基板面にほぼ平行なＸ軸
方向およびＹ軸方向に動かしながら、粘度の高い樹脂
を、封止範囲の周囲に沿って吐出することにより土手を
形成し、この土手の内側を粘度の低い樹脂で充填する。
なお、土手の樹脂の部分は、プリント基板上の露出パタ
ーンに触れても差し支えないので、少なくとも土手の幅
分だけ全体がコンパクトになる。
とにより、封止範囲を自由に変えることができるので、
多品種のベアチップにフレキシブルに対応でき、したが
って、プラスチック製枠を不要とし、封止プロセスのコ
ストダウンを図った、ベアチップ封止方法及びこの方法
による半導体装置を提供する。 【解決手段】 ディスペンサを基板面にほぼ平行なＸ軸
方向およびＹ軸方向に動かしながら、粘度の高い樹脂
を、封止範囲の周囲に沿って吐出することにより土手を
形成し、この土手の内側を粘度の低い樹脂で充填する。
なお、土手の樹脂の部分は、プリント基板上の露出パタ
ーンに触れても差し支えないので、少なくとも土手の幅
分だけ全体がコンパクトになる。
Description
【０００１】
【発明の属する技術分野】本発明は、ベアチップ封止方
法及び該方法により製造された半導体装置に関する。
法及び該方法により製造された半導体装置に関する。
【０００２】
【従来の技術】図３（ａ）は、従来例の半導体製造方法
により、プラスチック製枠を用いる工程を示す斜視図、
（ｂ）は、（ａ）の後、プラスチック製枠の内側に粘度
の低い樹脂を滴下する工程を示す斜視図である。
により、プラスチック製枠を用いる工程を示す斜視図、
（ｂ）は、（ａ）の後、プラスチック製枠の内側に粘度
の低い樹脂を滴下する工程を示す斜視図である。
【０００３】図３（ａ），（ｂ）に示すように、従来プ
リント基板１上にベアＩＣチップ２を樹脂封止の際に、
樹脂の拡がりを防止し、封止範囲２１，２２を限定する
ために、プリント基板上の露出パターン８（後述、図４
参照）およびベアＩＣチップ２を囲う最小サイズのプラ
スチック製枠１０をプリント基板１に接着し、その枠１
０内に粘度の低い樹脂５を滴下することにより、ＣＯＢ
（チップオンボード）の樹脂封止が行われてきた。
リント基板１上にベアＩＣチップ２を樹脂封止の際に、
樹脂の拡がりを防止し、封止範囲２１，２２を限定する
ために、プリント基板上の露出パターン８（後述、図４
参照）およびベアＩＣチップ２を囲う最小サイズのプラ
スチック製枠１０をプリント基板１に接着し、その枠１
０内に粘度の低い樹脂５を滴下することにより、ＣＯＢ
（チップオンボード）の樹脂封止が行われてきた。
【０００４】
【発明が解決しようとする課題】この従来の封止範囲を
限定する方式では、多品種のベアＩＣチップに対応する
ためには、多種類のサイズの枠を製作して置く必要があ
るという問題がある。また、プラスチック製枠は、プリ
ント基板上の露出パターンに接触してはならないので、
封止範囲がプラスチック製枠の幅分だけ広くなってしま
うという問題がある。
限定する方式では、多品種のベアＩＣチップに対応する
ためには、多種類のサイズの枠を製作して置く必要があ
るという問題がある。また、プラスチック製枠は、プリ
ント基板上の露出パターンに接触してはならないので、
封止範囲がプラスチック製枠の幅分だけ広くなってしま
うという問題がある。
【０００５】そこで、本発明の目的は、封止用樹脂のデ
ィスペンサの軌跡を変えて、封止範囲をフレキシブルに
画成して粘度の高い樹脂と粘度の低い樹脂を使用する方
法をとることにより、プラスチック製枠を用いず、した
がって上述の欠点を解消した、ベアチップ封止方法及び
この方法による半導体装置を提供することにある。
ィスペンサの軌跡を変えて、封止範囲をフレキシブルに
画成して粘度の高い樹脂と粘度の低い樹脂を使用する方
法をとることにより、プラスチック製枠を用いず、した
がって上述の欠点を解消した、ベアチップ封止方法及び
この方法による半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明のベアチップ封止
方法は、ベアＩＣチップを基板に対し封止する方法にお
いて、封止用粘性樹脂のディスペンサを基板面にほぼ平
行なＸ軸方向及びＹ軸方向に動かしながら、粘度の高い
樹脂を、封止範囲の周囲に沿って吐出することにより土
手を形成し、形成したこの土手の内側を粘度の低い樹脂
で充填することを特徴としている。
方法は、ベアＩＣチップを基板に対し封止する方法にお
いて、封止用粘性樹脂のディスペンサを基板面にほぼ平
行なＸ軸方向及びＹ軸方向に動かしながら、粘度の高い
樹脂を、封止範囲の周囲に沿って吐出することにより土
手を形成し、形成したこの土手の内側を粘度の低い樹脂
で充填することを特徴としている。
【０００７】また、本発明の半導体装置は、プリント基
板上に直接ベアＩＣチップを実装するＣＯＢ構造の半導
体装置において、樹脂封止範囲の外側と内側が粘度の異
なる樹脂により封止されていることを特徴としている。
板上に直接ベアＩＣチップを実装するＣＯＢ構造の半導
体装置において、樹脂封止範囲の外側と内側が粘度の異
なる樹脂により封止されていることを特徴としている。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００９】図１（ａ）は、本発明の半導体製造方法の
一実施形態例により、粘度の高い樹脂により土手を作る
工程を示す斜視図、（ｂ）は、（ａ）の後、土手の内側
に粘度の低い樹脂を滴下する工程を示す斜視図、図２
は、図１（ｂ）の工程終了後の垂直断面図、図４は、本
実施形態例の封止範囲と従来例の封止範囲との比較を示
す図である。
一実施形態例により、粘度の高い樹脂により土手を作る
工程を示す斜視図、（ｂ）は、（ａ）の後、土手の内側
に粘度の低い樹脂を滴下する工程を示す斜視図、図２
は、図１（ｂ）の工程終了後の垂直断面図、図４は、本
実施形態例の封止範囲と従来例の封止範囲との比較を示
す図である。
【００１０】図１において、配線パターン（不図示）が
形成されているプリント基板１に少なくとも１つのベア
ＩＣチップ２が搭載されている。この配線パターンとベ
アＩＣチップ２は、金線３により電気的に接続されてい
る。
形成されているプリント基板１に少なくとも１つのベア
ＩＣチップ２が搭載されている。この配線パターンとベ
アＩＣチップ２は、金線３により電気的に接続されてい
る。
【００１１】粘度の高い樹脂４を入れたディスペンサ６
は、プリント基板面１に平行な２つの方向すなわちＸ方
向およびＹ方向に動作可能なロボット７に取り付けら
れ、プリント基板上の露出パターン８（図４参照）、金
線３およびベアＩＣチップ２を含む封止範囲１１，１２
に沿って、粘度の高い樹脂４を吐出しながら動作し、封
止範囲１１，１２に沿って土手９を形成する。
は、プリント基板面１に平行な２つの方向すなわちＸ方
向およびＹ方向に動作可能なロボット７に取り付けら
れ、プリント基板上の露出パターン８（図４参照）、金
線３およびベアＩＣチップ２を含む封止範囲１１，１２
に沿って、粘度の高い樹脂４を吐出しながら動作し、封
止範囲１１，１２に沿って土手９を形成する。
【００１２】次に、粘度の低い樹脂５をこの土手９の内
側に滴下し、金線３およびベアＩＣチップ２を封止す
る。
側に滴下し、金線３およびベアＩＣチップ２を封止す
る。
【００１３】図４を参照すれば、上述の封止方法が、従
来技術による封止方法に比し封止範囲を縮小することが
できる状況が判り易く示されている。すなわち、図４に
おいて、従来の方法のプラスチック製枠１０がプリント
基板上に露出しているパターン８よりも外側に配置され
なければならいのに対して、本発明の方法の土手９は、
詳しく云えばこの土手９の外側端が露出パターンの最外
部の上に配置されていればよいので、従来の封止範囲１
１，１２から本発明の封止範囲２１，２２へ、少なくと
もプラスチック製枠１０の幅分だけは縮小され得る。
来技術による封止方法に比し封止範囲を縮小することが
できる状況が判り易く示されている。すなわち、図４に
おいて、従来の方法のプラスチック製枠１０がプリント
基板上に露出しているパターン８よりも外側に配置され
なければならいのに対して、本発明の方法の土手９は、
詳しく云えばこの土手９の外側端が露出パターンの最外
部の上に配置されていればよいので、従来の封止範囲１
１，１２から本発明の封止範囲２１，２２へ、少なくと
もプラスチック製枠１０の幅分だけは縮小され得る。
【００１４】
【発明の効果】以上説明したように本発明は、封止用樹
脂のディスペンサの動作する軌跡を変えることにより、
封止範囲をフレキシブルに変えることができるので、多
品種のベアＩＣチップに対応して、多品種のプラスチッ
ク製枠を製作する必要をなくするのみならず、土手を成
す粘度の高い樹脂は、プリント基板上の露出パターンに
接触しても差し支えないので、少なくともプラスチック
製枠分だけ樹脂封止範囲を狭くすることができ、したが
って、小型化ＣＯＢ構造を図るベアチップ封止方法およ
びこれによる半導体装置を提供できる効果がある。
脂のディスペンサの動作する軌跡を変えることにより、
封止範囲をフレキシブルに変えることができるので、多
品種のベアＩＣチップに対応して、多品種のプラスチッ
ク製枠を製作する必要をなくするのみならず、土手を成
す粘度の高い樹脂は、プリント基板上の露出パターンに
接触しても差し支えないので、少なくともプラスチック
製枠分だけ樹脂封止範囲を狭くすることができ、したが
って、小型化ＣＯＢ構造を図るベアチップ封止方法およ
びこれによる半導体装置を提供できる効果がある。
【図１】（ａ）は、本発明の半導体製造方法の一実施形
態例により、粘度の高い樹脂により土手を作る工程を示
す斜視図、（ｂ）は、（ａ）の後、土手の内側に粘度の
低い樹脂を滴下する工程を示す斜視図である。
態例により、粘度の高い樹脂により土手を作る工程を示
す斜視図、（ｂ）は、（ａ）の後、土手の内側に粘度の
低い樹脂を滴下する工程を示す斜視図である。
【図２】図１（ｂ）の工程終了後の垂直断面図である。
【図３】（ａ）は、従来例の半導体製造方法により、プ
ラスチック製枠を用いる工程を示す斜視図、（ｂ）は、
（ａ）の後、プラスチック製枠の内側に粘度の低い樹脂
を滴下する工程を示す斜視図である。
ラスチック製枠を用いる工程を示す斜視図、（ｂ）は、
（ａ）の後、プラスチック製枠の内側に粘度の低い樹脂
を滴下する工程を示す斜視図である。
【図４】本実施形態例の封止範囲と従来例の封止範囲と
の比較を示す図である。
の比較を示す図である。
【符号の説明】 １ プリント基板 ２ ベアＩＣチップ ３ 金線 ４ 粘度の高い樹脂 ５ 粘度の低い樹脂 ６ ディスペンサ ７ ロボット ８ プリント基板上の露出パターン ９ 土手 １０ プラスチック製枠 １１，１２ 封止範囲（本願） ２１，２２ 封止範囲（従来）
Claims (2)
- 【請求項１】 ベアＩＣチップを基板に対し封止する方
法において、封止用粘性樹脂のディスペンサを基板面に
ほぼ平行なＸ軸方向及びＹ軸方向に動かしながら、粘度
の高い樹脂を、封止範囲の周囲に沿って吐出することに
より土手を形成し、形成した該土手の内側を粘度の低い
樹脂で充填することを特徴とするベアチップ封止方法。 - 【請求項２】 プリント基板上に直接ベアＩＣチップを
実装するＣＯＢ構造の半導体装置において、樹脂封止範
囲の外側と内側が粘度の異なる樹脂により封止されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18601696A JPH1032217A (ja) | 1996-07-16 | 1996-07-16 | ベアチップ封止方法及び該方法により製造された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18601696A JPH1032217A (ja) | 1996-07-16 | 1996-07-16 | ベアチップ封止方法及び該方法により製造された半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032217A true JPH1032217A (ja) | 1998-02-03 |
Family
ID=16180919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18601696A Pending JPH1032217A (ja) | 1996-07-16 | 1996-07-16 | ベアチップ封止方法及び該方法により製造された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032217A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260793A (ja) * | 1999-03-12 | 2000-09-22 | Miyota Kk | Ｉｃチップのパッケージ方法及びその構造 |
| CN100386666C (zh) * | 2002-11-19 | 2008-05-07 | Lg.菲利浦Lcd株式会社 | 液晶显示板的分配系统和使用分配系统的方法 |
| CN100420985C (zh) * | 2002-12-20 | 2008-09-24 | 乐金显示有限公司 | 液晶显示面板的分配器及使用分配器的分配方法 |
| US8520178B2 (en) | 2006-07-04 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device with electrode having frame shape |
| CN116547791A (zh) * | 2020-12-16 | 2023-08-04 | 华为技术有限公司 | 一种芯片封装以及芯片封装的制备方法 |
-
1996
- 1996-07-16 JP JP18601696A patent/JPH1032217A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260793A (ja) * | 1999-03-12 | 2000-09-22 | Miyota Kk | Ｉｃチップのパッケージ方法及びその構造 |
| CN100386666C (zh) * | 2002-11-19 | 2008-05-07 | Lg.菲利浦Lcd株式会社 | 液晶显示板的分配系统和使用分配系统的方法 |
| CN100420985C (zh) * | 2002-12-20 | 2008-09-24 | 乐金显示有限公司 | 液晶显示面板的分配器及使用分配器的分配方法 |
| US8520178B2 (en) | 2006-07-04 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device with electrode having frame shape |
| CN116547791A (zh) * | 2020-12-16 | 2023-08-04 | 华为技术有限公司 | 一种芯片封装以及芯片封装的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521294B2 (en) | Lead frame for semiconductor package | |
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| US20080134484A1 (en) | Apparatus and process for precise encapsulation of flip chip interconnects | |
| US20030001285A1 (en) | Semiconductor package and method for manufacturing the same | |
| US5455745A (en) | Coated bonding wires in high lead count packages | |
| KR101041228B1 (ko) | 플래시 메모리 카드 상의 테스트 패드 | |
| JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
| JPH1032217A (ja) | ベアチップ封止方法及び該方法により製造された半導体装置 | |
| US20020148112A1 (en) | Encapsulation method for ball grid array semiconductor package | |
| JPH06204272A (ja) | 半導体装置の製造方法 | |
| US6221697B1 (en) | Chip scale package and manufacturing method thereof | |
| US6150730A (en) | Chip-scale semiconductor package | |
| JP2772828B2 (ja) | ダイボンディング方法 | |
| KR100474843B1 (ko) | 리드프레임,그의제조방법및그것을사용한반도체장치 | |
| JP2000306932A (ja) | 半導体装置の製造方法 | |
| JP3185673B2 (ja) | チップ封止用樹脂の塗布方法 | |
| JP2518575B2 (ja) | 半導体チップ封止方法 | |
| KR20070007913A (ko) | 수지 토출 노즐, 수지 밀봉 방법 및 전자 부품 실장체 | |
| KR100651517B1 (ko) | 인쇄회로기판의 플립칩 범프 형성방법 | |
| KR20000074091A (ko) | 볼 그리드 어레이 패키지 및 그 제조 방법 | |
| CN100437953C (zh) | 无外引脚式半导体封装构造及其制造方法 | |
| KR100244509B1 (ko) | 반도체 패키지의 제조방법 | |
| JPH03250657A (ja) | 表裏両面実装可能な樹脂封止型半導体装置 | |
| JPH1074869A (ja) | 電子部品アセンブリおよび組立て方法 | |
| JP2001015532A (ja) | Ｉｃパッケージ |