JPH10304256A - Ｃｃｄイメージャ - Google Patents

Abstract

(57)【要約】 【課題】ＣＣＤ構造のパラメータ又は構造のいかなる最
適化も必要とされない。 【解決手段】ＣＣＤイメージャ１において、電荷は入射
放射線の強度を表わす画像部域２の画素の中に蓄積さ
れ、その後蓄積セクション３へと転送されその後、電極
７及び８に対して適切な駆動パルスを加えることにより
出力レジスタ４に行毎のベースで転送される。出力レジ
スタ４内の信号電荷は、矢印によって示された方向での
電荷転送を与えるべく電荷９及び１０に加えられる駆動
パルスにより増倍レジスタ５まで転送される。増倍レジ
スタ５の電荷に加えられる単数又は複数の駆動パルス
は、衝突電離による信号の増倍をひき起こすべくレジス
タ要素内に高電界領域を生成するのに充分な大きい振幅
をもつものである。こうして、信号電荷の低雑音増幅が
得られ、増倍された信号電荷は電荷検出回路６で検出さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷結合要素（ＣＣ
Ｄ）、より特定的に言うと、ＣＣＤイメージャ（撮像要
素）のための出力回路に関する。

【０００２】

【従来の技術】標準的なＣＣＤイメージャにおいては、
入射放射線を表わす信号電荷は、画像部域内で画素アレ
イの形で蓄積される。積分化期間の後、信号電荷は、制
御電極に対して適切なクロック又は駆動パルスを加える
ことによって出力レジスタに転送される。その後、この
信号電荷は出力レジスタから読出され、信号電荷量を表
わす電圧を生成するため電荷検出回路に加えられる。１
９９２年８月のＩＥＥＥ Trans. of Electron Devices
第３９巻、No. ８ｐ１９７２〜１９７５の「小画素ＣＣ
Ｄ画像センサ内の電荷の検出に適した新しい低雑音電荷
キャリア増倍器−ＣＣＭ」という題のHynecek による論
文の中では、出力レジスタまで画素から画素へと信号電
荷がクロック送りされるにつれて転送プロセス中のＣＣ
Ｄ画像部域内の電荷キャリアを増倍するという提案がな
されている。提案された技術は、従来のオペレーション
ではＣＣＤ要素を通して信号電荷を収集・移動させるた
めに制御されている制御電極対の下の半導体材料内の大
きな電界を作り出すことを含んでいる。必要とされる大
きな電界は、転送プロセス中に隣接するＣＣＤ制御電極
に印加される駆動電圧の大きな差を用いることによって
得ることができる。かくして信号電荷キャリアは大きな
電界領域によって充分高い速度まで加速され、制御電極
の下の領域間の転送時点で、衝突電離（イオン化）を通
して追加のキャリアが生成されることになる。転送毎の
電荷増倍は一般に低く標準的には最高１％であるが、実
際のデバイス内では信号読出しのために通常必要される
転送数が多いことから、有用なほどに大きな信号利得を
達成することが可能である。増倍プロセスに付随する付
加的な雑音は低いものであることから、信号レベルの増
大は検出器の全体としての信号対雑音比の改善をもたら
す。キャリア増倍という概念は、例えば電子なだれフォ
トダイオードといったような他のタイプの固体状態検出
器においても知られている。

【０００３】

【発明が解決しようとする課題】本発明は、電荷増倍を
実施することができ、以前に提案されてきた技術に比べ
いくつかの利点をもたらすＣＣＤを提供しようとするも
のである。

【０００４】

【課題を解決するための手段】本発明に従うと画像部
域、この画像部域からの信号電荷を受け取る出力レジス
タ、出力レジスタからの信号電荷が中へ転送される別個
の増倍レジスタ及び増倍レジスタの要素内の充分に高い
電界を通して電荷を転送することによって信号電荷の増
倍を得るための手段を含んで成るＣＣＤイメージャが提
供されている。本発明を利用する利点は、電荷増倍が、
画像部域又は蓄積領域といったような従来のＣＣＤ構造
から分離した１つの領域内で行なわれ、適切にはＣＣＤ
出力レジスタの拡張セクションであるということにあ
る。従って、増倍レジスタ及びそのオペレーションは、
ＣＣＤイメージャの従来の機能に必要とされるパラメー
タ及び構造を考慮に入れることなく最適化することがで
き、キャリア増倍を実施するのにこれらのパラメータ又
は構造のいかなる適合化も必要とされない。以前に提案
された構造では、キャリア増倍はデバイスの既存の活動
状態の構造内で発生するが、この構造は同時に、暗電
流、量子効率及びピーク信号レベルといったパラメータ
についても最適化されなくてはならず、設計及びオペレ
ーションに対する制約が課せられ妥協が求められること
になる。

【０００５】本発明のもう１つの利点は、それが例え
ば、ライン間転送を用いたものといったようなあらゆる
タイプのＣＣＤアーキテクチャに対して応用可能である
ということにある。画像部域から出力レジスタによって
受け取られた電荷は、直接又は例えば中間蓄積領域を介
して転送され得る。同様に、好ましくは信号電荷が出力
レジスタから増倍レジスタまで直接転送されるものであ
っても、その他の介在する構造が存在していてもよい。
いくつかの応用例については、信号電荷増倍を達成する
ために増倍レジスタの要素内で生成される電界は、経時
的にかつ／又はレジスタ内の要素の位置に応じてその強
度が変動し得るが、一般的には、増倍が必要とされる要
素に対しては、同じ電界が生成される。

【０００６】本発明の特に有用な実施形態においては、
信号電荷は、各々の増倍レジスタ要素を通して出力レジ
スタから連続的に転送される。このことは、列（コラ
ム）間で生じ得る利得変動が回避する。この変動とは、
以前に提案された技術においてＣＣＤの通常の画像部域
及び蓄積領域の中で発生することのあった、本質的には
固定されたパターン雑音である。しかしながら、いくつ
かの応用例においては、出力レジスタの各要素をそれぞ
れの異なる増倍セクションと結びつけることが適切であ
るかもしれない。実際、このことは、別の列内の１つの
アレイとして増倍レジスタが形成される結果を導く。し
かしながら、このことが列間利得変動を導く可能性があ
り、又増倍レジスタにより占有される同一空間量のため
に利用可能な増倍量も低減することもあり得る。このこ
とは、キャリア増倍が通常の活動状態のＣＣＤ領域とは
分離した１つの領域の中で行なわれるため、以前に提案
されたアプローチに比べいくつかの利点を提供する。

【０００７】本発明を使用すると、画像部域内に蓄積さ
れた信号電荷に対して同じ増倍率を適用することが可能
となるが、一方Hynecek により提案された技術において
は、増倍量は画像部域内の信号電荷の場所によって左右
され、出力レジスタへと移動させるのにより多くの転送
を受けている電荷は、それ相応に大きな量で増倍され
る。必要とされる電荷増倍を達成するために、増倍レジ
スタの各要素内で充分に高い電界が生成されることが好
ましい。しかしながらいくつかの構造においては、増倍
レジスタ内において利用可能な要素の一部のみの中で必
要な電界を生成することが適切であるかもしれない。増
倍レジスタ内の要素の数は重要ではなく、信号対雑音比
の有用な増加が得られるように選択され得る。充分に多
数の要素があれば光子計数（フォトンカウンティング）
能を達成することができ、ひいては充分に低雑音の増倍
が達成され、各画素内に電子正孔対を生成する光子の数
は出力端にて検出された信号電荷により明確に決定する
ことができる。

【０００８】本発明の有利な実施形態においては、増倍
レジスタの要素の数は出力レジスタの要素の数のおよそ
整数倍である。整数倍数は１又はそれ以上の数であって
よく、「およそ」というのは、出力レジスタを増倍レジ
スタの両方が同じ速度で読出しされ得るように、増倍レ
ジスタ要素の数が出力レジスタの要素の数又はその倍数
よりも少しだけ多いか少ないかであることを意味してい
る。テレビジョン速度信号の走査ラインタイミングと増
倍レジスタから読出された信号を同期化するための手段
が内含されていることが特に好ましい。増倍レジスタセ
クションが出力レジスタとほぼ同数又はその１より大き
い倍数の要素を有している場合、それはデバイスオペレ
ーションが通常の活動状態の走査ラインの各期間と同期
化され得るようにする。ＣＣＤの隣接する蓄積領域から
出力レジスタへの信号電荷のいずれの走査ラインの並行
転送も、ＴＶ走査ラインの帰線消去期間中に発生する。
これらの電荷は、このとき、通常の活動状態のＴＶ走査
ライン期間中出力レジスタから増倍レジスタまで逐次的
に転送され、一方同時に、増倍レジスタまで転送され帰
線消去期間中暫定的に保持された先行する電荷の走査ラ
インは電荷検出器回路に転送されて信号出力を与える。
増倍レジスタを通しての全ての転送は、そのレジスタ中
への転送又はそのレジスタから外への転送のいずれの間
であれ、増倍率の絶対値が以下で説明されている通りに
制御されている状態で、電荷増倍を用いて行なうことが
できる。

【０００９】本発明の一実施形態においては、得られる
信号電荷増倍の量の制御は、信号電荷が増倍レジスタを
通過する様に増倍レジスタに加えられる単数又は複数の
駆動パルスの振幅を制御することによって行われる。代
替的又は付加的には、得られる信号電荷の増倍量は、増
倍レジスタに加えられる単数又は複数のポテンシャルの
レベルを制御することによって制御される。従って、増
倍率は、増倍レジスタを通過する電荷の転送を操作する
ように加えられるパルス及び／又はポテンシャルを用い
て外部から制御され、これらのパルス及びポテンシャル
はＣＣＤの従来の部分のために用いられるものとは異な
るものであってよい。好ましくは、増倍レジスタの単数
又は複数の要素の電荷容量は出力レジスタの要素のもの
よりも大きい。こうすると、増倍の結果得られるより高
い信号レベルに対応することが可能となる。増倍レジス
タの要素は同じ電荷容量を有していてもよいし、或いは
又、電荷検出回路により近い増倍レジスタの要素の電荷
容量はこれらの要素がより高い電荷レベルを保持するこ
とが期待されるのでより大きいものであってもよい。

【００１０】増倍レジスタの１つの要素から余剰の信号
電荷が増倍レジスタの他の要素の中に拡散するのを防ぐ
ため、信号制限手段を含ませることが有利である。この
信号制限手段は、デバイスの画像部域内でのブルーミン
グ防止のために用いられる構造に類似するものであって
よい。本発明に従ったイメージャは、デバイスの異なる
領域からの読出しを可能にするために、複数の増倍レジ
スタの対応するものと関係する複数の出力レジスタ及び
電荷検出回路を有することができる。本発明に従うと、
従来のＣＣＤイメージャの撮像及び蓄積部域とは別のも
のである増倍レジスタが内含されていることから、ＣＣ
Ｄ構造自体を再設計したりその他の特徴に影響を及ぼす
ことなく高性能ＣＣＤに付随する他の特長のいずれもと
合わせてそれを使用することができる。例えば、高い量
子効率のための裏面薄化及び処理済みデバイス、低い暗
電流のための反転モードデバイス、ブルーミング防止及
び／又はリン被覆を伴うデバイス、ＩＲ応答の改善のた
めの深い空乏デバイス又はこれらの特長又はその他の特
長の任意の組合せであるようなＣＣＤにおいて、増倍レ
ジスタを使用することができる。

【００１１】ここで、一例として、添付図面を参照しな
がら、本発明が実現されるいくつかの仕方について記述
する。

【００１２】

【実施例】図１を参照すると、ＣＣＤイメージャ１は、
各々従来のＣＣＤイメージャに見られるものである画像
部域２、蓄積セクション３及び、出力又は読出しレジス
タ４を含んで成る。出力レジスタ４は、増倍レジスタ５
を提供するべく直線方向に拡張されており、この増倍レ
ジスタの出力端は電荷検出回路６に接続されいてる。デ
バイスのオペレーション中、入射放射線は、画像部域２
で、画像アレイを作り上げている画素アレイ上に衝突す
る放射線の強度を表わす信号電荷へと変換される。画像
獲得期間の後、駆動パルスが制御電極７に加えられ、画
像部域２の画素に蓄積された電荷を蓄積セクション３へ
と転送する。これと同時に、矢印により示されているよ
うに電荷を行（ロウ）から行へ転送させるべく蓄積セク
ション３にて制御電極８に対し駆動信号も加えられ、こ
のとき、行３ａ内の要素の中に保持された電荷の最後の
行は出力レジスタ４に対し並行に転送される。

【００１３】信号電荷の行が出力レジスタ４の中の転送
された時点で、適切な駆動パルスが電極９に加えられ、
出力レジスタの要素から増倍レジスタ５の要素まで電荷
を逐次的に転送する。その実施形態においては、増倍レ
ジスタは出力レジスタと類似のアーキテクチャをもつ。
増倍レジスタ５の要素の各々の中の電荷の増倍を達成す
るため、矢印で示された方向に１つの要素から次の隣接
する要素まで信号電荷を転送する目的だけでなく駆動パ
ルスの振幅により決定される量だけ信号電荷のレベルを
増大させる目的で、充分に高い振幅の駆動パルスが制御
電極１０に付加される。かくして１つの要素から次の要
素まで増倍レジスタを通過して各々の電荷パケットが転
送されるにつれて、信号電荷が増大する。回路６で検出
された電荷はかくして、出力レジスタ４内で収集された
信号電荷の増倍されたバージョンである。増倍レジスタ
の各段において、信号電荷は増大させられる。出力レジ
スタ４内に蓄積された各々の信号電荷パケットは、各々
が増倍レジスタ５の全ての要素を通過する時に同一の増
倍プロセスを受ける。

【００１４】電荷検出回路６の出力は同様に自動利得制
御回路１１にも加えられる、この制御回路は、利得を制
御するべく増倍レジスタ５に適用された電圧を調製す
る。その他の実施形態においては、このフィードバック
構成は省略される。その場合、利得は、望まれる場合手
動式で制御することができる。概略的に示されている通
り、増倍レジスタは、画像部域２、蓄積セクション３及
び出力レジスタ４の境界を超えて延びているが、これは
いくつかの実際的応用においては、図１に示されている
構成と同様に機能するものの、増倍レジスタはよりコン
パクトな構造を呈するように出力レジスタ４に対し物理
的に平行でかつこれに隣接していてよい。図１の増倍レ
ジスタ５の一部分が図２Ａに概略的に示されており、こ
れには「チャンネルストップ」隔離領域１２及び１３と
それらの間のＣＣＤチャネルが含まれている。増倍レジ
スタ５は、この場合３相ＣＣＤアーキテクチャに基づい
ているが、その他の実施形態は例えば２又は４相アーキ
テクチャを使用することもできる。図２Ｂは、増倍レジ
スタ５の電極に加えられたクロックパルス及びバイアス
電圧を示しているが、示された電圧は単なる一例にすぎ
ない。第１及び第２の位相電極φ１及びφ２についての
クロックパルスは１０ボルトの振幅をもち、ｄｃポテン
シャルは２ボルトに維持される。第３の位相電極φ３
は、増倍レジスタ５内に高電界領域を得るため０から４
０ボルトで駆動される。図３は、増倍レジスタ５のオペ
レーションに対する駆動波形の影響を例示している。電
極は、増倍レジスタ５の一部に沿った横断面で概略化さ
れた形で示されている。電極の下のポテンシャルプロフ
ィール及び転送サイクルのさまざまな時点における信号
電荷の分布は、段（ａ）〜（ｅ）に示されており、ポテ
ンシャルは下向き方向に増大している状態で示されてい
る。

【００１５】段（ａ）で、電荷が第２の位相電極φ２下
で蓄積されているサイクルの初期部分が例示されてい
る。これに続いて、（ｂ）に示されたポテンシャルプロ
フィールを得るべく第３の位相電極φ３に大きい電圧ク
ロックパルスが加えられ、その結果、対を構成する各第
２及び第３の位相電極φ２及びφ３間に高電界領域が得
られる。（ｃ）で示されているように、第２の位相電極
φ２に対し加えられたクロック信号がゼロボルトまで低
減されるにつれて、第２の位相電極φ２の下から第３の
位相電極φ３の下に形成された井戸まで高電界領域を通
過して電荷が転送される。このとき、増倍された電荷
は、（ｄ）で示されているように、第３の位相電極φ３
の下に蓄積される。サイクルを完成させるため、電荷
は、（ｅ）で示されているように第１の位相電極φ１の
下に転送される。

【００１６】電子なだれ増倍を達成するのに必要とされ
る高電界は、増倍レジスタの各要素の中の対を構成する
隣接する電極間で充分に大きい電圧差を得ることによっ
て生成される。例示されている実施形態においては、各
対の中の１つの電極がそれに加えられた高振幅（３０〜
４０ボルト）のクロックパルスを有し、その対の隣接す
る電極が低い直流バイアスポテンシャルに維持されてい
るような高電界領域が得られる。各々要素の２つの付加
的な電極には、標準的に１０ボルトの振幅の通常のクロ
ックパルスが加えられている。高振幅パルスの高レベル
と直流バイアスの間の電圧差は、標準的には例えば２ボ
ルトといったクロック低レベルに近いもののそれより僅
かに高いところにあり、電界の強度を決定する。従っ
て、増倍率を制御することが可能となる。電子なだれ増
倍率を調整するためには、高振幅パルスの高レベル又は
直流バイアスのいずれかを調整して電界を変化させるこ
とができる。高振幅クロックの低レベルは、付加的電極
に加えられる通常のクロックパルスについては標準的に
ゼロボルトである。

【００１７】デバイスが従来のＴＶ速度で作動させられ
る場合には、増倍レジスタ要素の数は出力レジスタ内の
要素の数と同じであるか又はほぼ同じである。例示され
た実施形態においては、増倍レジスタ５の要素は、出力
レジスタ４のものと同じ電荷蓄積容量を有する。その他
の実施形態においては、増倍レジスタ要素の電荷蓄積容
量は、信号電荷の増大に対応するため出力レジスタのも
のよりも大きい。電荷検出回路６により近いところにあ
る要素は、出力レジスタ４により近いところにある要素
に比べて大きい電荷蓄積容量をもつことができる。本発
明のもう１つの実施形態において図４Ａ及び４Ｂを参照
すると、増倍レジスタ１５内の余剰の電荷に対応するた
め、信号制限構造が含まれているが、これがないと、隣
接するレジスタ要素内に拡散し解像度を劣化させる可能
性がある。増倍レジスタ１５は図２に例示されているも
のと類似しているが、さらに、イオン注入により形成さ
れる障壁領域１６及びドレイン領域１７を含む。障壁は
代替的には、ゲート制御されるブルーミング防止ドレイ
ンに類似した別の電極を含むことによっても実施され得
る。図４Ｂは、増倍レジスタ１５の電極の下の所定の時
刻におけるポテンシャルプロフィールを例示しており、
（ｉ）は直線Ａ−Ｂに治ったポテンシャル変動を示し、
（ｉｉ）は直線Ｃ−Ｄに沿ったポテンシャル変動を示し
ている。障壁電圧Ｖ_b は、通常の振幅のブロックパルス
加えられている電極の下のポテンシャル井戸の深度Ｖ_b
よりも小さく、その結果、余剰の信号電荷は全て、矢印
に示されているようにドレイン領域１７内に収集され
る。

【００１８】図１に示されているイメージャにおいて
は、信号電荷の１行の全ては出力レジスタ４から増倍レ
ジスタ５内へ読出される。その他の構成では、出力レジ
スタ４のもう１方の端部において付加的な増倍レジスタ
がそれ自体の電荷検出回路と共に含まれている。この場
合、電荷は、出力レジスタ４の１つの半分から一方の方
向に、又もう１つの半分から反対方向に付加的な増倍レ
ジスタへと読出すことができる。その他のデバイスにお
いては、複数の出力レジスタを内含させ、それ自身の増
倍レジスタ及び電荷検出回路を結びつけることができ
る。このような配置は図５に概略的に示されている。Ｃ
ＣＤイメージャの画像セクション１８は、それぞれの異
なる出力読出しレジスタ２０Ａ〜２０Ｄに接続されてい
る４つの別々の蓄積セクション１９Ａ、１９Ｂ、１９Ｃ
及び１９Ｄに接続されている。各々の読出しレジスタ２
０Ａ〜２０Ｄは、それぞれの異なる増倍レジスタ２１Ａ
〜２１Ｄに接続され、これらの増倍レジスタの出力は電
荷検出回路２２Ａ〜２２Ｄに加えられる。増倍レジスタ
２１Ａ〜２１Ｄは、必要に応じて利得又は信号電荷を生
成するべく本発明に従って制御される。

【００１９】本発明に従ったＣＣＤイメージャの増倍レ
ジスタに特に高い電界を加えることにより、ＣＣＤを光
子計数（フォトンカウンティング）デバイスとして作動
させることが可能である。増倍率は、各画素中に電子正
孔対を生成する光子の数が出力端で検出される信号電荷
により明確に決定され得るよう、充分なものとなるべく
制御されている。

【図面の簡単な説明】

【図１】本発明に従ったＣＣＤイメージャを概略的に示
す。

【図２】図２Ａは、図１のイメージャで使用される単純
な増倍レジスタの一部を概略的に例示し、図２Ｂは図２
Ａの増倍レジスタを作動させる上で使用される標準的駆
動波形を示す。

【図３】高電界領域の形成及びそれを通じての電荷転送
に関する説明図である。

【図４】図４Ａは最大信号電荷を制限するための手段を
内含する増倍レジスタの一部を概略的に例示し、図４Ｂ
は（ｉ）では図４Ａの直線Ａ−Ｂに沿ったＣＣＤチャネ
ル内の標準的ポテンシャルプロフィールを、又（ｉｉ）
では図４Ａの直線Ｃ−Ｄに沿ったＣＣＤチャネルを横断
する標準的ポテンシャルプロフィールを例示している。

【図５】複数の電荷増倍レジスタをもつ本発明に従った
ＣＣＤイメージャを概略的に例示している。

【符号の説明】

１ ＣＣＤイメージャ ２ 画像部域 ３ 蓄積セクション３ ４ 出力又は読出しレジスタ ５ 増倍レジスタ ６ 電荷検出回路 ７、８ 制御電極 ９ 電極 １０ 制御電極 １１ 自動利得制御回路 １２、１３ チャネルストップ隔離領域 １５ 増倍レジスタ １６ 障壁領域 １７ ドレイン領域 １８ 画像セクション １９Ａ、１９Ｂ、１９Ｃ、１９Ｄ 蓄積セクション ２０Ａ〜２０Ｄ 読出しレジスタ ２１Ａ〜２１Ｂ 増倍レジスタ ２２Ａ〜２２Ｄ 電荷検出回路

Claims (14)

【特許請求の範囲】
1. 【請求項１】 画像部域、この画像部域からの信号電荷
   を受け取る出力レジスタ、出力レジスタからの信号電荷
   が転送される別個の増倍レジスタ、及び増倍レジスタの
   要素内の充分に高い電界を通過して電荷を転送すること
   によって信号電荷の増倍を得るための手段を含んで成る
   ＣＣＤイメージャ。
2. 【請求項２】 信号電荷が出力レジスタから増倍レジス
   タの各要素を通過して連続して転送される、請求項１に
   記載のイメージャ。
3. 【請求項３】 充分に高い電界領域が増倍レジスタの各
   要素内で生成される請求項１又は２に記載のイメージ
   ャ。
4. 【請求項４】 増倍レジスタの要素の数が出力レジスタ
   の要素数のほぼ整数倍である、請求項１、２又は３に記
   載のイメージャ。
5. 【請求項５】 テレビジョン速度信号の走査ラインタイ
   ミングと増倍レジスタからの信号読出しを同期化するた
   めの手段を含む、請求項１〜４のいずれか１項に記載の
   イメージャ。
6. 【請求項６】 信号電荷がクロック送りされて出力レジ
   スタを通過されるのと同じ速度でクロック送りされて増
   倍レジスタを通過される請求項１〜５のいずれか１項に
   記載のイメージャ。
7. 【請求項７】 信号電荷増倍量は、信号電荷が増倍レジ
   スタを通過する様に増倍レジスタに加えられる単数又は
   複数の駆動パルスの振幅を制御することによって制御さ
   れる、請求項１〜６のいずれか１項に記載のイメージ
   ャ。
8. 【請求項８】 信号電荷増倍量は、増倍レジスタに加え
   られる単数又は複数のポテンシャルのレベルを制御する
   ことによって制御される、請求項１〜７のいずれか１項
   に記載のイメージャ。
9. 【請求項９】 増倍レジスタの単数又は複数の要素の電
   荷容量が、出力レジスタの要素のものよりも大きい、請
   求項１〜８のいずれか１項に記載のイメージャ。
10. 【請求項１０】 増倍レジスタの１つの要素からの余剰
    の信号電荷が増倍レジスタの別の要素の中に拡散するの
    を防ぐための信号制限手段を含む、請求項１〜９のいず
    れか１項に記載のイメージャ。
11. 【請求項１１】 複数の増倍レジスタのそれぞれと結び
    つけられた複数の出力レジスタを有する請求項１〜１０
    のいずれか１項に記載のイメージャ。
12. 【請求項１２】 光子計数性能を達成すべくに充分な信
    号電荷を生成するための手段を含む、請求項１〜１１の
    いずれか１項に記載のイメージャ。
13. 【請求項１３】 信号電荷増倍量を制御するべく自動利
    得回路を含む、請求項１〜１２のいずれか１項に記載の
    イメージャ。
14. 【請求項１４】 実質的に添付図面の図の中に例示され
    これを参照しながら記述されているＣＣＤイメージャ。