[go: up one dir, main page]

JPH10303427A - Preparation of semiconductor device and preparation of substrate for semiconductor device - Google Patents

Preparation of semiconductor device and preparation of substrate for semiconductor device

Info

Publication number
JPH10303427A
JPH10303427A JP12174897A JP12174897A JPH10303427A JP H10303427 A JPH10303427 A JP H10303427A JP 12174897 A JP12174897 A JP 12174897A JP 12174897 A JP12174897 A JP 12174897A JP H10303427 A JPH10303427 A JP H10303427A
Authority
JP
Japan
Prior art keywords
film
substrate
amorphous silicon
silicon film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12174897A
Other languages
Japanese (ja)
Inventor
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12174897A priority Critical patent/JPH10303427A/en
Priority to US09/039,865 priority patent/US6291837B1/en
Priority to KR1019980010367A priority patent/KR100572809B1/en
Publication of JPH10303427A publication Critical patent/JPH10303427A/en
Priority to US09/953,483 priority patent/US6794681B2/en
Priority to US10/935,307 priority patent/US7141462B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an adverse effect of impurity in a substrate on the operation of a semiconductor element formed on the substrate, by transforming an amorphous silicon film to a thermally oxidized film by heating in an oxidizing atmosphere, and forming a thin film semiconductor element on the thermally oxidized film. SOLUTION: An amorphous silicon film 102 to be the base of an underlying film is formed to a thickness of 30 nm on a quartz substrate 101 by a low pressure heat assisted CVD method. Then, the amorphous silicon film 102 is transformed to a thermally oxidized film 103 by carrying out heating in an oxygen atmosphere at 950 deg.C. In this case, the thickness of the thermally oxidized film is substantially doubled to about 60 nm. Then, an amorphous silicon film is formed on the thermally oxidized film 103 by a low pressure heat assisted CVD method, and the amorphous silicon film is crystallized by heating. In this case, the crystallized silicon film is obtained by carrying out heating in a nitrogen atmosphere at 850 deg.C for six hours. Since the fine thermally oxidized film 103 is formed as the underlaying film, diffusion of impurity from the quartz substrate 101, particularly, movement of OH groups, can be restrained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
石英基板を用いた半導体装置に関する。特に石英基板の
利用方法に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a semiconductor device using a quartz substrate. In particular, it relates to a method of using a quartz substrate.

【0002】[0002]

【従来の技術】ガラス基板上に非晶質珪素膜を成膜し、
それを結晶化させて結晶性珪素膜とし、さらにこの珪素
膜を用いて薄膜トランジスタ(TFTと称される)を作
製する技術が知られている。
2. Description of the Related Art An amorphous silicon film is formed on a glass substrate,
There is known a technique of crystallizing it to form a crystalline silicon film, and further using this silicon film to manufacture a thin film transistor (referred to as a TFT).

【0003】結晶性珪素膜を得る方法としては、加熱や
レーザー光の照射による方法があるが、加熱によるもの
が所定の特性を安定して得るためには有利である。
[0003] As a method of obtaining a crystalline silicon film, there are methods by heating and irradiation with laser light, but the method by heating is advantageous for stably obtaining predetermined characteristics.

【0004】しかし、加熱により結晶性珪素膜を得る方
法は、加熱の温度が800℃や900℃というような高
温が必要とされるので、一般のガラス基板を利用するこ
とはできない。
However, the method of obtaining a crystalline silicon film by heating requires a high temperature such as 800 ° C. or 900 ° C., and cannot use a general glass substrate.

【0005】これは、一般のガラス基板に対して、80
0℃や900℃というような温度での処理を加えると、
基板の変形や伸び縮みが顕在化するためである。
[0005] This is 80% for a general glass substrate.
When processing at a temperature such as 0 ° C or 900 ° C,
This is because deformation and expansion / contraction of the substrate become apparent.

【0006】この場合、基板として石英を用いることが
必要とされる。しかし半導体デバイスを構成する基板と
して用いるためには高い純度が必要とされる。そして、
そのような石英基板は概して高価である。
In this case, it is necessary to use quartz as the substrate. However, high purity is required for use as a substrate constituting a semiconductor device. And
Such quartz substrates are generally expensive.

【0007】石英基板おも多数のランクがある。そし
て、ランクの低いものはそれなりに安価である。
There are many ranks for quartz substrates. And those with low ranks are reasonably cheap.

【0008】しかし、ランクの低い石英基板は、基板中
に高濃度にOH基を含んでおり、このOH基が基板上に
作製される半導体素子の動作に影響を与える。例えば、
TFTのしきい値をマイナス側にシフトさせる要因とな
る。
However, a quartz substrate having a low rank contains a high concentration of OH groups in the substrate, and the OH groups affect the operation of a semiconductor device formed on the substrate. For example,
This causes the threshold value of the TFT to shift to the minus side.

【0009】一般に石英基板中のOH基は、該基板上に
作製される半導体デバイスの動作を不安定にしたり、素
子特性のバラツキを生じさせる要因となる。
In general, OH groups in a quartz substrate cause unstable operation of a semiconductor device manufactured on the substrate and cause variations in element characteristics.

【0010】本発明者等によれば、グレードの低い石英
基板中のOH濃度は、グレードの高い石英基板中のOH
濃度に比較して、15倍以上高いことが計測されてい
る。
According to the present inventors, the OH concentration in the low-grade quartz substrate is lower than the OH concentration in the high-grade quartz substrate.
It has been measured that the concentration is at least 15 times higher than the concentration.

【0011】[0011]

【発明が解決しようとする課題】本明細書で開示する発
明は、上述したようなランクの低い石英基板を利用した
際に生じる問題を解決することを解題とする。
SUMMARY OF THE INVENTION An object of the present invention disclosed in the present specification is to solve a problem that occurs when a quartz substrate having a low rank as described above is used.

【0012】[0012]

【課題を解決するための手段】本明細書で開示する発明
の一つは、基板の少なくとも主面に非晶質珪素膜を成膜
する工程と、酸化性雰囲気中での加熱処理により前記非
晶質珪素膜を熱酸化膜に変成する工程と、前記熱酸化膜
上に薄膜半導体素子を形成する工程と、を有することを
特徴とする。
Means for Solving the Problems One of the inventions disclosed in this specification is a step of forming an amorphous silicon film on at least a main surface of a substrate and a heat treatment in an oxidizing atmosphere. A step of transforming the crystalline silicon film into a thermal oxide film; and a step of forming a thin film semiconductor element on the thermal oxide film.

【0013】基板としては、代表的に石英基板を用いる
ことができる。特に低級グレードの石英基板を用いる場
合に発明の有用性を得ることができる。
As a substrate, a quartz substrate can be typically used. In particular, the utility of the invention can be obtained when a low-grade quartz substrate is used.

【0014】少なくとも主面というのは、薄膜半導体素
子(例えば薄膜トランジスタ)が形成される面側のこと
いう。実施例に示すように基板の裏面側にも非晶質珪素
膜を成膜し、それを熱酸化膜に変成する構成としてもよ
い。
At least the main surface is a surface on which a thin film semiconductor element (for example, a thin film transistor) is formed. As shown in the embodiment, an amorphous silicon film may be formed on the back surface of the substrate, and the amorphous silicon film may be transformed into a thermal oxide film.

【0015】酸化性雰囲気としては、 (1)酸素100%の雰囲気。 (2)酸素雰囲気中にハロゲン元素を含有させた雰囲
気。 (3)酸素を含んでおり酸化作用を有する雰囲気。 等の例を挙げることができる。またその雰囲気の圧力は
通常常圧が利用される。しかし、減圧状態や加圧状態に
してもよい。また水分を導入したものとしてもよい。
As the oxidizing atmosphere, (1) an atmosphere of 100% oxygen. (2) An atmosphere containing a halogen element in an oxygen atmosphere. (3) An atmosphere containing oxygen and having an oxidizing action. And the like. Normal pressure is usually used as the pressure of the atmosphere. However, the pressure may be reduced or the pressure may be increased. Further, the water may be introduced.

【0016】薄膜半導体素子は、熱酸化膜上に直接形成
することができる。しかし、さらに絶縁膜を成膜した構
造としてもよい。また炭素膜や窒化アルミニウム膜等の
熱伝導率の高い膜を放熱層として設け、その上に半導体
素子を形成する構造としてもよい。
The thin film semiconductor device can be formed directly on the thermal oxide film. However, a structure in which an insulating film is further formed may be employed. Alternatively, a structure in which a film having high thermal conductivity such as a carbon film or an aluminum nitride film is provided as a heat dissipation layer and a semiconductor element is formed thereover may be used.

【0017】他の発明の構成は、基板の少なくとも主面
に非晶質珪素膜を成膜する工程と、酸化性雰囲気中での
加熱処理により前記非晶質珪素膜を熱酸化膜に変成する
工程と、を有する半導体装置用基板の作製方法を特徴と
する。
According to another aspect of the present invention, there is provided a process of forming an amorphous silicon film on at least a main surface of a substrate, and transforming the amorphous silicon film into a thermal oxide film by heat treatment in an oxidizing atmosphere. And a method for manufacturing a substrate for a semiconductor device.

【0018】本明細書に開示する発明は、半導体装置の
作製工程に止まらず、半導体装置に利用される基板の作
製方法としても有用である。
The invention disclosed in this specification is useful not only in a process for manufacturing a semiconductor device but also as a method for manufacturing a substrate used in a semiconductor device.

【0019】本明細書においては、基板として石英基板
を利用する場合の例を示すが、石英基板以外にも熱酸化
膜の形成に耐える耐熱性を有している基板を利用するこ
とができる。
In this specification, an example in which a quartz substrate is used as a substrate is shown, but a substrate having heat resistance enough to withstand the formation of a thermal oxide film can be used other than the quartz substrate.

【0020】また、基板としては、グレードの低い単結
晶珪素基板(単結晶シリコンウエハー)や多結晶珪素基
板(多結晶シリコンウエハー)を利用することもでき
る。
As the substrate, a low-grade single-crystal silicon substrate (single-crystal silicon wafer) or a polycrystalline silicon substrate (polycrystalline silicon wafer) can be used.

【0021】[0021]

【発明の実施の形態】グレードの低いOH基を高濃度に
含む石英基板101上に非晶質珪素膜102を成膜す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An amorphous silicon film 102 is formed on a quartz substrate 101 containing a high concentration of low-grade OH groups.

【0022】そして、酸素雰囲気中での加熱処理によ
り、非晶質珪素膜102を熱酸化膜103に変成する。
The amorphous silicon film 102 is transformed into a thermal oxide film 103 by a heat treatment in an oxygen atmosphere.

【0023】そして熱酸化膜103上にTFTを作製す
る。こうすることで、TFTの特性が石英基板中のOH
基により悪影響を受けることを抑制することができる。
Then, a TFT is formed on the thermal oxide film 103. By doing so, the characteristics of the TFT are changed to OH in the quartz substrate.
The group can be prevented from being adversely affected.

【0024】[0024]

【実施例】【Example】

〔実施例1〕図1に本実施例の作製工程を示す。まず
(A)に示すように石英基板101上に下地膜の基とな
る非晶質珪素膜102を30nmの厚さに減圧熱CVD
法で成膜する。
[Embodiment 1] FIG. 1 shows a manufacturing process of this embodiment. First, as shown in (A), an amorphous silicon film 102 serving as a base of a base film is formed on a quartz substrate 101 to a thickness of 30 nm by low pressure thermal CVD.
The film is formed by the method.

【0025】非晶質珪素膜102の成膜方法としては、
プラズマCVD法を利用することもできるが、減圧熱C
VD法を用いた方が膜質が緻密で好ましい。このこと
は、後にこの非晶質珪素膜を熱酸化膜に変成する際に重
要となる。
As a method of forming the amorphous silicon film 102,
The plasma CVD method can be used.
The use of the VD method is preferable because the film quality is dense. This becomes important later when the amorphous silicon film is transformed into a thermal oxide film.

【0026】非晶質珪素膜の膜厚は、10〜50nmの
範囲から選択することが好ましい。
The thickness of the amorphous silicon film is preferably selected from the range of 10 to 50 nm.

【0027】次に950℃の酸素雰囲気中での加熱処理
を行うことにより、非晶質珪素膜102を熱酸化膜10
3に変成する。この際、熱酸化膜の膜厚は約2倍の約6
0nmとなる。(図1(B))
Next, the amorphous silicon film 102 is subjected to a heat treatment in an oxygen atmosphere at 950.degree.
Metamorphosis to 3. At this time, the thickness of the thermal oxide film is about twice that of about 6 times.
0 nm. (FIG. 1 (B))

【0028】上記熱酸化膜103の形成の際に、酸素雰
囲気中にハロゲン元素を微量に含有させると、不純物を
気化させて除去することができ有用である。この場合、
例えば酸素雰囲気中にHClを3体積%含有させた雰囲
気を用いればよい。
It is useful to include a trace amount of a halogen element in an oxygen atmosphere during the formation of the thermal oxide film 103 because impurities can be vaporized and removed. in this case,
For example, an atmosphere containing HCl at 3% by volume in an oxygen atmosphere may be used.

【0029】次に熱酸化膜103上に図示しない非晶質
珪素膜を減圧熱CVD法で成膜し、それを加熱処理によ
り結晶化させる。ここでは、窒素雰囲気中において、8
50℃、6時間の加熱処理を行い結晶性珪素膜を得る。
Next, an amorphous silicon film (not shown) is formed on the thermal oxide film 103 by a low pressure thermal CVD method, and is crystallized by a heat treatment. Here, in a nitrogen atmosphere, 8
Heat treatment at 50 ° C. for 6 hours is performed to obtain a crystalline silicon film.

【0030】この際、下地膜として緻密な熱酸化膜10
3が成膜されているので、石英基板101からの不純物
の拡散、特にOH基の移動を抑制することができる。
At this time, a dense thermal oxide film 10 is used as a base film.
Since the film 3 is formed, diffusion of impurities from the quartz substrate 101, in particular, movement of OH groups can be suppressed.

【0031】図示しない結晶性珪素膜を得たら、該膜に
パターニングを施すことにより、図1(C)に示すTF
Tの活性層パターン104を形成する。
After obtaining a crystalline silicon film (not shown), the film is patterned to form a TF shown in FIG.
An active layer pattern 104 of T is formed.

【0032】さらにプラズマCVD法によりゲイト絶縁
膜105を成膜する。ゲイト絶縁膜の成膜方法は、熱酸
化法や熱酸化法とプラズマCVD法とを組み合わせた方
法を利用してもよい。
Further, a gate insulating film 105 is formed by a plasma CVD method. As a method for forming the gate insulating film, a thermal oxidation method or a method combining the thermal oxidation method and the plasma CVD method may be used.

【0033】次に一導電型を有する珪素材料を利用して
ゲイト電極106を形成する。ここでは燐を高濃度にド
ーピングした珪素膜を減圧熱CVD法で成膜し、それを
パターニングすることによりゲイト電極106を得る。
(図1(C))
Next, a gate electrode 106 is formed using a silicon material having one conductivity type. Here, a gate electrode 106 is obtained by forming a silicon film doped with a high concentration of phosphorus by a low pressure thermal CVD method and patterning the silicon film.
(Fig. 1 (C))

【0034】ゲイト電極の材料としては、各種シリサイ
ド材料や各種材料を多層に積層したものを利用すること
ができる。
As a material for the gate electrode, various silicide materials or a material obtained by laminating various materials in multiple layers can be used.

【0035】次にプラズマドーピング法により、燐のド
ーピングを行い、ソース領域107、ドレイン領域10
9を自己整合的に形成する。この際、チャネル形成領域
108も自己整合的に形成される。(図1(D))
Next, phosphorus is doped by a plasma doping method to form the source region 107 and the drain region 10.
9 is formed in a self-aligned manner. At this time, the channel forming region 108 is also formed in a self-aligned manner. (Fig. 1 (D))

【0036】不純物のドーピング後には、加熱処理によ
りドーピングされた不純物の活性化とドーピング時に生
じた結晶構造の損傷のアニールとを行う。この加熱処理
は、800℃、4時間の条件で行う。
After the impurity doping, activation of the impurity doped by the heat treatment and annealing of the crystal structure damage caused during the doping are performed. This heat treatment is performed at 800 ° C. for 4 hours.

【0037】なお、ここではNチャネル型のTFTを作
製する場合の例を示したが、Pチャネル型を作製するの
であれば、ボロンのドーピングを行えばよい。
Although an example in which an N-channel type TFT is manufactured has been described here, if a P-channel type is manufactured, boron doping may be performed.

【0038】次に酸化珪素膜110をプラズマCVD法
を用いて700nmの厚さに成膜する。さらに窒化珪素
膜111をプラズマCVD法により150nmの厚さに
成膜する。
Next, a silicon oxide film 110 is formed to a thickness of 700 nm by a plasma CVD method. Further, a silicon nitride film 111 is formed to a thickness of 150 nm by a plasma CVD method.

【0039】次にポリイミド樹脂膜112をスピンコー
ト法を用いて成膜する。ポリイミド樹脂膜の膜厚は、最
低の厚さを500nmとする。ポリイミド以外には、ポ
リアミド、ポリイミドアミド、ポリアミド、アクリル、
エポキシ等の材料を用いることができる。またこれらの
材料の多層膜とすることもできる。
Next, a polyimide resin film 112 is formed by spin coating. The minimum thickness of the polyimide resin film is 500 nm. Other than polyimide, polyamide, polyimide amide, polyamide, acrylic,
A material such as epoxy can be used. Further, a multilayer film of these materials can be used.

【0040】酸化珪素膜110、窒化珪素膜111、ポ
リイミド樹脂膜112でもって層間絶縁膜が構成され
る。
The silicon oxide film 110, the silicon nitride film 111, and the polyimide resin film 112 form an interlayer insulating film.

【0041】次にコンタクトホールの形成を行い、さら
にチタン膜、アルミニウム膜、チタン膜の3積層膜でな
るソース電極113、ドレイン電極114を形成する。
Next, a contact hole is formed, and then a source electrode 113 and a drain electrode 114 are formed of a three-layered film of a titanium film, an aluminum film, and a titanium film.

【0042】ここで、チタン膜の膜厚は100nm、ア
ルミニウム膜の膜厚は400nmとする。
Here, the thickness of the titanium film is 100 nm, and the thickness of the aluminum film is 400 nm.

【0043】こうして図1(E)に示すNチャネル型の
TFTを完成させる。
Thus, the N-channel TFT shown in FIG. 1E is completed.

【0044】本実施例に示す構成においては、石英基板
101上に下地膜として緻密な膜質を有する熱酸化膜1
03が形成されているので、石英基板101中のOH基
の影響によりTFTの特性に悪影響が現れることを抑制
することができる。
In the structure shown in this embodiment, a thermal oxide film 1 having a dense film quality is formed on a quartz substrate 101 as a base film.
Since 03 is formed, it is possible to suppress the adverse effect of the OH group in the quartz substrate 101 on the characteristics of the TFT.

【0045】そして、OH基の濃度が高い低グレードの
石英基板を利用した場合でも、高い特性と高い信頼性と
を有したTFT、またはTFTを用いた回路、またはT
FTを用いた装置を得ることができる。
Even when a low-grade quartz substrate having a high OH group concentration is used, a TFT having high characteristics and high reliability, a circuit using the TFT,
An apparatus using FT can be obtained.

【0046】〔実施例2〕本実施例は、図1(A)、図
1(B)に示すような下地膜の作製方法を改良し、より
高い信頼性を得ることができる方法に関する。
[Embodiment 2] This embodiment relates to a method of improving the method of forming the underlayer as shown in FIGS. 1A and 1B and obtaining higher reliability.

【0047】ここでは、下地膜の出発膜となる非晶質珪
素膜の作製方法として、減圧熱CVD法を用い、さらに
成膜時における基板の保持方法を工夫することにより、
基板の裏面側にも非晶質珪素膜の成膜が行われるように
することを特徴とする。
Here, a low-pressure thermal CVD method is used as a method for forming an amorphous silicon film serving as a starting film of a base film, and a method of holding a substrate during film formation is devised.
It is characterized in that an amorphous silicon film is formed on the back side of the substrate.

【0048】図2に本実施例の作製工程を示す。まず石
英基板101を用意する。次に基板の表面及び裏面が露
呈する状態に基板を保持し、減圧熱CVD法により非晶
質珪素膜201を成膜する。(図2(A))
FIG. 2 shows the manufacturing process of this embodiment. First, a quartz substrate 101 is prepared. Next, the substrate is held so that the front and back surfaces of the substrate are exposed, and an amorphous silicon film 201 is formed by low-pressure thermal CVD. (Fig. 2 (A))

【0049】この際、基板の裏面側のも非晶質珪素膜2
01が成膜される。なお基板を保持する関係上、基板の
縁の部分には成膜されないが、この部分の割合は極めて
小さなものとなる。
At this time, the amorphous silicon film 2
01 is formed. Although the film is not formed on the edge of the substrate due to holding the substrate, the ratio of this portion is extremely small.

【0050】次に熱酸化法により、非晶質珪素膜201
を熱酸化膜に変成する。ここでは、非晶質珪素膜201
の成膜時と同様な状態に基板101を保持し、酸素10
0%の雰囲気中において950℃の加熱処理を行う。こ
の工程で非晶質珪素膜201を熱酸化膜202に変成す
る。(図2(B))
Next, the amorphous silicon film 201 is formed by a thermal oxidation method.
Is transformed into a thermal oxide film. Here, the amorphous silicon film 201
The substrate 101 is held in the same state as when forming the
A heat treatment at 950 ° C. is performed in an atmosphere of 0%. In this step, the amorphous silicon film 201 is transformed into a thermal oxide film 202. (FIG. 2 (B))

【0051】上記熱酸化膜103の形成の際に、酸素雰
囲気中にハロゲン元素を微量に含有させると、不純物を
気化させて除去することができ有用である。この場合、
例えば酸素雰囲気中にHClを3体積%含有させた雰囲
気を用いればよい。
It is useful to include a trace amount of a halogen element in an oxygen atmosphere when forming the thermal oxide film 103 because impurities can be vaporized and removed. in this case,
For example, an atmosphere containing HCl at 3% by volume in an oxygen atmosphere may be used.

【0052】後は、実施例1に示した作製工程に従っ
て、TFTを作製すればよい。
After that, the TFT may be manufactured according to the manufacturing process shown in the first embodiment.

【0053】〔実施例3〕本実施例では、本明細書に示
す発明を利用し、さらに結晶性珪素膜の作製方法とし
て、ニッケル元素を用いる方法を採用した場合の工程を
示す。
[Embodiment 3] In this embodiment, a process in the case where the invention shown in this specification is used and a method using a nickel element is employed as a method for forming a crystalline silicon film will be described.

【0054】図3及び図4に本実施例の作製工程を示
す。まず、石英基板101上に非晶質珪素膜102を減
圧熱CVD法を用いて300nmの厚さに成膜する。
(図3(A))
FIGS. 3 and 4 show the manufacturing process of this embodiment. First, an amorphous silicon film 102 is formed on a quartz substrate 101 to a thickness of 300 nm by using a low pressure thermal CVD method.
(FIG. 3 (A))

【0055】次に熱酸化法により、非晶質珪素膜102
を熱酸化膜103に変成する。(図3(B))
Next, the amorphous silicon film 102 is formed by thermal oxidation.
Is transformed into a thermal oxide film 103. (FIG. 3 (B))

【0056】ここで、図2に示すような作製工程を採用
すれば、基板の裏面側にも熱酸化膜を成膜することがで
きる。即ち、熱酸化膜に包まれた石英基板を得ることが
できる。
Here, if a manufacturing process as shown in FIG. 2 is adopted, a thermal oxide film can be formed also on the back surface side of the substrate. That is, a quartz substrate wrapped in a thermal oxide film can be obtained.

【0057】次に減圧熱CVD法を用いて、非晶質珪素
膜301を50nmの厚さに成膜する。(図3(C))
Next, an amorphous silicon film 301 is formed to a thickness of 50 nm by using a low pressure thermal CVD method. (FIG. 3 (C))

【0058】次にプラズマCVD法でもって成膜された
厚さ90nm厚の酸化珪素膜でなるマスク302を形成
する。
Next, a mask 302 made of a silicon oxide film having a thickness of 90 nm formed by a plasma CVD method is formed.

【0059】この酸化珪素膜でなるマスク302には、
開口部303が設けられている。この開口部303は、
図面の奥行き方向から手前方向へと延在する長手形状を
有している。
The mask 302 made of the silicon oxide film includes:
An opening 303 is provided. This opening 303 is
It has a longitudinal shape extending from the depth direction of the drawing to the front direction.

【0060】マスク302を配置したら、ニッケル酢酸
塩溶液を塗布し、304で示されるようにニッケル元素
が表面に接して保持された状態を得る。
After disposing the mask 302, a nickel acetate solution is applied to obtain a state in which the nickel element is held in contact with the surface as indicated by 304.

【0061】ここで、ニッケル元素は開口部303の底
部において露呈した非晶質珪素膜301の表面に接した
状態となる。(図3(D))
Here, the nickel element comes into contact with the surface of the amorphous silicon film 301 exposed at the bottom of the opening 303. (FIG. 3 (D))

【0062】この状態で窒素雰囲気において、600
℃、8時間の加熱処理を施す。この工程においては、ニ
ッケル元素が選択的に導入された開口部303が設けら
れた領域から矢印305で示されるような基板に平行な
方向への結晶成長が進行する。この結晶成長を横成長と
称する。(図3(E))
In this state, in a nitrogen atmosphere, 600
Heat treatment at 8 ° C. for 8 hours. In this step, crystal growth proceeds in a direction parallel to the substrate as indicated by an arrow 305 from a region where the opening 303 into which the nickel element is selectively introduced is provided. This crystal growth is called lateral growth. (FIG. 3 (E))

【0063】こうして図4(A)に示す横成長が行われ
た珪素膜306を得る。次に酸化珪素膜でなるマスク3
02を取り除く。
In this way, a silicon film 306 having been laterally grown as shown in FIG. 4A is obtained. Next, a mask 3 made of a silicon oxide film
Remove 02.

【0064】そして、酸素雰囲気中にHClを3体積%
含有させた雰囲気中において、950℃、30分の加熱
処理を加える。
Then, HCl is added in an oxygen atmosphere at 3% by volume.
In a contained atmosphere, heat treatment is performed at 950 ° C. for 30 minutes.

【0065】この工程において、熱酸化膜307が30
nmの厚さに成膜される。この際、珪素膜306の膜厚
は50nmから35nmへと減少する。
In this step, the thermal oxide film 307
It is deposited to a thickness of nm. At this time, the thickness of the silicon film 306 decreases from 50 nm to 35 nm.

【0066】この工程において、膜中に残留するニッケ
ルが塩化ニッケルとして雰囲気中に気化する。こうして
珪素膜中のニッケル元素濃度が減少させられる。
In this step, nickel remaining in the film is vaporized in the atmosphere as nickel chloride. Thus, the nickel element concentration in the silicon film is reduced.

【0067】そして露呈した珪素膜をパターニングする
ことにより、図4(B)の308に示す活性増パターン
を得る。
Then, by patterning the exposed silicon film, an activation enhancement pattern 308 shown in FIG. 4B is obtained.

【0068】さらにゲイト絶縁膜309を形成する。こ
こでは、まず熱酸化膜を20nmの厚さに成膜した後、
さらにプラズマCVD法により酸化珪素膜を50nmの
厚さに成膜する。
Further, a gate insulating film 309 is formed. Here, first, after forming a thermal oxide film to a thickness of 20 nm,
Further, a silicon oxide film is formed to a thickness of 50 nm by a plasma CVD method.

【0069】こうして都合、厚さ70nmのゲイト絶縁
膜309を形成する。また、最終的に残存する活性層3
08の厚さは、25nmとなる。
Thus, a gate insulating film 309 having a thickness of 70 nm is formed. Further, the finally remaining active layer 3
08 has a thickness of 25 nm.

【0070】次にアルミニウムを主成分とする材料の膜
を厚さ400nmの厚さにスパッタ法でもって成膜す
る。そしてそれをパターニングすることにより、310
で示されるパターンを形成する。311はこの際に利用
されるレジストマスクである。(図4(B))
Next, a film of a material containing aluminum as a main component is formed to a thickness of 400 nm by a sputtering method. And by patterning it, 310
Is formed. Reference numeral 311 denotes a resist mask used at this time. (FIG. 4 (B))

【0071】次にレジストマスクが残存している状態に
おいて、アルミニウムパターン310を陽極とした陽極
酸化を行い多孔質状の陽極酸化膜312を形成する。こ
の工程は、電解溶液として3体積%の蓚酸を含んだ水溶
液を用いて行う。この多孔質状の陽極酸化膜の膜厚は4
00nmとする。
Next, in a state where the resist mask remains, anodic oxidation is performed using the aluminum pattern 310 as an anode to form a porous anodic oxide film 312. This step is performed using an aqueous solution containing 3% by volume of oxalic acid as an electrolytic solution. The thickness of this porous anodic oxide film is 4
00 nm.

【0072】次にレジストマスク311を除去し、再度
の陽極酸化を行う。ここでは、電解溶液として3%体積
の酒石酸を含んだエチレングリコール溶液をアンモニア
水で中和したものを用いる。
Next, the resist mask 311 is removed, and anodic oxidation is performed again. Here, a solution obtained by neutralizing an ethylene glycol solution containing 3% by volume of tartaric acid with aqueous ammonia is used as the electrolytic solution.

【0073】この工程では、緻密な膜質を有する陽極酸
化膜313が成膜される。この緻密な膜質を有する陽極
酸化膜313の膜厚は70nmとする。
In this step, an anodic oxide film 313 having dense film quality is formed. The thickness of the anodic oxide film 313 having this dense film quality is 70 nm.

【0074】次にプラズマドーピング法により、31
5、316の領域に自己整合的に燐のドーピングを行
う。(図4(C))
Next, 31
The regions 5 and 316 are doped with phosphorus in a self-aligned manner. (FIG. 4 (C))

【0075】次に露呈した酸化珪素膜を除去する。こう
して図4(D)に示すように酸化珪素膜(熱酸化膜とプ
ラズマCVD膜とが積層された膜)317が残存した状
態が得られる。
Next, the exposed silicon oxide film is removed. Thus, a state in which the silicon oxide film (film in which the thermal oxide film and the plasma CVD film are stacked) 317 is obtained as shown in FIG.

【0076】次に再びプラズマドーピング法により燐の
ドーピングを行う。この工程は、先の工程に比較してラ
イトドーピングの条件で行う。
Next, phosphorus doping is performed again by the plasma doping method. This step is performed under light doping conditions compared to the previous step.

【0077】このドーピング工程において、318、3
19の領域にライトドーピングが成される。(図4
(D))
In this doping step, 318, 3
Light doping is performed on the 19 regions. (FIG. 4
(D))

【0078】ドーピングの終了後、レーザー光の照射を
行うことにより、アニールを行いドーパアントの活性化
と、ドーピング時に損傷した被ドーピング領域のアニー
ルとを行う。
After the doping is completed, annealing is performed by irradiating a laser beam to activate the dopant and anneal the doped region damaged at the time of doping.

【0079】こうして自己整合的にソース領域315、
ドレイン領域316、低濃度不純物領域318、31
9、チャネル形成領域30が形成される。
In this way, the source region 315,
Drain region 316, low concentration impurity regions 318, 31
9. A channel formation region 30 is formed.

【0080】本実施例では、ゲイト電極としてアルミニ
ウムを利用しているので、加熱による処理(700℃〜
800℃以上の温度が必要とされる)は不可能である。
一般にアルミニウムに対する加熱処理は、400℃程度
が限度である。
In this embodiment, since aluminum is used as the gate electrode, the heat treatment (700 ° C.
(Temperatures above 800 ° C. are required) are not possible.
Generally, heat treatment of aluminum is limited to about 400 ° C.

【0081】次に層間絶縁膜として、酸化珪素膜32
0、窒化珪素膜321、樹脂膜322を積層する。そし
てコンタクトホールの形成を行いソース電極323とド
レイン電極324とを形成する。
Next, a silicon oxide film 32 is used as an interlayer insulating film.
0, a silicon nitride film 321 and a resin film 322 are stacked. Then, a contact hole is formed, and a source electrode 323 and a drain electrode 324 are formed.

【0082】こうして、図4(E)に示すTFTを完成
させる。
Thus, the TFT shown in FIG. 4E is completed.

【0083】〔実施例4〕本実施例では、発明を利用し
た各種装置の例を示す。本明細書で開示する発明は、T
FTの集積回路に利用することができる。
[Embodiment 4] In this embodiment, examples of various apparatuses utilizing the present invention will be described. The invention disclosed in this specification is based on T
It can be used for FT integrated circuits.

【0084】図5(A)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2001、カメラ部2
002、受像部2003、操作スイッチ2004、アク
ティブマトリクス型の表示装置2005で構成される。
本発明は表示装置2005や内部回路に適用することが
できる。
FIG. 5A shows a mobile computer (mobile computer), which includes a main body 2001 and a camera unit 2.
002, an image receiving unit 2003, an operation switch 2004, and an active matrix display device 2005.
The present invention can be applied to the display device 2005 and internal circuits.

【0085】アクティブマトリクス型の表示装置200
5としては、反射型または透過型のいずれでも利用する
ことができる。また、液晶表示装置の代わりEL素子を
利用したものを用いることもできる。このことは他の例
でも同じである。
Active matrix type display device 200
As 5, either a reflection type or a transmission type can be used. Further, a device using an EL element can be used instead of the liquid crystal display device. This is the same in other examples.

【0086】図5(B)はフロントプロジェクション型
と称される投影型の表示装置である。この装置は、本体
2201、光源2202、アクティブマトリクス型の反
射型液晶表示装置2203、光学系2204で構成され
ている。また本体とは別にスクリーン2205(または
それに代わる被投影面)が必要とされる。
FIG. 5B shows a projection type display device called a front projection type. This device includes a main body 2201, a light source 2202, an active matrix type reflective liquid crystal display device 2203, and an optical system 2204. Further, a screen 2205 (or an alternative projection surface) is required separately from the main body.

【0087】図5(D)は携帯電話であり、本体230
1、音声出力部2302、音声入力部2303、アクテ
ィブマトリクス型の液晶表示装置2304、操作スイッ
チ2305、アンテナ2306で構成される。
FIG. 5D shows a portable telephone, which has a main body 230.
1, an audio output unit 2302, an audio input unit 2303, an active matrix type liquid crystal display device 2304, operation switches 2305, and an antenna 2306.

【0088】図5(E)はビデオカメラであり、本体2
401、アクティブマトリクス型の液晶表示装置240
2、音声入力部2403、操作スイッチ2404、バッ
テリー2405、受像部2406で構成される。
FIG. 5E shows a video camera,
401, active matrix type liquid crystal display device 240
2, a voice input unit 2403, operation switches 2404, a battery 2405, and an image receiving unit 2406.

【0089】図5(F)は、リアプロジェクション型と
称される投影型の表示装置である。この装置は、本体2
501に光源2502、アクティブマトリクス型の反射
型液晶ディスプレイ2503、偏光ビームスプリッタ2
504、リフレクター(反射ミラー)2505、250
6、さらにスクリーン2507を備えている。
FIG. 5F shows a projection type display device called a rear projection type. This device has a main body 2
Reference numeral 501 denotes a light source 2502, an active matrix type reflection type liquid crystal display 2503, a polarization beam splitter 2
504, reflector (reflection mirror) 2505, 250
6, and a screen 2507.

【0090】発明は、反射型の液晶ディスプレイを構成
する基板に利用することができる。
The present invention can be used for a substrate constituting a reflection type liquid crystal display.

【0091】ここでは、液晶ディスプレイの例を示した
が、他にアクティブマチクス型のEL表示装置を利用す
ることもできる。この場合もパネルを構成する基板に本
明細書で開示する発明を利用することができる。
Here, an example of a liquid crystal display has been described, but an active matrix type EL display device can also be used. Also in this case, the invention disclosed in this specification can be used for a substrate constituting a panel.

【0092】[0092]

【発明の効果】本明細書で開示する発明を採用すること
により、ランクの低い石英基板を利用した際に生じる問
題を解決することができる。即ち、ランクの低い石英基
板を利用した場合に基板中の不純物の影響により、基板
上に形成される半導体素子の動作に悪影響が及ぶことを
抑制することができる。
By employing the invention disclosed in this specification, it is possible to solve a problem that occurs when a low-rank quartz substrate is used. That is, when a quartz substrate having a low rank is used, it is possible to suppress the influence of impurities in the substrate from adversely affecting the operation of the semiconductor element formed on the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】石英基板上に薄膜トランジスタ(TFT)を作
製する工程を示す図。
FIG. 1 is a diagram showing a process for manufacturing a thin film transistor (TFT) over a quartz substrate.

【図2】石英基板上に下地膜の作製工程を示す図。FIG. 2 is a view showing a process of forming a base film over a quartz substrate.

【図3】石英基板上に薄膜トランジスタ(TFT)を作
製する工程を示す図。
FIG. 3 is a diagram illustrating a process for manufacturing a thin film transistor (TFT) over a quartz substrate.

【図4】石英基板上に薄膜トランジスタ(TFT)を作
製する工程を示す図。
FIG. 4 is a diagram illustrating a process for manufacturing a thin film transistor (TFT) over a quartz substrate.

【図5】発明を利用した装置の概要を示す図。FIG. 5 is a diagram showing an outline of a device using the invention.

【符号の説明】[Explanation of symbols]

101 石英基板 102 非晶質珪素膜 103 熱酸化膜 104 活性層 105 ゲイト絶縁膜 106 ゲイト電極 107 ソース領域 108 チャネル形成領域 109 ドレイン領域 110 酸化珪素膜 111 窒化珪素膜 112 ポリイミド樹脂膜 113 ソース電極 114 ドレイン電極 201 非晶質珪素膜 202 熱酸化膜 301 非晶質珪素膜 302 酸化珪素膜 303 開口部 304 表面に接して保持されたニッケル元素 305 結晶成長の方向 306 珪素膜 307 熱酸化膜 308 活性層 309 ゲイト絶縁膜 310 アルミニウムパターン 311 レジストマスク 312 多孔質状の陽極酸化膜 313 緻密な膜質を有する陽極酸化膜 314 ゲイト電極 315 ソース領域 316 ドレイン領域 30 チャネル形成領域 317 残存したゲイト絶縁膜 318 低濃度不純物領域 319 低濃度不純物領域 320 酸化珪素膜 321 窒化珪素膜 322 樹脂膜 323 ソース電極 324 ドレイン電極 Reference Signs List 101 quartz substrate 102 amorphous silicon film 103 thermal oxide film 104 active layer 105 gate insulating film 106 gate electrode 107 source region 108 channel formation region 109 drain region 110 silicon oxide film 111 silicon nitride film 112 polyimide resin film 113 source electrode 114 drain Electrode 201 Amorphous silicon film 202 Thermal oxide film 301 Amorphous silicon film 302 Silicon oxide film 303 Opening 304 Nickel element held in contact with surface 305 Crystal growth direction 306 Silicon film 307 Thermal oxide film 308 Active layer 309 Gate insulating film 310 Aluminum pattern 311 Resist mask 312 Porous anodic oxide film 313 Anodized film having dense film quality 314 Gate electrode 315 Source region 316 Drain region 30 Channel formation region 317 Light insulating film 318 low concentration impurity region 319 low concentration impurity region 320 silicon oxide film 321 silicon nitride film 322 resin film 323 source electrode 324 drain electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板の少なくとも主面に非晶質珪素膜を成
膜する工程と、 酸化性雰囲気中での加熱処理により前記非晶質珪素膜を
熱酸化膜に変成する工程と、 前記熱酸化膜上に薄膜半導体素子を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
A step of forming an amorphous silicon film on at least a main surface of a substrate; a step of transforming the amorphous silicon film into a thermal oxide film by heat treatment in an oxidizing atmosphere; Forming a thin-film semiconductor element on an oxide film.
【請求項2】請求項1において、 基板として石英基板が利用されることを特徴とする半導
体装置の作製方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein a quartz substrate is used as the substrate.
【請求項3】請求項1において、 非晶質珪素膜を減圧熱CVD法で成膜することを特徴と
する半導体装置の作製方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the amorphous silicon film is formed by a low pressure thermal CVD method.
【請求項4】基板の少なくとも主面に非晶質珪素膜を成
膜する工程と、 酸化性雰囲気中での加熱処理により前記非晶質珪素膜を
熱酸化膜に変成する工程と、 を有することを特徴とする半導体装置用基板の作製方
法。
4. A step of forming an amorphous silicon film on at least a main surface of a substrate, and a step of transforming the amorphous silicon film into a thermal oxide film by heat treatment in an oxidizing atmosphere. A method for manufacturing a substrate for a semiconductor device, comprising:
【請求項5】請求項4において、 基板として石英基板が利用されることを特徴とする半導
体装置用基板の作製方法。
5. The method according to claim 4, wherein a quartz substrate is used as the substrate.
【請求項6】請求項4において、 非晶質珪素膜を減圧熱CVD法で成膜することを特徴と
する半導体装置用基板の作製方法。
6. The method for manufacturing a substrate for a semiconductor device according to claim 4, wherein the amorphous silicon film is formed by a low pressure thermal CVD method.
JP12174897A 1997-03-18 1997-04-24 Preparation of semiconductor device and preparation of substrate for semiconductor device Pending JPH10303427A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12174897A JPH10303427A (en) 1997-04-24 1997-04-24 Preparation of semiconductor device and preparation of substrate for semiconductor device
US09/039,865 US6291837B1 (en) 1997-03-18 1998-03-16 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
KR1019980010367A KR100572809B1 (en) 1997-03-18 1998-03-18 Semiconductor Device Manufacturing Methods, Semiconductor Devices, and Electroluminescent Display Devices
US09/953,483 US6794681B2 (en) 1997-03-18 2001-09-14 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US10/935,307 US7141462B2 (en) 1997-03-18 2004-09-08 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12174897A JPH10303427A (en) 1997-04-24 1997-04-24 Preparation of semiconductor device and preparation of substrate for semiconductor device

Publications (1)

Publication Number Publication Date
JPH10303427A true JPH10303427A (en) 1998-11-13

Family

ID=14818916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12174897A Pending JPH10303427A (en) 1997-03-18 1997-04-24 Preparation of semiconductor device and preparation of substrate for semiconductor device

Country Status (1)

Country Link
JP (1) JPH10303427A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048758A (en) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd Method for manufacturing electrooptical device
JP2007066912A (en) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd Method for manufacturing electro-optical device
JP2007188890A (en) * 1999-06-04 2007-07-26 Semiconductor Energy Lab Co Ltd Manufacturing method of electro-optical device
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048758A (en) * 1999-06-04 2007-02-22 Semiconductor Energy Lab Co Ltd Method for manufacturing electrooptical device
JP2007066912A (en) * 1999-06-04 2007-03-15 Semiconductor Energy Lab Co Ltd Method for manufacturing electro-optical device
JP2007188890A (en) * 1999-06-04 2007-07-26 Semiconductor Energy Lab Co Ltd Manufacturing method of electro-optical device
US8890172B2 (en) 1999-06-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US9293726B2 (en) 1999-06-04 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device

Similar Documents

Publication Publication Date Title
US8129232B2 (en) Semiconductor device and method of manufacturing the same
KR100570541B1 (en) Semiconductor film production method and semiconductor device manufacturing method
US6528820B1 (en) Semiconductor device and method of fabricating same
KR100596964B1 (en) Thin film transistor and semiconductor device using thin film transistor
KR100285865B1 (en) A method for manufacturing a semiconductor device
CN1881595B (en) Semiconductor device and manufacturing method thereof
JP3295346B2 (en) Method for producing crystalline silicon film and thin film transistor using the same
US6337235B1 (en) Semiconductor device and manufacturing method thereof
JPH118393A (en) Method for manufacturing semiconductor device
US6919235B1 (en) Semiconductor device having semiconductor circuit comprising semiconductor element, and method for manufacturing same
JPH10214974A (en) Semiconductor device and manufacturing method thereof
US6444390B1 (en) Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP2700277B2 (en) Method for manufacturing thin film transistor
US8603870B2 (en) Semiconductor device and method of manufacturing the same
US7465614B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
JPH10303427A (en) Preparation of semiconductor device and preparation of substrate for semiconductor device
JP2800743B2 (en) Method for manufacturing thin film transistor
JP3109650B2 (en) Method for manufacturing thin film transistor
JPH11135797A (en) Shape processing method of laminated film and method of manufacturing thin film transistor using the same
JPH09312259A (en) Semiconductor device and its manufacture
JP2002359251A (en) Method for manufacturing semiconductor device
JP2000077401A (en) Method of forming semiconductor film
JP2006324564A (en) Semiconductor device manufacturing method
JP4141653B2 (en) Method for manufacturing semiconductor device and method for manufacturing integrated circuit
JPH10163193A (en) Manufacture of semiconductor device