[go: up one dir, main page]

JPH10301851A - データ処理システム内のキャッシュ・メモリ・データを投機的に供給する方法及びシステム - Google Patents

データ処理システム内のキャッシュ・メモリ・データを投機的に供給する方法及びシステム

Info

Publication number
JPH10301851A
JPH10301851A JP10096007A JP9600798A JPH10301851A JP H10301851 A JPH10301851 A JP H10301851A JP 10096007 A JP10096007 A JP 10096007A JP 9600798 A JP9600798 A JP 9600798A JP H10301851 A JPH10301851 A JP H10301851A
Authority
JP
Japan
Prior art keywords
data
processing
cache
response
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10096007A
Other languages
English (en)
Inventor
Kumar Arimiri Ravi
ラヴィ・カマー・アライミリ
Stephen Doddson John
ジョン・スティーブン・ドッドソン
Don Lewis Jerry
ジェリー・ドン・リュイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10301851A publication Critical patent/JPH10301851A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 データ処理システム内の処理装置から高機能
Ｉ／Ｏ装置へキャッシュ・メモリ・データを投機的に供
給する方法及びシステムを提供すること。 【解決手段】 データ処理システム１０は、本発明の方
法及びシステムに従って少なくとも１つの処理装置を含
み、処理装置はそれぞれ少なくとも１つのキャッシュ・
メモリと少なくとも１つの高機能Ｉ／Ｏ装置を含む。デ
ータ処理システム１０内の高機能Ｉ／Ｏ装置によるデー
タに対するリクエストに応答して、データ処理システム
内の要求されたデータを持つ処理装置から介入応答が発
行される。要求されたデータは次に、データ処理システ
ム１０内の全ての処理装置から前記処理装置に複合応答
が戻る前に、前記処理装置のキャッシュ・メモリから読
取られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的にはキャッ
シュ・メモリ・データを共用する方法及びシステムに関
し、特にデータ処理システム内の処理装置とＩ／Ｏ装置
との間でキャッシュ・メモリ・データを共用する方法及
びシステム、なかでもデータ処理システム内の処理装置
から高機能（インテリジェント）Ｉ／Ｏ装置にキャッシ
ュ・メモリ・データを投機的に供給する方法及びシステ
ムに関する。
【０００２】
【従来の技術】データ処理システムは少なくとも１つの
処理装置、システム・メモリ及び様々なＩ／Ｏ装置を含
む。処理装置はプログラム命令を実行するための複数の
レジスタ及び実行装置を含み得る。また処理装置は、一
般に、高速メモリを利用して実現される命令キャッシュ
やデータ・キャッシュ等、１次キャッシュ（レベル１キ
ャッシュまたはＬ１キャッシュともいう）を有する。更
に処理装置は、先に述べたような１次キャッシュをサポ
ートするため、２次キャッシュ（レベル２キャッシュま
たはＬ２キャッシュともいう）を含み得る。
【０００３】通常、ある処理装置からシステム・バス上
の他の処理装置またはＩ／Ｏ装置へ、システム・メモリ
を経由せずにデータを転送することは介入と呼ばれる。
介入プロトコルは、システム内の処理装置またはＩ／Ｏ
装置により読取りリクエストまたは変更予定読取り（Ｒ
ＷＩＴＭ）リクエストを満足するためにシステム・メモ
リをアクセスしなければならない回数を減らすことによ
ってシステム性能を改良する。
【０００４】概して、Ｉ／Ｏ装置による未決の読取り／
ＲＷＩＴＭリクエストがあるときは、システム・バスに
接続され、要求されたデータをそのキャッシュ内に保有
する他の処理装置はデータを要求側Ｉ／Ｏ装置に供給で
きる。従来の介入プロトコルでは、データがそのキャッ
シュにある処理装置は、そのキャッシュからデータを供
給するためデータ・バス・リクエストを発行する前に、
システム内の全ての処理装置からの"複合"応答を待つ。
【０００５】同時に、従来の介入プロトコルは"再試行"
メカニズムに対応可能であり、介入により満たされるい
かなる読取り／ＲＷＩＴＭリクエストも、システム・バ
ス上の任意の処理装置からの"再試行"によって割込むこ
とができる。ある処理装置が介入で応答し、他の処理装
置が"再試行"で応答した場合、再試行応答は介入応答を
自動的に無効にする。その結果、システム・バス上の処
理装置による再試行リクエストが未決の場合、データを
含む処理装置はデータ・バス・リクエストを発行しな
い。
【０００６】データ処理システム内の処理装置からの"
再試行"による影響が少ない形で、介入データが要求側
Ｉ／Ｏ装置に供給される、改良された供給機構を提供す
ることが望ましい。
【０００７】
【発明が解決しようとする課題】本発明の目的は、キャ
ッシュ・メモリ・データを共用する改良された方法及び
システムを提供することである。
【０００８】本発明の他の目的は、データ処理システム
内の処理装置とＩ／Ｏ装置との間でキャッシュ・メモリ
・データを共用する改良された方法及びシステムを提供
することである。
【０００９】本発明の他の目的は、データ処理システム
内の処理装置から高機能Ｉ／Ｏ装置へキャッシュ・メモ
リ・データを投機的に供給する改良された方法及びシス
テムを提供することである。
【００１０】
【課題を解決するための手段】本発明の方法及びシステ
ムに従って、データ処理システムは少なくとも１つの処
理装置を含み、処理装置はそれぞれ少なくとも１つのキ
ャッシュ・メモリと少なくとも１つの高機能Ｉ／Ｏ装置
を持つ。データ処理システム内の高機能Ｉ／Ｏ装置によ
るデータのリクエストに応答して、データ処理システム
内の要求されたデータを持つ処理装置から介入応答が発
行される。次に、データ処理システム内の全ての処理装
置からの複合応答が処理装置に戻る前に、要求されたデ
ータが処理装置内のキャッシュ・メモリから読取られ
る。
【００１１】
【発明の実施の形態】本発明は少なくとも１つのキャッ
シュ・メモリを持つデータ処理システムで実現すること
ができる。また本発明は、それぞれのプロセッサが１次
キャッシュ及び２次キャッシュを持つ様々なマルチプロ
セッサ・データ処理システムに適用できることは理解さ
れよう。
【００１２】各図、特に図１を参照する。本発明を適用
できるデータ処理システム１０のブロック図が示してあ
る。データ処理システム１０は複数の中央処理装置（Ｃ
ＰＵ）１１ａ乃至１１ｎを含み、ＣＰＵ１１ａ乃至１１
ｎはそれぞれ１次（Ｌ１）キャッシュを含む。図に示す
通り、ＣＰＵ１１ａは１次キャッシュ１２ａをＣＰＵ１
１ｎは１次キャッシュ１２ｎを含む。１次キャッシュ１
２ａ乃至１２ｎはそれぞれセクタ化されたキャッシュで
もよい。
【００１３】ＣＰＵ１１ａ乃至１１ｎはそれぞれ２次
（Ｌ２）キャッシュ１３ａ乃至１３ｎに接続される。２
次キャッシュ１３ａ乃至１３ｎはそれぞれセクタ化され
たキャッシュでもよい。ＣＰＵ１１ａ乃至１１ｎ、１次
キャッシュ１２ａ乃至１２ｎ及び２次キャッシュ１３ａ
乃至１３ｎは相互接続部１５を介して互いに及びシステ
ム・メモリ１４に接続される。相互接続部１５はバスま
たはスイッチ等である。相互接続部１５にはまた高機能
Ｉ／Ｏ装置１６ａ乃至１６ｎが接続される。これら高機
能Ｉ／Ｏ装置１６ａ乃至１６ｎには、システム・メモリ
１４との間でデータ転送を開始する機能がある。高機能
Ｉ／Ｏ装置１６ａ乃至１６ｎには、イントラネットまた
はインターネット等のネットワークを介して他のデータ
処理システムとの通信に用いられる様々なアダプタを追
加できる。
【００１４】本発明の好適な実施例として、ＣＰＵ、１
次キャッシュ及び２次キャッシュ、例えば図１に示した
ＣＰＵ１１ａ、１次キャッシュ１２ａ、そして２次キャ
ッシュ１３ａは処理装置と総称することができる。デー
タ処理システムの好適な実施例は図１に示しているが、
本発明は様々なシステム構成の中で実施できることは理
解されよう。例えばＣＰＵ１１ａ乃至１１ｎには３レベ
ル以上のキャッシュ・メモリがあってもよい。
【００１５】表１を参照する。従来技術の介入プロトコ
ルによる処理装置からの設定済みコヒーレンシ応答が示
してある。マルチプロセッサ・データ処理システム内の
Ｉ／Ｏ装置がシステム・バス上に読取りリクエストまた
は変更予定読取り（ＲＷＩＴＭ）リクエストを出した
後、システム内の処理装置はスヌープの後、表１に従っ
て応答の１つを発行することができる。
【表１】
【００１６】表１に示す通り、コヒーレンシ応答は３ビ
ット・スヌープ応答信号の形を取り、各コヒーレンシ応
答はここで述べているように定義される。これらの信号
はエンコードされ、アドレス保持時間の後にスヌープ結
果が示される。また各応答に優先度値が関連付けられ、
これによりシステム・ロジックは、システム・バスの全
ての処理装置及び全てのＩ／Ｏ装置に返す１つのスヌー
プ応答信号を定式化するとき、どのコヒーレンシ応答を
優先するか決定できる。例えば、ある処理装置が共用介
入応答（優先度３）で応答し、他の処理装置が再試行応
答（優先度１）で応答した場合、システム・ロジックが
再試行コヒーレンシ応答を要求側処理装置及びシステム
・バスに接続された他の全ての処理装置に返すように、
再試行応答の処理装置に優先権が与えられる。このシス
テム・ロジックは、システム制御装置またはメモリ・コ
ントローラ等、システム内の様々なコンポーネントに置
くことができる。
【００１７】要求されているデータの"所有者"はどの
（処理装置の）キャッシュか、従ってデータを供給する
資格があるかを確認するため周知のメカニズムをいくつ
か採用できる。従来のＭＥＳＩプロトコルでは、要求さ
れたデータをキャッシュが"変更"または"排他"の状態で
保持している場合、これは、このキャッシュがシステム
内でデータの有効なコピーを含む唯一のキャッシュであ
り、、明らかに所有者であることを意味する。しかし要
求されたデータをキャッシュが"共用"状態で保持してい
る場合、これは、データがシステム内の他の少なくとも
１つのキャッシュにも保持されているはずであることを
意味する。従って潜在的には、それら２つ以上のキャッ
シュのいずれもがデータを供給できる。このような場合
には、どのキャッシュが供給源となるか決定するためい
くつかの選択肢が利用できる。
【００１８】図２を参照する。従来技術による供給機構
を説明するため代表的なデータ処理システムのブロック
図が示してある。例えば高機能Ｉ／Ｏ装置２４がシステ
ム・バス２３上に読取りリクエストまたはＲＷＩＴＭリ
クエストを出し、処理装置２１のＬ２キャッシュに、Ｉ
／Ｏ装置２４から要求されたデータがあるものとする。
更に処理装置２０内のＬ２キャッシュは"無効"状態にあ
り、処理装置２１内のＬ２キャッシュは"変更"状態にあ
り、処理装置２２内のＬ２キャッシュには要求されたデ
ータがないものとする。後に続く処理のシーケンスは従
来技術で述べられているように、ソース介入を実行する
ため各処理装置のＬ２キャッシュ・コントローラによっ
て担当される。
【００１９】Ｉ／Ｏ装置２４が出した読取り／ＲＷＩＴ
Ｍリクエストはシステム・バス２３から、処理装置２
１、処理装置２２、及び処理装置２３によって"スヌー
プ"される。処理装置２１乃至２３のそれぞれでＬ２キ
ャッシュ・ディレクトリのルックアップが実行され、要
求されたデータがそのＬ２キャッシュに存在するかどう
か確認される。処理装置２１には要求されたデータがあ
るので、処理装置２１によって介入応答が発行され、処
理装置２１内の有限状態機械がディスパッチされて後に
続く処理が制御される。処理装置２１のＬ２キャッシュ
内のデータが"変更"状態にある場合、処理装置２１によ
って変更介入コヒーレンシ応答が発行される。処理装置
２１のＬ２キャッシュ内のデータが"共用"または"排他"
の状態にある場合は、処理装置２１によって共用介入コ
ヒーレンシ応答が発行される。処理装置２０内のＬ２キ
ャッシュは"無効"状態で、処理装置２２内のＬ２キャッ
シュには要求されたデータがないので、処理装置２０及
び２２はそれぞれヌル・コヒーレンシ応答を送る。
【００２０】介入応答の発行後、処理装置２１は複合応
答に備える。複合応答は、基本的には、この例では自身
からのコヒーレンシ応答並びに処理装置２０、２２及び
Ｉ／Ｏ装置２４からのコヒーレンシ応答を含む。戻った
複合応答が変更介入コヒーレンシ応答である場合、処理
装置２１は要求されたデータの供給をそのＬ２キャッシ
ュから開始できる。処理装置２０または処理装置２２
が、どのような理由であれ再試行を要求した場合は、確
立された介入プロトコル下では、再試行リクエストが優
先される（つまり供給シーケンスは先に進まない）。例
えば処理装置２２がスヌープ・キュー・ビジー状態にあ
って、再試行リクエストを出しているかも知れない。
【００２１】スヌープ操作が開始されてから、処理装置
２１のＬ２キャッシュのデータが変更されていないか、
またはＬ１キャッシュに存在しない（つまりＬ１包含性
ではない）場合は、処理装置２１はシステム・バス・ア
ービタに対するシステム・バス・リクエストを開始でき
る（通常、要求されたデータはシステム・バス・リクエ
ストが開始される前にＬ２キャッシュ・コントローラに
よってバッファに読込まれなければならない）。でなけ
れば処理装置２１のＬ１キャッシュは、システム・バス
・リクエストが出される前にフラッシュされ無効化され
る（つまりＬ１キャッシュの変更されたデータをＬ２キ
ャッシュに書き戻し、Ｌ１キャッシュのコピーを無効化
する）。しかし処理装置２１のＬ１キャッシュが"共用"
状態にある場合は、データ・バス・リクエストを出す前
に必要になるのはＬ１キャッシュの無効化だけである。
【００２２】次に処理装置２１はシステム・バスの使用
権が戻るのを待つ。Ｉ／Ｏ装置２４への実際のデータ供
給は、データ・バスの使用が許可された後に開始され
る。供給が完了すると、処理装置２１のＬ２キャッシュ
は"変更"状態から、読取りリクエストでは"共用"状態
に、ＲＷＩＴＭリクエストでは"無効"状態に代わる。処
理装置２０及び２２のＬ２キャッシュの状態は変わらな
い。
【００２３】図３を参照する。本発明の好適な実施例に
従って、データ処理システム内の処理装置からＩ／Ｏ装
置へキャッシュ・メモリ・データを投機的に供給するハ
イレベル・ロジックのフローチャートが示してある。ブ
ロック３０から始まり、システム内の全ての処理装置に
より、システム・バスから読取り／ＲＷＩＴＭリクエス
トがスヌープされる（ブロック３１）。Ｌ２キャッシュ
・ディレクトリのルックアップが実行され、要求された
データがＬ２キャッシュに存在するかどうか各処理装置
によって確認がなされる（ブロック３２）。ヌル・コヒ
ーレンシ応答が、要求されたデータを保持していない全
ての処理装置（図２の処理装置２０及び２２等）によっ
て発行され（ブロック３３）、プロセスはブロック９９
で終了する。他方、要求されたデータを保持している処
理装置（図２の処理装置２１等）からは介入コヒーレン
シ応答が発行される（ブロック３４）。
【００２４】介入コヒーレンシ応答の発行後、介入側処
理装置は、特定のキャッシュ管理タスクを実行しなけれ
ばならない（ブロック３５）。これらのタスクは、Ｌ１
キャッシュのデータ・コピーが変更されている場合は介
入側処理装置のＬ１キャッシュのデータ・コピーをフラ
ッシュし無効化する操作、またはＬ１キャッシュのデー
タ・コピーが変更されていない場合は単に介入側処理装
置のＬ１キャッシュのデータ・コピーを無効化する操作
を含む。
【００２５】その後、要求されたデータが介入側処理装
置のＬ２キャッシュから、好適にはバッファに読込ま
れ、システム・バス・アービタにシステム・データ・バ
スのリクエストが出される（ブロック３６）。システム
・データ・バスの使用が許可されているかどうか確認が
なされる（ブロック３７）。許可されていない場合は、
複合コヒーレンシ応答が戻っているかどうか確認がなさ
れる（ブロック３８）。組み合わせコヒーレンシ応答が
戻っていない場合はプロセスはブロック３７に戻る。
【００２６】しかしシステム・データ・バスの使用が許
可されている場合は、要求されたデータをシステム・デ
ータ・バスに駆動することによって、要求されたデータ
の供給を介入側処理装置から開始できる（ブロック３
９）。また、この時点ですでに複合コヒーレンシ応答が
戻っているかどうか確認がなされる（ブロック４０）。
複合コヒーレンシ応答がまだ戻っていない場合は、プロ
セスは複合コヒーレンシ応答が戻るのを待ち続け、その
間、要求されたデータのシステム・バスへの供給が続け
られる。
【００２７】複合コヒーレンシ応答が戻った後、それ
が"再試行"かどうかの確認がなされる（ブロック４
１）。複合コヒーレンシ応答が再試行なら、システム・
データ・バスの使用がまだ許可されていない場合はシス
テム・データ・バス・リクエストが取り消されるか、ま
たは要求されたデータ供給がすぐに打ち切られる（ブロ
ック４２）。供給がこの時点ですでに完了している場合
も、再試行コヒーレンシ応答のために結果は廃棄され
る。複合コヒーレンシ応答が再試行でない場合は、もし
要求されたデータの供給が完了していなければ、それが
完了するまで続く。最後に介入側処理装置のＬ２キャッ
シュのステータスが更新され（ブロック４３）、プロセ
スはブロック９９で終了する。
【００２８】先に述べたように、本発明は、データ処理
システム内の処理装置から高機能Ｉ／Ｏ装置へキャッシ
ュ・メモリ・データを投機的に供給する方法を提供す
る。具体的には、本発明の開示では、複合コヒーレンシ
応答が戻る前に要求されたデータが介入側処理装置のＬ
２キャッシュから読取られる新規な介入例に述べてい
る。
【００２９】本発明には、性能面で従来技術にはない明
らかな利点がある。システム・バス上の読取り／ＲＷＩ
ＴＭリクエストと複合応答のサンプリングとの間の遅延
がシステム・バスの数クロック・サイクルになるからで
ある。よって、要求されたデータを複合コヒーレンシ応
答が受信される前に介入側処理装置のＬ２キャッシュか
ら読取られるようにすることで、介入待ち時間が大幅に
短縮され、システム全体の性能も大きく改良される。
【００３０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３１】（１）データ処理システム内の、少なくと
も１つのキャッシュ・メモリを含む処理装置からＩ／Ｏ
装置へキャッシュ・メモリ・データを投機的に供給する
方法であって、前記Ｉ／Ｏ装置によるデータに対するリ
クエストに応答して、要求されたデータを持つ処理装置
によって介入応答を発行するステップと、前記データ処
理システム内の全ての処理装置からの複合応答が前記処
理装置に戻る前に、前記要求されたデータを前記処理装
置内のキャッシュ・メモリから読取るステップと、を含
む、方法。 （２）前記読取るステップは、前記要求されたデータを
前記処理装置内のキャッシュ・メモリからバッファへ読
込むステップを含む、前記（１）記載の方法。 （３）前記リクエストは、読取りリクエストまたは変更
予定読取りリクエストを含む、前記（１）記載の方法。 （４）戻った複合応答が再試行である場合に前記読取る
ステップを止めるステップを含む、前記（１）記載の方
法。 （５）前記要求されたデータを前記複合応答が戻る前に
前記処理装置によって供給することをシステム・バスに
要求するステップを含む、前記（１）記載の方法。 （６）前記要求されたデータを前記複合応答が戻る前に
前記処理装置によって供給するステップを含む、前記
（５）記載の方法。 （７）データ処理システム内のＩ／Ｏ装置へデータを投
機的に供給できるキャッシュ・メモリを持つ処理装置で
あって、前記Ｉ／Ｏ装置によるデータに対するリクエス
トに応答して、前記データ処理システム内の要求された
データを持つ処理装置から介入応答を発行する手段と、
全ての処理装置から複合応答が前記処理装置に戻る前
に、前記要求されたデータを前記処理装置内のキャッシ
ュ・メモリから読取る手段と、を含む、処理装置。 （８）前記読取る手段は、前記処理装置内のキャッシュ
・メモリからバッファに前記要求されたデータを読込む
手段を含む、前記（７）記載の処理装置。 （９）前記リクエストは読取りリクエストまたは変更予
定読取りリクエストを含む、前記（７）記載の処理装
置。 （１０）前記処理装置は、戻った複合応答が再試行であ
る場合に前記読取る手段による読取りを止める手段を含
む、前記（７）記載の処理装置。 （１１）前記処理装置は、前記複合応答が戻る前に前記
要求されたデータを前記処理装置によって供給すること
をシステム・バスに要求する手段を含む、前記（７）記
載の処理装置。 （１２）前記処理装置は、前記複合応答が戻る前に前記
要求されたデータを前記処理装置によって供給する手段
を含む、前記（１１）記載の処理装置。
【図面の簡単な説明】
【図１】本発明を適用できるデータ処理システムのブロ
ック図である。
【図２】従来技術による供給機構を示す代表的なデータ
処理システムのブロック図である。
【図３】本発明の好適な実施例に従って、データ処理シ
ステム内の処理装置からＩ／Ｏ装置にキャッシュ・メモ
リ・データを投機的に供給する方法を示したハイレベル
・ロジックのフローチャートを示す図である。
【符号の説明】
１０ データ処理システム １１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅ、１１ｆ、１
１ｇ、１１ｈ、１１ｉ、１１ｊ、１１ｋ、１１ｌ、１１
ｍ、１１ｎ 中央処理装置（ＣＰＵ） １２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１
２ｇ、１２ｈ、１２ｉ、１２ｊ、１２ｋ、１２ｌ、１２
ｍ、１２ｎ １次キャッシュ １３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、１
３ｇ、１３ｈ、１３ｉ、１３ｊ、１３ｋ、１３ｌ、１３
ｍ、１３ｎ ２次キャッシュ １４ システム・メモリ １５ 相互接続部 １６ａ、１６ｂ、１６ｃ、１６ｄ、１６ｅ、１６ｆ、１
６ｇ、１６ｈ、１６ｉ、１６ｊ、１６ｋ、１６ｌ、１６
ｍ、１６ｎ、２４ 高機能Ｉ／Ｏ装置 ２０、２１、２２ 処理装置 ２３ システム・バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・スティーブン・ドッドソン アメリカ合衆国78660、テキサス州フェラ ガービル、ベル・ロック・サークル 1205 (72)発明者 ジェリー・ドン・リュイス アメリカ合衆国78681、テキサス州ラウン ド・ロック、アローヘッド・サークル 3409

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】データ処理システム内の、少なくとも１つ
    のキャッシュ・メモリを含む処理装置からＩ／Ｏ装置へ
    キャッシュ・メモリ・データを投機的に供給する方法で
    あって、 前記Ｉ／Ｏ装置によるデータに対するリクエストに応答
    して、要求されたデータを持つ処理装置によって介入応
    答を発行するステップと、 前記データ処理システム内の全ての処理装置からの複合
    応答が前記処理装置に戻る前に、前記要求されたデータ
    を前記処理装置内のキャッシュ・メモリから読取るステ
    ップと、 を含む、方法。
  2. 【請求項２】前記読取るステップは、前記要求されたデ
    ータを前記処理装置内のキャッシュ・メモリからバッフ
    ァへ読込むステップを含む、請求項１記載の方法。
  3. 【請求項３】前記リクエストは、読取りリクエストまた
    は変更予定読取りリクエストを含む、請求項１記載の方
    法。
  4. 【請求項４】戻った複合応答が再試行である場合に前記
    読取るステップを止めるステップを含む、請求項１記載
    の方法。
  5. 【請求項５】前記要求されたデータを前記複合応答が戻
    る前に前記処理装置によって供給することをシステム・
    バスに要求するステップを含む、請求項１記載の方法。
  6. 【請求項６】前記要求されたデータを前記複合応答が戻
    る前に前記処理装置によって供給するステップを含む、
    請求項５記載の方法。
  7. 【請求項７】データ処理システム内のＩ／Ｏ装置へデー
    タを投機的に供給できるキャッシュ・メモリを持つ処理
    装置であって、 前記Ｉ／Ｏ装置によるデータに対するリクエストに応答
    して、前記データ処理システム内の要求されたデータを
    持つ処理装置から介入応答を発行する手段と、 全ての処理装置から複合応答が前記処理装置に戻る前
    に、前記要求されたデータを前記処理装置内のキャッシ
    ュ・メモリから読取る手段と、 を含む、処理装置。
  8. 【請求項８】前記読取る手段は、前記処理装置内のキャ
    ッシュ・メモリからバッファに前記要求されたデータを
    読込む手段を含む、請求項７記載の処理装置。
  9. 【請求項９】前記リクエストは読取りリクエストまたは
    変更予定読取りリクエストを含む、請求項７記載の処理
    装置。
  10. 【請求項１０】前記処理装置は、戻った複合応答が再試
    行である場合に前記読取る手段による読取りを止める手
    段を含む、請求項７記載の処理装置。
  11. 【請求項１１】前記処理装置は、前記複合応答が戻る前
    に前記要求されたデータを前記処理装置によって供給す
    ることをシステム・バスに要求する手段を含む、請求項
    ７記載の処理装置。
  12. 【請求項１２】前記処理装置は、前記複合応答が戻る前
    に前記要求されたデータを前記処理装置によって供給す
    る手段を含む、請求項１１記載の処理装置。
JP10096007A 1997-04-14 1998-04-08 データ処理システム内のキャッシュ・メモリ・データを投機的に供給する方法及びシステム Pending JPH10301851A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US83411797A 1997-04-14 1997-04-14
US08/834117 1997-04-14

Publications (1)

Publication Number Publication Date
JPH10301851A true JPH10301851A (ja) 1998-11-13

Family

ID=25266163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10096007A Pending JPH10301851A (ja) 1997-04-14 1998-04-08 データ処理システム内のキャッシュ・メモリ・データを投機的に供給する方法及びシステム

Country Status (6)

Country Link
JP (1) JPH10301851A (ja)
KR (1) KR100277446B1 (ja)
CN (1) CN1110755C (ja)
CA (1) CA2231361A1 (ja)
SG (1) SG68034A1 (ja)
TW (1) TW386192B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197716A (ja) * 2007-02-08 2008-08-28 Nec Corp データ一貫性制御システム及びデータ一貫性制御方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW480404B (en) * 1999-08-31 2002-03-21 Ibm Memory card with signal processing element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0349123B1 (en) * 1988-06-27 1995-09-20 Digital Equipment Corporation Multi-processor computer systems having shared memory and private cache memories
US5191649A (en) * 1990-12-21 1993-03-02 Intel Corporation Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5572702A (en) * 1994-02-28 1996-11-05 Intel Corporation Method and apparatus for supporting read, write, and invalidation operations to memory which maintain cache consistency
US5613153A (en) * 1994-10-03 1997-03-18 International Business Machines Corporation Coherency and synchronization mechanisms for I/O channel controllers in a data processing system
US5581729A (en) * 1995-03-31 1996-12-03 Sun Microsystems, Inc. Parallelized coherent read and writeback transaction processing system for use in a packet switched cache coherent multiprocessor system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197716A (ja) * 2007-02-08 2008-08-28 Nec Corp データ一貫性制御システム及びデータ一貫性制御方法

Also Published As

Publication number Publication date
CN1110755C (zh) 2003-06-04
KR100277446B1 (ko) 2001-01-15
CA2231361A1 (en) 1998-10-14
CN1197956A (zh) 1998-11-04
TW386192B (en) 2000-04-01
SG68034A1 (en) 1999-10-19
KR19980079625A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
US7120755B2 (en) Transfer of cache lines on-chip between processing cores in a multi-core system
US6785776B2 (en) DMA exclusive cache state providing a fully pipelined input/output DMA write mechanism
JP3280207B2 (ja) Ｉ／ｏチャネル・コントローラ、多重プロセッサ・システム、キャッシュ・コヒーレンシを維持する方法、ｉ／ｏ同期を提供する方法
EP1311956B1 (en) Method and apparatus for pipelining ordered input/output transactions in a cache coherent, multi-processor system
US5751995A (en) Apparatus and method of maintaining processor ordering in a multiprocessor system which includes one or more processors that execute instructions speculatively
EP0514024B1 (en) Method and apparatus for an improved memory architecture
EP0743601A2 (en) A system and method for improving cache performance in a multiprocessing system
US5895484A (en) Method and system for speculatively accessing cache memory data within a multiprocessor data-processing system using a cache controller
JPH09138779A (ja) スヌープ処理方法
US6553442B1 (en) Bus master for SMP execution of global operations utilizing a single token with implied release
JP2000227908A (ja) 共用介入サポ―トを有する不均等メモリ・アクセス（ｎｕｍａ）デ―タ処理システム
US20060064518A1 (en) Method and system for managing cache injection in a multiprocessor system
JP4409619B2 (ja) 情報処理装置、制御装置および制御方法
JPH1031625A (ja) マルチ・プロセッサ・システムにおける改良されたコピーバック性能のためのライトバック・バッファ
US5263144A (en) Method and apparatus for sharing data between processors in a computer system
US5611074A (en) Efficient polling technique using cache coherent protocol
US20040111563A1 (en) Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors
US5987544A (en) System interface protocol with optional module cache
US6507880B1 (en) Bus protocol, bus master and bus snooper for execution of global operations utilizing multiple tokens
US6973541B1 (en) System and method for initializing memory within a data processing system
US5924118A (en) Method and system for speculatively sourcing cache memory data prior to upstream cache invalidation within a multiprocessor data-processing system
US6480915B1 (en) Bus protocol and token manager for SMP execution of global operations utilizing a single token with implied release
JP3550092B2 (ja) キャッシュ装置及び制御方法
US6460101B1 (en) Token manager for execution of global operations utilizing multiple tokens
US6055608A (en) Method and system for speculatively sourcing cache memory data within a multiprocessor data-processing system

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051014