[go: up one dir, main page]

JPH10295077A - Switching power-supply apparatus - Google Patents

Switching power-supply apparatus

Info

Publication number
JPH10295077A
JPH10295077A JP11438397A JP11438397A JPH10295077A JP H10295077 A JPH10295077 A JP H10295077A JP 11438397 A JP11438397 A JP 11438397A JP 11438397 A JP11438397 A JP 11438397A JP H10295077 A JPH10295077 A JP H10295077A
Authority
JP
Japan
Prior art keywords
fet
voltage
switching
switching element
resonance capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11438397A
Other languages
Japanese (ja)
Inventor
Kenji Ugi
憲治 宇城
Shuichi Mimura
修一 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOUKEI DENKO KK
Original Assignee
TOUKEI DENKO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOUKEI DENKO KK filed Critical TOUKEI DENKO KK
Priority to JP11438397A priority Critical patent/JPH10295077A/en
Publication of JPH10295077A publication Critical patent/JPH10295077A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a switching power-supply apparatus which reduces a switching loss in the turning-off operation of a switching element even when an input voltage is high by a method wherein, when the charging voltage of a resonance capacitor exceeds a prescribed value in the turning-off operation of the switching element, a stored electric charge is discharged. SOLUTION: When a switching element (FET) 3 is turned on, a voltage across both ends is dropped, and the charging voltage of a resonance capacitor 4 becomes larger than the voltage across the both ends. As a result, a reverse- bias voltage is applied to a diode D1. The reverse-bias voltage is applied as a gate-source voltage with reference to the gate G6 of an FET 6. When it is higher than the threshold value of the FET 6 at a prescribed value, the FET 6 is set continuous, a discharge current from the resonance capacitor 4 flows to the FET 6 and a resistance R2, so as to be superposed on the excitation current of a primary winding 11. Since the discharge current is extremely small and the superposed excitation current is small, the switching current of the FET 3 does not contain a surge current. Consequently, when the FET 3 is turned on, a switching loss is reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、直流電源とスイ
ッチング素子との間にトランスを有するスイッチング電
源装置に関する。
The present invention relates to a switching power supply having a transformer between a DC power supply and a switching element.

【0002】[0002]

【従来の技術】DC−DCコンバータのようなスイッチ
ング電源装置は、直流電源にトランスとスイッチング素
子とを直列に接続し、スイッチング素子をオンオフ制御
することによってトランスの2次巻線に交流を発生さ
せ、これを2次側に設けた出力整流平滑回路によって整
流することにより直流出力を得る。
2. Description of the Related Art In a switching power supply device such as a DC-DC converter, a transformer and a switching element are connected in series to a DC power supply, and the switching element is turned on and off to generate an alternating current in a secondary winding of the transformer. This is rectified by an output rectifying / smoothing circuit provided on the secondary side to obtain a DC output.

【0003】この種の装置において、スイッチング素子
のターンオフ時のスイッチングロスを低減させるため
に、例えば、トランスの1次巻線に並列に共振コンデン
サを接続させたリンギング回路を設けることが知られて
いる。図5に示すように、スイッチング素子の両端電圧
をV1、スイッチング電流をI1とすると、このリンギ
ング回路は、ターンオフ(TOFF )時に、トランスの一
次巻線と共振コンデンサの共振自由振動による減衰振動
(リンギングR)を発生させ、トランスに発生する電圧
を共振コンデンサで吸収してスイッチング素子を過大な
電圧から防ぐとともに、スイッチング素子の両端電圧V
1の立ち上がりを遅延させてスイッチングロスを低減さ
せる。
In this type of device, it is known to provide a ringing circuit in which a resonance capacitor is connected in parallel to the primary winding of a transformer, for example, in order to reduce switching loss when the switching element is turned off. . As shown in FIG. 5, assuming that the voltage between both ends of the switching element is V1 and the switching current is I1, this ringing circuit has a damping oscillation (ringing) caused by free resonance of the primary winding of the transformer and the resonance capacitor at turn-off (TOFF). R) is generated, and the voltage generated in the transformer is absorbed by the resonance capacitor to prevent the switching element from being excessively high.
The rising of 1 is delayed to reduce the switching loss.

【0004】さらに、ターンオン時のスイッチングロス
を低減させる遅延回路を設けることも公知である。この
遅延回路は、上記一次巻線のインダクタンス値と共振コ
ンデンサの容量で決定される共振自由振動の最低電圧値
のタイミングでスイッチング素子をターンオンさせるこ
とにより、ターンオン時のスイッチングロスを低減させ
る。
It is also known to provide a delay circuit for reducing switching loss at the time of turn-on. This delay circuit reduces the switching loss at the time of turn-on by turning on the switching element at the timing of the lowest voltage value of the resonance free oscillation determined by the inductance value of the primary winding and the capacitance of the resonance capacitor.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、入力電
圧範囲の広い装置では、上記のように共振自由振動の最
低電圧値のときスイッチング素子をターンオンさせる遅
延回路を設けても、入力電圧が高い場合には、共振自由
振動の最低電圧値が高くなり、共振コンデンサに蓄積さ
れる電荷が多くなるので、図5のように、ターンオン
(TON)時にサージ電流Isが発生し、スイッチングロ
スが増加するという問題があった。また、このサージ電
流Isによってノイズが発生し、さらに、スイッチング
素子保護のための過電流検出回路を設けた場合には、サ
ージ電流Isを過電流として誤検出するという問題もあ
った。
However, in a device having a wide input voltage range, even if a delay circuit for turning on the switching element at the lowest voltage value of the resonance free vibration is provided as described above, even if the input voltage is high, The problem is that, since the minimum voltage value of the resonance free oscillation increases and the charge stored in the resonance capacitor increases, a surge current Is occurs at turn-on (TON) as shown in FIG. was there. Further, noise is generated by the surge current Is, and when an overcurrent detection circuit for protecting the switching element is provided, there is a problem that the surge current Is is erroneously detected as an overcurrent.

【0006】本発明は上記の問題点を解決して、入力電
圧が高い場合であっても、簡単かつ低コストでスイッチ
ング素子のターンオン時のスイッチングロスを低減させ
ることができるスイッチング電源装置を提供することを
目的としている。
The present invention solves the above-mentioned problems and provides a switching power supply device capable of reducing the switching loss at the time of turning on a switching element simply and at low cost even when the input voltage is high. It is intended to be.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るスイッチング電源装置は、直流電源に
トランスの1次巻線を介して接続された第1のスイッチ
ング素子と、前記トランスの一次側巻線に並列に接続さ
れた共振コンデンサとを有するスイッチング電源装置で
あって、前記第1のスイッチング素子のターンオン時
に、前記共振コンデンサの充電電圧が第1のスイッチン
グ素子の両端電圧より大きい所定値を超えると、前記共
振コンデンサの蓄積電荷を放電させる放電回路を備えて
いる。上記構成によれば、第1のスイッチング素子のタ
ーンオン時に、入力電圧が高いときでも、共振コンデン
サの蓄積電荷が放電回路に放電されるから、第1のスイ
ッチング素子に大きなサージ電流を発生させないので、
スイッチングロスとノイズを低減することができる。
In order to achieve the above object, a switching power supply according to the present invention comprises: a first switching element connected to a DC power supply via a primary winding of a transformer; And a resonance capacitor connected in parallel with the primary winding of the first switching element, wherein when the first switching element is turned on, the charging voltage of the resonance capacitor is higher than the voltage across the first switching element. A discharge circuit is provided for discharging the charge stored in the resonance capacitor when the value exceeds a predetermined value. According to the above configuration, when the first switching element is turned on, even when the input voltage is high, the accumulated charge of the resonance capacitor is discharged to the discharge circuit, so that a large surge current is not generated in the first switching element.
Switching loss and noise can be reduced.

【0008】好ましくは、前記放電回路は、前記第1の
スイッチング素子とトランスの接続点と、前記共振コン
デンサとの間に、整流素子が接続されるとともに、第1
の抵抗およびこれに直列接続された定電圧素子と、第2
のスイッチング素子およびこれに直列接続された第2の
抵抗とが並列接続され、かつ、前記第1の抵抗と定電圧
素子との接続点に前記第2のスイッチング素子の制御電
極が接続されてなる。
Preferably, the discharging circuit includes a rectifying element connected between a connection point between the first switching element and the transformer and the resonance capacitor,
And a constant-voltage element connected in series to the
And a control electrode of the second switching element is connected to a connection point between the first resistance and the constant voltage element, and a second resistor connected in series to the switching element is connected in parallel with the second resistance. .

【0009】[0009]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明の一実施形態に係る
スイッチング電源装置のブロック図を示す。本装置は、
直流電源1の両極間に、トランス2の一次巻線11とF
ET(電界効果トランジスタ)のような第1のスイッチ
ング素子3とが直列接続されている。上記一次巻線11
には並列に共振コンデンサ4が接続されており、一次巻
線11と共振コンデンサ4とによりリンギング回路を構
成している。FET3はその制御電極(ゲート)G3に
接続された制御回路5によってPWM制御される。トラ
ンス2の2次巻線12にはダイオードD2およびコンデ
ンサC2からなる出力整流平滑回路14を介して負荷1
5が接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a switching power supply according to one embodiment of the present invention. This device is
The primary winding 11 of the transformer 2 and F
A first switching element 3 such as an ET (field effect transistor) is connected in series. The primary winding 11
Are connected in parallel with each other, and the primary winding 11 and the resonance capacitor 4 constitute a ringing circuit. The FET 3 is PWM-controlled by a control circuit 5 connected to the control electrode (gate) G3. The load 1 is connected to a secondary winding 12 of the transformer 2 via an output rectifying / smoothing circuit 14 including a diode D2 and a capacitor C2.
5 is connected.

【0010】ここで、本装置は、FET3のターンオン
時に、共振コンデンサ4の充電電圧V2がFET3の両
端電圧V1より大きい所定値を超えると、共振コンデン
サ4の蓄積電荷を放電させる放電回路8を備えている。
Here, the present device is provided with a discharge circuit 8 for discharging the accumulated charge in the resonance capacitor 4 when the charging voltage V2 of the resonance capacitor 4 exceeds a predetermined value larger than the voltage V1 across the FET 3 when the FET 3 is turned on. ing.

【0011】上記放電回路8は、FET3とトランス2
の接続点と、共振コンデンサ4との間に、上記1次巻線
11から共振コンデンサ4への充電電流の方向に順方向
をもつダイオードのような整流素子D1が接続されると
ともに、第1の抵抗R1およびこれに直列接続されたツ
ェナーダイオードのような定電圧素子ZDと、FETの
ような第2のスイッチング素子6およびこれに直列接続
された第2の抵抗(放電抵抗)R2とが並列接続されて
なる。上記ツェナーダイオードZDは上記1次巻線11
から共振コンデンサ4への充電電流の方向に順方向をも
つように接続され、上記第1の抵抗R1とツェナーダイ
オードZDとの接続点にFET6のゲートのような制御
電極G6が接続されている。
The discharge circuit 8 comprises an FET 3 and a transformer 2
A rectifying element D1 such as a diode having a forward direction in the direction of the charging current from the primary winding 11 to the resonance capacitor 4 is connected between the connection point of A resistance R1 and a constant voltage element ZD such as a Zener diode connected in series to the resistance R1, and a second switching element 6 such as an FET and a second resistance (discharge resistance) R2 connected in series to the second switching element 6 are connected in parallel. Be done. The Zener diode ZD is connected to the primary winding 11
Are connected so as to have a forward direction in the direction of the charging current to the resonance capacitor 4, and a control electrode G6 such as a gate of the FET 6 is connected to a connection point between the first resistor R1 and the Zener diode ZD.

【0012】上記構成において、本装置は、FET3が
ターンオン時にトランス2の1次巻線11に電流が流れ
てエネルギが蓄えられる。このときのトランス2の両巻
線11,12の極性は同図に示すとおりである。FET
3がターンオフ時にダイオードD2が導通し、2次巻線
12のエネルギを出力整流平滑回路14に放出させて、
直流出力が得られる。つまり、フライバック方式であ
る。制御回路5は、出力電圧検出手段(図示せず)によ
り検出された出力整流平滑回路14の出力電圧に基づい
て、この電圧が一定になるように、FET3をオンオフ
制御する。
In the above configuration, when the FET 3 is turned on, a current flows through the primary winding 11 of the transformer 2 to store energy. At this time, the polarities of the two windings 11 and 12 of the transformer 2 are as shown in FIG. FET
When the diode 3 is turned off, the diode D2 conducts, and the energy of the secondary winding 12 is released to the output rectifying / smoothing circuit 14,
DC output is obtained. That is, the flyback method is used. The control circuit 5 controls the FET 3 based on the output voltage of the output rectifying / smoothing circuit 14 detected by the output voltage detecting means (not shown) so that the FET 3 is kept on and off.

【0013】ここで、本装置は、直流電源1からの入力
電圧が高い場合、FET3のターンオン・ターンオフ時
に以下のように動作する。図2に、FET3の両端電圧
V1とスイッチング電流I1の動作波形を示す。また、
FET3のターンオン時をTONで、ターンオフ時をTOF
F で示す。
When the input voltage from the DC power supply 1 is high, the device operates as follows when the FET 3 is turned on and off. FIG. 2 shows operation waveforms of the voltage V1 across the FET 3 and the switching current I1. Also,
TON when FET3 is turned on and TOF when turned off
Indicated by F.

【0014】まず、図1のFET3のターンオン(TO
N)時において、FET3の両端電圧V1が降下し(図
2のα)、共振コンデンサ4の充電電圧V2がFET3
の両端電圧V1より大きくなると、ダイオードD1のア
ノード側の電圧よりカソード側の電圧が大きくなってダ
イオードD1に逆バイアス電圧がかかる。入力電圧が高
い場合には、共振コンデンサ4に蓄積される電荷が多く
なって逆バイアス電圧が高くなる。この逆バイアス電圧
は、FET6のゲートG6に対するゲート・ソース間電
圧として付加され、このゲート・ソース間電圧が、所定
値に設定されたFET6のしきい値(スレショルド電
圧)より高いとき、FET6は導通し、共振コンデンサ
4からの放電電流I2がFET6のドレイン・ソース間
および第2の抵抗R2を流れる。上記しきい値はツェナ
ーダイオードZDに規制される。上記放電電流I2の電
流値は、ツェナーダイオードZDのツェナー電圧、第2
の抵抗R2の抵抗値およびFET6のしきい値によって
決定される。
First, the FET 3 shown in FIG.
N), the voltage V1 across the FET 3 drops (α in FIG. 2), and the charging voltage V2 of the resonance capacitor 4 becomes
, The voltage on the cathode side becomes higher than the voltage on the anode side of the diode D1, and a reverse bias voltage is applied to the diode D1. When the input voltage is high, the electric charge stored in the resonance capacitor 4 increases and the reverse bias voltage increases. This reverse bias voltage is added as a gate-source voltage to the gate G6 of the FET 6, and when the gate-source voltage is higher than a threshold value (threshold voltage) of the FET 6 set to a predetermined value, the FET 6 becomes conductive. Then, the discharge current I2 from the resonance capacitor 4 flows between the drain and source of the FET 6 and the second resistor R2. The threshold is regulated by the Zener diode ZD. The current value of the discharge current I2 is determined by the Zener voltage of the Zener diode ZD, the second
Is determined by the resistance value of the resistor R2 and the threshold value of the FET6.

【0015】このとき、放電回路8に流れる放電電流I
2は、上記1次巻線11の初期電流である励磁電流に重
畳される。共振コンデンサ4の蓄積電荷を放電させる期
間は、FET3のターンオン期間中に放電を完了させれ
ばよいので、放電電流I2値はきわめて小さく、また、
重畳される励磁電流も小さいので、図2のβのように、
FET3に流れるスイッチング電流I1は、破線で示す
従来のようなサージ電流Isを含まない波形になる。
At this time, the discharge current I flowing through the discharge circuit 8
2 is superimposed on the exciting current which is the initial current of the primary winding 11. During the period in which the accumulated charge in the resonance capacitor 4 is discharged, the discharge may be completed during the turn-on period of the FET 3, so that the value of the discharge current I2 is extremely small.
Since the superimposed excitation current is also small, as indicated by β in FIG.
The switching current I1 flowing through the FET 3 has a waveform that does not include the surge current Is as shown by a broken line in the related art.

【0016】このように、FET(第1のスイッチング
素子)3のターンオン時に、FET3に大きなサージ電
流が発生しないので、FET3の両端電圧V1とスイッ
チング電流I1の重なりによって発生するスイッチング
ロスが軽減される。また、ターンオン時のスイッチング
スピードを遅くした場合でもスイッチングロスが増加せ
ず、FET3にかかる電圧V1の傾きが緩やかになるの
で、電圧高調波ノイズが低減される。また、従来のよう
に1次巻線11と共振コンデンサ4の共振自由振動の最
低電圧値のタイミングでFET3をターンオンさせる遅
延回路を設ける必要がないので、簡単かつ低コスト化を
図ることもできる。
As described above, since a large surge current does not occur in the FET 3 when the FET (first switching element) 3 is turned on, the switching loss caused by the overlap between the voltage V1 across the FET 3 and the switching current I1 is reduced. . Further, even when the switching speed at the time of turn-on is reduced, the switching loss does not increase and the slope of the voltage V1 applied to the FET 3 becomes gentle, so that the voltage harmonic noise is reduced. Further, since there is no need to provide a delay circuit for turning on the FET 3 at the timing of the lowest voltage value of the resonance free oscillation of the primary winding 11 and the resonance capacitor 4 as in the related art, it is possible to achieve simple and low cost.

【0017】図2において、FET3のターンオフ(T
OFF )時、FET3の両端電圧V1は、共振コンデンサ
4がダイオードD1を介して接続されているので、トラ
ンス2の1次巻線11と共振コンデンサ4の共振自由振
動により立ち上がりが緩やかになる。したがって、ター
ンオフ時のスイッチングロスを低減させる。
In FIG. 2, when the FET 3 is turned off (T
OFF), the voltage V1 across the FET 3 rises slowly due to the resonance free oscillation of the primary winding 11 of the transformer 2 and the resonance capacitor 4 because the resonance capacitor 4 is connected via the diode D1. Therefore, switching loss at the time of turn-off is reduced.

【0018】なお、図3に示すように、上記図1の回路
に、トランス2の一次巻線11と並列に接続されたスナ
バ回路16を付加してもよい。このスナバ回路16は、
ダイオードD3と、抵抗R3およびコンデンサC3から
なる並列回路とを直列に接続してなる。また、図4に示
すように、上記図1の回路に抵抗R4を付加して、共振
コンデンサ4と抵抗R4が直列接続されてなるスナバ回
路を構成するようにしてもよい。これにより、FET3
のターンオフ時に、スイッチングロスをさらに低減する
ことができる。
As shown in FIG. 3, a snubber circuit 16 connected in parallel with the primary winding 11 of the transformer 2 may be added to the circuit of FIG. This snubber circuit 16
The diode D3 and a parallel circuit including a resistor R3 and a capacitor C3 are connected in series. Further, as shown in FIG. 4, a resistor R4 may be added to the circuit of FIG. 1 to form a snubber circuit in which the resonance capacitor 4 and the resistor R4 are connected in series. Thereby, FET3
When the device is turned off, the switching loss can be further reduced.

【0019】なお、この発明では、第1のスイッチング
素子にFETを用いているが、バイポーラトランジスタ
等を用いてもよい。
In the present invention, an FET is used for the first switching element, but a bipolar transistor or the like may be used.

【0020】[0020]

【発明の効果】この発明によれば、第1のスイッチング
素子のターンオン時に、入力電圧が高いときでも、共振
コンデンサの蓄積電荷が放電回路に放電されるから、第
1のスイッチング素子に大きなサージ電流を発生させな
いので、スイッチングロスとノイズを低減することがで
きる。
According to the present invention, when the first switching element is turned on, even if the input voltage is high, the accumulated charge in the resonance capacitor is discharged to the discharge circuit, so that a large surge current flows through the first switching element. Is not generated, so that switching loss and noise can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態に係るスイッチング電源
装置を示す構成図である。
FIG. 1 is a configuration diagram showing a switching power supply device according to an embodiment of the present invention.

【図2】上記装置の動作を示す図である。FIG. 2 is a diagram showing the operation of the above device.

【図3】他の実施形態によるスイッチング電源装置を示
す構成図である。
FIG. 3 is a configuration diagram illustrating a switching power supply device according to another embodiment.

【図4】他の実施形態によるスイッチング電源装置を示
す構成図である。
FIG. 4 is a configuration diagram showing a switching power supply device according to another embodiment.

【図5】従来のスイッチング電源装置の動作を示す図で
ある。
FIG. 5 is a diagram showing an operation of a conventional switching power supply device.

【符号の説明】[Explanation of symbols]

1…直流電源、2…トランス、3…第1のスイッチング
素子、4…共振コンデンサ、6…第2のスイッチング素
子、8…放電回路、D1…整流素子、R1…第1の抵
抗、R2…第2の抵抗、ZD…定電圧素子。
DESCRIPTION OF SYMBOLS 1 ... DC power supply, 2 ... Transformer, 3 ... First switching element, 4 ... Resonant capacitor, 6 ... Second switching element, 8 ... Discharge circuit, D1 ... Rectifier element, R1 ... First resistor, R2 ... 2 resistance, ZD: constant voltage element.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 直流電源にトランスの1次巻線を介して
接続された第1のスイッチング素子と、前記トランスの
1次巻線に並列に接続された共振コンデンサとを有する
スイッチング電源装置であって、 前記第1のスイッチング素子のターンオン時に、前記共
振コンデンサの充電電圧が第1のスイッチング素子の両
端電圧より大きい所定値を超えると、前記共振コンデン
サの蓄積電荷を放電させる放電回路を備えたスイッチン
グ電源装置。
1. A switching power supply device comprising: a first switching element connected to a DC power supply via a primary winding of a transformer; and a resonance capacitor connected in parallel to the primary winding of the transformer. A switching circuit provided with a discharge circuit for discharging the accumulated charge of the resonance capacitor when the charging voltage of the resonance capacitor exceeds a predetermined value larger than a voltage across the first switching element when the first switching element is turned on. Power supply.
【請求項2】 請求項1において、 前記放電回路は、前記第1のスイッチング素子とトラン
スの接続点と、前記共振コンデンサとの間に、整流素子
が接続されるとともに、 第1の抵抗およびこれに直列接続された定電圧素子と、
第2のスイッチング素子およびこれに直列接続された第
2の抵抗とが並列接続され、かつ、前記第1の抵抗と定
電圧素子との接続点に前記第2のスイッチング素子の制
御電極が接続されてなるスイッチング電源装置。
2. The discharging circuit according to claim 1, wherein a rectifying element is connected between a connection point of the first switching element and the transformer and the resonance capacitor, and the first resistor and the first resistor are connected to each other. A constant voltage element connected in series to
A second switching element and a second resistor connected in series to the second switching element are connected in parallel, and a control electrode of the second switching element is connected to a connection point between the first resistor and the constant voltage element. Switching power supply.
JP11438397A 1997-04-15 1997-04-15 Switching power-supply apparatus Pending JPH10295077A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11438397A JPH10295077A (en) 1997-04-15 1997-04-15 Switching power-supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11438397A JPH10295077A (en) 1997-04-15 1997-04-15 Switching power-supply apparatus

Publications (1)

Publication Number Publication Date
JPH10295077A true JPH10295077A (en) 1998-11-04

Family

ID=14636309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11438397A Pending JPH10295077A (en) 1997-04-15 1997-04-15 Switching power-supply apparatus

Country Status (1)

Country Link
JP (1) JPH10295077A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095253A (en) * 2000-09-18 2002-03-29 Sanken Electric Co Ltd Switching power supply unit
JP2009118736A (en) * 2001-04-13 2009-05-28 Power Integrations Inc Method and device for dissipative clamping of electrical circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002095253A (en) * 2000-09-18 2002-03-29 Sanken Electric Co Ltd Switching power supply unit
JP4557110B2 (en) * 2000-09-18 2010-10-06 サンケン電気株式会社 Switching power supply
JP2009118736A (en) * 2001-04-13 2009-05-28 Power Integrations Inc Method and device for dissipative clamping of electrical circuit

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
US6639811B2 (en) Switching power supply unit
JP3475925B2 (en) Switching power supply
US6690586B2 (en) Switching power source device
JPH09163736A (en) Dc-dc converter
JP3475892B2 (en) Switching power supply
US6181579B1 (en) DC-DC converter
GB2387281A (en) Switching power supply unit
JP2003299354A (en) Synchronous rectifier circuit for flyback converter
JP3273598B2 (en) Switching power supply
EP0767528A2 (en) Tuned switch-mode power supply with current mode control
JP2000209854A (en) Separately excited flyback type switching regulator
JP3515675B2 (en) Synchronous rectification circuit
JP2002119055A (en) Dc-dc converter
JPH10295077A (en) Switching power-supply apparatus
CA2214217C (en) Switching power supply apparatus
KR970003237B1 (en) Soft switching circuit for separately-excited switching power source in current discontinuity mode
JP4304751B2 (en) Ringing choke converter with improved turn-on loss
JPH0767335A (en) Switching power supply device
JP2604668B2 (en) Switching circuit snubber circuit
JPH08116671A (en) Switching power supply
KR970002431Y1 (en) Ringing choke converter
JP4081731B2 (en) Switching power supply
JPH09205770A (en) Dc-dc converter
JP2858412B2 (en) Transformer connection type DC-DC converter