JPH1027863A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体パッケ−ジに於いて、ピン端子数の制限
のもとで、電源端子、入出力信号端子などを混在した形
で使用していた為、すべてのリ−ド端子を伝達信号用に
使用する事が不可能であった。 【解決手段】半導体パッケ−ジに電源電圧Ｖｄｄ専用と
接地電圧Ｖｓｓ専用の導電性素材を使用し、さらにリ−
ド端子を設けることで、伝達信号と、電源電圧Ｖｄｄ、
接地電圧ｖｓｓとを分離する。これによりパッケ−ジ内
部のリ−ドフレ−ムは全て伝達信号のみで構成できる。
半導体チップ１０５内部の電源電圧Ｖｄｄ部、あるいは
接地電圧Ｖｓｓ部に電位が半導体パッケ−ジの導電部分
１０１、１０２から供給される。この為リ−ドフレ−ム
部１０６を介す事がなく、リ−ドフレ−ムの端子数すべ
てを入出力信号伝達用として専用に使用する事が可能と
なる。 【効果】全ての入出力パッドを信号伝達系として使用で
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に最終的な製品の構成基板上での他の信号と半導
体装置内部との信号伝達経路の一部である半導体パッケ
−ジの構成において、電源電圧Ｖｄｄ端子と接地電圧Ｖ
ｓｓ端子を他の信号伝達経路とは分離し、かつ、前記半
導体パッケ−ジの電源電圧Ｖｄｄ端子及び接地電圧Ｖｓ
ｓ端子に接続される電源電圧Ｖｄｄ端子用のパッド及び
接地電圧Ｖｓｓ端子用のパッドを備えた半導体チップと
で構成する半導体装置に関する。

【０００２】

【従来の技術】図４に従来の半導体装置をパッケ−ジで
使用した一例を示す。

【０００３】図中４０１は、通常はプラスチックなどの
樹脂材で封入し、密閉しているが本発明の説明用に蓋形
状のもので示す。図中４０２は、半導体装置と半導体チ
ップに設けられた端子（以下「パッド」という。）部と
パッケ−ジ外部との信号伝達経路の外部接続用端子（以
下、「ピン」という。）とを接続するリ−ドフレ−ムで
ある。入力信号、または出力信号、または入出力信号、
さらに電源電圧Ｖｄｄ、接地電圧Ｖｓｓを外部から供
給、もしくは外部へ伝達する為のものである。図中４０
３は半導体パッケ−ジから製品回路基板に実装するピン
である。図中４０４は半導体チップである。図中４０５
は半導体チップを封入する半導体パッケ−ジであり、通
常は図中４０１と同様にプラスチックなどの樹脂で形成
する。つまり図中４０４の半導体チップの電源電圧Ｖｄ
ｄ、及び接地電圧Ｖｓｓは他の入力信号、出力信号、ま
たは入出力信号と同等の扱いで図中４０２のリ−ドフレ
−ムを経て、図中４０３の半導体装置のピンを通して製
品回路基板に実装される。

【０００４】

【発明が解決しようとする課題】この様な、図４に示す
従来の半導体装置は、半導体パッケ−ジ、及び半導体チ
ップにあらかじめ制限された入出力用端子数の中で、必
要な電源電圧Ｖｄｄ数、接地電圧Ｖｓｓ数を確保し、残
りを入力端子、あるいは出力端子、入出力端子を構成
し、製品回路基板との信号のやりとりを実現している。
従って半導体チップの動作周波数や、最終製品の仕様に
よっては、信号伝達用の入出力信号端子数が増加し、電
源電圧Ｖｄｄ端子、接地電圧Ｖｓｓ端子を充分に設けよ
うとすると、半導体チップ、または半導体パッケ−ジの
ピン端子数で制限した入出力端子用の数を越えてしま
い、最適な半導体チップ選択の妨げとなったり、半導体
チップサイズの増大を余儀なくしてしまう。

【０００５】

【課題を解決するための手段】上記課題は、少なくと
も、半導体チップの通常のピンには入出力信号を振り分
け、また、電源電圧Ｖｄｄ端子及び接地電圧Ｖｓｓにつ
いては、少なくとも２つ以上の導電性素材を、通常のリ
−ドフレ−ムとは別に設けて、それを利用することによ
り、前記入出力信号のピン端子とは別の専用ピン端子を
外部に設けて、そこから、半導体チップに電源電圧Ｖｄ
ｄ及び接地電圧Ｖｓｓを供給することによって解決でき
る。

【０００６】すなわち、請求項１記載の半導体装置は、
半導体チップに設けられた端子が外部接続用端子に接続
されてなる半導体装置において、前記半導体チップに設
けられた信号用端子に接続されてなる第１の外部接続用
端子と、前記半導体チップに設けられた電源用端子に接
続されてなる第２の外部接続用端子とを有し、前記第１
の外部接続用端子と前記第２の外部接続用端子とは異な
るリードフレームから形成されてなることを特徴とす
る。

【０００７】また、請求項２み記載した半導体装置は、
請求項１記載の半導体装置において、前記第１の外部接
続用端子を形成するリードフレームの水平位置は前記第
２の外部接続用端子を形成するリードフレームの水平位
置とは異なることを特徴とする。

【０００８】また、請求項３記載の半導体装置は、請求
項２記載の半導体装置において、前記第２の外部接続用
端子の導電領域が前記第１の外部接続用端子の導電領域
よりも内側に配置されてなることを特徴とする。

【０００９】また、請求項４記載の半導体装置は、請求
項２又は請求項３記載の半導体装置において、前記第１
の外部接続用端子の形状と、前記第２の外部接続用端子
の形状が異なることを特徴とする。

【００１０】

【作用】本発明の上記構成によれば、半導体チップ、ま
たは、半導体パッケ−ジにより端子数制限がある信号用
端子（信号用端子には入力端子、出力端子、双方向性入
出力端子等を含む。）から電源電圧Ｖｄｄ端子、及び接
地電圧Ｖｓｓ端子を割り当てる必要がなく、信号伝達用
にだけ占有する事が可能となる。また、電源電圧Ｖｄｄ
端子、及び接地電圧Ｖｓｓ端子を通常のピンの配置位置
とは異なったチップ中心方向への配置が可能となり、他
の信号線の妨げになる事もなく、供給電圧源を効率的に
広範囲で取り込む為、電圧降下などの不安要素も極めて
激減する。また、電源電圧Ｖｄｄ端子、及び接地電圧Ｖ
ｓｓ端子等を通常のピン形状とは異なった形状で構成す
る事で、低抵抗、低インピーダンスの効果が期待でき、
更にボールグリッドアレイ手法などの混在実装も可能と
なる。

【００１１】

【発明の実施の形態】図１、図２、図３において、本発
明の実施例を示す。

【００１２】図１では、本発明の半導体パッケ−ジを用
い半導体チップを封入した場合の一実施例を示してい
る。図中１０１、図中１０２は本発明の半導体パッケ−
ジの上辺の蓋部分である。通常はプラスチック等の樹脂
材で形成し、封入しているが、本発明の説明用に構成概
念図を記述している。図中１０１、１０２は、導電性の
素材で形成されており、図中１０３のピン端子を通し
て、最終製品の回路基板上の電源電圧ラインに、もう一
方は、接地電圧ラインと接続される。そして、図中１０
５の半導体チップの内部回路部分の電源電圧Ｖｄｄ部、
あるいは接地電圧Ｖｓｓ部に１０１、及び１０２を介し
て電位が供給される。図中１０４は入出力伝達信号専用
のピン端子である。各種入出力伝達信号は１０４から伝
達信号の送受を行う。図中１０６は従来のリ−ドフレ−
ムと同様に、最終製品回路基板から半導体チップ内部の
回路への信号伝達経路であり、あるいは半導体チップ内
部の回路から最終製品回路基板への信号伝達経路のリ−
ドフレ−ム部である。つまり、図中１０４と図中１０５
がリ−ドワイヤ−、もしくはフィルム状タブ等の手法で
接続される。前述の従来の技術ではこのリ−ドフレ−ム
の数の内で電源電圧Ｖｄｄ端子、及び接地電圧Ｖｓｓ端
子を複数本ずつ設けなければならず、信号伝達用として
専用に使用するリ−ドフレ−ムの数が、電源電圧Ｖｄｄ
端子と接地電圧Ｖｓｓ端子の総和分、制限されてしま
う。図１に示す本発明は、電源電圧Ｖｄｄ端子と接地電
圧Ｖｓｓ端子を半導体パッケ−ジの導電部分である１０
１、１０２から供給する為、図中１０６のリ−ドフレ−
ム部を介す事がなく、リ−ドフレ−ムの端子数すべて
を、入出力信号伝達用として専用に使用する事が可能と
なる。図中１０７は半導体パッケ−ジの上辺図中１０１
と図中１０２を図中１０６のリ−ドフレ−ムから電気的
に絶縁する為のものである。

【００１３】図２は本発明の半導体パッケ−ジの断面図
である。図中２０１は本発明の半導体パッケ−ジの蓋部
分である。図中２０２は半導体チップである。図中２０
１に半導体チップ図中２０２を配置し、図中２０６の電
源ライン専用リ−ド部から半導体チップの内部回路電源
電圧Ｖｄｄライン、もしくは接地電圧Ｖｓｓラインに効
率良く接合する。この図中２０６の電源専用リ−ド部に
は、低抵抗素材等を使用し、バンプ等の技術により接合
する。電源専用リ−ドは、図１で説明した様に、さまざ
まな形状での設置が可能なので、配置制約が少なくな
り、図１の１０１、あるいは１０２、図２の図中２０６
の下部であれば、半導体チップの任意の場所に任意の数
だけ配置する事ができるので、電圧降下等による誤動作
は極めて少ない、安定した半導体回路を供給する事がで
きる。図中２０３は半導体チップの入出力信号専用のリ
−ド部で、図中２０４の半導体パッケ−ジのピン端子を
通じ、外部最終製品回路基板とインタ−フェ−スする。
図中２０５は半導体パッケ−ジの樹脂封入部分である。
図中２０７は、２０６と、入出力信号専用リ−ド部図中
２０３とが電気的にショ−トしない為の絶縁体である。
図中２０８は電源専用リ−ド部と半導体チップ図中２０
３をバンプ等で接合したバンプ接合部を用いた場合の一
実施例である。図中２０９は半導体パッケ−ジを外部の
最終製品回路基板の電源ラインとの接続点である。

【００１４】図３は基本的には図１と同様であるが、図
１の１０１、１０２と図３の３０１、３０２の電源専用
リ−ド部の形状を変化させた場合の一実施例である。図
中３０１、３０２は電源専用のリ−ド部である。図中３
０３は電源専用のピン端子であり、最終製品基板に接続
される。図中３０４は入出力信号専用のピン端子であ
る。これは従来の技術と同様の仕様となる。図中３０５
は半導体チップである。図中３０６は入出力信号専用の
リ−ド部である。図中３０７は電源専用リ−ド部３０
１、３０２と入出力信号専用リ−ド部とを電気的に分離
する絶縁体である。

【００１５】

【発明の効果】以上述べてきたように、半導体チップ内
部回路の電源電圧Ｖｄｄ、もしくは接地電圧Ｖｓｓを通
常のリ−ドフレ−ムとは別の、少なくとも２つ以上の第
１、第２の導電性素材を用いて、半導体チップに第１、
第２それぞれの電位を供給する事と、半導体パッケ−ジ
のピン端子として、入出力信号専用端子と電源専用ピン
端子とを設ける事と、それらと通じて最終製品回路基板
に接続する事で、従来からのリ−ドフレ−ムによる半導
体チップの内部回路と最終製品基板回路との伝達信号の
数を、電源電圧Ｖｄｄ、あるいは接地電圧Ｖｓｓに制限
される事なく、すべての数を入出力信号専用として使用
することが可能となり、結果として高集積、高信頼性の
半導体装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の半導体パッケ−ジを使用し、半導体チ
ップを配置した場合の一実施例を示す図。

【図２】本発明の半導体パッケ−ジを使用し、半導体チ
ップを配置した場合の断面図の一実施例を示した図。

【図３】本発明の半導体パッケ−ジを使用し、半導体チ
ップを配置した場合の一実施例を示す図。

【図４】従来の半導体装置における、半導体チップを半
導体パッケ−ジに封入した場合の一実施例を示した図。

【符号の説明】

１０１・・・半導体パッケ−ジの上部蓋及び電源専用リ
−ド部 １０２・・・半導体パッケ−ジの上部蓋及び電源専用リ
−ド部 １０３・・・電源電圧Ｖｄｄ、もしくは接地電圧Ｖｓｓ
供給リ−ド端子 １０４・・・入出力伝達信号専用ピン端子 １０５・・・半導体チップ。 １０６・・・リ−ドフレ−ム １０７・・・絶縁体（絶縁膜） １０８・・・半導体パッケ−ジ下部 ２０１・・・半導体パッケ−ジの上部蓋及び電源専用リ
−ド部 ２０２・・・半導体チップ ２０３・・・入出力伝達信号専用リ−ド部 ２０４・・・入出力伝達信号専用ピン端子 ２０５・・・半導体パッケ−ジ下部 ２０６・・・電源専用リ−ド部 ２０７・・・絶縁体（絶縁膜） ２０８・・・電源専用リ−ドバンプ接合部 ２０９・・・電源専用ピン端子 ３０１・・・半導体パッケ−ジの上部蓋及び電源専用リ
−ド部 ３０２・・・半導体パッケ−ジの上部蓋及び電源専用リ
−ド部 ３０３・・・電源電圧Ｖｄｄ、もしくは接地電圧Ｖｓｓ
供給リ−ド端子 ３０４・・・入出力伝達信号専用ピン端子 ３０５・・・半導体チップ。 ３０６・・・リ−ドフレ−ム ３０７・・・絶縁体（絶縁膜） ３０８・・・半導体パッケ−ジ下部 ４０１・・・従来の半導体パッケ−ジの蓋 ４０２・・・リ−ドフレ−ム ４０３・・・入出力端子 ４０４・・・半導体チップ ４０５・・・半導体パッケ−ジの下部分

Claims (4)

【特許請求の範囲】
1. 【請求項１】半導体チップに設けられた端子が外部接続
   用端子に接続されてなる半導体装置において、前記半導
   体チップに設けられた信号用端子に接続されてなる第１
   の外部接続用端子と、前記半導体チップに設けられた電
   源用端子に接続されてなる第２の外部接続用端子とを有
   し、前記第１の外部接続用端子と前記第２の外部接続用
   端子とは異なるリードフレームから形成されてなること
   を特徴とする半導体装置。
2. 【請求項２】請求項１記載の半導体装置において、前記
   第１の外部接続用端子を形成するリードフレームの水平
   位置は前記第２の外部接続用端子を形成するリードフレ
   ームの水平位置とは異なることを特徴とする半導体装
   置。
3. 【請求項３】請求項２記載の半導体装置において、前記
   第２の外部接続用端子の導電領域が前記第１の外部接続
   用端子の導電領域よりも内側に配置されてなることを特
   徴とする半導体装置。
4. 【請求項４】請求項２又は請求項３記載の半導体装置に
   おいて、前記第１の外部接続用端子の形状と、前記第２
   の外部接続用端子の形状が異なることを特徴とする半導
   体装置。