JPH10271710A - 電源切替回路 - Google Patents
電源切替回路Info
- Publication number
- JPH10271710A JPH10271710A JP9078648A JP7864897A JPH10271710A JP H10271710 A JPH10271710 A JP H10271710A JP 9078648 A JP9078648 A JP 9078648A JP 7864897 A JP7864897 A JP 7864897A JP H10271710 A JPH10271710 A JP H10271710A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- power supply
- series
- channel
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 トランジスタのしきい値を、低電圧動作のた
めに低くした場合、その値がダイオードの電圧降下分よ
りも低くなってしまうと、非選択側のＰチャネルトラン
ジスタが完全にオフしないため、安定した電源切替出力
を得ることができないという課題があった。 【解決手段】 第１の入力端子１および第２の入力端子
３と出力端子６間に、それぞれ２つのＰチャネルトラン
ジスタ１０，１１、１２，１３を直列に接続した第１の
直列回路および第２の直列回路とで電源切替回路８を構
成し、コントロール信号に基づいて前記第１の直列回路
をオンし、第２の直列回路をオフさせるレベルシフタ部
９を備えたものである。
めに低くした場合、その値がダイオードの電圧降下分よ
りも低くなってしまうと、非選択側のＰチャネルトラン
ジスタが完全にオフしないため、安定した電源切替出力
を得ることができないという課題があった。 【解決手段】 第１の入力端子１および第２の入力端子
３と出力端子６間に、それぞれ２つのＰチャネルトラン
ジスタ１０，１１、１２，１３を直列に接続した第１の
直列回路および第２の直列回路とで電源切替回路８を構
成し、コントロール信号に基づいて前記第１の直列回路
をオンし、第２の直列回路をオフさせるレベルシフタ部
９を備えたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣ内部に電源
を選択して供給するための電源切替回路に関し、特に低
電圧動作可能なＣＭＯＳの電源切替回路に関するもので
ある。
を選択して供給するための電源切替回路に関し、特に低
電圧動作可能なＣＭＯＳの電源切替回路に関するもので
ある。
【０００２】
【従来の技術】図２は従来の電源切替回路を示す回路図
である。図において、１０１〜１０３はＶＣＣ電源電圧
の入力端子、１０４、１０５は他の電源であるＶＳＨ電
源電圧の入力端子、１０６は選択された電源電圧の出力
端子、１０７は１または０のコントロール信号の入力端
子、１０８は電源切替部、１０９はレベルシフタ部であ
る。
である。図において、１０１〜１０３はＶＣＣ電源電圧
の入力端子、１０４、１０５は他の電源であるＶＳＨ電
源電圧の入力端子、１０６は選択された電源電圧の出力
端子、１０７は１または０のコントロール信号の入力端
子、１０８は電源切替部、１０９はレベルシフタ部であ
る。
【０００３】上記電源切替部１０８は、入力端子１０１
と出力端子１０６間に接続したＰチャネルトランジスタ
１２１および入力端子１０４と出力端子１０６間に接続
したＰチャネルトランジスタ１２２とで構成されてい
る。
と出力端子１０６間に接続したＰチャネルトランジスタ
１２１および入力端子１０４と出力端子１０６間に接続
したＰチャネルトランジスタ１２２とで構成されてい
る。
【０００４】また、上記レベルシフタ部１０９は、入力
端子１０２とアース間に直列に接続されたダイオード１
２３、Ｐチャネルトランジスタ１２４、Ｎチャネルトラ
ンジスタ１２５と入力端子１０５とアース間に直列に接
続されたダイオード１２６、Ｐチャネルトランジスタ１
２７、Ｎチャネルトランジスタ１２８および入力端子１
０７とＮチャネルトランジスタ１２８のゲート間に接続
したインバータ１２９とで構成されている。そして、上
記ダイオード１２３、１２６のアノードはそれぞれＰチ
ャネルトランジスタ１２４と１２７のソース端子に接続
され、このＰチャネルトランジスタ１２４のゲート端子
はＮチャネルトランジスタ１２８のソース端子に接続さ
れ、Ｐチャネルトランジスタ１２７のゲート端子はＮチ
ャネルトランジスタ１２５のソース端子に接続されてい
る。
端子１０２とアース間に直列に接続されたダイオード１
２３、Ｐチャネルトランジスタ１２４、Ｎチャネルトラ
ンジスタ１２５と入力端子１０５とアース間に直列に接
続されたダイオード１２６、Ｐチャネルトランジスタ１
２７、Ｎチャネルトランジスタ１２８および入力端子１
０７とＮチャネルトランジスタ１２８のゲート間に接続
したインバータ１２９とで構成されている。そして、上
記ダイオード１２３、１２６のアノードはそれぞれＰチ
ャネルトランジスタ１２４と１２７のソース端子に接続
され、このＰチャネルトランジスタ１２４のゲート端子
はＮチャネルトランジスタ１２８のソース端子に接続さ
れ、Ｐチャネルトランジスタ１２７のゲート端子はＮチ
ャネルトランジスタ１２５のソース端子に接続されてい
る。
【０００５】１３０、１３１はＰチャネルトランジスタ
１２１、１２２のバックゲートであり、フローティング
状態になっている。１３２はＰチャネルトランジスタ１
２４と１２７のソース端子間を接続するノード（接続
点）、１３３はＰチャネルトランジスタ１２４のドレイ
ンとＮチャネルトランジスタ１２５のソースを接続する
ノード、１３４はＰチャネルトランジスタ１２７のドレ
インとＮチャネルトランジスタ１２８のソースを接続す
るノードである。
１２１、１２２のバックゲートであり、フローティング
状態になっている。１３２はＰチャネルトランジスタ１
２４と１２７のソース端子間を接続するノード（接続
点）、１３３はＰチャネルトランジスタ１２４のドレイ
ンとＮチャネルトランジスタ１２５のソースを接続する
ノード、１３４はＰチャネルトランジスタ１２７のドレ
インとＮチャネルトランジスタ１２８のソースを接続す
るノードである。
【０００６】次に動作について説明する。ＶＣＣ（＝通
常電源、一般に５Ｖ）＞ＶＳＨ（＝低電位）のときに、
コントロール信号の値が１の（ＶＣＣを選択する）場合
について説明する。この場合、Ｎチャネルトランジスタ
１２５がオンし、Ｎチャネルトランジスタ１２８はイン
バータ１２９の出力信号を受けてオフする。このため、
ノード１３３の電位はアースレベルとなり、このアース
レベルがＰチャネルトランジスタ１２１、１２７のゲー
トに入力され、これらＰチャネルトランジスタ１２１、
１２７はオンする。
常電源、一般に５Ｖ）＞ＶＳＨ（＝低電位）のときに、
コントロール信号の値が１の（ＶＣＣを選択する）場合
について説明する。この場合、Ｎチャネルトランジスタ
１２５がオンし、Ｎチャネルトランジスタ１２８はイン
バータ１２９の出力信号を受けてオフする。このため、
ノード１３３の電位はアースレベルとなり、このアース
レベルがＰチャネルトランジスタ１２１、１２７のゲー
トに入力され、これらＰチャネルトランジスタ１２１、
１２７はオンする。
【０００７】Ｐチャネルトランジスタ１２７がオンすれ
ば、ノード１３４にはノード１３２の電位が伝わる。こ
のノード１３２はダイオード１２３、１２６を通してＶ
ＣＣ電源電圧の入力端子１０２とＶＳＨ電源電圧の入力
端子１０５に接続されており、ダイオード１２３、１２
６は順方向にしか電流を流さないため、ノード１３４か
ら入力端子１０２、１０５の方向へ電流は流れることは
なく、ノード１３４にはＶＣＣ電源とＶＳＨ電源のうち
高電圧であるＶＣＣ電源の電圧が伝わる。
ば、ノード１３４にはノード１３２の電位が伝わる。こ
のノード１３２はダイオード１２３、１２６を通してＶ
ＣＣ電源電圧の入力端子１０２とＶＳＨ電源電圧の入力
端子１０５に接続されており、ダイオード１２３、１２
６は順方向にしか電流を流さないため、ノード１３４か
ら入力端子１０２、１０５の方向へ電流は流れることは
なく、ノード１３４にはＶＣＣ電源とＶＳＨ電源のうち
高電圧であるＶＣＣ電源の電圧が伝わる。
【０００８】ただし、ダイオード１２３、１２６の出力
側の電圧は順方向電圧の影響で降下するため、ノード１
３４の電位はＶＣＣ電源電圧よりダイオード１２３の電
圧降下分（△Ｖｄ、０．５Ｖ程度）だけ差し引いた電圧
（ＶＣＣ−△Ｖｄ）となる。従って、ノード１３４もＶ
ＣＣ電源電圧よりダイオードの電圧降下分だけ差し引い
た電圧となる。これによって、Ｐチャネルトランジスタ
１２２、Ｐチャネルトランジスタ１２４はオフする。こ
の結果、Ｐチャネルトランジスタ１２１がオンすること
により、出力端子１０６には入力端子１０１に入力され
たＶＣＣ電源の電圧が出力される。
側の電圧は順方向電圧の影響で降下するため、ノード１
３４の電位はＶＣＣ電源電圧よりダイオード１２３の電
圧降下分（△Ｖｄ、０．５Ｖ程度）だけ差し引いた電圧
（ＶＣＣ−△Ｖｄ）となる。従って、ノード１３４もＶ
ＣＣ電源電圧よりダイオードの電圧降下分だけ差し引い
た電圧となる。これによって、Ｐチャネルトランジスタ
１２２、Ｐチャネルトランジスタ１２４はオフする。こ
の結果、Ｐチャネルトランジスタ１２１がオンすること
により、出力端子１０６には入力端子１０１に入力され
たＶＣＣ電源の電圧が出力される。
【０００９】以上はＶＣＣ＞ＶＳＨの場合であるが、Ｖ
ＣＣ＜ＶＳＨの場合も同様に動作する。
ＣＣ＜ＶＳＨの場合も同様に動作する。
【００１０】図３はＰチャネルトランジスタ１２１、１
２２の断面図を示すもので、バックゲート１３０、１３
１がフローティング状態になっているので、Ｐチャネル
トランジスタ１２１がオンの場合、ＶＣＣの電位が配線
１３６を通じてＮウェル１からＮウェル２に伝わり、Ｖ
ＣＣ＞ＶＳＨであればＮウェル２はＶＣＣレベルとな
り、ＶＣＣ＜ＶＳＨであればＮウェル２はＶＳＨレベル
のままとなる。また、Ｐチャネルトランジスタ１２２が
オンの場合、ＶＳＨの電位が配線１３６を通じてＮウェ
ル２からＮウェル１に伝わり、ＶＣＣ＞ＶＳＨであれば
Ｎウェル１はＶＣＣレベルのまま、ＶＣＣ＜ＶＳＨであ
ればＮウェル１はＶＳＨレベルとなる。
２２の断面図を示すもので、バックゲート１３０、１３
１がフローティング状態になっているので、Ｐチャネル
トランジスタ１２１がオンの場合、ＶＣＣの電位が配線
１３６を通じてＮウェル１からＮウェル２に伝わり、Ｖ
ＣＣ＞ＶＳＨであればＮウェル２はＶＣＣレベルとな
り、ＶＣＣ＜ＶＳＨであればＮウェル２はＶＳＨレベル
のままとなる。また、Ｐチャネルトランジスタ１２２が
オンの場合、ＶＳＨの電位が配線１３６を通じてＮウェ
ル２からＮウェル１に伝わり、ＶＣＣ＞ＶＳＨであれば
Ｎウェル１はＶＣＣレベルのまま、ＶＣＣ＜ＶＳＨであ
ればＮウェル１はＶＳＨレベルとなる。
【００１１】通常のバックゲートを電源につないだＰチ
ャネルトランジスタでは、ソース（Ｐ領域）の電位がＮ
ウェルの電位より高くなった場合、ＰＮ接合に順方向の
電圧がかかることになり、Ｐ領域からＮウェルに向って
電流が流れてしまう。従って、Ｎウェルの電位を決定す
るバックゲート１３０、１３１の電位はＰチャネルトラ
ンジスタのソース側の電位にしておくことが望ましい
が、図示の電源切替部１０８では電位の異なる２つの電
源を用いており、出力端子１０６の電位はＶＣＣを選択
するかＶＳＨを選択するかによって変化する。
ャネルトランジスタでは、ソース（Ｐ領域）の電位がＮ
ウェルの電位より高くなった場合、ＰＮ接合に順方向の
電圧がかかることになり、Ｐ領域からＮウェルに向って
電流が流れてしまう。従って、Ｎウェルの電位を決定す
るバックゲート１３０、１３１の電位はＰチャネルトラ
ンジスタのソース側の電位にしておくことが望ましい
が、図示の電源切替部１０８では電位の異なる２つの電
源を用いており、出力端子１０６の電位はＶＣＣを選択
するかＶＳＨを選択するかによって変化する。
【００１２】ＶＣＣを選択する場合、Ｐチャネルトラン
ジスタ１２２のソースは、ＶＣＣ＞ＶＳＨであれば出力
端子１０６側に、ＶＣＣ＜ＶＳＨであれば入力端子１０
４側になり、バックゲート１３０、１３１をフローティ
ング状態にすることによって、ＶＣＣとＶＳＨのどちら
が高い場合にも対応できるようになっている。
ジスタ１２２のソースは、ＶＣＣ＞ＶＳＨであれば出力
端子１０６側に、ＶＣＣ＜ＶＳＨであれば入力端子１０
４側になり、バックゲート１３０、１３１をフローティ
ング状態にすることによって、ＶＣＣとＶＳＨのどちら
が高い場合にも対応できるようになっている。
【００１３】
【発明が解決しようとする課題】従来の電源切替回路は
以上のように構成されているので、Ｐチャネルトランジ
スタ１２１、１２２のうち非選択側のＰチャネルトラン
ジスタのゲート電位を供給するレベルシフタ部１０９の
電位は、ダイオード１２３、１２６の電圧降下により、
ＶＣＣとＶＳＨのうち高い方の電源電位よりも電圧降下
分低くなる。
以上のように構成されているので、Ｐチャネルトランジ
スタ１２１、１２２のうち非選択側のＰチャネルトラン
ジスタのゲート電位を供給するレベルシフタ部１０９の
電位は、ダイオード１２３、１２６の電圧降下により、
ＶＣＣとＶＳＨのうち高い方の電源電位よりも電圧降下
分低くなる。
【００１４】Ｐチャネルトランジスタ１２１、１２２が
完全にオフするのは、ソース・ゲート間の電位差がトラ
ンジスタのしきい値よりも小さい場合であるので、Ｐチ
ャネルトランジスタ１２１、１２２のしきい値を、ダイ
オード１２３、１２６の電圧降下分よりも高くしておく
必要がある。
完全にオフするのは、ソース・ゲート間の電位差がトラ
ンジスタのしきい値よりも小さい場合であるので、Ｐチ
ャネルトランジスタ１２１、１２２のしきい値を、ダイ
オード１２３、１２６の電圧降下分よりも高くしておく
必要がある。
【００１５】この電源切替回路を構成している各トラン
ジスタのしきい値を、低電圧動作のために低くした場
合、その値がダイオードの電圧降下分よりも低くなって
しまうと、非選択側のＰチャネルトランジスタが完全に
オフしない。このため、ＶＣＣとＶＳＨのうち高い方か
ら低い方に電流が流れ込み、この電源切替回路から出力
される電源電圧は、高い方の電源電圧を選択した場合に
はそれよりも低い電圧、低い方の電源電圧を選択した場
合にはそれよりも高い電圧となるという課題があった。
ジスタのしきい値を、低電圧動作のために低くした場
合、その値がダイオードの電圧降下分よりも低くなって
しまうと、非選択側のＰチャネルトランジスタが完全に
オフしない。このため、ＶＣＣとＶＳＨのうち高い方か
ら低い方に電流が流れ込み、この電源切替回路から出力
される電源電圧は、高い方の電源電圧を選択した場合に
はそれよりも低い電圧、低い方の電源電圧を選択した場
合にはそれよりも高い電圧となるという課題があった。
【００１６】この発明は上記のような課題を解決するた
めになされたもので、低電圧動作のためにしきい値の低
いトランジスタを用いても、異なる電位の電源間におけ
るリークを抑え、確実に切り替えることのできる電源切
替回路を得ることを目的とする。
めになされたもので、低電圧動作のためにしきい値の低
いトランジスタを用いても、異なる電位の電源間におけ
るリークを抑え、確実に切り替えることのできる電源切
替回路を得ることを目的とする。
【００１７】
【課題を解決するための手段】請求項１記載の発明に係
る電源切替回路は、異なる電源電圧の印加される第１、
第２の入力端子と出力端子間にそれぞれ２つのＰチャネ
ルトランジスタ（またはＮチャネルトランジスタ）を直
列に接続した第１の直列回路および第２の直列回路とを
有する電源切替部と、コントロール信号を受けてＰチャ
ネルトランジスタの１つがオンする前記いずれか一方の
直列回路に対し、他方の直列回路のＰチャネルトランジ
スタの１つをオフさせるインバータを備え、レベルシフ
タ部は前記コントロール信号を受けて前記オンしたＰチ
ャネルトランジスタと直列の他方のＰチャネルトランジ
スタをオンさせるとともに、前記オフしたＰチャネルト
ランジスタと直列の他方のＰチャネルトランジスタをオ
フさせるものである。
る電源切替回路は、異なる電源電圧の印加される第１、
第２の入力端子と出力端子間にそれぞれ２つのＰチャネ
ルトランジスタ（またはＮチャネルトランジスタ）を直
列に接続した第１の直列回路および第２の直列回路とを
有する電源切替部と、コントロール信号を受けてＰチャ
ネルトランジスタの１つがオンする前記いずれか一方の
直列回路に対し、他方の直列回路のＰチャネルトランジ
スタの１つをオフさせるインバータを備え、レベルシフ
タ部は前記コントロール信号を受けて前記オンしたＰチ
ャネルトランジスタと直列の他方のＰチャネルトランジ
スタをオンさせるとともに、前記オフしたＰチャネルト
ランジスタと直列の他方のＰチャネルトランジスタをオ
フさせるものである。
【００１８】請求項２記載の発明に係る電源切替回路の
レベルシフタ部は、電源電圧の印加される第３の入力端
子とアース間に接続されコントロール信号を受けてオン
し電源切替部の第２の直列回路を構成するＰチャネルト
ランジスタの一方をオンさせるＰチャネルトランジスタ
とＮチャネルトランジスタの直列回路と、電源電圧の印
加される第４の入力端子とアース間に接続されコントロ
ール信号を反転出力したインバータの出力信号を受けて
電源切替部の第１の直列回路を構成するＰチャネルトラ
ンジスタの一方をオフさせるＰチャネルトランジスタと
Ｎチャネルトランジスタの直列回路とからなるものであ
る。
レベルシフタ部は、電源電圧の印加される第３の入力端
子とアース間に接続されコントロール信号を受けてオン
し電源切替部の第２の直列回路を構成するＰチャネルト
ランジスタの一方をオンさせるＰチャネルトランジスタ
とＮチャネルトランジスタの直列回路と、電源電圧の印
加される第４の入力端子とアース間に接続されコントロ
ール信号を反転出力したインバータの出力信号を受けて
電源切替部の第１の直列回路を構成するＰチャネルトラ
ンジスタの一方をオフさせるＰチャネルトランジスタと
Ｎチャネルトランジスタの直列回路とからなるものであ
る。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による電
源切替回路を示す回路図である。図において、１、２は
ＶＣＣ電源電圧の入力端子、３〜５はＶＳＨ電源電圧の
入力端子、６は選択された電源電圧の出力端子、７は１
または０のコントロール信号の入力端子、８は電源切替
部、９はレベルシフタ部である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による電
源切替回路を示す回路図である。図において、１、２は
ＶＣＣ電源電圧の入力端子、３〜５はＶＳＨ電源電圧の
入力端子、６は選択された電源電圧の出力端子、７は１
または０のコントロール信号の入力端子、８は電源切替
部、９はレベルシフタ部である。
【００２０】上記電源切替部８は、入力端子３と出力端
子６間に直列に接続したＰチャネルトランジスタ１０、
１１および入力端子１と出力端子６間に直列に接続した
Ｐチャネルトランジスタ１２、１３とで構成されてい
る。
子６間に直列に接続したＰチャネルトランジスタ１０、
１１および入力端子１と出力端子６間に直列に接続した
Ｐチャネルトランジスタ１２、１３とで構成されてい
る。
【００２１】また、上記レベルシフタ部９は、入力端子
４とアース間に直列に接続されたＰチャネルトランジス
タ１４、Ｎチャネルトランジスタ１５と入力端子５とア
ース間に直列に接続されたＰチャネルトランジスタ１
６、Ｎチャネルトランジスタ１７および入力端子７とＮ
チャネルトランジスタ１７のゲート間に接続したインバ
ータ２４とで構成され、上記Ｐチャネルトランジスタ１
４のゲート端子はＮチャネルトランジスタ１７のソース
端子に接続され、Ｐチャネルトランジスタ１６のゲート
端子はＮチャネルトランジスタ１５のソース端子に接続
されている。
４とアース間に直列に接続されたＰチャネルトランジス
タ１４、Ｎチャネルトランジスタ１５と入力端子５とア
ース間に直列に接続されたＰチャネルトランジスタ１
６、Ｎチャネルトランジスタ１７および入力端子７とＮ
チャネルトランジスタ１７のゲート間に接続したインバ
ータ２４とで構成され、上記Ｐチャネルトランジスタ１
４のゲート端子はＮチャネルトランジスタ１７のソース
端子に接続され、Ｐチャネルトランジスタ１６のゲート
端子はＮチャネルトランジスタ１５のソース端子に接続
されている。
【００２２】１８〜２１はＰチャネルトランジスタ１０
〜１３のバックゲートであり、フローティング状態にな
っている。２２はＰチャネルトランジスタ１４のドレイ
ンとＮチャネルトランジスタ１５のソースを接続するノ
ード、２３はＰチャネルトランジスタ１６のドレインと
Ｎチャネルトランジスタ１７のソースを接続するノード
である。
〜１３のバックゲートであり、フローティング状態にな
っている。２２はＰチャネルトランジスタ１４のドレイ
ンとＮチャネルトランジスタ１５のソースを接続するノ
ード、２３はＰチャネルトランジスタ１６のドレインと
Ｎチャネルトランジスタ１７のソースを接続するノード
である。
【００２３】次に動作について説明する。ＶＣＣ（＝通
常電源、一般に５Ｖ）＞ＶＳＨ（＝低電位）のときに、
コントロール信号の値が１の（ＶＣＣを選択する）場合
について説明する。この場合、Ｐチャネルトランジスタ
１０がオフし、Ｎチャネルトランジスタ１５がオンす
る。また、インバータ２４の出力信号を受けてＰチャネ
ルトランジスタ１２がオンし、Ｎチャネルトランジスタ
１７がオフする。このため、ノード２２の電位はアース
レベルとなり、このアースレベルがＰチャネルトランジ
スタ１３、１６のゲートに入力され、これ等Ｐチャネル
トランジスタ１３、１６はオンする。
常電源、一般に５Ｖ）＞ＶＳＨ（＝低電位）のときに、
コントロール信号の値が１の（ＶＣＣを選択する）場合
について説明する。この場合、Ｐチャネルトランジスタ
１０がオフし、Ｎチャネルトランジスタ１５がオンす
る。また、インバータ２４の出力信号を受けてＰチャネ
ルトランジスタ１２がオンし、Ｎチャネルトランジスタ
１７がオフする。このため、ノード２２の電位はアース
レベルとなり、このアースレベルがＰチャネルトランジ
スタ１３、１６のゲートに入力され、これ等Ｐチャネル
トランジスタ１３、１６はオンする。
【００２４】Ｐチャネルトランジスタ１６がオンすれ
ば、ノード２３には入力端子５に印加されたＶＳＨの電
位が伝わり、このＶＨＳの電位がＰチャネルトランジス
タ１１、１４のゲートに供給されてこれ等Ｐチャネルト
ランジスタがオフする。この結果、Ｐチャネルトランジ
スタ１０、１１がオフ、Ｐチャネルトランジスタ１２、
１３がオンして、出力端子６には入力端子１に入力され
たＶＣＣ電源の電圧が出力される。
ば、ノード２３には入力端子５に印加されたＶＳＨの電
位が伝わり、このＶＨＳの電位がＰチャネルトランジス
タ１１、１４のゲートに供給されてこれ等Ｐチャネルト
ランジスタがオフする。この結果、Ｐチャネルトランジ
スタ１０、１１がオフ、Ｐチャネルトランジスタ１２、
１３がオンして、出力端子６には入力端子１に入力され
たＶＣＣ電源の電圧が出力される。
【００２５】以上はＶＣＣ＞ＶＳＨの場合であるが、Ｖ
ＣＣ＜ＶＳＨの場合も同様に動作する。
ＣＣ＜ＶＳＨの場合も同様に動作する。
【００２６】電源切替部８を構成するＰチャネルトラン
ジスタ１０〜１３のバックゲート１８〜２１をフローテ
ィング状態にしていることは、前記図２に示す従来の回
路構成と同様の理由によるもので、出力端子６の電位は
ＶＣＣを選択するかＶＳＨを選択するかによって変化す
る。ＶＣＣの電位を選択する場合、Ｐチャネルトランジ
スタ１０のソースは、ＶＣＣ＞ＶＳＨであれば出力端子
６側に、ＶＣＣ＜ＶＳＨであれば入力端子２側になる。
このようにバックゲート１８〜２１をフローティング状
態にすることによって、ＶＣＣとＶＳＨのどちらが高い
場合にも対応できる。
ジスタ１０〜１３のバックゲート１８〜２１をフローテ
ィング状態にしていることは、前記図２に示す従来の回
路構成と同様の理由によるもので、出力端子６の電位は
ＶＣＣを選択するかＶＳＨを選択するかによって変化す
る。ＶＣＣの電位を選択する場合、Ｐチャネルトランジ
スタ１０のソースは、ＶＣＣ＞ＶＳＨであれば出力端子
６側に、ＶＣＣ＜ＶＳＨであれば入力端子２側になる。
このようにバックゲート１８〜２１をフローティング状
態にすることによって、ＶＣＣとＶＳＨのどちらが高い
場合にも対応できる。
【００２７】また、非選択側の直列に接続された２つの
Ｐチャネルトランジスタ（コントロール信号が１の時
は、１０，１１、０の時は１２，１３）に２つの電源電
圧（ＶＣＣ，ＶＳＨ）が印加されることにより、ＶＣＣ
とＶＳＨのどちらが高い場合でも、これらのトランジス
タのうち１つは完全にＯＦＦさせることができる。
Ｐチャネルトランジスタ（コントロール信号が１の時
は、１０，１１、０の時は１２，１３）に２つの電源電
圧（ＶＣＣ，ＶＳＨ）が印加されることにより、ＶＣＣ
とＶＳＨのどちらが高い場合でも、これらのトランジス
タのうち１つは完全にＯＦＦさせることができる。
【００２８】以上のように、この実施の形態１によれ
ば、ダイオードの電圧降下およびトランジスタのしきい
値を考慮する必要はなく、電位の異なるＶＣＣとＶＳＨ
間のリークを抑えた電源切替回路を実現できる。
ば、ダイオードの電圧降下およびトランジスタのしきい
値を考慮する必要はなく、電位の異なるＶＣＣとＶＳＨ
間のリークを抑えた電源切替回路を実現できる。
【００２９】実施の形態２．実施の形態１では、Ｐチャ
ネルトランジスタ１０〜１３を用いて電源切替部８を構
成しているが、レベルシフタ部９を構成するＰチャネル
トランジスタ１４，１６をＮチャネルトランジスタと
し、Ｎチャネルトランジスタ１５，１７をＰチャネルト
ランジスタとすれば、電源切替部８をＮチャネルトラン
ジスタで構成することができる。
ネルトランジスタ１０〜１３を用いて電源切替部８を構
成しているが、レベルシフタ部９を構成するＰチャネル
トランジスタ１４，１６をＮチャネルトランジスタと
し、Ｎチャネルトランジスタ１５，１７をＰチャネルト
ランジスタとすれば、電源切替部８をＮチャネルトラン
ジスタで構成することができる。
【００３０】
【発明の効果】以上のように、請求項１記載の発明によ
れば、異なる電源電圧の印加される第１、第２の入力端
子と出力端子間にそれぞれ２つのＰチャネルトランジス
タ（またはＮチャネルトランジスタ）を直列に接続した
第１の直列回路および第２の直列回路とを有する電源切
替部を備え、レベルシフタ部はコントロール信号を受け
てオンした直列回路の他方のＰチャネルトランジスタを
オンさせるとともに、前記コントロール信号の反転信号
を受けてオフした直列回路の他方のＰチャネルトランジ
スタをオフさせるように構成したので、低電圧動作のた
めにしきい値を低くしたトランジスタを用いても、その
しきい値によらず、電源ＶＣＣと電源ＶＳＨの電圧が異
なる場合でも電源間のリ一クを抑え、確実に切り替えの
できる電源切替回路を実現できる効果がある。
れば、異なる電源電圧の印加される第１、第２の入力端
子と出力端子間にそれぞれ２つのＰチャネルトランジス
タ（またはＮチャネルトランジスタ）を直列に接続した
第１の直列回路および第２の直列回路とを有する電源切
替部を備え、レベルシフタ部はコントロール信号を受け
てオンした直列回路の他方のＰチャネルトランジスタを
オンさせるとともに、前記コントロール信号の反転信号
を受けてオフした直列回路の他方のＰチャネルトランジ
スタをオフさせるように構成したので、低電圧動作のた
めにしきい値を低くしたトランジスタを用いても、その
しきい値によらず、電源ＶＣＣと電源ＶＳＨの電圧が異
なる場合でも電源間のリ一クを抑え、確実に切り替えの
できる電源切替回路を実現できる効果がある。
【００３１】請求項２記載の発明によれば、電源電圧の
印加される第３の入力端子とアース間に接続されコント
ロール信号を受けてオンし電源切替部の第２の直列回路
を構成するＰチャネルトランジスタの一方をオンさせる
ＰチャネルトランジスタとＮチャネルトランジスタの直
列回路と、電源電圧の印加される第４の入力端子とアー
ス間に接続されコントロール信号を反転出力したインバ
ータの出力信号を受けて電源切替部の第１の直列回路を
構成するＰチャネルトランジスタの一方をオフさせるＰ
チャネルトランジスタとＮチャネルトランジスタの直列
回路とでレベルシフタ部を構成したので、ダイオードを
必要とせず、少ない部品点数で安価に構成することがで
きるとともに、ダイオードの順方向電圧降下の影響を電
源切替部に与えることなく、トランジスタのしきい値を
低くして、低電圧動作を可能とすることができる効果が
ある。
印加される第３の入力端子とアース間に接続されコント
ロール信号を受けてオンし電源切替部の第２の直列回路
を構成するＰチャネルトランジスタの一方をオンさせる
ＰチャネルトランジスタとＮチャネルトランジスタの直
列回路と、電源電圧の印加される第４の入力端子とアー
ス間に接続されコントロール信号を反転出力したインバ
ータの出力信号を受けて電源切替部の第１の直列回路を
構成するＰチャネルトランジスタの一方をオフさせるＰ
チャネルトランジスタとＮチャネルトランジスタの直列
回路とでレベルシフタ部を構成したので、ダイオードを
必要とせず、少ない部品点数で安価に構成することがで
きるとともに、ダイオードの順方向電圧降下の影響を電
源切替部に与えることなく、トランジスタのしきい値を
低くして、低電圧動作を可能とすることができる効果が
ある。
【図１】 この発明の実施の形態１における電源切替回
路を示す回路図である。
路を示す回路図である。
【図２】 従来の電源切替回路を示す回路図である。
【図３】 従来の電源切替回路を構成するＰチャネルト
ランジスタの断面図である。
ランジスタの断面図である。
【符号の説明】 １〜５ 入力端子、６ 出力端子、８ 電源切替部、９
レベルシフタ部 １０〜１４、１６ Ｐチャネルトラ
ンジスタ、１５、１７ Ｎチャネルトランジスタ、２４
インバータ。
レベルシフタ部 １０〜１４、１６ Ｐチャネルトラ
ンジスタ、１５、１７ Ｎチャネルトランジスタ、２４
インバータ。
Claims (2)
- 【請求項１】 異なる電源電圧が印加される第１、第２
の入力端子と、前記第１の入力端子と出力端子間に２つ
のＰチャネルトランジスタ（またはＮチャネルトランジ
スタ）を直列に接続した第１の直列回路および、前記第
２の入力端子と出力端子間に２つのＰチャネルトランジ
スタ（またはＮチャネルトランジスタ）を直列に接続し
た第２の直列回路とを有する電源切替部と、コントロー
ル信号を受けてＰチャネルトランジスタの１つがオンす
る前記いずれか一方の直列回路に対し、他方の直列回路
のＰチャネルトランジスタの１つをオフさせるインバー
タを有し、前記コントロール信号を受けて前記オンした
Ｐチャネルトランジスタと直列の他方のＰチャネルトラ
ンジスタをオンさせるとともに、前記オフしたＰチャネ
ルトランジスタと直列の他方のＰチャネルトランジスタ
をオフさせるレベルシフタ部とを備えた電源切替回路。 - 【請求項２】 レベルシフタ部は、電源電圧の印加され
る第３の入力端子とアース間に接続されコントロール信
号を受けてオンし電源切替部の第２の直列回路を構成す
るＰチャネルトランジスタの一方をオンさせるＰチャネ
ルトランジスタとＮチャネルトランジスタの第３の直列
回路と、電源電圧の印加される第４の入力端子とアース
間に接続されコントロール信号を反転したインバータの
出力信号を受けてオフし電源切替部の第１の直列回路を
構成するＰチャネルトランジスタの一方をオフさせるＰ
チャネルトランジスタとＮチャネルトランジスタの第４
の直列回路とからなることを特徴とする請求項１記載の
電源切替回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9078648A JPH10271710A (ja) | 1997-03-28 | 1997-03-28 | 電源切替回路 |
| US08/953,727 US5892302A (en) | 1997-03-28 | 1997-10-17 | Power switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9078648A JPH10271710A (ja) | 1997-03-28 | 1997-03-28 | 電源切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271710A true JPH10271710A (ja) | 1998-10-09 |
Family
ID=13667694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9078648A Pending JPH10271710A (ja) | 1997-03-28 | 1997-03-28 | 電源切替回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5892302A (ja) |
| JP (1) | JPH10271710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175691A (ja) * | 2016-03-22 | 2017-09-28 | セイコーエプソン株式会社 | 電源切換回路及び電子機器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414534B1 (en) * | 2001-02-20 | 2002-07-02 | Taiwan Semiconductor Manufacturing Company | Level shifter for ultra-deep submicron CMOS designs |
| CN101604867B (zh) * | 2009-05-27 | 2011-05-11 | 钜泉光电科技(上海)股份有限公司 | 一种主电源与后备电源的切换方法和切换电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109163A (en) * | 1977-03-11 | 1978-08-22 | Westinghouse Electric Corp. | High speed, radiation hard complementary mos capacitive voltage level shift circuit |
| US4178628A (en) * | 1978-05-12 | 1979-12-11 | R & I Patent Corporation | Switching type regulated power supply |
| US4698530A (en) * | 1984-11-09 | 1987-10-06 | National Semiconductor Corporation | Power switch for dual power supply circuit |
| JPH0352010A (ja) * | 1989-07-20 | 1991-03-06 | Seiko Instr Inc | 電源切換回路 |
| JPH03169273A (ja) * | 1989-11-22 | 1991-07-22 | Mitsubishi Electric Corp | スイッチングデバイス駆動回路 |
-
1997
- 1997-03-28 JP JP9078648A patent/JPH10271710A/ja active Pending
- 1997-10-17 US US08/953,727 patent/US5892302A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175691A (ja) * | 2016-03-22 | 2017-09-28 | セイコーエプソン株式会社 | 電源切換回路及び電子機器 |
| CN107222018A (zh) * | 2016-03-22 | 2017-09-29 | 精工爱普生株式会社 | 电源切换电路以及电子设备 |
| CN107222018B (zh) * | 2016-03-22 | 2022-03-15 | 精工爱普生株式会社 | 电源切换电路以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5892302A (en) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0884849B1 (en) | Voltage-level shifter | |
| US7005908B2 (en) | Voltage level shift circuit and power supply detection circuit | |
| US4565960A (en) | Power supply switching circuit | |
| US6373285B1 (en) | Level shift circuit | |
| US6060906A (en) | Bidirectional buffer with active pull-up/latch circuit for mixed-voltage applications | |
| JP2982196B2 (ja) | 異電源インターフェース回路 | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| JP2007027676A (ja) | レベルシフタｅｓｄプロテクション回路 | |
| US5136191A (en) | Output buffer circuit for lsi circuit | |
| US20040207450A1 (en) | Voltage level shifter and system mounting voltage level shifter therein | |
| US7372301B2 (en) | Bus switch circuit and interactive level shifter | |
| US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
| JP2001111407A (ja) | 集積半導体回路 | |
| US6078197A (en) | Output driver circuit utilizing floating wells | |
| JP4201202B2 (ja) | パス装置用低電圧変調回路 | |
| JPH10271710A (ja) | 電源切替回路 | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| EP0388074A1 (en) | Cmos level shifting circuit | |
| US6476651B1 (en) | Power-off detection circuit | |
| US6335649B1 (en) | Schmitt trigger circuit | |
| GB2334391A (en) | CMOS standby current reduction | |
| US7288964B2 (en) | Voltage selective circuit of power source | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP3180608B2 (ja) | 電源選択回路 | |
| US5786686A (en) | Low-power consumption type semiconductor device |