[go: up one dir, main page]

JPH10268977A - Signal connecting method between cards and plural substrate connecting structure - Google Patents

Signal connecting method between cards and plural substrate connecting structure

Info

Publication number
JPH10268977A
JPH10268977A JP9334321A JP33432197A JPH10268977A JP H10268977 A JPH10268977 A JP H10268977A JP 9334321 A JP9334321 A JP 9334321A JP 33432197 A JP33432197 A JP 33432197A JP H10268977 A JPH10268977 A JP H10268977A
Authority
JP
Japan
Prior art keywords
signal line
board
signal
adjacent
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9334321A
Other languages
Japanese (ja)
Inventor
Takehiko Nishida
健彦 西田
Junji Michida
純治 道田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP9334321A priority Critical patent/JPH10268977A/en
Publication of JPH10268977A publication Critical patent/JPH10268977A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To save a space and a cost by providing a signal line connecting with an adjacent card and a card detecting line, repeating opening of a buffer between cards and connecting of the signal line when a card is inserted to the next line, and transferring a signal. SOLUTION: A mother board 1 is provided with many correctors 2a. The connector 2a is provided with four terminals 9a to 9d, two terminals among the four terminals 9a to 9d are corrected with the terminal of an adjacent connector 2a, one of the remaining two terminals makes a signal line 5 and the other makes a card detecting line 6. In addition, a base board 3a among respective cards is provided with two terminals connected with a buffer 7a. In addition to this, a card 4a is provided with totally four terminals: a terminal receiving a signal from the line 6, a terminal receiving a signal to the buffer 7 in addition to two terminals connected to the buffer 7a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】TECHNICAL FIELD OF THE INVENTION

(1)本発明は、ラック内に種々のカードを挿入するこ
とにより構成されるコンピュータシステムに利用される
カード間の信号の接続方法、および (2)CPU基板とIO基板を組み合わせて構成するプ
ラント等の制御モジュールを構成するCPU基板とIO
基板間の接続構造に関する。 (用語の説明) (1)ボードには、ベースボードと、オプションボード
と、マザーボードがある。 (2)ベースボード(以下、ベースカードとも言う)と
は、機能の基本を担うボードであり、カードを組み合わ
せて使用する場合において、必ず1枚は使用する必要が
ある機能の基本を担うボードのことを言う。 (3)オプションボード(以下、オプションカードとも
言う)とは、必要に応じて使用するボードであり、その
数は場合によって異なる。 (4)マザーボードとは、ベースボードとオプションボ
ードの間に介在し、その間の信号を接続するものを言
う。通常、ラックの背面にマザーボードを設置する。 (5)ラックとは、基本的には、ボード類を入れて支持
するための箱であり、ラックの正面からベースボード/
オプションボードを挿入する場合、ラックの背面にマザ
ーボードを設置する。 (6)バッファとは、信号を伝達する場合に使用する信
号の増幅器を言うが、信号の伝達をしたり、そこで止め
たりする機能も有する。
(1) The present invention relates to a method for connecting signals between cards used in a computer system configured by inserting various cards into a rack, and (2) a plant configured by combining a CPU board and an IO board. Board and IO that constitute a control module such as
The present invention relates to a connection structure between substrates. (Explanation of terms) (1) The board includes a base board, an option board, and a motherboard. (2) A base board (hereinafter, also referred to as a base card) is a board having a basic function. When a card is used in combination, at least one of the boards is required to have a basic function. Say that. (3) An option board (hereinafter, also referred to as an option card) is a board that is used as needed, and the number thereof varies depending on the case. (4) The motherboard is one that is interposed between the base board and the option board and connects signals between them. Usually, the motherboard is installed on the back of the rack. (5) A rack is basically a box for holding and supporting boards and the like.
When inserting an option board, install the motherboard on the back of the rack. (6) The buffer is a signal amplifier used for transmitting a signal, and has a function of transmitting and stopping the signal.

【0002】[0002]

【従来の技術】従来の技術を図5〜図8に示す。図5
は、従来の技術の図6、図7の外形図、図6は、従来の
カード構成のブロック線図(その1)、図7は、従来の
カード構成のブロック線図(その2)、図8は、従来の
カード構成のブロック線図(その3)である。 (1)カード間の信号の接続方法 従来の方法におけるラック11内のボード配置を図5に
示す。
2. Description of the Related Art The prior art is shown in FIGS. FIG.
Is an external view of FIGS. 6 and 7 of the related art, FIG. 6 is a block diagram of a conventional card configuration (No. 1), and FIG. 7 is a block diagram of a conventional card configuration (No. 2) and FIG. FIG. 8 is a block diagram (part 3) of a conventional card configuration. (1) Signal Connection Method Between Cards FIG. 5 shows a board arrangement in the rack 11 according to a conventional method.

【0003】図5において、11はカードを挿入するラ
ックであって、その内部には、組合せて使用されるカー
ド群012が配置されている。このカード群012は、
3枚または4枚のIO基板で構成され、その横に空き1
8がある。
In FIG. 5, reference numeral 11 denotes a rack into which a card is inserted, and a card group 012 to be used in combination is arranged in the rack. This card group 012 is
Consists of three or four IO boards, and an empty 1
There are eight.

【0004】これらのカード群012の一端側はベース
ボード03となっている。図5のようなラック11内に
種々のカードを挿入することにより構成されるコンピュ
ータシステムにおいて、複数のカードを組合わせて機能
を実現する場合には、通常、カード間の信号取合いはコ
ネクタ支持台(マザーボード)経由にて行なわれる。
[0004] One end of the card group 012 is a base board 03. In a computer system configured by inserting various cards into the rack 11 as shown in FIG. 5, when a function is realized by combining a plurality of cards, signal exchange between the cards is usually performed by a connector support. (Motherboard).

【0005】マザーボード経由で信号を取合うため、信
号は固定となり、ベースとなるカード(ベースカード、
または、ベースボード)のラック11内での位置、およ
び、オプションカード(オプションボード)の最大枚数
が制限される。
[0005] Since signals are collected through the motherboard, the signals are fixed and the base card (base card,
Alternatively, the position of the base board in the rack 11 and the maximum number of option cards (option boards) are limited.

【0006】そのため、ラック11内で構成される機能
の数が制限され、オプションボードの使用数が少ない場
合は、ラック11内に空き18が発生し、利用効率が下
がることになる。
For this reason, the number of functions configured in the rack 11 is limited, and when the number of option boards used is small, an empty space 18 is generated in the rack 11 and the use efficiency is reduced.

【0007】図5は、コネクタが4個づつ結線されてい
る場合を示す。(3個づつの場合も5個づつ以上の場合
もある)。なお、この図では、電源、CPU基盤内のプ
ロセッサ等は図示省略している。
FIG. 5 shows a case where four connectors are connected. (There may be three or more than five). In this figure, a power supply, a processor in a CPU board, and the like are not shown.

【0008】従来のカード構成のブロック線図(その
1)を示す図6は、コネクタが4個づつ結線されている
場合を示す。(3個づつの場合も5個づつ以上の場合も
ある)。
FIG. 6 showing a block diagram (part 1) of a conventional card configuration shows a case where four connectors are connected by four. (There may be three or more than five).

【0009】CPU基盤とIO基盤が1個づつの場合は
2個の空き18ができ、1個のCPU基盤と3個のIO
基盤の場合は空きがない。(2)CPU基板とIO基板
間の接続装置と接続方法CPU基板とIO基板からなる
制御モジュールで、異なる制御モジュール間で電気的絶
縁が求められる場合に、従来のバス接続方法を用いて構
成した構造の構成を図7、図8に示す。
When one CPU board and one IO board are provided, two empty spaces 18 are formed, and one CPU board and three IO boards are provided.
There is no space for the base. (2) Connection device and connection method between CPU board and IO board A control module including a CPU board and an IO board, which is configured using a conventional bus connection method when electrical insulation is required between different control modules. The structure of the structure is shown in FIGS.

【0010】従来のカード構成のブロック線図(その
2)を示す図7は、コネクタが3個用のコネクタ支持台
と2個用のコネクタ支持台が並べて配置されている場合
を示す。(3個づつ以上の場合もある)。
FIG. 7 showing a block diagram (part 2) of a conventional card configuration shows a case where a connector support base for three connectors and a connector support base for two connectors are arranged side by side. (There may be more than three).

【0011】各コネクタ支持台内の全コネクタは結線さ
れている。空き18は無くてもよい。制御モジュール1
2毎に必要なカード数に応じて専用のコネクタ支持台が
必要である。
All connectors in each connector support are connected. The empty space 18 may not be required. Control module 1
A dedicated connector support is required for every two cards required.

【0012】IO基盤は1種類である。図7の方法は、
VMEやマルチバスシステム等で用いられるが、絶縁が
必要な制御モジュール同士は別々のマザーボードを用い
てバス接続を行う必要がある。
[0012] There is one type of IO board. The method of FIG.
Although used in a VME, a multi-bus system, and the like, control modules that need to be insulated need to perform bus connection using separate motherboards.

【0013】従来のカード構成のブロック線図(その
3)を示す図8では、コネクタ支持台上のすべてのコネ
クタ間は結線されている。空き18は無くてもよい。
In FIG. 8 showing a block diagram (part 3) of a conventional card configuration, all the connectors on the connector support are connected. The empty space 18 may not be required.

【0014】ただし、CPU基盤とIO基盤に、光絶縁
素子19を設ける必要がある。図8の方法は、各基板上
にP/Cと示した光絶縁素子を搭載し、基板用電源に絶
縁電源を用いることで、制御モジュール間の電気的絶縁
を確保している。
However, it is necessary to provide the optical insulating element 19 on the CPU board and the IO board. In the method of FIG. 8, electrical insulation between control modules is ensured by mounting an optical insulating element indicated by P / C on each substrate and using an insulating power supply as a power supply for the substrate.

【0015】[0015]

【発明が解決しようとする課題】しかし、従来の技術に
は、次のような問題がある。 (1)カード間の信号の接続方法についての問題 (a)従来の方法では、マザーボード1により、ラック
11内のベースボード03の位置が固定されている。
However, the prior art has the following problems. (1) Problems on the Method of Connecting Signals Between Cards (a) In the conventional method, the position of the baseboard 03 in the rack 11 is fixed by the motherboard 1.

【0016】(b)そのため、ラック11内の使用効率
が下がる場合(空きが発生する場合)があった。 (2)CPU基板とIO基板間の接続装置についての問
題 (a)図7の装置では、制御モジュール毎に、別のマザ
ーボードを使用する必要があることから、省スペース、
低コスト化が図れない。
(B) For this reason, there is a case where the use efficiency in the rack 11 is reduced (a case where an empty space is generated). (2) Problems with connection device between CPU board and IO board (a) In the device of FIG. 7, since a separate motherboard must be used for each control module,
Cost reduction cannot be achieved.

【0017】(b)図8の装置では、基板上に多数の光
絶縁素子を搭載しなければならないこと、及び、バスマ
スタとなるCPU基板が同一データバス上に複数存在す
る為にデータバスの調停回路をCPU基板に追加する必
要があることから、部品点数が増えて基板サイズも大き
くなり、やはり省スペース、低コスト化を図ることがで
きない。本発明は、これらの問題を解決することができ
る複数基板の接続構造を提供することを目的とする。
(B) In the apparatus shown in FIG. 8, arbitration of the data bus is required because a large number of optical isolation elements must be mounted on the board, and a plurality of CPU boards serving as bus masters exist on the same data bus. Since the circuit needs to be added to the CPU board, the number of components increases and the size of the board increases, so that space saving and cost reduction cannot be achieved. An object of the present invention is to provide a connection structure for a plurality of substrates that can solve these problems.

【0018】[0018]

【課題を解決するための手段】[Means for Solving the Problems]

(第1の手段)本発明に係るカードを組合わせた場合の
カード間の信号の接続方法は、ベースボードに複数のオ
プションボードを組合わせて、ラック内に入れて使用す
る場合において、(A)オプションボード4の枚数が変
わっても、ラック11内に挿入可能なカード枚数が最大
となるようにカード間の信号取合いを行なうため、隣の
カードと接続する信号ライン5とカード検出ライン6を
設け、(B)隣にカードが挿入されていれば、カード間
のバッファ7を開き、信号ライン5を接続することを繰
返し、信号の受渡しを行なうことを特徴とする。
(First Means) The method of connecting signals between cards when the cards according to the present invention are combined is described in (A) when a plurality of option boards are combined with a base board and used in a rack. Even if the number of option boards 4 changes, the signal line 5 and the card detection line 6 connected to the adjacent card must be connected in order to exchange signals between the cards so that the number of cards that can be inserted into the rack 11 is maximized. (B) If a card is inserted next to the card, the buffer 7 between the cards is opened, the connection of the signal line 5 is repeated, and the signal transfer is performed.

【0019】すなわち、第1の手段の発明は、(1)組
合わせられるカードについて、カード自身の隣に、さら
にそのカード自身と組合わせられるカードが挿入されて
いるか、否かを検出するための信号を設け、(2)その
カード自身と組合わせられるカードが挿入されていれ
ば、カード間のバッファ7を開き、信号ラインを接続
し、(3)組合わせられるカード間では、これを繰返す
ことにより、信号の受渡しを行なう。
That is, the invention of the first means is (1) for detecting whether or not a card to be combined is inserted next to the card itself and whether or not the card to be combined with the card itself is inserted. Providing a signal, (2) opening a buffer 7 between the cards if a card to be combined with the card itself is inserted, connecting a signal line, and (3) repeating this between the combined cards. , The signal is transferred.

【0020】したがって、次のように作用する。 (1)本発明では、マザーボード1上での配線は、単に
カード間のコネクタ2を結ぶために一律に設けられてお
り、信号を伝達するかどうかは、カード内のバッファ7
を開けるかによる。
Therefore, the operation is as follows. (1) In the present invention, the wiring on the motherboard 1 is provided uniformly for simply connecting the connector 2 between the cards, and whether or not to transmit a signal is determined by the buffer 7 in the card.
It depends on whether you open it.

【0021】隣接してオプションカードが挿入された場
合にのみ、カード検出信号が有効となり、バッファ7が
開く。これを繰返すことにより、ベースボード3に、任
意の数のオプションカード4を接続でき、かつ、ベース
ボード3の位置を自由に決めることができる。 (第2の手段)本発明に係る複数基板の接続構造は、複
数基板の接続構造において、(A)隣接する基板間のみ
を接続する信号ラインと、(B)隣接した基板からの信
号を前記信号ラインを介して受信し、且つ隣接するもう
一方の基板に信号ラインを通じて該信号を送る手段を設
けた基板とを備えたことを特徴とする。 (第3の手段)本発明に係る複数基板の接続構造は、複
数基板の接続構造において、(A)隣接する基板間のみ
を接続する信号ラインと、(B)隣接した基板からの信
号を前記信号ラインを介して受信し、且つ隣接するもう
一方の基板に該信号を送る手段を設けた基板と、(C)
隣接するどちらか一方の基板に接続した信号ラインのみ
と信号の送信または受信を行う手段を設けた基板とを備
えたこどを特徴とする。 (第4の手段)本発明に係る複数基板の接続構造は、複
数基板の接続構造において、(A)隣接する基板間のみ
を接続する検出信号ラインと、(B)隣接する基板間の
みを接続するデータ信号ラインと、(C)(i)自らが
存在していることを示す信号を前記検出信号ラインに伝
える第1の手段と、(ii)隣接する基板上の前記第1
の手段から前記検出信号ラインを介して送られた信号を
受信した場合にのみ、データ信号ラインを介して該隣接
する基板とのデータの送受信を行う手段の両手段を設け
ている基板とを備えたことを特徴とする。 (第5の手段)本発明に係る複数基板の接続構造は、複
数基板の接続構造において、(A)隣接する基板間のみ
を接続する検出信号ラインと、(B)隣接する基板間の
みを接続するデータ信号ラインと、(C)(i)自らが
存在していることを示す信号を前記検出信号ラインに伝
える第1の手段と、(ii)隣接する基板上の前記第1
の手段から前記検出信号ラインを介して送られた信号を
受信した場合にのみ、データ信号ラインを介して該隣接
する基板とのデータの送受信を行う手段の両手段を設け
ている基板と、(D)隣接する基板上の前記第1の手段
から前記検出信号ラインを介して送られた信号を受信し
た場合にのみ、データ信号ラインを介して該隣接する基
板とのデータの送受信を行う手段だけを設けているが、
上記(C)の(i)の手段は設けていない基板と、を備
えたことを特徴とする。
Only when an option card is inserted adjacently, the card detection signal becomes valid and the buffer 7 is opened. By repeating this, an optional number of option cards 4 can be connected to the base board 3, and the position of the base board 3 can be freely determined. (Second Means) In the connection structure for a plurality of substrates according to the present invention, in the connection structure for a plurality of substrates, (A) a signal line for connecting only between adjacent substrates, and (B) a signal from an adjacent substrate is used. A substrate provided with means for receiving the signal via the signal line and transmitting the signal via the signal line to another adjacent substrate. (Third Means) In the connection structure for a plurality of substrates according to the present invention, in the connection structure for a plurality of substrates, (A) a signal line for connecting only between adjacent substrates, and (B) a signal from an adjacent substrate is used. (C) a board provided with means for receiving the signal via a signal line and sending the signal to another adjacent board;
A child is provided with only a signal line connected to one of adjacent substrates and a substrate provided with means for transmitting or receiving a signal. (Fourth Means) In the connection structure for a plurality of substrates according to the present invention, in the connection structure for a plurality of substrates, (A) a detection signal line for connecting only between adjacent substrates and (B) a connection for only between adjacent substrates. (C) (i) first means for transmitting a signal indicating the existence of the data signal line to the detection signal line, and (ii) the first signal on the adjacent substrate.
A substrate provided with both means for transmitting and receiving data to and from the adjacent substrate via a data signal line only when a signal transmitted via the detection signal line from the means is received. It is characterized by having. (Fifth means) In the connection structure of a plurality of substrates according to the present invention, in the connection structure of a plurality of substrates, (A) a detection signal line connecting only between adjacent substrates and (B) a connection only between adjacent substrates. (C) (i) first means for transmitting a signal indicating the existence of the data signal line to the detection signal line, and (ii) the first signal on the adjacent substrate.
A board provided with both means for transmitting and receiving data to and from the adjacent board via a data signal line only when a signal sent via the detection signal line from the means is received; D) Only means for transmitting and receiving data to and from the adjacent substrate via the data signal line only when receiving a signal sent from the first means on the adjacent substrate via the detection signal line Has been established,
And (c) a substrate not provided with the means (i).

【0022】すなわち、第2の手段〜第5の手段の発明
は、図4に示すように、CPU基板3bとIO基板4b
をコネクタ支持台(マザーボード)1上の信号線5、6
で接続して、制御モジュールを構成する。
That is, as shown in FIG. 4, the invention of the second means to the fifth means comprises a CPU board 3b and an IO board 4b.
To the signal lines 5, 6 on the connector support base (motherboard) 1.
To form a control module.

【0023】5はデータバス、6はバス制御信号ライン
であり、6にはIO基板4b上のアドレス信号中、7b
のゲートICの方向を切替える信号等も含まれる。各基
板への電源は、電源供給ライン16から一括して行い、
各基板に搭載した絶縁電源13で基板内部回路の動作電
源を生成する。
5 is a data bus, 6 is a bus control signal line, and 6 is an address signal on the IO board 4b.
And the like for switching the direction of the gate IC. The power supply to each board is performed collectively from the power supply line 16,
An operating power supply for the circuit inside the board is generated by an insulating power supply 13 mounted on each board.

【0024】コネクタ支持台(マザーボード)1と各基
板間の電源、信号の接続はコネクタ2b経由で行う。デ
ータバス5とバス制御信号ライン6のマザーボード上の
配線は、図7、図8のように全コネクタをバス上に1本
の線でつなぐ方法ではなく、図4のように隣接するコネ
クタ間のみを接続するように配線する。
The connection of the power supply and the signal between the connector support base (mother board) 1 and each board is performed via the connector 2b. The wiring of the data bus 5 and the bus control signal line 6 on the motherboard is not a method of connecting all the connectors with one line on the bus as shown in FIGS. 7 and 8, but only between adjacent connectors as shown in FIG. To connect.

【0025】いずれかのコネクタにIO基板を取付ける
と、IO基板内の5のデータバス、6のバス制御信号ラ
インの配線パターンにより、そのコネクタの両側のマザ
ーボード1上のデータバス、バス制御信号ラインがバイ
パスして接続される。
When the IO board is attached to any of the connectors, the data bus and the bus control signal line on the motherboard 1 on both sides of the connector are determined by the wiring pattern of 5 data buses and 6 bus control signal lines in the IO board. Are connected by bypass.

【0026】CPU基板3bには、このバイパス機能は
なく、CPU基板3bをマザーボード1に取付けると、
両側から来たマザーボードの信号ラインの片側にのみ、
CPU基板内のデータバス5、バス制御信号ライン6が
つながる。
The CPU board 3b does not have this bypass function. When the CPU board 3b is mounted on the motherboard 1,
Only on one side of the signal line of the motherboard coming from both sides,
The data bus 5 and the bus control signal line 6 in the CPU board are connected.

【0027】1つの制御モジュールを構成するCPU基
板3bとIO基板4bの配置は、CPU基板を端に置
き、その隣からIO基板を連続して配置し、図4のとお
りデータバス、バス制御信号ラインがIO基板経由で延
長されるようにする。
The arrangement of the CPU board 3b and the IO board 4b constituting one control module is such that the CPU board is placed at the end, and the IO boards are arranged continuously from the next, and as shown in FIG. The line is extended via the IO board.

【0028】したがって、次のように作用する。図4の
制御モジュール12は、CPU基板3bを起点に隣接す
るコネクタに連続してIO基板4bを取付けていくこと
で、制御モジュール内の5のデータバスと6のバス制御
信号ラインが延長されて、CPU基板3bとIO基板4
b間のデータのやり取りが可能になる。
Therefore, the operation is as follows. In the control module 12 of FIG. 4, the IO board 4b is continuously attached to the connector adjacent to the CPU board 3b as a starting point, so that the data bus 5 and the bus control signal line 6 in the control module are extended. CPU board 3b and IO board 4
The exchange of data between b becomes possible.

【0029】複数の制御モジュールを1枚のマザーボー
ド1を用いて構成する場合、ある制御モジュールを構成
する一番端のIO基板4bの隣に、次の制御モジュール
のCPU基板3bを配置し、その隣からその制御モジュ
ールのIO基板4bを連続して配置する。
When a plurality of control modules are formed using one motherboard 1, a CPU board 3b of the next control module is arranged next to the endmost IO board 4b forming a certain control module. The IO board 4b of the control module is arranged continuously from the next.

【0030】CPU基板3bからのデータバス、バス制
御信号ラインは片側にしか接続されていない為、図4に
示すように、前の制御モジュールのデータバス5とバス
制御信号ライン6は、次の制御モジュールのCPU基板
3bが取付けられたコネクタまでで一度切れて、次の制
御モジュールについては、全く別のデータバス5とバス
制御信号ライン6が構成される。
Since the data bus and the bus control signal line from the CPU board 3b are connected to only one side, as shown in FIG. 4, the data bus 5 and the bus control signal line 6 of the previous control module are The control module is cut once by the connector to which the CPU board 3b is attached. For the next control module, a completely different data bus 5 and bus control signal line 6 are formed.

【0031】制御モジュール毎に、別々のデータバス5
とバス制御信号ライン6が構成されること、及び、制御
モジュールを構成するCPU基板3bとIO基板4bに
絶縁電源を搭載することでデータバスの調整回路や絶縁
素子を追加することなく、1枚のマザーボードを使っ
て、電気的に絶縁された複数の制御モジュールを構成す
ることができる。
A separate data bus 5 is provided for each control module.
And the bus control signal line 6, and by mounting an insulated power supply on the CPU board 3b and the IO board 4b constituting the control module, one board can be provided without adding a data bus adjustment circuit or an insulating element. A plurality of electrically isolated control modules can be configured using the motherboard of the present invention.

【0032】また、マザーボード1上のコネクタ2bに
は、CPU基板用、IO基板用の区別がなく、全て共通
の信号をアサインする為、制御モジュールの構成に必要
な基板数に応じて、任意のコネクタを起点に基板のマザ
ーボードへの配置が可能になる。
The connector 2b on the motherboard 1 has no distinction between a CPU board and an IO board, and assigns a common signal to the connector 2b. Therefore, any connector is required according to the number of boards required for the configuration of the control module. The board can be arranged on the motherboard starting from the connector.

【0033】[0033]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施の形態)第1の実施の形態は、カード間の
信号の接続方法および接続装置に関する。本発明の第1
の実施の形態を図1〜図3に示す。
(First Embodiment) The first embodiment relates to a method and an apparatus for connecting signals between cards. First of the present invention
1 to 3 are shown in FIGS.

【0034】図1は、本発明の実施の形態の外形図、図
2は、第1の実施の形態のカード構成のブロック線図
(その1)、(IO基盤が各々1個の場合)、図3は、
第1の実施の形態のカード構成のブロック線図(その
2)、(IO基盤が1個以上の場合)、を示す。
FIG. 1 is an external view of an embodiment of the present invention, FIG. 2 is a block diagram (No. 1) of a card configuration of the first embodiment, (when there is one IO board), FIG.
FIG. 2 shows a block diagram (part 2) of the card configuration according to the first embodiment (when there is one or more IO boards).

【0035】図1〜図3において、1はコネクタ支持台
(マザーボード)、 2はマザーボードとカードを接続するコネクタ、 3はCPU基盤(ベースボード or ベースカード) 4はIO基盤(入出力基盤 or オプションカード) 5は信号ライン(信号線 or データバス) 6はカード検出ライン(バス制御信号ライン) 7はバッファであり、カード検出ラインを介して、グラ
ンドに接続されると開放(通電)状態となる。
1 to 3, reference numeral 1 denotes a connector support (motherboard), 2 denotes a connector for connecting a motherboard and a card, 3 denotes a CPU board (base board or base card), 4 denotes an IO board (input / output board or option). 5) a signal line (signal line or data bus) 6 is a card detection line (bus control signal line) 7 is a buffer, which is open (energized) when connected to ground via the card detection line .

【0036】8はグランド、9は接続ピンである。前記
3、4、は、組合わせで構成されるカードとなる。
Reference numeral 8 is a ground, and 9 is a connection pin. The cards 3 and 4 are cards composed of a combination.

【0037】前記マザーボード1には、多数のコネクタ
2が備えられる。そのコネクタ2には4個の端子が設け
られ、4個の端子のうち2個の端子は隣のコネクタ2の
端子と接続され、残りの端子2個の1方は信号ライン5
となり、他方はカード検出ライン6となっている。
The motherboard 1 is provided with a number of connectors 2. The connector 2 is provided with four terminals, two of the four terminals are connected to terminals of the adjacent connector 2, and one of the remaining two terminals is connected to the signal line 5.
And the other is a card detection line 6.

【0038】また、それぞれのカードの内、ベースボー
ド3はバッファ7に接続された2個の端子を備えたもの
となっている。これとは別に、カード4は、バッファ7
に接続された2個の端子を備えた他に、グランド8に接
続しカード検出ライン6からの信号を受ける端子、およ
びバッファ7に信号を受ける端子の合計4個が備えられ
ている。
In each card, the base board 3 has two terminals connected to the buffer 7. Separately, card 4 contains buffer 7
And two terminals connected to the ground 8 for receiving a signal from the card detection line 6 and a buffer 7 for receiving a signal.

【0039】図1に本発明方法におけるラック11内の
ボード配置を示す。図1において、11はカードを挿入
するラック、12は組合て使用されるカード群、3はカ
ード群の中のベースボードである。
FIG. 1 shows the board arrangement in the rack 11 in the method of the present invention. In FIG. 1, 11 is a rack for inserting cards, 12 is a card group used in combination, and 3 is a base board in the card group.

【0040】図2のカード2枚で構成したマザーボード
1には、図2の左側からベースボード3a、オプション
カード4a、ベースボード3a、オプションカード4a
と繰返し配置されることになる。
The motherboard 1 composed of two cards shown in FIG. 2 has a base board 3a, an option card 4a, a base board 3a, and an option card 4a from the left side of FIG.
Will be repeatedly arranged.

【0041】図3のカード3枚で構成したマザーボード
1には、図3の左側からベースボード3a、オプション
カード4a、オプションカード4a、次にベースボード
3a、オプションカード4a、オプションカード4aと
繰返し配置されることになる。
On the motherboard 1 composed of three cards shown in FIG. 3, the base board 3a, the option card 4a, the option card 4a, and then the base board 3a, the option card 4a, and the option card 4a are repeatedly arranged from the left side of FIG. Will be done.

【0042】IO基盤は1種類でよい(中間用、終端用
と2種類設ける必要はない)。 (第2の実施の形態)第2の実施の形態は、CPU基板
とIO基板間の接続装置に関する。
The IO board may be of one type (there is no need to provide two types, one for the intermediate and one for the termination). (Second Embodiment) The second embodiment relates to a connection device between a CPU board and an IO board.

【0043】図4は、第2の実施の形態に係る基板の接
続構造の構成を示す図である。第2の実施の形態は、
(A)データ処理や制御演算を実行するプロセッサをプ
リント基板上に搭載したCPU基板1枚と信号入出力を
行う回路をプリント基板上に搭載したIO基板1枚とで
構成し、(B)CPU基板とIO基板間の信号を基板挿
入用ラックに取付けたマザーボードと呼ぶプリント基板
上の配線を介して接続した制御モジュールを備え、
(C)個々に機能の独立したプラント等の制御モジュー
ルにおいて、複数の制御モジュールのCPU基板とIO
基板間の信号が1枚のマザーボードで接続可能で、CP
U基板3bとIO基板4bのマザーボード1上の配置に
制限を設けず、かつ各制御モジュール間の電気的絶縁を
確保する為のバス接続構造であることを特徴とする。
FIG. 4 is a diagram showing a configuration of a substrate connection structure according to the second embodiment. In the second embodiment,
(A) A single CPU board on which a processor for executing data processing and control operation is mounted on a printed board, and a single IO board mounted on a printed board for a circuit for inputting and outputting signals. A control module that connects signals between the board and the IO board via wiring on a printed board called a motherboard attached to a board insertion rack,
(C) In a control module such as a plant having independent functions, a CPU board of a plurality of control modules and IO
Signal between boards can be connected by one motherboard, CP
The arrangement is such that there is no restriction on the arrangement of the U board 3b and the IO board 4b on the motherboard 1, and a bus connection structure for ensuring electrical insulation between the control modules.

【0044】図4に示すように、制御モジュール12
は、プロセッサ14を搭載したCPU基板3bの1枚
と、入出力回路15を搭載したIO基板4bの数枚から
構成される。
As shown in FIG. 4, the control module 12
Is composed of one CPU board 3b on which the processor 14 is mounted and several IO boards 4b on which the input / output circuit 15 is mounted.

【0045】各基板への電源供給は、マザーボード1の
電源供給ライン16からコネクタ2b経由で一括して行
い、各基板上の絶縁電源13で基板内部回路の動作電源
を生成する。
The power supply to each substrate is collectively performed from the power supply line 16 of the motherboard 1 via the connector 2b, and the insulated power supply 13 on each substrate generates the operation power of the internal circuit of the substrate.

【0046】CPU基板3bとIO基板4b間の信号の
やり取りを行うデータバス5と、アドレス信号やゲート
IC7bの方向切り替え信号等を含むバス制御信号ライ
ン6は、マザーボード1上では、隣接するコネクタ間の
みを接続し、そのコネクタにIO基板4bを取付けてい
くことで、データバス5とバス制御信号ライン6が延長
されていく。
A data bus 5 for exchanging signals between the CPU board 3b and the IO board 4b, and a bus control signal line 6 including an address signal, a direction switching signal for the gate IC 7b, etc., are provided on the motherboard 1 between adjacent connectors. By connecting only the IO board 4b to the connector, the data bus 5 and the bus control signal line 6 are extended.

【0047】CPU基板3bには、データバス5、バス
制御信号ライン6の延長機能は持たせない。第2の実施
の形態では、制御モジュールを構成する際に、CPU基
板3bを起点にして、その隣から連続してIO基板4b
を配置している。
The CPU board 3b does not have the function of extending the data bus 5 and the bus control signal line 6. In the second embodiment, when configuring the control module, the IO board 4b
Has been arranged.

【0048】図4の上側の制御モジュールのデータバス
5、バス制御信号ライン6は、下側のCPU基板を取付
けたコネクタ2bまでで切れて、そのCPU基板を起点
に、次の制御モジュール用のデータバス5、バス制御信
号ライン6がのびている。IO基盤は1種類でよい(中
間用、終端用と2種類設ける必要はない)。
The data bus 5 and the bus control signal line 6 of the upper control module in FIG. 4 are disconnected at the connector 2b to which the lower CPU board is attached, and the CPU board is used as a starting point for the next control module. A data bus 5 and a bus control signal line 6 extend. One type of IO board may be used (there is no need to provide two types, one for the intermediate and one for the termination).

【0049】[0049]

【発明の効果】本発明は前述のように構成されているの
で、以下に記載するような効果を奏する。 (1)本発明方法により、組合わせて使用されるカード
の枚数を、ラック内の使用効率をさげることなく、自由
に変更することができる。(2)また、同じラック内
に、複数のユニットを挿入できるようになる。 (3)本発明の複数基板の接続構造により、CPU基板
1枚と、IO基板数枚から成る制御モジュールについ
て、新しく電子回路や、部品を追加することなく、1枚
のマザーボードを用いて、複数の制御モジュールのCP
U基板とIO基板間の信号が接続でき、各制御モジュー
ル間の電気的絶縁を確保することが出来る。 (4)また、各制御モジュールをマザーボード上のいず
れのコネクタを起点に配置してもよい為、各制御モジュ
ールの小型化、低コスト化、及び、全体システムの省ス
ペース化、低コスト化を計ることができる。
Since the present invention is configured as described above, it has the following effects. (1) According to the method of the present invention, the number of cards used in combination can be freely changed without lowering the use efficiency in the rack. (2) A plurality of units can be inserted into the same rack. (3) With the connection structure of a plurality of boards according to the present invention, a control module including one CPU board and several IO boards can be mounted on a single motherboard without adding new electronic circuits and components. Control module CP
Signals can be connected between the U board and the IO board, and electrical insulation between the control modules can be ensured. (4) Further, since each control module may be disposed at any connector on the motherboard as a starting point, the size and cost of each control module and the space and cost of the entire system are reduced. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の外形図。FIG. 1 is an external view of an embodiment of the present invention.

【図2】第1の実施の形態のカード構成のブロック線図
(IO基盤が各々1個の場合)。
FIG. 2 is a block diagram of a card configuration according to the first embodiment (when there is one IO board each).

【図3】第1の実施の形態のカード構成のブロック線図
(IO基盤が1個以上の場合)。
FIG. 3 is a block diagram of a card configuration according to the first embodiment (when there is one or more IO boards).

【図4】第2の実施の形態に係る基板の接続構造の構成
を示す図。
FIG. 4 is a diagram showing a configuration of a substrate connection structure according to a second embodiment.

【図5】従来の技術のラック内のボード配置を示す図。FIG. 5 is a diagram showing a board arrangement in a rack according to the related art.

【図6】従来のカード構成のブロック線図(その1)。FIG. 6 is a block diagram (part 1) of a conventional card configuration.

【図7】従来のカード構成のブロック線図(その2)。FIG. 7 is a block diagram (part 2) of a conventional card configuration.

【図8】従来のカード構成のブロック線図(その3)。FIG. 8 is a block diagram (part 3) of a conventional card configuration.

【符号の説明】[Explanation of symbols]

02a、02b…コネクタ 03a、03b、03c…CPU基盤(ベースボード o
r ベースカード) 05…信号ライン(信号線 or データバス) 06…カード検出ライン(バス制御信号ライン) 07a、07b、07c…バッファ(ゲートIC or ゲ
ート回路) 012…カード群(制御モジュール) 1、1a…コネクタ支持台(マザーボード) 2a、2b…コネクタ 3、3a、3b…CPU基盤(ベースボード or ベース
カード) 4、4a、4b…IO基盤(入出力基盤 or オプション
カード) 5…信号ライン(信号線 or データバス) 6…カード検出ライン(バス制御信号ライン) 7a、7b…バッファ(ゲートIC or ゲート回路) 8…グランド 9a、9b、9c、9d、9e…接続ピン 11…ラック 12…カード群(制御モジュール) 13…絶縁電源 14…プロセッサ 15…入出力回路 16、16a…電源供給ライン 18…空き 19…光絶縁素子 21、21a、21b…IO基板(入出力基盤 or オプ
ションカード)
02a, 02b ... connectors 03a, 03b, 03c ... CPU base (base board o
r Base card) 05: Signal line (signal line or data bus) 06: Card detection line (bus control signal line) 07a, 07b, 07c: Buffer (gate IC or gate circuit) 012: Card group (control module) 1, 1a: Connector support base (motherboard) 2a, 2b: Connector 3, 3a, 3b: CPU board (base board or base card) 4, 4a, 4b: IO board (input / output board or option card) 5: Signal line (signal Line or data bus 6 Card detection line (bus control signal line) 7a, 7b Buffer (gate IC or gate circuit) 8 Ground 9a, 9b, 9c, 9d, 9e Connection pin 11 Rack 12 Card group (Control module) 13: Isolated power supply 14: Processor 15: Input / output circuit 16, 16a: Power supply line Down 18 ... free 19 ... optical isolation element 21, 21a, 21b ... IO board (input and output base or option card)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】ベースボードに複数のオプションボードを
組合わせてラック内に入れて使用する場合のカード間の
信号の接続方法において、(A)オプションボード
(4)の枚数が変わっても、ラック(11)内に挿入可
能なカード枚数が最大となるようにカード間の信号取合
いを行なうため、隣のカードと接続する信号ライン
(5)とカード検出ライン(6)を設け、(B)隣にカ
ードが挿入されていればカード間のバッファ(7)を開
き、信号ライン(5)を接続することを繰返し、信号の
受渡しを行なうことを特徴とするカードを組合わせた場
合のカード間の信号の接続方法。
1. A method of connecting signals between cards when a plurality of option boards are combined with a base board and used in a rack, wherein (A) the number of option boards (4) changes even when the number of option boards (4) changes. In order to exchange signals between the cards so that the number of cards that can be inserted into (11) is maximized, a signal line (5) connected to an adjacent card and a card detection line (6) are provided. If a card is inserted into the card, the buffer (7) between the cards is opened, the signal line (5) is repeatedly connected, and the signal is exchanged. Signal connection method.
【請求項2】複数基板の接続構造において、(A)隣接
する基板間のみを接続する信号ラインと、(B)隣接し
た基板からの信号を前記信号ラインを介して受信し、且
つ隣接するもう一方の基板に信号ラインを通じて該信号
を送る手段を設けた基板と、を備えたことを特徴とする
複数基板の接続構造。
2. A connection structure for a plurality of substrates, wherein (A) a signal line for connecting only between adjacent substrates, and (B) a signal from an adjacent substrate is received via the signal line and an adjacent one of the signals is received. A connection structure for a plurality of substrates, comprising: a substrate provided with a means for transmitting the signal through a signal line to one of the substrates.
【請求項3】複数基板の接続構造において、(A)隣接
する基板間のみを接続する信号ラインと、(B)隣接し
た基板からの信号を前記信号ラインを介して受信し、且
つ隣接するもう一方の基板に該信号を送る手段を設けた
基板と、(C)隣接するどちらか一方の基板に接続した
信号ラインのみと信号の送信または受信を行う手段を設
けた基板と、を備えたこどを特徴とする複数基板の接続
構造。
3. A connection structure for a plurality of substrates, wherein (A) a signal line for connecting only between adjacent substrates, and (B) a signal from an adjacent substrate is received via the signal line, and another adjacent signal is received. A child having a substrate provided with a means for transmitting the signal on one substrate, and (C) a substrate provided with a means for transmitting or receiving a signal only with a signal line connected to one of the adjacent substrates. A connection structure for a plurality of substrates.
【請求項4】複数基板の接続構造において、(A)隣接
する基板間のみを接続する検出信号ラインと、(B)隣
接する基板間のみを接続するデータ信号ラインと、
(C)(i)自らが存在していることを示す信号を前記
検出信号ラインに伝える第1の手段と、(ii)隣接す
る基板上の前記第1の手段から前記検出信号ラインを介
して送られた信号を受信した場合にのみ、データ信号ラ
インを介して該隣接する基板とのデータの送受信を行う
手段の両手段を設けている基板と、を備えたことを特徴
とする複数基板の接続構造。
4. A connection structure for a plurality of substrates, wherein (A) a detection signal line connecting only between adjacent substrates, (B) a data signal line connecting only between adjacent substrates,
(C) (i) a first means for transmitting a signal indicating the existence of the detection signal line to the detection signal line, and (ii) a signal from the first means on an adjacent substrate via the detection signal line. A board provided with both means for transmitting and receiving data to and from the adjacent board via a data signal line only when a transmitted signal is received; and Connection structure.
【請求項5】複数基板の接続構造において、(A)隣接
する基板間のみを接続する検出信号ラインと、(B)隣
接する基板間のみを接続するデータ信号ラインと、
(C)(i)自らが存在していることを示す信号を前記
検出信号ラインに伝える第1の手段と、(ii)隣接す
る基板上の前記第1の手段から前記検出信号ラインを介
して送られた信号を受信した場合にのみ、データ信号ラ
インを介して該隣接する基板とのデータの送受信を行う
手段の両手段を設けている基板と、(D)隣接する基板
上の前記第1の手段から前記検出信号ラインを介して送
られた信号を受信した場合にのみ、データ信号ラインを
介して該隣接する基板とのデータの送受信を行う手段だ
けを設けているが、自らが存在していることを示す信号
を前記検出信号ラインに伝える第1の手段は設けていな
い基板と、を備えたことを特徴とする複数基板の接続構
造。
5. In a connection structure of a plurality of substrates, (A) a detection signal line connecting only between adjacent substrates, (B) a data signal line connecting only between adjacent substrates,
(C) (i) a first means for transmitting a signal indicating the existence of the detection signal line to the detection signal line, and (ii) a signal from the first means on an adjacent substrate via the detection signal line. A board provided with both means for transmitting and receiving data to and from the adjacent board via a data signal line only when a transmitted signal is received; and (D) the first board on the adjacent board. Only means for transmitting and receiving data to and from the adjacent substrate via the data signal line is provided only when a signal sent via the detection signal line from the means is received. And a substrate not provided with the first means for transmitting a signal indicating that the signal is present to the detection signal line.
JP9334321A 1997-01-23 1997-12-04 Signal connecting method between cards and plural substrate connecting structure Withdrawn JPH10268977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9334321A JPH10268977A (en) 1997-01-23 1997-12-04 Signal connecting method between cards and plural substrate connecting structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1054297 1997-01-23
JP9-10542 1997-01-23
JP9334321A JPH10268977A (en) 1997-01-23 1997-12-04 Signal connecting method between cards and plural substrate connecting structure

Publications (1)

Publication Number Publication Date
JPH10268977A true JPH10268977A (en) 1998-10-09

Family

ID=26345824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9334321A Withdrawn JPH10268977A (en) 1997-01-23 1997-12-04 Signal connecting method between cards and plural substrate connecting structure

Country Status (1)

Country Link
JP (1) JPH10268977A (en)

Similar Documents

Publication Publication Date Title
US6202110B1 (en) Memory cards with symmetrical pinout for back-to-back mounting in computer system
US6351375B1 (en) Dual-purpose backplane design for multiple types of hard disks
JP2543312B2 (en) Computer assembly
CA1227864A (en) Interrupt bus structure
JPH1153077A (en) Logic board interconnect equipment
CN106855847B (en) Multi-slot plug-in card
US6504725B1 (en) Topology for PCI bus riser card system
JPH11167433A (en) Connector
TWI274351B (en) Memory mounting tester having perpendicularly installed motherboard
US6473822B1 (en) Digital signal processing apparatus
US6608761B2 (en) Multiple processor cards accessing common peripherals via transparent and non-transparent bridges
JP2002026235A (en) Memory module, memory module socket, and system board including the same
US20060080484A1 (en) System having a module adapted to be included in the system in place of a processor
JPH11175195A5 (en)
US6526465B1 (en) PCI and compactpci integration
JPH10268977A (en) Signal connecting method between cards and plural substrate connecting structure
WO1990014621A1 (en) Sequence controller system
JPH06120636A (en) Interconnection structure for board
JPH11328104A (en) Digital signal processor
KR100505641B1 (en) Memory module and memory system having the same
WO2001055868A1 (en) Dual bridge carrier card
CN214227177U (en) DCS rack termination of nuclear power plant
JP3375180B2 (en) Integrated circuit chip mounting structure
JPH0730570A (en) Data transfer system
JPS60173618A (en) Composite computer configuration

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301