JPH10242127A - Plasma etching method for antireflective org. film - Google Patents
Plasma etching method for antireflective org. filmInfo
- Publication number
- JPH10242127A JPH10242127A JP4267397A JP4267397A JPH10242127A JP H10242127 A JPH10242127 A JP H10242127A JP 4267397 A JP4267397 A JP 4267397A JP 4267397 A JP4267397 A JP 4267397A JP H10242127 A JPH10242127 A JP H10242127A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- etched
- antireflection film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000001020 plasma etching Methods 0.000 title claims description 32
- 230000003667 anti-reflective effect Effects 0.000 title abstract 3
- 238000005530 etching Methods 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000010494 dissociation reaction Methods 0.000 claims abstract description 7
- 230000005593 dissociations Effects 0.000 claims abstract description 7
- 239000013626 chemical specie Substances 0.000 claims abstract description 6
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 claims description 37
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 15
- 229910052717 sulfur Inorganic materials 0.000 claims description 15
- 239000011593 sulfur Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000009885 systemic effect Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 239000010410 layer Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 238000004380 ashing Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229920002377 Polythiazyl Polymers 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- -1 COS compound Chemical class 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造工
程等に用いられる有機系反射防止膜のプラズマエッチン
グ方法に関し、さらに詳しくは、寸法変換差を低減し高
精度の有機系反射防止膜パターニングを可能とした有機
系反射防止膜のプラズマエッチング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma etching method for an organic anti-reflection film used in a manufacturing process of a semiconductor device and the like. The present invention relates to a plasma etching method for an organic antireflection film that is enabled.
【０００２】[0002]
【従来の技術】ＬＳＩ等の半導体装置の高集積度化およ
び高性能化が進展するにともない、デザインルールの微
細化が進み、その最小線幅を決定するリソグラフィ時の
露光光の波長がますます短波長化している。例えば、サ
ブハーフミクロン領域のデザインルールの半導体装置の
リソグラフィにおいて用いられるステッパは、ＫｒＦエ
キシマレーザ（λ＝２４８ｎｍ）を露光光源とし、０．
３７〜０．５０程度のＮＡのレンズを用いている。2. Description of the Related Art As the integration and performance of semiconductor devices such as LSIs increase, the design rules become finer, and the wavelength of exposure light during lithography, which determines the minimum line width, increases. The wavelength has been shortened. For example, a stepper used in lithography of a semiconductor device having a design rule of a sub-half micron region uses a KrF excimer laser (λ = 248 nm) as an exposure light source, and uses a KrF excimer laser as an exposure light source.
A lens having an NA of about 37 to 0.50 is used.
【０００３】この場合の露光光源は単一波長であり、単
一波長で露光をおこなう場合には定在波効果と呼称され
る現象が発生することが知られている。定在波効果の発
生原因は、透明なレジスト膜内で露光光の多重干渉が起
こることによる。すなわち、入射光と、レジスト膜／下
地材料層との界面からの反射光とが干渉しあい、レジス
ト膜の膜厚方向に周期的な光強度分布が生じる。その結
果、レジストを光反応させるエネルギとなる吸収光量が
レジスト膜厚に依存して変化する。この吸収光量とは、
レジスト膜表面の反射や、下地材料層表面での吸収およ
びレジスト膜表面からの再出射等を除いた、レジスト膜
自体に吸収される光の量を表す。[0003] In this case, the exposure light source has a single wavelength, and it is known that when exposure is performed at a single wavelength, a phenomenon called a standing wave effect occurs. The cause of the standing wave effect is that multiple interference of exposure light occurs in the transparent resist film. That is, the incident light interferes with the reflected light from the interface between the resist film and the underlying material layer, and a periodic light intensity distribution occurs in the thickness direction of the resist film. As a result, the amount of absorbed light, which is the energy for photoreacting the resist, changes depending on the resist film thickness. The amount of absorbed light is
It represents the amount of light absorbed by the resist film itself, excluding reflection on the surface of the resist film, absorption on the surface of the underlying material layer, re-emission from the surface of the resist film, and the like.
【０００４】この吸収光量の変化の度合いは、下地材料
層の種類や段差により微妙に変わってくるため、露光・
現像後に得られるレジストパターンの寸法制御が困難な
ものとなる。このような傾向は、どのレジスト種でも共
通のもので、パターン幅が狭くなるほど顕在化してく
る。[0004] The degree of change in the amount of absorbed light varies slightly depending on the type and step of the underlying material layer.
It becomes difficult to control the size of the resist pattern obtained after development. This tendency is common to all resist types, and becomes more apparent as the pattern width becomes smaller.
【０００５】実際の半導体装置において、例えばタング
ステンポリサイドによるゲート電極およびここから延在
する配線（以後、ゲート電極・配線と記す）をパターニ
ングする場合がある。この際、タングステンポリサイド
上層のＷＳｉ2 が高反射率であること、および素子間分
離領域（ＬＯＣＯＳ）のバーズビーク部分での段差が存
在し、定在波効果の変動が顕著に発生する問題は避ける
ことができない。In an actual semiconductor device, for example, a gate electrode made of tungsten polycide and a wiring extending therefrom (hereinafter referred to as a gate electrode / wiring) may be patterned. At this time, the problem that the WSi 2 of the tungsten polycide upper layer has a high reflectance and a step exists in the bird's beak portion of the element isolation region (LOCOS), and the fluctuation of the standing wave effect significantly occurs is avoided. Can not do.
【０００６】そこで定在波効果を抑制する有効な方法と
して、反射防止膜の採用が不可欠となってくる。この反
射防止膜としては、有機系と無機系の材料によるものが
知られている。有機系材料は露光波長に吸収を有する色
素を含む高分子であり、下地材料層からの反射をほぼ完
全に遮断することができる。一方の無機系材料は、Ｔｉ
ＮやＳｉＯx Ｎy ：Ｈ等が知られており、これらのうち
ＣＶＤ条件の制御により所望の光学定数（ｎ，ｋ）が得
られるＳｉＯx Ｎy ：Ｈが有望視されている。Therefore, as an effective method for suppressing the standing wave effect, it is indispensable to employ an antireflection film. As the antireflection film, those made of organic and inorganic materials are known. The organic material is a polymer containing a dye that absorbs at the exposure wavelength, and can almost completely block reflection from the underlying material layer. One inorganic material is Ti
N and SiO x N y : H are known, and among them, SiO x N y : H which can obtain a desired optical constant (n, k) by controlling CVD conditions is considered to be promising.
【０００７】[0007]
【発明が解決しようとする課題】このように寸法変換差
の低減に有効な反射防止膜ではあるが、そのエッチング
工程にはいくつかの問題点を含んでいる。まずＳｉＯx
Ｎy ：Ｈを用いた場合には、その組成がＳｉやＳｉＯ2
あるいはＳｉ3 Ｎ4 の中間に位置するため、反射防止膜
のエッチングにＳｉエッチング条件を採用すると、酸素
等の放出による形状異常や選択比低下が起こりやすい。
またＳｉＯ2 エッチング条件採用の場合にはテーパ形状
となり易く、寸法変換差が増大する。Although such an antireflection film is effective for reducing the dimensional conversion difference, its etching process has several problems. First, SiO x
When N y : H is used, its composition is Si or SiO 2.
Alternatively, since it is located in the middle of Si 3 N 4 , if the Si etching condition is adopted for etching the antireflection film, the shape abnormality and the decrease in selectivity due to the release of oxygen and the like are likely to occur.
Further, when the SiO 2 etching condition is adopted, a tapered shape is easily formed, and a dimensional conversion difference increases.
【０００８】これに対し、有機系反射防止膜を用いた場
合には、反射防止膜の組成がレジストの組成に近いため
エッチング選択比がとれず、酸素を主体とするエッチン
グガス系を用いると、反射防止膜のエッチング時にレジ
スト膜の膜減りが激しく、本来の下地材料層をエッチン
グする際にはすでにレジストマスクそのものに寸法変換
差が発生している問題が生じる。また下地材料層がＬＯ
ＣＯＳによる段差やＤＲＡＭセルによる段差を有する被
エッチング基板の場合には、この上に有機系反射防止膜
を塗布した際に膜厚差が生じる。このため、有機系反射
防止膜の膜厚部分のエッチング進行中に膜薄部分には過
剰なオーバーエッチングがかかり、この部分に顕著なパ
ターンの細り（負の寸法変換差）やアンダーカットが発
生する。On the other hand, when an organic antireflection film is used, the composition of the antireflection film is close to the composition of the resist, so that an etching selectivity cannot be obtained. When the antireflection film is etched, the thickness of the resist film is greatly reduced, and a problem occurs in that a dimensional conversion difference has already occurred in the resist mask itself when the original underlying material layer is etched. When the underlying material layer is LO
In the case of a substrate to be etched having a step due to COS or a step due to DRAM cell, a film thickness difference occurs when an organic antireflection film is applied thereon. For this reason, excessive etching is applied to the thin portion of the organic antireflection film while the film thickness of the organic antireflection film is in progress, and a remarkable pattern narrowing (negative dimensional conversion difference) or undercut occurs in this portion. .
【０００９】本発明は上述した従来技術の問題点に鑑み
て提案するものである。すなわち本発明は、下地材料層
の段差の程度にかかわらず、寸法変換差を低減すること
が可能な有機系反射防止膜のプラズマエッチング方法を
提供することをその課題とする。The present invention is proposed in view of the above-mentioned problems of the prior art. That is, an object of the present invention is to provide a plasma etching method for an organic antireflection film capable of reducing a dimensional conversion difference regardless of the level difference of a base material layer.
【００１０】[0010]
【課題を解決するための手段】本発明は上述の課題を解
決するために提案するものである。すなわち本発明の有
機系反射防止膜のプラズマエッチング方法は、下地材料
層上に形成された有機系反射防止膜を、放電解離条件下
でプラズマ中にＣＯ系化学種および遊離のイオウを生成
しうる化合物を含むエッチングガスを用いてエッチング
することを特徴とする。The present invention proposes to solve the above-mentioned problems. That is, the plasma etching method for an organic antireflection film of the present invention can generate CO-based chemical species and free sulfur in a plasma under discharge dissociation conditions by using an organic antireflection film formed on a base material layer. The etching is performed using an etching gas containing a compound.
【００１１】この放電解離条件下でプラズマ中にＣＯ系
化学種および遊離のイオウを生成しうる化合物として
は、ＣＯＳ（硫化カルボニル）を例示することができ
る。本発明で用いるエッチングガスは、さらにＮ系ガス
を含んでいてもよい。As a compound capable of generating CO-based chemical species and free sulfur in plasma under the discharge dissociation conditions, COS (carbonyl sulfide) can be exemplified. The etching gas used in the present invention may further contain an N-based gas.
【００１２】さらに、有機系反射防止膜のエッチング時
に、被エッチング基板温度を室温以下に制御することが
望ましい。ここで言う室温とは、通常の半導体装置の製
造工程で用いられるクリーンルームの温度のことであ
る。また温度の下限は特に制限はないが、エッチング装
置の基板ステージの冷却に通常用いられる冷媒の温度
や、エッチングレートの選択等により決定される設計事
項である。また有機系反射防止膜のエッチング終了後に
被エッチング基板温度を１００℃以上に加熱することが
望ましい。加熱温度の上限は、例えばレジストマスクの
耐熱温度により制限され、レジストの種類によるが例え
ば１７０℃程度が目安となる。Furthermore, it is desirable to control the temperature of the substrate to be etched to room temperature or less when the organic antireflection film is etched. Here, the room temperature refers to the temperature of a clean room used in a normal semiconductor device manufacturing process. Although the lower limit of the temperature is not particularly limited, it is a design item determined by the temperature of the cooling medium usually used for cooling the substrate stage of the etching apparatus, the selection of the etching rate, and the like. It is desirable to heat the substrate to be etched to 100 ° C. or higher after the etching of the organic antireflection film is completed. The upper limit of the heating temperature is limited, for example, by the heat-resistant temperature of the resist mask. Depending on the type of the resist, for example, about 170 ° C. is a standard.
【００１３】本発明で採用するＣＯＳなる化合物は、そ
の結合状態がＯ＝Ｃ＝Ｓで表される直線状の分子構造を
有し、分子内にＯ原子を含むことからこの化合物単独で
も有機系反射防止膜をエッチングすることが可能であ
る。もちろんＯ2 等の酸化性ガスと混合して用いてもよ
い。ＣＯＳは放電解離条件下で解離して、プラズマ中に
ＣＯやＣＯ2 等のＣＯ系化学種と遊離のイオウを生成す
る。これらのうちＣＯ系化学種はプラズマ中、特に高密
度プラズマ中では効率よく再解離して、炭素を主体とす
る堆積物を被エッチング基板上に堆積する。また一方の
遊離のイオウは、被エッチング基板が室温以下に制御さ
れている場合にはそのままイオウとして被エッチング基
板上に堆積する。またエッチングガス系にＮ2 等のＮ系
ガス含まれる場合には、（ＳＮ）n （ポリチアジル）の
形で被エッチング基板上に堆積する。これらの堆積物
は、被エッチング基板上でイオン照射が少ないレジスト
マスクの側壁やパターニングされつつある有機系反射防
止膜パターンの側壁に選択的に堆積して異方性加工に寄
与し、パターン変換差やアンダーカットの発生を防止す
る。The COS compound employed in the present invention has a linear molecular structure represented by the bond O = C = S and contains an O atom in the molecule. It is possible to etch the anti-reflection film. Of course, it may be used as a mixture with an oxidizing gas such as O 2 . COS dissociates under discharge dissociation conditions and generates CO-based species such as CO and CO 2 and free sulfur in plasma. Of these, the CO-based chemical species efficiently redissolves in plasma, particularly in high-density plasma, and deposits mainly carbon on the substrate to be etched. On the other hand, one free sulfur deposits as it is on the substrate to be etched as long as the substrate to be etched is controlled at room temperature or lower. If the etching gas system contains an N-based gas such as N 2 , it is deposited on the substrate to be etched in the form of (SN) n (polythiazyl). These deposits are selectively deposited on the side walls of the resist mask or the organic anti-reflection film pattern that is being patterned on the substrate to be etched. And the occurrence of undercut.
【００１４】イオウやポリチアジル等のイオウ系堆積物
は昇華性であるので、エッチング終了後の加熱により容
易に除去でき、パーティクル汚染等を発生する虞れはな
い。エッチング終了後にレジストマスクのアッシング工
程を挿入する場合には、これら炭素系堆積物やイオウ系
堆積物はＣＯx 、ＳＯx あるいはＮＯx 等の形となって
完全に除去できることは言うまでもない。[0014] Since sulfur-based deposits such as sulfur and polythiazyl are sublimable, they can be easily removed by heating after the end of etching, and there is no risk of particle contamination or the like. When an ashing step of a resist mask is inserted after the completion of etching, it goes without saying that these carbon-based deposits and sulfur-based deposits can be completely removed in the form of CO x , SO x, NO x or the like.
【００１５】本発明の有機系反射防止膜のプラズマエッ
チング方法は、平行平板型ＲＩＥエッチング装置等、従
来タイプのエッチング装置を用いて施すことが可能であ
るが、エッチングガスの解離度の促進、大口径の被エッ
チング基板への対応、そして高精度で均一なエッチング
処理の観点からは、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃ
ｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマエッチン
グ装置、ＭＣＲ（Ｍａｇｎｅｔｉｃａｌｌｙ Ｃｏｎｆ
ｉｎｅｄ Ｒｅａｃｔｏｒ）エッチング装置、ヘリコン
波プラズマエッチング装置あるいはＩＣＰ（Ｉｎｄｕｃ
ｔｉｖｅｌｙＣｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチン
グ装置等の低圧・高密度プラズマエッチング装置の採用
が望ましい。またいずれのプラズマエッチング装置にお
いても、被エッチング基板を載置する基板ステージには
基板バイアスを印加するための高周波電源、被エッチン
グ基板を冷却するための冷媒（例えば、フロリナート：
商品名）の循環手段、および加熱するための抵抗加熱ヒ
ータ等の加熱手段、更に単極式静電チャック等が設置さ
れていることが望ましい。The plasma etching method for an organic antireflection film of the present invention can be performed by using a conventional type etching apparatus such as a parallel plate type RIE etching apparatus. ECR (Electron Cyclo
lotron Resonance plasma etching system, MCR (Magnetically Conf)
ined Reactor etching equipment, helicon wave plasma etching equipment or ICP (Induc)
It is desirable to employ a low-pressure and high-density plasma etching apparatus such as a (Twoply Coupled Plasma) etching apparatus. In any of the plasma etching apparatuses, a high-frequency power source for applying a substrate bias and a refrigerant for cooling the substrate to be etched (for example, Fluorinert:
It is desirable that a circulating means of the trade name), a heating means such as a resistance heater for heating, and a monopolar electrostatic chuck be provided.
【００１６】[0016]
【実施例】以下、本発明の具体的実施例につき添付図面
を参照して説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【００１７】実施例１ 本実施例はタングステンポリサイドからなるゲート電極
およびゲート電極からＬＯＣＯＳ上に延在する配線、す
なわちゲート電極・配線の加工に本発明の有機系反射防
止膜のプラズマエッチング方法を適用した例であり、こ
の工程を図１および図２を参照して説明する。Embodiment 1 In this embodiment, a plasma etching method for an organic antireflection film of the present invention is used for processing a gate electrode made of tungsten polycide and a wiring extending from the gate electrode to LOCOS, that is, a gate electrode and wiring. This is an example of application, and this step will be described with reference to FIGS.
【００１８】まず図１（ａ）に示すように、シリコン等
の半導体基板１に素子間分離領域となるＬＯＣＯＳ２を
常法により形成し、熱酸化によりゲート絶縁膜３を５ｎ
ｍ、減圧ＣＶＤにより多結晶シリコン４を１００ｎｍ、
プラズマＣＶＤによりＷＳｉx ５を同じく１００ｎｍの
厚さに順次形成した。本実施例においては、多結晶シリ
コン４およびＷＳｉx ５からなるタングステンポリサイ
ドが下地材料層に相当し、ここにはＬＯＣＯＳ２に起因
する段差が形成されている。したがって、この下地材料
層上に直接レジスト膜を塗布し、これに露光を加えても
高反射率のＷＳｉx ５、特にＬＯＣＯＳ２の段差部での
不規則な光反射のために高精度の露光を施すことはでき
ない。First, as shown in FIG. 1A, a LOCOS 2 serving as an element isolation region is formed on a semiconductor substrate 1 such as silicon by a conventional method, and a gate insulating film 3 is formed by thermal oxidation to a thickness of 5 n.
m, 100 nm of polycrystalline silicon 4 by low pressure CVD,
It was sequentially formed to a thickness of likewise 100nm the WSi x 5 by plasma CVD. In this embodiment, a tungsten polycide made of polycrystalline silicon 4 and WSi x 5 corresponds to a base material layer, here is formed a step due to LOCOS2. Accordingly, the base material directly onto the layer a resist film is applied, highly accurate exposure for irregular light reflection at this WSi x 5 having a high reflectance be added exposure, in particular stepped portion LOCOS2 It cannot be applied.
【００１９】そこで図１（ｂ）に示すようにＷＳｉx ５
上に有機系反射防止膜６を形成した。本実施例において
は、有機系反射防止膜材料としてＤＵＶ−１８（Ｂｒｅ
ｗｅｒ Ｓｃｉｅｎｃｅ社商品名）をスピンコーティン
グ法により塗布した。有機系反射防止膜６の乾燥後の厚
さは、ＬＯＣＯＳ２領域上で７０ｎｍ、ゲート絶縁膜３
領域上で１５０ｎｍとした。この結果、有機系反射防止
膜６表面はほぼ平坦に形成された。[0019] Therefore WSi x 5 as shown in FIG. 1 (b)
An organic antireflection film 6 was formed thereon. In the present embodiment, DUV-18 (Bre
was applied by a spin coating method. The thickness of the organic antireflection film 6 after drying is 70 nm on the LOCOS2 region,
It was set to 150 nm on the region. As a result, the surface of the organic antireflection film 6 was formed almost flat.
【００２０】つぎに図１（ｃ）に示すように有機系反射
防止膜６上にレジストパターン７を形成する。本実施例
では有機系反射防止膜６上にレジストを塗布後、エキシ
マレーザステッパによる露光および現像により、０．２
５μｍ幅の複数のレジストパターン７をＬＯＣＯＳ２領
域上およびゲート絶縁膜３領域上に形成した。本リソグ
ラフィ工程においては、反射率の大きいＷＳｉx ５上の
露光ではあるが有機系反射防止膜６の反射防止効果によ
り定在波や段差の影響なく高精度のレジストパターン７
が形成された。Next, a resist pattern 7 is formed on the organic antireflection film 6 as shown in FIG. In this embodiment, a resist is applied on the organic anti-reflection film 6 and then exposed and developed by an excimer laser stepper to form a resist.
A plurality of resist patterns 7 having a width of 5 μm were formed on the LOCOS2 region and the gate insulating film 3 region. In this lithographic process, a resist pattern 7 high precision without the influence of the standing wave and stepped by the reflection prevention effect is a large WSi x 5 on exposure reflectance but organic antireflection film 6
Was formed.
【００２１】有機系反射防止膜のプラズマエッチング工
程 つぎに図１（ｃ）に示す被エッチング基板を基板バイア
ス印加型ＥＣＲプラズマエッチング装置の基板ステージ
上にセッティングし、一例として下記プラズマエッチン
グ条件によりレジストパターン７をエッチングマスクと
して有機系反射防止膜６をパターニングした。 ＣＯＳ流量 ２０ ＳＣＣＭ ガス圧力 １．０ Ｐａ マイクロ波出力 １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアス １００ Ｗ（８００ｋＨｚ） 被エッチング基板温度 −２０ ℃ エッチング量 ２００ ｎｍ エッチング終了後の状態を図２（ｄ）に示す。本エッチ
ング工程においては、高密度プラズマによりＣＯＳから
解離生成した炭素を主体とする堆積物およびイオウによ
る堆積物が、ともに被エッチング基板上に堆積し、イオ
ン照射が少ないレジストマスクの側壁やパターニングさ
れつつある有機系反射防止膜パターンの側壁に選択的に
堆積して強固な側壁保護膜８を形成する。この結果、Ｌ
ＯＣＯＳ２領域上の有機系反射防止膜６においては、２
００％近いオーバーエッチングがかかるにもかかわら
ず、この部分の有機系反射防止膜６パターンに寸法変換
差やアンダーカットが発生することなくパターニングが
終了した。ゲート絶縁膜３領域上の有機系反射防止膜６
パターンについても同様であった。またレジストパター
ン７が後退する現象も見られなかった。Next, the substrate to be etched shown in FIG. 1C is set on a substrate stage of an ECR plasma etching apparatus of a substrate bias application type, and as an example, a resist pattern is formed under the following plasma etching conditions. The organic antireflection film 6 was patterned using 7 as an etching mask. COS flow rate 20 SCCM Gas pressure 1.0 Pa Microwave output 1200 W (2.45 GHz) RF bias 100 W (800 kHz) Substrate temperature to be etched −20 ° C. Etching amount 200 nm State after etching is shown in FIG. Show. In this etching step, both carbon-based deposits and sulfur-based deposits dissociated and generated from COS by high-density plasma are both deposited on the substrate to be etched. A strong sidewall protective film 8 is formed by selectively depositing on a sidewall of a certain organic antireflection film pattern. As a result, L
In the organic antireflection film 6 on the OCOS2 region, 2
Despite the over-etching of nearly 00%, the patterning was completed without any dimensional conversion difference or undercut in the pattern of the organic antireflection film 6 in this portion. Organic antireflection film 6 on gate insulating film 3 region
The same was true for the pattern. Further, the phenomenon that the resist pattern 7 receded was not observed.
【００２２】この後、同じ基板バイアス印加型ＥＣＲプ
ラズマエッチング装置を用い、エッチング条件を切り替
えてＷＳｉx ５および多結晶シリコン４を１ステップで
パターニングした。エッチング条件の一例を下記に示
す。 Ｃｌ2 流量 ８０ ＳＣＣＭ Ｏ2 流量 ８ ＳＣＣＭ ガス圧力 ０．４ Ｐａ マイクロ波出力 ９００ Ｗ（２．４５ＧＨｚ） ＲＦバイアス ８０ Ｗ（８００ｋＨｚ） （メインエッチング） ＲＦバイアス ３０ Ｗ（８００ｋＨｚ） （オーバーエッチング） 被エッチング基板温度 ２０ ℃ オーバーエッチング ２０ ％ 本エッチング工程により、高精度にパターニングされた
レジストパターン７および有機系反射防止膜６パターン
をエッチングマスクとして、ＷＳｉx ５および多結晶シ
リコン４が０．２５μｍ幅に正確に異方性エッチングさ
れた。エッチング終了後の状態を図２（ｅ）に示す。[0022] Then, using the same substrate bias application type ECR plasma etching apparatus, patterning the WSi x 5 and the polycrystalline silicon 4 in one step by switching the etching conditions. An example of the etching conditions is shown below. Cl 2 flow rate 80 SCCM O 2 flow rate 8 SCCM Gas pressure 0.4 Pa Microwave output 900 W (2.45 GHz) RF bias 80 W (800 kHz) (Main etching) RF bias 30 W (800 kHz) (Over etching) Etching the substrate temperature 20 ° C. over-etching of 20% the etching process, the patterned resist pattern 7 and the organic anti-reflection film 6 pattern with high precision as an etching mask, WSi x 5 and the polycrystalline silicon 4 is exactly 0.25μm width Anisotropically etched. FIG. 2E shows the state after the completion of the etching.
【００２３】この後、例えばアッシング処理を施すこと
により、レジストパターン７、有機系反射防止膜６パタ
ーンおよび側壁保護膜８を完全に除去する。アッシング
前に被エッチング基板を１００℃以上に加熱することに
より、側壁保護膜８中のイオウを昇華除去させてもよ
い。この結果、図２（ｆ）に示すように、ＬＯＣＯＳ２
領域上およびゲート絶縁膜３上のいずれにおいても、パ
ターン変換差のないポリサイド構造のゲート電極・配線
が形成された。本実施例によれば、段差を有する下地材
料層上の有機系反射防止膜を、ＣＯＳガス単独でプラズ
マエッチングすることにより、大過剰のオーバーエッチ
ングを施しても有機系反射防止膜パターンのアンダーカ
ットや寸法変換差を防止することができる。Thereafter, the resist pattern 7, the organic antireflection film 6 pattern, and the side wall protective film 8 are completely removed by, for example, performing an ashing process. By heating the substrate to be etched to 100 ° C. or more before the ashing, the sulfur in the sidewall protective film 8 may be removed by sublimation. As a result, as shown in FIG.
On both the region and the gate insulating film 3, a gate electrode / wiring having a polycide structure having no pattern conversion difference was formed. According to the present embodiment, the organic anti-reflection film on the underlying material layer having a step is plasma-etched with the COS gas alone, so that the undercut of the organic anti-reflection film pattern can be obtained even if a large excess over-etching is performed. And a dimensional conversion difference can be prevented.
【００２４】実施例２ 本実施例は前実施例１に準じ、タングステンポリサイド
からなるゲート電極・配線の加工に本発明を適用した例
であり、この工程を再度図１および図２の一部を参照し
て説明する。但し実施例１と重複する部分の説明は省略
し、本実施例の特徴部分のみを記す。Embodiment 2 This embodiment is an example in which the present invention is applied to the processing of a gate electrode and a wiring made of tungsten polycide according to the first embodiment, and this step is partially repeated in FIGS. 1 and 2. This will be described with reference to FIG. However, description of the same parts as in the first embodiment will be omitted, and only the features of the present embodiment will be described.
【００２５】本実施例で採用した被エッチング基板は、
前実施例１で図１（ｃ）を参照して説明したものと同様
である。The substrate to be etched employed in this embodiment is:
This is the same as that described in the first embodiment with reference to FIG.
【００２６】有機系反射防止膜のプラズマエッチング工
程 つぎに図１（ｃ）に示す被エッチング基板を、本実施例
においてはＭＣＲタイプのプラズマエッチング装置の基
板ステージ上にセッティングし、一例として下記プラズ
マエッチング条件によりレジストパターン７をエッチン
グマスクとして有機系反射防止膜６をパターニングし
た。 ＣＯＳ流量 ３０ ＳＣＣＭ Ｈ2 流量 １０ ＳＣＣＭ ガス圧力 １．０ Ｐａ ソース出力 ９００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ５０ Ｗ（４５０ｋＨｚ） 被エッチング基板温度 ０ ℃ エッチング量 ２００ ｎｍ エッチング終了後の状態を図２（ｄ）に示す。本エッチ
ング工程においては、高密度プラズマによりＣＯＳから
解離生成した炭素を主体とする堆積物およびイオウによ
る堆積物が、ともに被エッチング基板上に堆積し、イオ
ン照射が少ないレジストマスクの側壁やパターニングさ
れつつある有機系反射防止膜パターンの側壁に選択的に
堆積して強固な側壁保護膜８を形成する。特に本実施例
においては、ＣＯＳにＨ2 を添加することによりイオウ
の堆積が促進されるので、側壁保護膜８が強化される。
したがって、前実施例１に比較してＲＦバイアスを低減
し、また被エッチング基板温度を高めた条件にもかかわ
らず、形成される有機系反射防止膜６パターンに寸法変
換差が発生することなくパターニングが終了し、レジス
トパターン７が後退する現象も見られなかった。Next, the substrate to be etched shown in FIG. 1 (c) is set on a substrate stage of an MCR type plasma etching apparatus in the present embodiment. The organic antireflection film 6 was patterned by using the resist pattern 7 as an etching mask under some conditions. COS flow 30 SCCM H 2 flow rate 10 SCCM gas pressure 1.0 Pa source output 900 W (13.56MH
z) RF bias 50 W (450 kHz) Substrate to be etched 0 ° C. Etching amount 200 nm FIG. 2D shows the state after the etching is completed. In this etching step, both carbon-based deposits and sulfur-based deposits dissociated and generated from COS by high-density plasma are both deposited on the substrate to be etched. A strong sidewall protective film 8 is formed by selectively depositing on a sidewall of a certain organic antireflection film pattern. In particular, in this embodiment, the addition of H 2 to COS promotes the deposition of sulfur, so that the sidewall protective film 8 is strengthened.
Therefore, in spite of the condition that the RF bias is reduced and the temperature of the substrate to be etched is increased as compared with the first embodiment, the patterning of the formed organic antireflection film 6 can be performed without generating a dimensional conversion difference. Was completed, and the phenomenon that the resist pattern 7 receded was not observed.
【００２７】この後、同じＭＣＲタイプのプラズマエッ
チング装置を用い、エッチング条件を切り替えてＷＳｉ
x ５および多結晶シリコン４を１ステップでパターニン
グした。エッチング条件の一例を下記に示す。 Ｃｌ2 流量 ８０ ＳＣＣＭ Ｏ2 流量 ２ ＳＣＣＭ ガス圧力 ０．３ Ｐａ ソース出力 ９００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ６０ Ｗ（４５０ｋＨｚ） （メインエッチング） ＲＦバイアス ２０ Ｗ（４５０ｋＨｚ） （オーバーエッチング） 被エッチング基板温度 ７０ ℃ オーバーエッチング ２０ ％ 本エッチング工程により、高精度にパターニングされた
レジストパターン７および有機系反射防止膜６パターン
をエッチングマスクとして、ＷＳｉx ５および多結晶シ
リコン４が０．２５μｍ幅に正確に異方性エッチングさ
れた。エッチング終了後の状態を図２（ｅ）に示す。Thereafter, using the same MCR type plasma etching apparatus, the etching conditions are switched and WSi
x5 and polycrystalline silicon 4 were patterned in one step. An example of the etching conditions is shown below. Cl 2 flow rate 80 SCCM O 2 flow rate 2 SCCM Gas pressure 0.3 Pa Source output 900 W (13.56 MH)
z) RF bias 60 W (450 kHz) (Main etching) RF bias 20 W (450 kHz) (Over etching) Substrate to be etched 70 ° C. Over etching 20% The resist pattern 7 and the organic layer which are patterned with high accuracy by this etching process the system antireflection film 6 pattern as an etching mask, WSi x 5 and the polycrystalline silicon 4 is correctly anisotropic etching 0.25μm width. FIG. 2E shows the state after the completion of the etching.
【００２８】この後のアッシング処理は前実施例１に準
じてよい。この結果、図２（ｆ）に示すように、ＬＯＣ
ＯＳ２領域上およびゲート絶縁膜３上のいずれにおいて
も、パターン変換差のないポリサイド構造のゲート電極
・配線が形成された。本実施例によれば、段差を有する
下地材料層上の有機系反射防止膜を、ＣＯＳとＨ2 との
混合ガスを用いてプラズマエッチングすることにより、
大過剰のオーバーエッチングを施しても有機系反射防止
膜パターンのアンダーカットや寸法変換差を防止するこ
とができる。The subsequent ashing process may be performed according to the first embodiment. As a result, as shown in FIG.
On both the OS2 region and the gate insulating film 3, a gate electrode and wiring having a polycide structure having no pattern conversion difference were formed. According to this embodiment, the organic anti-reflection film on the stepped base material layer is plasma-etched by using a mixed gas of COS and H 2 ,
Even if a large excess overetching is performed, it is possible to prevent an undercut and a dimensional conversion difference of the organic antireflection film pattern.
【００２９】実施例３ 本実施例はＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の記憶ノード電極の加工
工程に本発明の有機系反射防止膜のプラズマエッチング
方法を適用した例であり、この工程を図３および図４を
参照して説明する。Embodiment 3 This embodiment relates to a DRAM (Dynamic Random).
This is an example in which the plasma etching method for an organic anti-reflection film of the present invention is applied to a process of processing a storage node electrode of an access memory, and this process will be described with reference to FIGS.
【００３０】本実施例で採用した試料は、図３（ａ）に
示す構造のもので、シリコン等の半導体基板１上にタン
グステンポリサイドからなるワード線９ａおよびビット
線９ｂ、多結晶シリコンからなる配線プラグ１２を有す
る下層層間絶縁膜１０、下層層間絶縁膜１０上に形成さ
れた多結晶シリコン４、そして上層層間絶縁膜１１が順
次形成されたものである。このうち、多結晶シリコン４
は将来シリンダ型記憶ノード電極の底部となるもので、
減圧ＣＶＤにより１００ｎｍの厚さに形成した。また上
層層間絶縁膜１１はプラズマＣＶＤにより６００ｎｍの
厚さに形成したものである。上層層間絶縁膜１１の表面
はワード線９ａおよびビット線９ｂによる段差が形成さ
れており、この上に直接レジスト膜を形成して露光を施
しても、高精度のレジストパターンを得ることはできな
い。The sample employed in this embodiment has the structure shown in FIG. 3A, and comprises a word line 9a and bit line 9b made of tungsten polycide and a polycrystalline silicon on a semiconductor substrate 1 such as silicon. A lower interlayer insulating film 10 having a wiring plug 12, a polycrystalline silicon 4 formed on the lower interlayer insulating film 10, and an upper interlayer insulating film 11 are sequentially formed. Among them, polycrystalline silicon 4
Will be the bottom of the cylinder storage node electrode in the future,
It was formed to a thickness of 100 nm by low pressure CVD. The upper interlayer insulating film 11 is formed to a thickness of 600 nm by plasma CVD. A step is formed on the surface of the upper interlayer insulating film 11 due to the word lines 9a and the bit lines 9b. Even if a resist film is formed directly thereon and exposed to light, a highly accurate resist pattern cannot be obtained.
【００３１】そこで図３（ｂ）に示すように上層層間絶
縁膜１１上に有機系反射防止膜６を形成した。本実施例
においても、有機系反射防止膜材料としてＤＵＶ−１８
（Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ社商品名）をスピンコ
ーティング法により塗布した。有機系反射防止膜６の乾
燥後の厚さは、段差凸部のＤＲＡＭセル領域上で７０ｎ
ｍ、段差凹部の周辺回路上で２５０ｎｍとした。この結
果、有機系反射防止膜６表面はほぼ平坦に形成された。
つぎに有機系反射防止膜６上にレジストパターン７を形
成する。本実施例では有機系反射防止膜６上にレジスト
を塗布後、エキシマレーザステッパによる露光および現
像により、短辺０．２５μｍ、長辺０．６μｍのレジス
トパターン７を被エッチング基板上の複数の配線プラグ
１２上にドット状に形成した。本リソグラフィ工程にお
いては、有機系反射防止膜６の反射防止効果により定在
波や段差の影響なく高精度のレジストパターン７が形成
された。Therefore, an organic antireflection film 6 was formed on the upper interlayer insulating film 11 as shown in FIG. Also in this embodiment, DUV-18 is used as an organic antireflection film material.
(Brewer Science) was applied by spin coating. The thickness of the organic anti-reflection film 6 after drying is 70 n on the DRAM cell region at the stepped portion.
m, 250 nm on the peripheral circuit of the step recess. As a result, the surface of the organic antireflection film 6 was formed almost flat.
Next, a resist pattern 7 is formed on the organic antireflection film 6. In this embodiment, after a resist is applied on the organic antireflection film 6, a resist pattern 7 having a short side of 0.25 μm and a long side of 0.6 μm is formed on the substrate to be etched by exposing and developing with an excimer laser stepper. A dot was formed on the plug 12. In this lithography step, a highly accurate resist pattern 7 was formed without the influence of standing waves or steps due to the antireflection effect of the organic antireflection film 6.
【００３２】有機系反射防止膜のプラズマエッチング工
程 つぎに図３（ｂ）に示す被エッチング基板をヘリコン波
プラズマエッチング装置の基板ステージ上にセッティン
グし、一例として下記プラズマエッチング条件によりレ
ジストパターン７をエッチングマスクとして有機系反射
防止膜６をパターニングした。 ＣＯＳ流量 ４０ ＳＣＣＭ ガス圧力 １．０ Ｐａ ソース出力 １２００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ５０ Ｗ（４００ｋＨｚ） 被エッチング基板温度 −１０ ℃ エッチング量 ３００ ｎｍ エッチング終了後の状態を図３（ｃ）に示す。本エッチ
ング工程においては、高密度プラズマによりＣＯＳから
解離生成した炭素を主体とする堆積物およびイオウによ
る堆積物が、ともに被エッチング基板上に堆積し、図３
（ｃ）に示すようにイオン照射が少ないレジストマスク
の側壁やパターニングされつつある有機系反射防止膜パ
ターンの側壁に選択的に堆積して強固な側壁保護膜８を
形成する。この結果、記憶ノード領域上の有機系反射防
止膜６においては、２５０％超のオーバーエッチングが
かかるにもかかわらず、この部分の有機系反射防止膜６
パターンに寸法変換差が発生することなくパターニング
が終了した。またレジストパターン７が後退する現象も
見られなかった。Next, the substrate to be etched shown in FIG. 3B is set on a substrate stage of a helicon wave plasma etching apparatus, and as an example, the resist pattern 7 is etched under the following plasma etching conditions. The organic antireflection film 6 was patterned as a mask. COS flow rate 40 SCCM Gas pressure 1.0 Pa Source output 1200 W (13.56 MH
z) RF bias 50 W (400 kHz) Substrate to be etched temperature −10 ° C. Etching amount 300 nm The state after the completion of etching is shown in FIG. In this etching step, both carbon-based deposits and sulfur-based deposits dissociated and generated from COS by high-density plasma are both deposited on the substrate to be etched.
As shown in (c), a strong sidewall protective film 8 is formed by selectively depositing on the sidewall of the resist mask or the organic antireflection film pattern that is being patterned with less ion irradiation. As a result, in the organic anti-reflection film 6 on the storage node region, although the over-etching of more than 250% is applied, the organic anti-reflection film 6 in this part is overetched.
The patterning was completed without generating a dimensional conversion difference in the pattern. Further, the phenomenon that the resist pattern 7 receded was not observed.
【００３３】この後、同じヘリコン波プラズマエッチン
グ装置を用い、エッチング条件を切り替えて上層層間絶
縁膜１１および多結晶シリコン４を連続的にパターニン
グした。エッチング条件の一例を下記に示す。 上層層間絶縁膜のエッチング工程 Ｃ4 Ｆ8 流量 １００ ＳＣＣＭ Ｏ2 流量 １０ ＳＣＣＭ ガス圧力 ０．４ Ｐａ ソース出力 １２００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ２００ Ｗ（４００ｋＨｚ） 被エッチング基板温度 −１０ ℃ オーバーエッチング ２０ ％ 多結晶シリコンのエッチング工程 Ｃｌ2 流量 ５０ ＳＣＣＭ Ｏ2 流量 ５ ＳＣＣＭ ガス圧力 ０．４ Ｐａ ソース出力 ９００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ７０ Ｗ（４００ｋＨｚ） （メインエッチング） ＲＦバイアス ２０ Ｗ（４００ｋＨｚ） （オーバーエッチング） 被エッチング基板温度 １０ ℃ オーバーエッチング ２０ ％ 本エッチング工程により、高精度にパターニングされた
レジストパターン７および有機系反射防止膜６パターン
をエッチングマスクとして、上層層間絶縁膜１１および
多結晶シリコン４が短辺０．２５μｍ幅に正確に異方性
エッチングされた。エッチング終了後の状態を図４
（ｄ）に示す。Thereafter, using the same helicon wave plasma etching apparatus, the upper interlayer insulating film 11 and the polycrystalline silicon 4 were continuously patterned by switching the etching conditions. An example of the etching conditions is shown below. Etching process of upper interlayer insulating film C 4 F 8 flow rate 100 SCCM O 2 flow rate 10 SCCM gas pressure 0.4 Pa Source output 1200 W (13.56 MH)
z) RF bias 200 W (400 kHz) Substrate to be etched -10 ° C. Overetching 20% Polycrystalline silicon etching step Cl 2 flow rate 50 SCCM O 2 flow rate 5 SCCM Gas pressure 0.4 Pa Source output 900 W (13.56 MH)
z) RF bias 70 W (400 kHz) (main etching) RF bias 20 W (400 kHz) (over etching) Substrate to be etched 10 ° C. Over etching 20% The resist pattern 7 and the organic layer which are patterned with high precision by this etching process Using the pattern of the antireflection film 6 as an etching mask, the upper interlayer insulating film 11 and the polycrystalline silicon 4 were accurately anisotropically etched to a width of 0.25 μm on the short side. FIG. 4 shows the state after the etching is completed.
(D).
【００３４】この後、例えばアッシング処理を施すこと
により、レジストパターン７、有機系反射防止膜６パタ
ーンおよび側壁保護膜８を完全に除去する。アッシング
前に被エッチング基板を１００℃以上に加熱することに
より、側壁保護膜８中のイオウを昇華除去させてもよ
い。この結果、図４（ｅ）に示すように、配線プラグ１
２上にパターン変換差のない多結晶シリコン４パターン
が形成された。Thereafter, the resist pattern 7, the pattern of the organic antireflection film 6, and the side wall protective film 8 are completely removed by, for example, performing an ashing process. By heating the substrate to be etched to 100 ° C. or more before the ashing, the sulfur in the sidewall protective film 8 may be removed by sublimation. As a result, as shown in FIG.
On polycrystalline silicon 2, four patterns of polycrystalline silicon having no pattern conversion difference were formed.
【００３５】この後の工程は、例えば減圧ＣＶＤにより
多結晶シリコン膜（図示せず）を成膜し、これをエッチ
バックすることにより図４（ｆ）に示すようにシリンダ
型記憶ノードの側壁部１３を形成する。つぎに希フッ酸
等により上層層間絶縁膜１１パターンを抜き去ることに
より、シリンダ型記憶ノード電極を得る。この後常法に
より誘電体膜およびキャパシタ電極を形成することによ
り、シリンダ型のキャパシタセルを完成する。本実施例
によれば、段差を有する下地材料層上の有機系反射防止
膜を、ＣＯＳガス単独でプラズマエッチングすることに
より、大過剰のオーバーエッチングを施しても、有機系
反射防止膜パターンのアンダーカットや寸法変換差を防
止することができる。この結果、大容量の微細記憶ノー
ドを段差下地材料層上に高精度に加工することが可能で
ある。In the subsequent steps, a polycrystalline silicon film (not shown) is formed by, for example, low pressure CVD, and this is etched back to form a side wall portion of the cylinder type storage node as shown in FIG. 13 is formed. Next, the cylinder-type storage node electrode is obtained by extracting the pattern of the upper interlayer insulating film 11 with dilute hydrofluoric acid or the like. Thereafter, a dielectric film and a capacitor electrode are formed by a conventional method, thereby completing a cylindrical capacitor cell. According to the present embodiment, the organic anti-reflection film on the underlying material layer having the step is plasma-etched with the COS gas alone, so that the organic anti-reflection film pattern is under-etched even if a large excess is over-etched. Cuts and dimensional conversion differences can be prevented. As a result, a large-capacity fine storage node can be processed with high precision on the step underlying material layer.
【００３６】実施例４ 本実施例は前実施例３に準じ、ＤＲＡＭの記憶ノード電
極の加工工程に本発明の有機系反射防止膜のプラズマエ
ッチング方法を適用した例であり、この工程を再度図３
および図４を参照して説明する。但し実施例３と重複す
る部分の説明は省略し、本実施例の特徴部分のみを記
す。Embodiment 4 This embodiment is an example in which the plasma etching method of the organic anti-reflection film of the present invention is applied to the processing step of the storage node electrode of the DRAM according to the previous embodiment 3, and this step is illustrated again. 3
This will be described with reference to FIG. However, description of the same parts as in the third embodiment will be omitted, and only the features of the present embodiment will be described.
【００３７】本実施例で採用した被エッチング基板は、
前実施例３で図３（ｂ）を参照して説明したものと同様
である。この被エッチング基板を基板バイアス印加型Ｅ
ＣＲプラズマエッチング装置の基板ステージ上にセッテ
ィングし、一例として下記プラズマエッチング条件によ
り、有機系反射防止膜６のパターニングをおこなった。 有機系反射防止膜のプラズマエッチング工程 ＣＯＳ流量 ４０ ＳＣＣＭ Ｎ2 流量 ２０ ＳＣＣＭ ガス圧力 １．０ Ｐａ マイクロ波出力 １２００ Ｗ（２．４５ＧＨｚ） ＲＦバイアス １００ Ｗ（８００ｋＨｚ） 被エッチング基板温度 ０ ℃ エッチング量 ３００ ｎｍ エッチング終了後の状態を図３（ｃ）に示す。本エッチ
ング工程においては、高密度プラズマによりＣＯＳから
解離生成した炭素を主体とする堆積物およびポリチアジ
ルからなる堆積物が、ともに被エッチング基板上に堆積
し、イオン照射が少ないレジストマスクの側壁やパター
ニングされつつある有機系反射防止膜パターンの側壁に
選択的に堆積して強固な側壁保護膜８を形成する。特に
本実施例においては、イオン衝撃耐性およびラジカル耐
性に優れるポリチアジルをこの側壁保護膜８に利用する
ので、前実施例３に比べ高い被エッチング基板温度を採
用しているにかかわらず、また２５０％超のオーバーエ
ッチングがかかるにもかかわらず、記憶ノード領域上の
有機系反射防止膜６パターンに寸法変換差が発生するこ
となくパターニングが終了した。またレジストパターン
７が後退する現象も見られなかった。The substrate to be etched employed in this embodiment is:
This is the same as that described in the third embodiment with reference to FIG. This substrate to be etched is applied to a substrate bias applying type E.
The organic antireflection film 6 was set on a substrate stage of a CR plasma etching apparatus under the following plasma etching conditions as an example. Plasma etching process of organic antireflection film COS flow rate 40 SCCM N 2 flow rate 20 SCCM Gas pressure 1.0 Pa Microwave output 1200 W (2.45 GHz) RF bias 100 W (800 kHz) Substrate temperature to be etched 0 ° C. Etching amount 300 FIG. 3C shows the state after the completion of the etching. In this etching step, a deposit mainly composed of carbon dissociated from COS by high-density plasma and a deposit composed of polythiazyl are both deposited on the substrate to be etched, and the sidewalls and the pattern of the resist mask with less ion irradiation are patterned. The strong side wall protection film 8 is formed by selectively depositing on the side wall of the organic anti-reflection film pattern being formed. In particular, in the present embodiment, polythiazyl having excellent ion impact resistance and radical resistance is used for the side wall protective film 8, so that despite the fact that a higher substrate temperature to be etched is employed as compared with the third embodiment, 250% Despite the excessive over-etching, the patterning was completed without generating a dimensional conversion difference in the pattern of the organic antireflection film 6 on the storage node region. Further, the phenomenon that the resist pattern 7 receded was not observed.
【００３８】この後、同じ基板バイアス印加型ＥＣＲプ
ラズマエッチング装置を用い、エッチング条件を切り替
えて上層層間絶縁膜１１および多結晶シリコン４を連続
的にパターニングした。エッチング条件の一例を下記に
示す。 上層層間絶縁膜のエッチング工程 ＣＨＦ3 流量 １００ ＳＣＣＭ Ｏ2 流量 １０ ＳＣＣＭ ガス圧力 ０．４ Ｐａ マイクロ波出力 １２００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ３００ Ｗ（８００ｋＨｚ） 被エッチング基板温度 ０ ℃ オーバーエッチング ２０ ％ 多結晶シリコンのエッチング工程 Ｃｌ2 流量 ５０ ＳＣＣＭ ガス圧力 ０．４ Ｐａ マイクロ波出力 ９００ Ｗ（１３．５６ＭＨ
ｚ） ＲＦバイアス ８０ Ｗ（４００ｋＨｚ） （メインエッチング） ＲＦバイアス ３０ Ｗ（４００ｋＨｚ） （オーバーエッチング） 被エッチング基板温度 ０ ℃ オーバーエッチング ２０ ％ 本エッチング工程により、高精度にパターニングされた
レジストパターン７および有機系反射防止膜６パターン
をエッチングマスクとして、上層層間絶縁膜１１および
多結晶シリコン４が短辺０．２５μｍ幅に正確に異方性
エッチングされた。エッチング終了後の状態を図４
（ｄ）に示す。Thereafter, using the same substrate bias applying type ECR plasma etching apparatus, the etching conditions were switched to continuously pattern the upper interlayer insulating film 11 and the polycrystalline silicon 4. An example of the etching conditions is shown below. Etching process of upper interlayer insulating film CHF 3 flow rate 100 SCCM O 2 flow rate 10 SCCM Gas pressure 0.4 Pa Microwave output 1200 W (13.56 MH)
z) RF bias 300 W (800 kHz) Substrate to be etched 0 ° C. Overetching 20% Polycrystalline silicon etching process Cl 2 flow rate 50 SCCM Gas pressure 0.4 Pa Microwave output 900 W (13.56 MH)
z) RF bias 80 W (400 kHz) (main etching) RF bias 30 W (400 kHz) (over etching) Substrate to be etched 0 ° C. Over etching 20% The resist pattern 7 and the organic layer which are patterned with high accuracy by this etching process Using the pattern of the antireflection film 6 as an etching mask, the upper interlayer insulating film 11 and the polycrystalline silicon 4 were accurately anisotropically etched to a width of 0.25 μm on the short side. FIG. 4 shows the state after the etching is completed.
(D).
【００３９】この後の図４（ｅ）〜（ｆ）に示すアッシ
ング工程、シリンダ型記憶ノードの側壁部１３の形成工
程等は前実施例３に準じたものであるので重複する説明
は省略する。本実施例によれば、段差を有する下地材料
層上の有機系反射防止膜を、ＣＯＳとＮ2 との混合ガス
でプラズマエッチングすることにより、大過剰のオーバ
ーエッチングを施しても有機系反射防止膜パターンのア
ンダーカットや寸法変換差を防止することができる。こ
の結果、大容量の微細記憶ノードを段差下地材料層上に
高精度に加工することが可能である。The subsequent ashing process shown in FIGS. 4 (e) to 4 (f) and the process of forming the side wall portion 13 of the cylinder type storage node are the same as those in the third embodiment, so that duplicate explanations will be omitted. . According to this embodiment, the organic antireflection film on the stepped base material layer is plasma-etched with a mixed gas of COS and N 2 , so that the organic antireflection film can be formed even if a large excess overetching is performed. It is possible to prevent undercut and dimensional conversion difference of the film pattern. As a result, a large-capacity fine storage node can be processed with high precision on the step underlying material layer.
【００４０】以上、本発明の有機系反射防止膜のプラズ
マエッチング方法につき４例の実施例により説明を加え
たが、本発明はこれら実施例に限定されることなく各種
の実施態様が可能である。例えば、有機系反射防止膜材
料の種類や被エッチング基板の構造、あるいはプラズマ
エッチングにおける添加ガス等は各種形態を採用するこ
とができる。As described above, the plasma etching method for the organic anti-reflection film of the present invention has been described with reference to four examples. However, the present invention is not limited to these examples, and various embodiments are possible. . For example, the type of the organic antireflection film material, the structure of the substrate to be etched, or the additive gas in the plasma etching can adopt various forms.
【００４１】[0041]
【発明の効果】以上の説明から明らかなように、本発明
の有機系反射防止膜のプラズマエッチング方法によれ
ば、下地材料層上に形成された有機系反射防止膜をレジ
ストパターンをエッチングマスクとして採用し、アンダ
ーカットや寸法変換差を発生することなく、高精度にパ
ターニングすることが可能となる。As is apparent from the above description, according to the plasma etching method for an organic anti-reflection film of the present invention, the organic anti-reflection film formed on the base material layer is formed by using the resist pattern as an etching mask. Adopted, it is possible to perform patterning with high precision without generating undercut or dimensional conversion difference.
【図１】本発明の実施例１および２の工程の前半を示す
概略断面図である。FIG. 1 is a schematic cross-sectional view showing the first half of the steps of Examples 1 and 2 of the present invention.
【図２】本発明の実施例１および２の工程の後半を示す
概略断面図である。FIG. 2 is a schematic sectional view showing the latter half of the steps of Examples 1 and 2 of the present invention.
【図３】本発明の実施例３および４の工程の前半を示す
概略断面図である。FIG. 3 is a schematic cross-sectional view showing the first half of the steps of Examples 3 and 4 of the present invention.
【図４】本発明の実施例３および４の工程の後半を示す
概略断面図である。FIG. 4 is a schematic cross-sectional view showing the latter half of the steps of Examples 3 and 4 of the present invention.
１…半導体基板、２…ＬＯＣＯＳ、３…ゲート絶縁膜、
４…多結晶シリコン、５…ＷＳｉx 、６…有機系反射防
止膜、７…レジストパターン、８…側壁保護膜、９ａ…
ワード線、９ｂ…ビット線、１０…下層層間絶縁膜、１
１…上層層間絶縁膜、１２…配線プラグ、１３…シリン
ダ型記憶ノードの側壁部DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... LOCOS, 3 ... Gate insulating film,
4 ... polycrystalline silicon, 5 ... WSi x, 6 ... organic antireflection film, 7 ... resist pattern, 8 ... side wall protective film, 9a ...
Word line, 9b bit line, 10 lower interlayer insulating film, 1
DESCRIPTION OF SYMBOLS 1 ... Upper interlayer insulating film, 12 ... Wiring plug, 13 ... Side wall part of cylinder type storage node
Claims (5)
止膜を、 放電解離条件下でプラズマ中にＣＯ系化学種および遊離
のイオウを生成しうる化合物を含むエッチングガスを用
いてエッチングすることを特徴とする有機系反射防止膜
のプラズマエッチング方法。1. An organic antireflection film formed on a base material layer is etched using an etching gas containing a CO-based chemical species and a compound capable of generating free sulfur in plasma under discharge dissociation conditions. A plasma etching method for an organic antireflection film, characterized by comprising:
系化学種および遊離のイオウを生成しうる化合物は、Ｃ
ＯＳ（硫化カルボニル）であることを特徴とする請求項
１記載の有機系反射防止膜のプラズマエッチング方法。2. Under the discharge dissociation conditions, CO
The systemic species and the compounds capable of producing free sulfur are C
2. The method according to claim 1, wherein the organic antireflection film is OS (carbonyl sulfide).
を含むことを特徴とする請求項１記載の有機系反射防止
膜のプラズマエッチング方法。3. The method according to claim 1, wherein the etching gas further contains an N-based gas.
室温以下に制御することを特徴とする請求項１ないし請
求項３いずれか一項記載の有機系反射防止膜のプラズマ
エッチング方法。4. The plasma etching method for an organic antireflection film according to claim 1, wherein the temperature of the substrate to be etched at the time of etching is controlled to room temperature or lower.
度を１００℃以上に加熱することを特徴とする請求項１
ないし請求項３いずれか一項記載の有機系反射防止膜の
プラズマエッチング方法。5. The method according to claim 1, wherein the temperature of the substrate to be etched is heated to 100 ° C. or more after the completion of the etching.
4. The method for plasma-etching an organic antireflection film according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267397A JPH10242127A (en) | 1997-02-26 | 1997-02-26 | Plasma etching method for antireflective org. film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4267397A JPH10242127A (en) | 1997-02-26 | 1997-02-26 | Plasma etching method for antireflective org. film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242127A true JPH10242127A (en) | 1998-09-11 |
Family
ID=12642560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4267397A Pending JPH10242127A (en) | 1997-02-26 | 1997-02-26 | Plasma etching method for antireflective org. film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242127A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903777A1 (en) * | 1997-01-21 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
| US6481119B1 (en) | 2000-02-15 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for removing organic antireflection coating |
| WO2002080234A3 (en) * | 2001-03-30 | 2003-05-01 | Lam Res Corp | Method of plasma etching organic antireflective coating |
| US6649532B1 (en) * | 2002-05-09 | 2003-11-18 | Applied Materials Inc. | Methods for etching an organic anti-reflective coating |
| JP2004207703A (en) * | 2002-12-06 | 2004-07-22 | Tokyo Electron Ltd | Process control system and process control method |
| JP2010109373A (en) * | 2008-11-03 | 2010-05-13 | Lam Res Corp | Bi-layer, tri-layer mask cd control |
| US8986561B2 (en) | 2008-12-26 | 2015-03-24 | Tokyo Electron Limited | Substrate processing method and storage medium |
| KR20170034346A (en) | 2015-09-18 | 2017-03-28 | 샌트랄 글래스 컴퍼니 리미티드 | Dry etching method and dry etching agent |
-
1997
- 1997-02-26 JP JP4267397A patent/JPH10242127A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0903777A1 (en) * | 1997-01-21 | 1999-03-24 | Matsushita Electric Industrial Co., Ltd. | Pattern forming method |
| EP0903777A4 (en) * | 1997-01-21 | 2005-09-14 | Matsushita Electric Ind Co Ltd | Pattern forming method |
| US6481119B1 (en) | 2000-02-15 | 2002-11-19 | Mitsubishi Denki Kabushiki Kaisha | Apparatus for removing organic antireflection coating |
| US6617257B2 (en) | 2001-03-30 | 2003-09-09 | Lam Research Corporation | Method of plasma etching organic antireflective coating |
| WO2002080234A3 (en) * | 2001-03-30 | 2003-05-01 | Lam Res Corp | Method of plasma etching organic antireflective coating |
| CN100358107C (en) * | 2001-03-30 | 2007-12-26 | 兰姆研究公司 | Method of plasma etching organic antireflective coating |
| KR100883291B1 (en) | 2001-03-30 | 2009-02-11 | 램 리써치 코포레이션 | Organic Anti-Reflection Plasma Etching Method |
| JP2010219550A (en) * | 2001-03-30 | 2010-09-30 | Lam Res Corp | Method of plasma etching of organic antireflection film |
| US6649532B1 (en) * | 2002-05-09 | 2003-11-18 | Applied Materials Inc. | Methods for etching an organic anti-reflective coating |
| JP2004207703A (en) * | 2002-12-06 | 2004-07-22 | Tokyo Electron Ltd | Process control system and process control method |
| JP2010109373A (en) * | 2008-11-03 | 2010-05-13 | Lam Res Corp | Bi-layer, tri-layer mask cd control |
| US8986561B2 (en) | 2008-12-26 | 2015-03-24 | Tokyo Electron Limited | Substrate processing method and storage medium |
| KR20170034346A (en) | 2015-09-18 | 2017-03-28 | 샌트랄 글래스 컴퍼니 리미티드 | Dry etching method and dry etching agent |
| US9929021B2 (en) | 2015-09-18 | 2018-03-27 | Central Glass Company, Limited | Dry etching method and dry etching agent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976481B2 (en) | Plasma etching method using selective polymer deposition and contact hole forming method using the same | |
| US6884734B2 (en) | Vapor phase etch trim structure with top etch blocking layer | |
| JPH07183194A (en) | Multilayer resist pattern forming method | |
| US20030003756A1 (en) | Method for forming contact by using arf lithography | |
| CN101290481A (en) | Etching process for controlling characteristic size shrinkage | |
| US20010036732A1 (en) | Method of manufacturing semiconductor device having minute gate electrodes | |
| JP3441011B2 (en) | Semiconductor device manufacturing method using amorphous carbon | |
| TW200524002A (en) | Line edge roughness reduction for trench etch | |
| KR20080060305A (en) | Manufacturing method of semiconductor device | |
| US6867145B2 (en) | Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser | |
| US20030029035A1 (en) | Wiring forming method | |
| JPH10242127A (en) | Plasma etching method for antireflective org. film | |
| US6787457B2 (en) | Method of etching and anti-reflection film using substituted hydrocarbon with halogen gas | |
| JP2000221698A (en) | Production of electronic device | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| JPH10312991A (en) | Plasma-etching method for organic antireflection film | |
| EP0859400A2 (en) | Improvements in or relating to integrated circuits | |
| US6420095B1 (en) | Manufacture of semiconductor device using A-C anti-reflection coating | |
| JPH1126578A (en) | Formation of fine connection hole | |
| US6630397B1 (en) | Method to improve surface uniformity of a layer of arc used for the creation of contact plugs | |
| JP2000277494A (en) | Etching method of organic anti-reflection film and manufacture of semiconductor device | |
| JPH10261618A (en) | Method of etching organic base antireflection film | |
| JPH10312993A (en) | Plasma-etching method of organic antireflection film | |
| JP3570903B2 (en) | Method for manufacturing semiconductor device | |
| JP3109059B2 (en) | Dry etching method |