JPH10241941A - Laminated chip inductor - Google Patents
Laminated chip inductorInfo
- Publication number
- JPH10241941A JPH10241941A JP3915097A JP3915097A JPH10241941A JP H10241941 A JPH10241941 A JP H10241941A JP 3915097 A JP3915097 A JP 3915097A JP 3915097 A JP3915097 A JP 3915097A JP H10241941 A JPH10241941 A JP H10241941A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic laminate
- face
- peripheral side
- coil
- chip inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、積層型チップイン
ダクタに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor.
【0002】[0002]
【従来の技術】従来のこの種の積層型チップインダクタ
は、例えば、図7、図8に示すように構成されている。
なお、矢印Xはグリーンシートの積層方向を示す。積層
型チップインダクタ1は、図7に示すように、セラミッ
ク積層体2の内部にコイル状に巻回されたコイル状内部
導体3を備え、コイル状内部導体3の各端部である引出
導体4、5に導通するように、外部電極6、7がセラミ
ック積層体2の端面及び端面から延在した端面近傍のセ
ラミック積層体2の周側面に形成されている。2. Description of the Related Art A conventional multilayer chip inductor of this type is configured as shown in FIGS. 7 and 8, for example.
The arrow X indicates the direction in which the green sheets are stacked. As shown in FIG. 7, the multilayer chip inductor 1 includes a coil-shaped internal conductor 3 wound in a coil shape inside a ceramic laminate 2, and a lead conductor 4 that is an end of the coil-shaped internal conductor 3. External electrodes 6 and 7 are formed on the peripheral surface of the ceramic laminate 2 near the end face of the ceramic laminate 2 and the end face extending from the end face so as to be electrically connected to the ceramic laminate 2.
【0003】セラミック積層体2は、図8に示すよう
に、磁性体セラミックのグリーンシート10、10、1
0、11〜20、21、21、21を下から順に積層、
圧着し、焼結することにより得られる。As shown in FIG. 8, a ceramic laminate 2 is made of magnetic ceramic green sheets 10, 10, 1 and 2.
0, 11 to 20, 21, 21, 21 are laminated in order from the bottom,
It is obtained by pressing and sintering.
【0004】グリーンシート10、21は内部導体が形
成されていないダミーのグリーンシートである。グリー
ンシート11〜20は1ターン未満の内部導体24〜3
3がそれぞれの表面に形成される。さらにグリーンシー
ト12〜20には内部導体25〜33の一端にバイアホ
ールが設けられており、グリーンシート11〜20を積
層した際に、内部導体24〜33がバイアホールを介し
て順に導通されてコイル状内部導体3を構成する。グリ
ーンシート11、20に形成された内部導体24、33
の一端には、グリーンシート11、20の一つの側面に
露出するようにコイル状内部導体3の引出導体4、5を
備える。The green sheets 10 and 21 are dummy green sheets on which no internal conductor is formed. Green sheets 11 to 20 are internal conductors 24 to 3 of less than one turn.
3 are formed on each surface. Further, via holes are provided in the green sheets 12 to 20 at one ends of the internal conductors 25 to 33. When the green sheets 11 to 20 are laminated, the internal conductors 24 to 33 are sequentially conducted through the via holes. The coil-shaped inner conductor 3 is formed. Internal conductors 24 and 33 formed on green sheets 11 and 20
At one end thereof are provided with lead conductors 4 and 5 of the coiled internal conductor 3 so as to be exposed on one side surface of the green sheets 11 and 20.
【0005】上述したセラミック積層体2の端面および
端面近傍に外部電極6、7を形成し、外部電極6、7が
コイル状内部導体3の引出導体4、5に導通することに
よって、積層型チップインダクタ1を得る。かかる構成
の積層型チップインダクタ1では、セラミック積層体2
の周側面の一面に露出された引出導体4、5と外部電極
6、7とが導通している。[0005] External electrodes 6 and 7 are formed on and near the end faces of the ceramic laminate 2 described above, and the external electrodes 6 and 7 are electrically connected to the lead conductors 4 and 5 of the coiled internal conductor 3, thereby providing a multilayer chip. An inductor 1 is obtained. In the multilayer chip inductor 1 having such a configuration, the ceramic multilayer body 2
The lead-out conductors 4 and 5 exposed on one surface of the peripheral side surface and the external electrodes 6 and 7 are electrically connected.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、引出導
体4、5は、その導体の厚みが薄く且つセラミック積層
体2の周側面の一面に露出しているだけであり、この露
出部つまり導通部の面積が小さいため、セラミック積層
体2を焼成する際に、引出導体4、5の露出部の一部が
飛散し、コイル状内部導体3と外部電極6、7との導通
が遮断され、導通に関する信頼性が低いという問題点を
有していた。However, the lead conductors 4 and 5 have a small thickness and are exposed only on one surface of the peripheral side surface of the ceramic laminate 2. Since the area is small, when the ceramic laminate 2 is fired, a part of the exposed portions of the lead conductors 4 and 5 is scattered, and the conduction between the coil-shaped internal conductor 3 and the external electrodes 6 and 7 is interrupted. There was a problem that reliability was low.
【0007】また、積層型チップインダクタ1を搭載し
た回路基板が撓むなど変形すると積層型チップインダク
タ1に内部応力が発生する。この内部応力が積層型チッ
プインダクタ1の引出導体4、5と外部電極6、7との
導通部を離す方向に働いた場合、導通部が断線するとい
う問題点があった。[0007] When the circuit board on which the multilayer chip inductor 1 is mounted is deformed, for example, bent, internal stress is generated in the multilayer chip inductor 1. When the internal stress acts in a direction to separate the conductive portions between the lead conductors 4 and 5 of the multilayer chip inductor 1 and the external electrodes 6 and 7, there is a problem that the conductive portions are disconnected.
【0008】本発明の目的は、上述の問題点を解消すべ
くなされたもので、コイル状内部導体の引出導体と外部
電極との導通部の導通面積を大きくして、電気的接続の
信頼性が高い積層型チップインダクタを提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems. The object of the present invention is to increase the conductive area of a conductive portion between a lead conductor of a coiled internal conductor and an external electrode, thereby improving the reliability of electrical connection. To provide a multilayer chip inductor having a high performance.
【0009】[0009]
【課題を解決するための手段】上記目的を達成するため
に、本発明の積層型チップインダクタにおいては、セラ
ミック積層体と、このセラミック積層体の内部に形成さ
れたコイル状内部導体と、前記セラミック積層体の端面
及びこの端面から延在して端面近傍のセラミック積層体
の周側面に形成された外部電極と、を備えており、前記
コイル状内部導体は、このコイル状内部導体の各端部が
前記周側面の複数側面に露出されており、この端部を介
して前記外部電極に導通されている。In order to achieve the above object, in a multilayer chip inductor according to the present invention, a ceramic laminate, a coil-shaped internal conductor formed inside the ceramic laminate, and the ceramic An end face of the laminate and external electrodes extending from the end face and formed on the peripheral side surface of the ceramic laminate near the end face, wherein the coil-shaped internal conductor is provided at each end of the coil-shaped internal conductor. Are exposed on a plurality of side surfaces of the peripheral side surface, and are electrically connected to the external electrodes via the end portions.
【0010】そして、前記コイル状内部導体は前記セラ
ミック積層体の積層面に形成されている。さらに、前記
コイル状内部導体の各端部は前記セラミック積層体の複
数層の積層面に形成されていることが好ましい。また、
前記外部電極は前記セラミック積層体の積層方向と略直
交する端面及びこの端面近傍の周側面に形成されてい
る。[0010] The coil-shaped internal conductor is formed on a laminated surface of the ceramic laminate. Further, it is preferable that each end of the coil-shaped internal conductor is formed on a laminated surface of a plurality of layers of the ceramic laminate. Also,
The external electrode is formed on an end surface of the ceramic laminate that is substantially perpendicular to the laminating direction and on a peripheral side surface near the end surface.
【0011】これにより、コイル状内部導体の厚みが薄
くてもコイル状内部導体の各端部がセラミック積層体の
周側面に露出する面積を広くすることができ、コイル状
内部導体の各端部と外部電極との導通面積を広くするこ
とができるものである。Thus, even if the thickness of the coiled internal conductor is small, the area where each end of the coiled internal conductor is exposed on the peripheral side surface of the ceramic laminate can be increased, and each end of the coiled internal conductor can be exposed. And the conduction area between the electrode and the external electrode can be increased.
【0012】[0012]
【発明の実施の形態】本発明による一つの実施の形態に
ついて、図1、図2および図3にもとづいて詳細に説明
する。但し、図2と図8を比較すれば理解できるよう
に、グリーンシート48、49に形成した引出導体4
4、45が引出導体4、5と異なるものであり、前述の
従来例と同一部分については、同一の符号を付し、詳細
な説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment according to the present invention will be described in detail with reference to FIGS. 1, 2 and 3. FIG. However, as can be understood by comparing FIG. 2 and FIG. 8, the lead conductors 4 formed on the green sheets 48 and 49 can be understood.
Reference numerals 4 and 45 are different from the lead conductors 4 and 5, and the same parts as those in the above-described conventional example are denoted by the same reference numerals, and detailed description thereof will be omitted.
【0013】積層型チップインダクタ41は、図1に示
すように、セラミック積層体42の内部にコイル状内部
導体43を備え、コイル状内部導体43の各端部である
引出導体44、45に導通するように、外部電極46、
47がセラミック積層体42の端面及び端面から延在し
た端面近傍のセラミック積層体42の周側面に形成され
ている。As shown in FIG. 1, the multilayer chip inductor 41 includes a coiled internal conductor 43 inside a ceramic laminate 42, and is electrically connected to lead conductors 44 and 45 which are ends of the coiled internal conductor 43. So that the external electrodes 46,
47 is formed on the peripheral surface of the ceramic laminate 42 near the end face extending from the end face and the end face of the ceramic laminate 42.
【0014】セラミック積層体42は、図2に示すよう
に、磁性体などの絶縁性セラミックのグリーンシート1
0、10、10、48、12〜19、49、21、2
1、21を下から順に積層、圧着し、焼結することによ
り得られる。As shown in FIG. 2, the ceramic laminate 42 is made of an insulating ceramic green sheet 1 such as a magnetic material.
0, 10, 10, 48, 12 to 19, 49, 21, 2
It is obtained by laminating, pressing and sintering 1, 21 in order from the bottom.
【0015】グリーンシート48、49は引出導体4
4、45がそれぞれの表面全体に形成されると共に、グ
リーンシート49にはグリーンシート19に形成された
内部導体32の一端と導通するように、所定の位置にバ
イアホールが設けられる。引出導体44、45は、グリ
ーンシート48、12〜19、49を積層した際に、内
部導体25〜32が一体になって構成されるコイル状内
部導体43の各端部になるものであり、セラミック積層
体42の周側面全てに露出する。The green sheets 48 and 49 are for the lead conductor 4.
4 and 45 are formed on the entire surface, and via holes are provided at predetermined positions in the green sheet 49 so as to be electrically connected to one end of the internal conductor 32 formed in the green sheet 19. When the green sheets 48, 12 to 19, and 49 are stacked, the lead conductors 44 and 45 become the respective ends of the coil-shaped internal conductor 43 formed by integrating the internal conductors 25 to 32. It is exposed on the entire peripheral side surface of the ceramic laminate 42.
【0016】上述したセラミック積層体42の端面およ
び端面近傍の周側面に外部電極46、47を形成し、外
部電極46、47をコイル状内部導体43の引出導体4
4、45に導通することによって、図3に示すように、
積層型チップインダクタ41を得る。かかる構成の積層
型チップインダクタ41は、引出導体44、45と外部
電極46、47とはセラミック積層体42の周側面全体
で導通する。External electrodes 46 and 47 are formed on the end face of the above-mentioned ceramic laminate 42 and the peripheral side face near the end face, and the external electrodes 46 and 47 are connected to the lead conductor 4 of the coil-shaped internal conductor 43.
By conducting to 4, 45, as shown in FIG.
The multilayer chip inductor 41 is obtained. In the multilayer chip inductor 41 having such a configuration, the lead conductors 44 and 45 and the external electrodes 46 and 47 are electrically connected to each other on the entire peripheral side surface of the ceramic multilayer body 42.
【0017】本発明による他の実施の形態について、図
4、図5にもとづいて詳細に説明する。但し、図5と図
2を比較すれば理解できるように、ダミーのグリーンシ
ート10、21に代って引出導体を形成したグリーンシ
ート49、50の枚数が多くなるものであり、前述の一
つの実施の形態と同一部分については、同一の符号を付
し、詳細な説明を省略する。Another embodiment of the present invention will be described in detail with reference to FIGS. However, as can be understood from a comparison between FIG. 5 and FIG. 2, the number of green sheets 49 and 50 in which lead conductors are formed in place of the dummy green sheets 10 and 21 is increased. The same parts as those of the embodiment are denoted by the same reference numerals, and detailed description is omitted.
【0018】積層型チップインダクタ51は、図4に示
すように、セラミック積層体52の内部にコイル状内部
導体53を備え、コイル状内部導体53の複数の引出導
体44、45に導通するように、セラミック積層体52
の端面及び端面近傍に外部電極56、57が形成されて
いる。As shown in FIG. 4, the multilayer chip inductor 51 includes a coiled internal conductor 53 inside a ceramic laminate 52, and is electrically connected to a plurality of lead conductors 44 and 45 of the coiled internal conductor 53. , Ceramic laminate 52
External electrodes 56 and 57 are formed on the end face and near the end face.
【0019】セラミック積層体52は、図5に示すよう
に、セラミックのグリーンシート10、48、50、5
0、12〜19、49、49、49、21を下から順に
積層、圧着し、焼結することにより得られる。As shown in FIG. 5, the ceramic laminate 52 includes ceramic green sheets 10, 48, 50,
0, 12 to 19, 49, 49, 49, and 21 are obtained by laminating, pressing, and sintering in order from the bottom.
【0020】グリーンシート50は引出導体44が表面
全体に形成されると共に、グリーンシート48に形成さ
れた引出導体44と導通するように、バイアホールが設
けられる。引出導体44、45は、グリーンシート4
8、50、50、12〜19、49、49、49を積層
した際に、内部導体25〜32が一体になって構成され
るコイル状内部導体53の各端部になるものであり、セ
ラミック積層体52の周側面全てに且つ複数層に露出す
る。The green sheet 50 has a lead-out conductor 44 formed on the entire surface, and a via hole is provided so as to be electrically connected to the lead-out conductor 44 formed on the green sheet 48. The lead conductors 44 and 45 are the green sheets 4
When the 8, 50, 50, 12 to 19, 49, 49, 49 are stacked, the internal conductors 25 to 32 become the respective ends of the coiled internal conductor 53 integrally formed, and are formed of ceramic. It is exposed on the entire peripheral side surface of the laminate 52 and in a plurality of layers.
【0021】上述したセラミック積層体52の端面およ
び端面近傍の周側面に外部電極56、57を形成し、外
部電極56、57をコイル状内部導体53の引出導体4
4、45に導通することによって、積層型チップインダ
クタ51を得る。External electrodes 56 and 57 are formed on the end face of the above-mentioned ceramic laminate 52 and the peripheral side face near the end face, and the external electrodes 56 and 57 are connected to the lead conductor 4 of the coil-shaped internal conductor 53.
By conducting the current to 4, 45, the multilayer chip inductor 51 is obtained.
【0022】かかる構成の積層型チップインダクタ51
は、引出導体44、45がセラミック積層体52の複数
層の周側面全てに露出しており、引出導体44、45と
外部電極56、57とがセラミック積層体52の複数層
で且つ周側面全体で導通する。The multilayer chip inductor 51 having such a configuration
The lead conductors 44 and 45 are exposed on all the peripheral side surfaces of the plurality of layers of the ceramic laminate 52, and the lead conductors 44 and 45 and the external electrodes 56 and 57 are composed of the plurality of layers of the ceramic laminate 52 and the entire peripheral side surface. To conduct.
【0023】なお、グリーンシートに形成される引出導
体は、上述の実施の形態に限定されるものでなく、図6
(a)〜(d)に示すような種々の形状の引出導体を適
宜用いることができる。The lead conductor formed on the green sheet is not limited to the above-mentioned embodiment, but is shown in FIG.
Leader conductors having various shapes as shown in (a) to (d) can be appropriately used.
【0024】図6(a)に示すグリーンシート71は、
その表面にコイル状内部導体と導通する導出部72と、
グリーンシート71の周側面全てに露出するように周側
面近傍に引出導体73とが形成されたものである。The green sheet 71 shown in FIG.
A lead-out portion 72 electrically connected to the coil-shaped inner conductor on the surface thereof;
The lead conductor 73 is formed near the peripheral side surface so as to be exposed on the entire peripheral side surface of the green sheet 71.
【0025】図6(b)に示すグリーンシート74は、
その表面にコイル状内部導体と導通する導出部75と、
グリーンシート74の4か所の周側面の略全てに露出す
るように周側面近傍に引出導体76とが形成されたもの
である。The green sheet 74 shown in FIG.
A lead-out portion 75 that is electrically connected to the coil-shaped internal conductor on its surface;
A lead conductor 76 is formed in the vicinity of the peripheral surface so as to be exposed on substantially all of the four peripheral surfaces of the green sheet 74.
【0026】図6(c)に示すグリーンシート77は、
グリーンシート74と異なる形状の導出部78と、グリ
ーンシート77の4か所の周側面の略全てに露出するよ
うに周側面近傍に引出導体79とが形成されたものであ
る。The green sheet 77 shown in FIG.
A lead portion 78 having a shape different from that of the green sheet 74 and a lead conductor 79 formed in the vicinity of the peripheral side surface so as to be exposed on almost all four peripheral side surfaces of the green sheet 77 are formed.
【0027】図6(d)に示すグリーンシート80は、
その表面にコイル状内部導体と導通する導出部81と、
グリーンシート80の2か所の周側面の側面に露出する
ように周側面近傍に引出導体82とが形成されたもので
ある。The green sheet 80 shown in FIG.
A lead-out portion 81 that is electrically connected to the coil-shaped internal conductor on its surface;
A lead conductor 82 is formed near the peripheral side surface so as to be exposed on two peripheral side surfaces of the green sheet 80.
【0028】[0028]
【発明の効果】以上述べたように、本発明による積層型
チップインダクタは、コイル状内部導体の各引出導体が
セラミック積層体の周側面の複数箇所、更には複数層に
跨がって露出して外部電極と導通するために、導通面積
が広くなり、コイル状内部導体の各端部と外部電極との
電気的接続の信頼性を高くすることができる。As described above, in the multilayer chip inductor according to the present invention, each of the lead-out conductors of the coil-shaped inner conductor is exposed at a plurality of locations on the peripheral side surface of the ceramic laminate and further over a plurality of layers. As a result, the conductive area is increased, and the reliability of the electrical connection between each end of the coiled internal conductor and the external electrode can be increased.
【図1】本発明に係る一つの実施の形態の積層型チップ
インダクタの断面図である。FIG. 1 is a sectional view of a multilayer chip inductor according to an embodiment of the present invention.
【図2】図1の積層型チップインダクタの積層前の斜視
図である。FIG. 2 is a perspective view of the multilayer chip inductor of FIG. 1 before stacking.
【図3】図1の積層型チップインダクタの斜視図であ
る。FIG. 3 is a perspective view of the multilayer chip inductor of FIG. 1;
【図4】本発明に係る他の実施の形態の積層型チップイ
ンダクタの断面図である。FIG. 4 is a sectional view of a multilayer chip inductor according to another embodiment of the present invention.
【図5】図4の積層型チップインダクタの積層前の斜視
図である。5 is a perspective view of the multilayer chip inductor of FIG. 4 before stacking.
【図6】その他の引出導体の変形例を示す正面図であ
る。FIG. 6 is a front view showing another modified example of the lead conductor.
【図7】従来の積層型チップインダクタの断面図であ
る。FIG. 7 is a sectional view of a conventional multilayer chip inductor.
【図8】従来の積層型チップインダクタの積層前の斜視
図である。FIG. 8 is a perspective view of a conventional multilayer chip inductor before lamination.
41 積層型チップインダクタ 42 セラミック積層体 43 コイル状内部導体 44、45 引出導体 46、47 外部電極 X 積層方向 41 multilayer chip inductor 42 ceramic laminate 43 coiled inner conductor 44, 45 lead conductor 46, 47 external electrode X lamination direction
Claims (4)
層体の内部に形成されたコイル状内部導体と、前記セラ
ミック積層体の端面及びこの端面から延在して端面近傍
のセラミック積層体の周側面に形成された外部電極と、
を備えており、 前記コイル状内部導体は、このコイル状内部導体の各端
部が前記周側面の複数側面に露出されており、この端部
を介して前記外部電極に導通されていることを特徴とす
る積層型チップインダクタ。1. A ceramic laminate, a coil-shaped internal conductor formed inside the ceramic laminate, and an end face of the ceramic laminate and a peripheral side surface of the ceramic laminate extending from the end face and near the end face. An external electrode formed,
Wherein each end of the coiled internal conductor is exposed on a plurality of side surfaces of the peripheral side surface, and is electrically connected to the external electrode via the end. Characterized multilayer chip inductor.
積層体の積層面に形成されていることを特徴とする請求
項1に記載の積層型チップインダクタ。2. The multilayer chip inductor according to claim 1, wherein the coil-shaped internal conductor is formed on a lamination surface of the ceramic laminate.
ラミック積層体の複数層の積層面に形成されていること
を特徴とする請求項1又は2に記載の積層型チップイン
ダクタ。3. The multilayer chip inductor according to claim 1, wherein each end of the coil-shaped internal conductor is formed on a lamination surface of a plurality of layers of the ceramic laminate.
積層方向と略直交する端面及びこの端面近傍の周側面に
形成されていることを特徴とする請求項1〜3のいずれ
かに記載の積層型チップインダクタ。4. The lamination according to claim 1, wherein the external electrode is formed on an end face substantially orthogonal to a lamination direction of the ceramic laminate and on a peripheral side surface near the end face. Type chip inductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03915097A JP3731275B2 (en) | 1997-02-24 | 1997-02-24 | Multilayer chip inductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03915097A JP3731275B2 (en) | 1997-02-24 | 1997-02-24 | Multilayer chip inductor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10241941A true JPH10241941A (en) | 1998-09-11 |
JP3731275B2 JP3731275B2 (en) | 2006-01-05 |
Family
ID=12545092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03915097A Expired - Lifetime JP3731275B2 (en) | 1997-02-24 | 1997-02-24 | Multilayer chip inductor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3731275B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041320A (en) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | Multilayer inductor |
CN1305081C (en) * | 2000-11-09 | 2007-03-14 | 株式会社村田制作所 | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component |
JP2016048714A (en) * | 2014-08-27 | 2016-04-07 | Tdk株式会社 | Laminated coil component |
-
1997
- 1997-02-24 JP JP03915097A patent/JP3731275B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1305081C (en) * | 2000-11-09 | 2007-03-14 | 株式会社村田制作所 | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component |
JP2006041320A (en) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | Multilayer inductor |
JP2016048714A (en) * | 2014-08-27 | 2016-04-07 | Tdk株式会社 | Laminated coil component |
Also Published As
Publication number | Publication date |
---|---|
JP3731275B2 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4187184B2 (en) | Electronic components | |
US6522230B2 (en) | Chip-type common mode choke coil | |
JP3039538B1 (en) | Multilayer inductor | |
US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
JP2004128506A (en) | Stacked coil component and its manufacturing method | |
JP2842382B2 (en) | Laminated piezoelectric transformer and method of manufacturing the same | |
JPH0582350A (en) | Transformer | |
JP7371327B2 (en) | laminated coil parts | |
JPH1197244A (en) | Laminated inductor | |
JP2976971B1 (en) | In-phase inductor | |
JP2958523B1 (en) | Laminated common mode choke coil | |
JPH1032129A (en) | Thin coil part and manufacture thereof | |
JPH03219605A (en) | Laminated-type inductance element | |
JPH10241941A (en) | Laminated chip inductor | |
JPH0855727A (en) | Laminated electronic parts | |
JP3731284B2 (en) | Multilayer chip inductor | |
JPH038311A (en) | Laminated transformer | |
JPH07163146A (en) | Dc-dc converter | |
JPH066494Y2 (en) | Print coil transformer | |
JPS5976455A (en) | Hybrid integrated circuit | |
JPH11162737A (en) | Laminated chip electronic part | |
JPH07176430A (en) | Multilayer inductor and manufacturing method thereof | |
JPH05315153A (en) | Laminated coil | |
JP2002373809A (en) | Laminated common mode choke coil | |
JP2552048Y2 (en) | Multilayer inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171021 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |