JPH10233315A - Surface mount coil and its manufacturing method - Google Patents
Surface mount coil and its manufacturing methodInfo
- Publication number
- JPH10233315A JPH10233315A JP4958797A JP4958797A JPH10233315A JP H10233315 A JPH10233315 A JP H10233315A JP 4958797 A JP4958797 A JP 4958797A JP 4958797 A JP4958797 A JP 4958797A JP H10233315 A JPH10233315 A JP H10233315A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- film
- chip
- thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims abstract description 107
- 239000010409 thin film Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000010408 film Substances 0.000 claims abstract description 61
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 239000000696 magnetic material Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 4
- 239000012778 molding material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 107
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000004804 winding Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は高周波回路やトラン
ス等に用いられる薄膜コイルを有する板状のコイルユニ
ットに関し、特に表面実装型コイルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plate-shaped coil unit having a thin-film coil used for a high-frequency circuit or a transformer, and more particularly to a surface-mount type coil unit.
【0002】[0002]
【従来の技術】従来、チップインダクターやトランス等
に使用される高周波用コイルとして、コイル基板上に絶
縁層を介して膜状のコイル導体を積層してなる薄膜コイ
ルを有するチップ状コイルが、例えば特開平5ー823
49号公報に記載されるように知られている。そして、
かかるチップ状コイルについては、高周波回路等の電子
回路に於ける他の部材との接続手段については特別の手
段は開示されていない。従って、このままでは、量産に
適した表面実装方式を適用して、かかるコイルを用いた
回路を製造することは困難である。2. Description of the Related Art Conventionally, as a high frequency coil used for a chip inductor or a transformer, a chip coil having a thin film coil formed by laminating a film coil conductor on a coil substrate via an insulating layer is known. For example, JP-A-5-823
No. 49 is known. And
With respect to such a chip-shaped coil, no special means is disclosed as a means for connecting to other members in an electronic circuit such as a high-frequency circuit. Therefore, it is difficult to manufacture a circuit using such a coil by applying a surface mounting method suitable for mass production.
【0003】一方、表面実装に適した膜状コイルとして
は、従来より、図15および図16に示す構成のものが
それぞれ知られている。図15は絶縁性基板の平面状の
表面に平面状のコイルが形成された表面実装型コイルの
構造を示す斜視図であり、図16は絶縁性基礎部材の円
筒面に立体的なコイルが形成されてなる表面実装型コイ
ルを示す斜視図である。図15に示す表面実装型コイル
においては、絶縁性基板80の上面に印刷その他の公知
の技術により形成した渦巻状等の平面コイル電極82の
両端が公知の配線技術により形成された配線83により
前記絶縁性基板80の裏面に設けられた半田電極84と
接続されいる。次に、図16に示す表面実装型コイルに
於いては、絶縁性基礎部材85はブロック状の取付部8
6と円筒状のコイル形成部87とよりなり、コイル形成
部の円筒面に形成された導電膜のうちでレーザー加工に
よりネジ状の分離帯88の部分が除去されて、円筒面に
立体コイル89が形成され、該立体コイルの両端は配線
83により、取付部の下面に設けられた半田電極84に
接続されている。On the other hand, as a film coil suitable for surface mounting, those having the configurations shown in FIGS. 15 and 16 are conventionally known. FIG. 15 is a perspective view showing a structure of a surface mount type coil in which a planar coil is formed on a planar surface of an insulating substrate, and FIG. 16 is a diagram in which a three-dimensional coil is formed on a cylindrical surface of an insulating base member. FIG. 3 is a perspective view showing a surface-mounted coil formed. In the surface-mounted coil shown in FIG. 15, both ends of a spiral coil electrode 82 formed on the upper surface of the insulating substrate 80 by printing or other known techniques are formed by wiring 83 formed by a known wiring technique. It is connected to a solder electrode 84 provided on the back surface of the insulating substrate 80. Next, in the surface mount type coil shown in FIG.
6 and a cylindrical coil forming portion 87, the screw-shaped separation band 88 is removed by laser processing from the conductive film formed on the cylindrical surface of the coil forming portion, and the three-dimensional coil 89 is formed on the cylindrical surface. Are formed, and both ends of the three-dimensional coil are connected by wires 83 to solder electrodes 84 provided on the lower surface of the mounting portion.
【0004】図15に示される表面実装型コイルも図1
6に示される表面実装型コイルもマザーボード上に載置
し半田電極をマザーボード上の対応する取付電極に半田
付けすることにより容易に実装することができる。しか
しながら、図16に示される表面実装型コイルの場合は
単層である点と印刷等コイル形成の精度上の問題で平面
コイルの巻数が多くとれず、巻線数の上限値が小さかっ
た。また、図16に示される表面実装型コイルの場合は
レーザー加工の精度上の制約から、同様に巻線数の上限
が小さかった。従って、いずれの場合もインダクタンス
が十分大とはならず、高周波回路等に用いるインダクタ
ーやトランスとしての機構を十分に果たすことが困難で
あった。[0004] The surface mount type coil shown in FIG.
6 can also be easily mounted by placing it on the motherboard and soldering the solder electrodes to the corresponding mounting electrodes on the motherboard. However, in the case of the surface mount type coil shown in FIG. 16, the number of turns of the planar coil could not be increased due to the single layer and the problem of accuracy of coil formation such as printing, and the upper limit of the number of turns was small. Also, in the case of the surface mount type coil shown in FIG. 16, the upper limit of the number of windings was similarly small due to restrictions on the accuracy of laser processing. Therefore, in either case, the inductance is not sufficiently large, and it has been difficult to sufficiently fulfill a mechanism as an inductor or a transformer used in a high-frequency circuit or the like.
【0005】[0005]
【発明が解決しようとする課題】このように、従来の膜
状コイルを用いた回路部材においては、表面実装型のも
のについては巻線数が十分でなく、上記のような特性上
の問題があった。又、前記チップ状コイル(前記公報記
載のようなタイプ)については、そのままでは表面実装
により量産に適した実装ができないという問題があっ
た。本発明はこれら従来の板状の膜状コイルユニットに
おける問題を課題として解決するためになされたもので
ある。そして本発明の目的の一つはチップ状コイルも含
め前記各種の膜状コイルユニットに設けられてい膜状コ
イルの巻数を小さな平面寸法において上げることであ
る。本発明の他の一つの目的は、コイル巻線数が多く、
インダクタンスも十分に大なる表面実装型の膜状コイル
を提供することである。更に本発明のもう一つの目的は
かかる表面実装型の膜状コイルをいわゆる多数取りによ
り、高い生産能率により製造する製造方法を提供するこ
とである。As described above, in the circuit member using the conventional film-shaped coil, the number of windings is not sufficient for the surface mount type, and the above-mentioned problem in characteristics is not satisfied. there were. In addition, the chip-shaped coil (the type described in the above publication) has a problem that mounting suitable for mass production cannot be performed by surface mounting as it is. The present invention has been made to solve the problems in the conventional plate-like film coil unit as a problem. One of the objects of the present invention is to increase the number of turns of the film coil provided in the various film coil units including the chip coil in a small plane dimension. Another object of the present invention is to increase the number of coil windings,
An object of the present invention is to provide a surface-mounted film coil having a sufficiently large inductance. Still another object of the present invention is to provide a manufacturing method for manufacturing such a surface-mount type film-shaped coil at a high production efficiency by so-called multiple production.
【0006】[0006]
【課題を解決するための手段】上記課題を解決するため
の第1の手段として本発明は、絶縁材又は半導体材より
なるコイル基板と該コイル基板上に介在層を介して多層
に形成された薄膜コイル導体を有する積層コイルを備え
たチップ状コイルに於いて、前記介在層は絶縁層および
磁性材よりなる膜状磁心を有し、前記薄膜コイル導体は
上下2層よりなり、各層の薄膜コイル導体は、互いに分
離されて直線又は曲線に沿って配列された複数の分離電
極を有し、上層の各分離電極の少なくとも一部について
は個々の分離電極がその両端部に於いて下層の互いに隣
り合う分離電極の端部と重なる位置に配置され、前記絶
縁層に設けられたスルーホールを介して上下に互いに接
続されて、全体として前記コイル基板の板面と並行なコ
イル軸および前記膜状磁心の回りに複数回回巻する前記
積層コイルが構成されることを特徴とする。According to a first aspect of the present invention, there is provided a coil substrate made of an insulating material or a semiconductor material and a multi-layered structure formed on the coil substrate with an intervening layer interposed therebetween. In a chip coil provided with a laminated coil having a thin-film coil conductor, the intervening layer has an insulating layer and a film-shaped magnetic core made of a magnetic material, and the thin-film coil conductor is composed of upper and lower two layers. The conductor has a plurality of separation electrodes separated from each other and arranged along a straight line or a curve, and at least a part of each of the upper separation electrodes has an individual separation electrode adjacent to the lower layer at both ends. A coil axis parallel to the plate surface of the coil substrate and the coil axis, which is arranged at a position overlapping with the end of the corresponding separation electrode, is connected to each other vertically through a through hole provided in the insulating layer, and The laminated coil multiple times times wound around Jo magnetic core characterized in that it is configured.
【0007】上記課題を解決するための第2の手段とし
て本発明は、絶縁材又は半導体材よりなるコイル基板と
該コイル基板上に介在層を介して多層に形成された薄膜
コイル導体を有する積層コイルを備えたチップ状コイル
に於いて、前記介在層は絶縁層であり、各層の前記薄膜
コイル導体は一部が解放されたループの形状をなし、そ
のループの少なくとも一方の端部付近に於いて互いに上
下の関係にある薄膜コイル導体同士が重なり合う位置に
配置され、前記絶縁層に設けられたスルーホールを介し
て上下に互いに接続され、各層の前記薄膜コイル導体の
うち少なくとも1の薄膜コイル導体の囲む空間又はその
近傍に磁性材よりなる膜状磁心が設けられ、全体として
該膜状磁心および前記コイル基板の板面に垂直なコイル
軸の回りに複数回回巻する前記積層コイルが構成される
ことを特徴とする。[0007] As a second means for solving the above problems, the present invention provides a laminate comprising a coil substrate made of an insulating material or a semiconductor material and a thin-film coil conductor formed in multiple layers on the coil substrate via an intervening layer. In a chip-shaped coil provided with a coil, the intervening layer is an insulating layer, and the thin-film coil conductor of each layer has a partially open loop shape, and is formed near at least one end of the loop. And the thin film coil conductors which are in a vertical relationship with each other are arranged at positions overlapping each other, are connected to each other vertically through through holes provided in the insulating layer, and at least one of the thin film coil conductors of each layer A film core made of a magnetic material is provided in or near a space surrounded by the coil, and a plurality of times around a coil axis perpendicular to the film core and the plate surface of the coil substrate as a whole. The laminated coil winding is characterized in that it is configured.
【0008】上記課題を解決するための第3の手段とし
て本発明は、絶縁材又は半導体材よりなるコイル基板と
該コイル基板上に介在層を介して多層に形成された薄膜
コイル導体を有する積層コイルを備えたチップ状コイル
に於いて、前記介在層は絶縁層であり、各層の前記薄膜
コイル導体として左巻き渦巻形状のものと右巻き渦巻形
状のものとが交互に積層され、これら渦巻形状の少なく
とも一方の端部に於いて互いに上下の関係にある薄膜コ
イル導体同士が重なり合う位置に配置され、前記絶縁層
に設けられたスルーホールを介して上下に互いに接続さ
れ、各層の前記渦巻形状の薄膜コイル導体のうち少なく
とも1の薄膜コイル導体の内側の空間又はその近傍に磁
性材よりなる膜状磁心が設けられ、全体として該膜状磁
心および前記コイル基板の板面に垂直なコイル軸の回り
に複数回回巻する前記積層コイルが構成されることを特
徴とする。As a third means for solving the above-mentioned problems, the present invention provides a laminated substrate having a coil substrate made of an insulating material or a semiconductor material and a thin-film coil conductor formed in multiple layers on the coil substrate via an intervening layer. In a chip-shaped coil provided with a coil, the intervening layer is an insulating layer, and the thin-film coil conductors of each layer are alternately stacked in a left-handed spiral shape and a right-handed spiral shape. At least at one end, the thin-film coil conductors that are in a vertical relationship with each other are arranged at positions overlapping each other, are connected to each other vertically through through holes provided in the insulating layer, and the spiral-shaped thin film of each layer A film core made of a magnetic material is provided in or near a space inside at least one thin film coil conductor among the coil conductors, and the film core and the coil as a whole are provided. The laminated coil multiple times times wound around a vertical coil axis to the plate surface of the substrate is characterized in that it is configured.
【0009】上記課題を解決するための第4の手段とし
て本発明の表面実装型コイルは、絶縁材又は半導体材よ
りなるコイル基板と該コイル基板上に介在層を介して多
層に形成され、磁性材よりなる膜状磁心の周りに回巻さ
れる薄膜コイル導体を有する積層コイルを備えたチップ
状コイルおよび絶縁材よりなる基板の下面又は側面に半
田電極が設けられ、上面に接続電極、パッド等の接続端
子手段が設けられ、該接続端子手段と前記半田電極を接
続する引き出し線が設けられて構成される取付基板を備
え、該取付基板上に前記チップ状コイルが配置され、そ
の積層コイルが前記接続端子手段に電気的に接続され、
前記チップ状コイルが前記取付基板上に形成されたモー
ルド部材により被覆された構成を有することを特徴とす
る。As a fourth means for solving the above problems, a surface mount type coil according to the present invention is formed of a coil substrate made of an insulating material or a semiconductor material and a multilayer formed on the coil substrate via an intervening layer. A chip-shaped coil provided with a laminated coil having a thin-film coil conductor wound around a film-shaped magnetic core made of a material, and a solder electrode provided on a lower surface or a side surface of a substrate made of an insulating material, and a connection electrode, a pad, and the like on the upper surface Is provided with a connection board provided with a lead wire for connecting the connection terminal means and the solder electrode, and the chip-shaped coil is disposed on the mounting board, and the laminated coil is provided. Electrically connected to the connection terminal means,
The chip-shaped coil may be covered with a mold member formed on the mounting substrate.
【0010】上記課題を解決するための第5の手段とし
て本発明は前記第4の手段の表面実装型コイルにおい
て、前記チップ状コイルは前記第1乃至第3の手段のい
ずれかのチップ状コイルであることを特徴とする。According to a fifth aspect of the present invention, there is provided a surface-mounted coil according to the fourth aspect, wherein the chip-shaped coil is a chip-shaped coil according to any one of the first to third means. It is characterized by being.
【0011】上記課題を解決するための第6の手段とし
て本発明は前記第4の手段又は第5の手段の表面実装型
コイルに於いて、これら表面実装型コイルは前記チップ
状コイルを前記モールド部材の外側から被覆する磁気シ
ールドカバーを備えていることを特徴とする。According to a sixth aspect of the present invention, there is provided a surface mount type coil according to the fourth or fifth aspect, wherein the surface mount type coil is formed by mounting the chip coil on the mold. A magnetic shield cover that covers the outside of the member is provided.
【0012】上記課題を解決するための第7の手段とし
て本発明は、前記第4の手段乃至第6の手段のいずれか
の表面実装型コイルの製造方法に於いて、複数組の前記
半田電極、接続電極、接続端子手段が設けられた前記取
付基板の集合基板上に複数の前記チップ状コイルを配置
し、その積層コイルを対応する前記接続端子手段に電気
的に接続する工程、前記集合基板上に前記の複数のチッ
プ状コイルを被覆するモールド部材を形成する工程およ
び前記集合基板に形成された複数のチップ状コイルを分
割し、1または2以上のチップ状コイルとする工程を有
することを特徴とする。According to a seventh aspect of the present invention, there is provided a method of manufacturing a surface mount type coil according to any one of the fourth to sixth aspects, wherein a plurality of sets of the solder electrodes are provided. Arranging a plurality of chip-shaped coils on an aggregate substrate of the mounting substrate provided with connection electrodes and connection terminal means, and electrically connecting the laminated coil to the corresponding connection terminal means; Forming a mold member for covering the plurality of chip-shaped coils thereon and dividing the plurality of chip-shaped coils formed on the collective substrate into one or more chip-shaped coils. Features.
【0013】[0013]
(実施例1)以下図面に基づいて本発明の実施の形態を
実施例について説明する。図1は本発明の好適な第1の
実施例であるチップ状コイルを示す上面図であり、図2
(a)は第1図のAーA断面であり、図2(b)は第1
図のBーB断面である。図1においては後述する保護
膜、および絶縁層の図示は省略してある。図1および図
2において、1は絶縁材よりなるコイル基板、2aは該
コイル基板1上に図1に於ける紙面縦方向に向き、互い
に分離された複数の尺状パターン2a1がその長手方向
に直交する(紙面上横方向)に等間隔又は略等間隔に配
列されるてなる形状に形成された金属等導電材の薄膜よ
りなる下部薄膜コイル導体である。(Embodiment 1) Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a top view showing a chip coil according to a first preferred embodiment of the present invention.
FIG. 2A is a sectional view taken along the line AA in FIG. 1, and FIG.
It is a BB cross section of the figure. In FIG. 1, illustration of a protective film and an insulating layer described later is omitted. 1 and 2, reference numeral 1 denotes a coil substrate made of an insulating material, 2a is oriented on the coil substrate 1 in the longitudinal direction of the drawing in FIG. 1, and a plurality of strip-shaped patterns 2a1 separated from each other are arranged in the longitudinal direction. This is a lower thin-film coil conductor made of a thin film of a conductive material such as a metal formed in a shape that is arranged at equal or substantially equal intervals in a direction orthogonal to (horizontal direction on the paper).
【0014】3aは該下部薄膜コイル導体2aの上に形
成された下部絶縁層であり、9は該下部絶縁層3aの上
に形成された純鉄等の磁性材よりなり、前記尺状パター
ン2a1の長さよりも短い巾をもってこれらの各パター
ンの中央部と重なる位置に於いて図1の紙面横方向に延
びる帯状の膜状磁心であり、3bは該膜状磁心9の上に
形成された上部絶縁層であり、2bは該上部絶縁層3b
の上に於いて、図1に於ける紙面上斜め方向を向き互い
に分離された複数の尺状パターン2b1が紙面横方向に
配列されてなる形状に形成された金属等導電材の薄膜よ
りなる上部薄膜コイル導体である。上部薄膜コイル導体
2bの各尺状パターン2b1はその一方の端部が前記下
部薄膜コイル導体2aの尺状パターン2a1の一方の端
部と重なり、他方の端部が前記と隣合う尺状パターン2
a1の他方の端部と重なるような寸法および配置をもっ
て形成される。これにより、全体として前記コイル基板
1の板面に並行なコイル心2cおよび前記膜状磁心9に
沿ってその周りに複数回、回巻された偏平なコイルの形
状を有する積層コイル5を形成することができる。Reference numeral 3a denotes a lower insulating layer formed on the lower thin-film coil conductor 2a. Reference numeral 9 denotes a magnetic material such as pure iron formed on the lower insulating layer 3a. Is a band-shaped film core extending in the lateral direction of the drawing of FIG. 1 at a position overlapping with the central portion of each of these patterns with a width shorter than the length of the pattern, and 3b is an upper portion formed on the film core 9. An insulating layer, 2b being the upper insulating layer 3b
The upper portion made of a thin film of a conductive material such as a metal formed in a shape in which a plurality of scale patterns 2b1 facing obliquely on the paper surface of FIG. 1 and separated from each other are arranged in a horizontal direction on the paper surface in FIG. It is a thin-film coil conductor. Each of the strip patterns 2b1 of the upper thin-film coil conductor 2b has one end overlapping the one end of the strip pattern 2a1 of the lower thin-film coil conductor 2a, and the other end thereof adjacent to the strip pattern 2a1.
It is formed with a size and an arrangement so as to overlap with the other end of a1. As a result, a laminated coil 5 having a flat coil shape wound a plurality of times around the coil core 2c parallel to the plate surface of the coil substrate 1 and the film core 9 as a whole is formed. be able to.
【0015】即ち、前記下部絶縁層3aおよび上部絶縁
層3bに於いて、下部薄膜コイル導体2aの尺状パター
ン2a1と上部薄膜コイル導体2bの尺状パターン2b
1が重なり合う部分には、スルーホール4が設けられて
おり、上部薄膜コイル導体2bが形成される際にその導
電材がスルーホール4内に充填され、この部分において
下部薄膜コイル導体2aとの導通がなされる。一方、前
記膜状磁心9はスルーホールから離れた位置に於いて前
記下部絶縁層3aおよび上部絶縁層3bにより覆われ
て、前記下部薄膜コイル導体2aおよび上部薄膜コイル
導体2bとは電気的導通が絶たれた状態となっている。
このようにして、前記膜状磁心9を挟んでコイル基板1
の面に並行なコイル心2cの回りに複数回回捲する積層
コイル5が形成される。前記コイル基板1には前記下部
薄膜コイル導体2aに於ける端部の尺状パターン2a1
又は上部薄膜コイル導体2aに於ける端部の尺状パター
ン2b1に接続する導電材よりなるコイル端子5aが形
成されている。コイル端子5aはボンデイングパッド等
であってもよい。上部薄膜コイル導体2aの上には絶縁
性の保護膜7が、コイル基板1にかけて前記コイル端子
5aの外端部を残し、他の部分を覆うように形成され
て、全体としてチップ状コイル8が構成されている。That is, in the lower insulating layer 3a and the upper insulating layer 3b, the strip pattern 2a1 of the lower thin-film coil conductor 2a and the strip pattern 2b of the upper thin-film coil conductor 2b
1 are provided with through-holes 4 in the overlapping portions, and when the upper thin-film coil conductor 2b is formed, the conductive material is filled in the through-holes 4, and in this portion, conduction with the lower thin-film coil conductor 2a is achieved. Is made. On the other hand, the film core 9 is covered with the lower insulating layer 3a and the upper insulating layer 3b at a position away from the through-hole, and electrical continuity with the lower thin-film coil conductor 2a and the upper thin-film coil conductor 2b is established. It has been cut off.
In this way, the coil substrate 1 is sandwiched between the film cores 9.
Is formed a plurality of times around the parallel coil core 2c. The coil substrate 1 has an elongated pattern 2a1 at the end of the lower thin-film coil conductor 2a.
Alternatively, a coil terminal 5a made of a conductive material connected to the end-shaped pattern 2b1 of the upper thin-film coil conductor 2a is formed. The coil terminal 5a may be a bonding pad or the like. An insulating protective film 7 is formed on the upper thin-film coil conductor 2a so as to cover the coil substrate 1 and leave the outer end of the coil terminal 5a and cover the other portions. It is configured.
【0016】上記の構成の本実施例のチップ状コイル8
の形成は、集積回路の製造に用いられる公知の蒸着、ス
パッタ、CVD等の製膜技術およびフォトリソグラフィ
等により、コイル基板1の集合基板上に複数組の各層の
電極、絶縁層、膜状磁心等のパターニングを順次行って
積層し、複数のコイルを形成した後、切断、折り欠き等
により、個々のチップ状コイルに分離するようにすれ
ば、高い生産能率において実現できる。The chip-shaped coil 8 of the present embodiment having the above-described structure.
A plurality of sets of electrodes, an insulating layer, and a film core are formed on the collective substrate of the coil substrate 1 by known film forming techniques such as vapor deposition, sputtering, and CVD used in the manufacture of an integrated circuit, and photolithography. After forming a plurality of coils by sequentially performing patterning such as patterning, and separating them into individual chip-shaped coils by cutting, notching, or the like, high production efficiency can be realized.
【0017】例えば、コイル基板1の集合基板上に蒸
着、スパッタリング等により金属等導電性製薄膜を形成
し、フォトリソグラフィにより複数の下部薄膜コイル導
体2aおよびコイル端子5aを形成する。次に、この上
に蒸着又はCVD(Chemical Vapor D
eposition)により、二酸化珪素又は窒化珪素
等よりなる絶縁被膜を形成し、フォトリソグラフィによ
り、前記のスルーホール4を設け複数組の前記下部絶縁
層3aを形成する。次に、この上に蒸着等により磁性材
被膜を取付け、フォトリソグラフィにより複数の膜状磁
心9を形成し、更に、その上に下部絶縁層3aと同様に
して複数の上部絶縁層3bを形成した後、その上に金属
等導電性薄膜を取付け、フォトリソグラフィにより複数
の上部薄膜コイル導体2bを形成する。次に更にその上
に上記と同様にして絶縁被膜を形成した後、又はスピン
ナーによりポリイミド膜を形成した後、フォトリソグラ
フィによりパターニングを行い複数の前記保護膜7を形
成する。このようにして複数組のチップ状コイルの構成
要素を形成した後、上記の分割により個々のチップ状コ
イルを形成する。このように本実施例のチップ状コイル
については、薄膜コイル導体、絶縁層やスルーホール、
膜状磁心9等を形成する際、半導体集積回路の製造に用
いられているような、薄膜の蒸着、スパッタリング、C
VD等とフォトリソグラフィによるパターニングを行う
ことにより、パターン精度を上げパターンの微細化がで
きるので、小型で巻数の大なるチップ状コイルを製造す
ることが容易となる。更に、本実施例のチップ状コイル
はコイル心2cに沿って前記膜状磁心9を有しているの
で、そのインダクタンスを効果的に高めることができ
る。For example, a conductive thin film made of metal or the like is formed on the collective substrate of the coil substrate 1 by vapor deposition, sputtering, or the like, and a plurality of lower thin-film coil conductors 2a and coil terminals 5a are formed by photolithography. Next, vapor deposition or CVD (Chemical Vapor D)
An insulating film made of silicon dioxide, silicon nitride, or the like is formed by deposition, and the through holes 4 are provided by photolithography to form a plurality of sets of the lower insulating layers 3a. Next, a magnetic material film was attached thereon by vapor deposition or the like, a plurality of film cores 9 were formed by photolithography, and a plurality of upper insulating layers 3b were formed thereon in the same manner as the lower insulating layer 3a. Thereafter, a conductive thin film such as a metal is attached thereon, and a plurality of upper thin-film coil conductors 2b are formed by photolithography. Next, after forming an insulating film thereon or forming a polyimide film by a spinner in the same manner as above, a plurality of the protective films 7 are formed by patterning by photolithography. After forming the components of the plural sets of chip-shaped coils in this manner, the individual chip-shaped coils are formed by the above division. Thus, for the chip-shaped coil of the present embodiment, the thin-film coil conductor, the insulating layer and the through-hole,
When forming the film core 9 and the like, thin film deposition, sputtering, C
By performing patterning by VD or the like and photolithography, the pattern accuracy can be increased and the pattern can be miniaturized, so that it is easy to manufacture a chip coil having a small number of turns and a large number of turns. Further, since the chip-shaped coil of this embodiment has the film-shaped magnetic core 9 along the coil core 2c, the inductance can be effectively increased.
【0018】図3は本実施例の変形例を示す上面図であ
る。本例に於いては、基板1の板面に並行なコイル心2
cおよび膜状磁心9はジグザグ形状をなしている。他の
点は図1に示した実施と同様であり、符号も同様であ
る。又、図示は省略するが、他の変形例として、コイル
心が円弧形状又は渦巻形状をなしているものもある。こ
のような変形例によれば、チップ状コイルにおいて、更
に巻数を上げることができる。FIG. 3 is a top view showing a modification of this embodiment. In this example, a coil core 2 parallel to the plate surface of the substrate 1 is used.
c and the film-shaped magnetic core 9 have a zigzag shape. The other points are the same as those of the embodiment shown in FIG. 1, and the reference numerals are also the same. Although not shown, as another modified example, there is a coil core having an arc shape or a spiral shape. According to such a modification, the number of turns in the chip-shaped coil can be further increased.
【0019】(実施例2)次に図面に基づいて本発明の
実施の形態を第2の実施例について説明する。図4は本
実施例の表面実装型コイルの構造を示す斜視図であり、
図5は図4に示す表面実装型コイルの部分断面図であ
り、図1示したチップ状コイルのC−C断面の断面図を
含むものである。本実施例は前記第1の実施例のチップ
状コイルを用いた表面実装型コイルに関する。図4およ
び図5に於いて、10は絶縁板を備えた取付基板であ
り、11aおよび11bは取付基板10の下面に設けら
れた一対の半田電極、12aおよび12bは取付基板1
0の上面に設けられた一対の接続電極、13aおよび1
3bはそれぞれ前記半田電極11aと接続電極12aお
よび半田電極11bと接続電極12baを接続する引き
出し線である。引き出し線13a、13bは後述するよ
うな公知の配線技術により設けられた取付基板10の側
面部の配線を経て上面部と下面部が導通する配線となっ
ている。(Embodiment 2) Next, an embodiment of the present invention will be described with reference to the drawings for a second embodiment. FIG. 4 is a perspective view showing the structure of the surface mount type coil of the present embodiment,
FIG. 5 is a partial cross-sectional view of the surface-mounted coil shown in FIG. 4, including a cross-sectional view taken along the line CC of the chip-shaped coil shown in FIG. This embodiment relates to a surface mount type coil using the chip-shaped coil of the first embodiment. 4 and 5, reference numeral 10 denotes a mounting board provided with an insulating plate, 11a and 11b are a pair of solder electrodes provided on the lower surface of the mounting board 10, and 12a and 12b are mounting boards 1
0, a pair of connection electrodes 13a and 1
Reference numeral 3b denotes a lead line connecting the solder electrode 11a to the connection electrode 12a and a lead line connecting the solder electrode 11b to the connection electrode 12ba. The lead lines 13a and 13b are wirings that conduct between the upper surface and the lower surface through the wiring on the side surface of the mounting substrate 10 provided by a known wiring technique as described later.
【0020】取付基板10上には図1に示した前記実施
例1のチップ状コイル8のコイル基板1に設けられたコ
イル端子5aが前記接続電極12a、12bに、半田等
の導電性接着剤15により接続されている。そして更に
前記チップ状コイル8および導電接着材15は前記取付
基板10上に形成された絶縁性の樹脂よりなるモールド
部材17により被覆され、保護されている。図4および
図5に示すように本実施例の表面実装型コイルにおいて
は、半田電極11a、11bはそれぞれ引き出し線13
a、13bおよびを経て、下部薄膜コイル導体2aと上
部薄膜コイル導体2baが絶縁層3と膜状磁心9を介し
て積層されてなる積層コイル5の両端のコイル端子5a
(図1参照)に接続される。このようにして表面実装手
段を備えたコイルユニットが構成される。前記積層コイ
ル5は保護膜7により、被覆され、更にその上をモール
ド部材17により被覆されている。保護膜7は積層コイ
ル5が形成された後、外気による変質、ゴミの付着の阻
止等を目的とするものであり、モールド部材17は外力
による破壊の防止等を目的とするものである。A coil terminal 5a provided on the coil substrate 1 of the chip-shaped coil 8 of the first embodiment shown in FIG. 1 is attached to the connection electrodes 12a and 12b on the mounting substrate 10 by a conductive adhesive such as solder. 15 are connected. Further, the chip coil 8 and the conductive adhesive 15 are covered and protected by a mold member 17 made of an insulating resin formed on the mounting substrate 10. As shown in FIGS. 4 and 5, in the surface mount type coil of this embodiment, the solder electrodes 11a and 11b
a, 13b and the coil terminals 5a at both ends of the laminated coil 5 in which the lower thin film coil conductor 2a and the upper thin film coil conductor 2ba are laminated via the insulating layer 3 and the film core 9.
(See FIG. 1). Thus, a coil unit including the surface mounting means is configured. The laminated coil 5 is covered with a protective film 7, and further covered with a mold member 17. After the laminated coil 5 is formed, the protective film 7 is for the purpose of preventing deterioration due to outside air and adhesion of dust, and the like, and the mold member 17 is for preventing destruction by an external force.
【0021】このような本実施例によれば、取付基板1
0およびモールド部材17の寸法を適切に選択すること
により、外力に強く、自動化のハンドリングに適し、
又、下面の半田電極により実装の半田付けが容易な表面
実装型コイルを提供することができる。即ち、チップ状
コイルそのものは、巻数も多く、生産能率も高いのであ
るが、そのままでは、機械的強度も十分でなく、取扱い
性も悪く、実装ができないわけではないが、実装作業中
に問題を起こし易い。本実施例のように表面実装型とす
ることにより、前記チップ状コイルの長所を生かし、且
つ実装も確実で容易にできる薄膜コイルユニットが実現
されたのである。According to this embodiment, the mounting substrate 1
By appropriately selecting the dimensions of the mold member 17 and the mold member 17, it is strong against external force and suitable for automation handling.
Further, it is possible to provide a surface-mount type coil in which the soldering of the mounting is easy by the solder electrode on the lower surface. In other words, the chip-shaped coil itself has a large number of turns and a high production efficiency, but as it is, the mechanical strength is not sufficient, the handling is poor, and it is not impossible to mount it. Easy to wake up. By adopting the surface mounting type as in the present embodiment, a thin film coil unit that can make use of the advantages of the chip-shaped coil and that can be mounted reliably and easily is realized.
【0022】次に本実施例の表面実装型コイルに於いて
は必要に応じ、以下に述べるように磁気シールド手段を
付加することもできる。図6は本実施例の表面実装型コ
イルの前記モールド部材17を囲むようにしてに磁性材
又は導電材よりなる磁気シールドカバー19が取り付け
られた状態を示す。図6に示すように、磁気シールドカ
バー19は四角いキャップ状をなし、一対の側壁が突出
し、突出部19aがコイル基板1の一対の端面を挟み係
合し、圧入又は接着により装着、固定される。前記磁気
シールドカバー19により、外部の電磁波又は磁界が前
記チップ状コイルから遮断され、ノイズの発生が阻止さ
れる。Next, in the surface mount type coil of the present embodiment, if necessary, a magnetic shield means can be added as described below. FIG. 6 shows a state in which a magnetic shield cover 19 made of a magnetic material or a conductive material is attached so as to surround the mold member 17 of the surface-mount type coil of this embodiment. As shown in FIG. 6, the magnetic shield cover 19 has a square cap shape, a pair of side walls protrudes, and the protruding portions 19a sandwich and engage a pair of end surfaces of the coil substrate 1, and are mounted and fixed by press fitting or bonding. . The magnetic shield cover 19 blocks external electromagnetic waves or magnetic fields from the chip-shaped coil, thereby preventing noise.
【0023】次に本実施例の表面実装型コイルの製造方
法につき説明する。図7(a)は本実施例の表面実装型
コイルの製造方法を示す上面図であり、図7(b)は図
(a)のAーA断面図である。図に於いて20は分離さ
れて前記取付基板10となる絶縁性の母材を有する集合
基板であり、該集合基板20には前記の半田電極11
a、11b、接続電極12a、12bおよび引き出し線
13a、13bよりなる配線セットの複数の組がマトリ
ックス状に所定間隔で設けられている。6は集合基板2
0に設けられたスルーホールであり、その内壁に前記引
き出し線13a、13bが互いに分離されて設けられて
いる。集合基板20の上面の各配線セットの対応する位
置にそれぞれ図1および図2に示したチップ状コイル8
を載置しコイル導体端子5aを前記接続電極12a、1
2bに、図示しない半田等の導電性接着剤により接続す
る。Next, a method of manufacturing the surface mount type coil of this embodiment will be described. FIG. 7A is a top view illustrating the method for manufacturing the surface-mounted coil of the present embodiment, and FIG. 7B is a cross-sectional view taken along the line AA of FIG. In the drawing, reference numeral 20 denotes an aggregate substrate having an insulating base material which is separated and becomes the mounting substrate 10;
A plurality of sets of wiring sets including a, 11b, connection electrodes 12a, 12b, and lead lines 13a, 13b are provided at predetermined intervals in a matrix. 6 is the collective board 2
The through-holes 13a and 13b are provided on the inner wall of the through-hole 13a. The chip-shaped coils 8 shown in FIGS. 1 and 2 are respectively provided at positions corresponding to the respective wiring sets on the upper surface of the aggregate substrate 20.
And the coil conductor terminal 5a is connected to the connection electrodes 12a, 1
2b is connected by a conductive adhesive such as solder (not shown).
【0024】次に前記各チップ状コイル8を被覆するモ
ールド部材17の縦方向の連続体を成形型等を用いて集
合基板20上に形成する。次に、カッターにより前記ス
ルーホール6を切断する位置に於いて集合基板20に縦
方向切断線pおよび横方向の切断線qに沿って切断スリ
ット入れ、分割することにより図4示す個々の表面実装
型コイルを形成する。このようにして本実施例において
は、高い生産性において、表面実装型コイルを製造する
ことができる。すなわち、チップ状コイルの製造におい
てはすでに述べたように多数個取りが出来、これを用い
た表面実装型コイルの製造においても多数個取りができ
るので、全体として生産性を顕著に高めることができ
る。Next, a continuous body of the mold member 17 covering the chip-shaped coils 8 in the vertical direction is formed on the collective substrate 20 using a molding die or the like. Next, a cutting slit is formed along the vertical cutting line p and the horizontal cutting line q in the collective substrate 20 at a position where the through hole 6 is cut by the cutter, and the substrate is divided into individual surface mounts as shown in FIG. Form a mold coil. In this way, in this embodiment, a surface-mount type coil can be manufactured with high productivity. That is, in the manufacture of a chip-shaped coil, as described above, a large number of pieces can be formed, and in the manufacture of a surface-mount type coil using the same, a large number of pieces can be formed, so that the productivity as a whole can be significantly increased. .
【0025】図8は本実施例の表面実装型コイルの製造
方法の変形例を示す上面図である。図8(a)は集合基
板20上形成された表面実装型コイルの集合体を示し、
図8(b)は前記集合体を切断して分離された表面実装
型コイルの帯状の連続体を示す。図8(a)において、
集合基板20には導通用のスルーホール6はマトリック
ス状に配置された各配線セットのマトリクスの4隅に設
けられ、折り欠き用孔6bはスルーホール6の縦方向の
中間の位置に設けられている。集合基板20の配線の構
造は図7に示した集合基板と同様である。図7に示した
実施例と同様にして集合基板20の上に表面実装型コイ
ルとなる構成要素を形成した後、カッターにより前記ス
ルーホール6を切断する位置に於いて横方向の切断線q
に沿って切断スリット入れ、分割することにより、図8
(b)に示すような折り欠き用孔6bを挟んで接続され
てなる表面実装型コイルの帯状の連続体が形成される。FIG. 8 is a top view showing a modification of the method of manufacturing the surface mount type coil according to this embodiment. FIG. 8A shows an assembly of surface-mounted coils formed on the assembly board 20,
FIG. 8 (b) shows a strip-shaped continuum of the surface-mounted coil separated by cutting the assembly. In FIG. 8A,
The through holes 6 for conduction are provided at the four corners of the matrix of each wiring set arranged in a matrix on the collective substrate 20, and the notches 6 b are provided at intermediate positions in the vertical direction of the through holes 6. I have. The wiring structure of the collective substrate 20 is the same as that of the collective substrate shown in FIG. After forming a component to be a surface-mounted coil on the collective substrate 20 in the same manner as in the embodiment shown in FIG. 7, a cutting line q in the horizontal direction is formed at a position where the through hole 6 is cut by a cutter.
Fig. 8
A strip-shaped continuous body of the surface mount type coil formed by connecting the notch hole 6b as shown in FIG.
【0026】実装に際しては表面実装型コイルを単数又
は複数の必要個数だけ折り欠いて使用する。即ち、回路
に必要とされるインダクタンスの状況に応じ、複数の表
面実装型コイルが互いに電気的に接続され又は分離され
て他の回路要素と接続されるようにマザーボードの配線
を形成し、一回の実装により、複数個の表面実装型コイ
ルの実装を行うこともできる。At the time of mounting, one or a plurality of required surface mount type coils are cut and used. That is, depending on the state of the inductance required for the circuit, the wiring of the motherboard is formed such that a plurality of surface mount coils are electrically connected to each other or separated from each other and connected to other circuit elements. , Mounting of a plurality of surface mount coils can be performed.
【0027】(実施例3)本発明の他の実施の形態の一
つである第3の実施例として、他の一つのチップ状コイ
ルおよびこのチップ状コイルを用いた表面実装型コイル
につき図面を用いて説明する。図9は本実施例における
チップ状コイルを示す斜視図であり、図10(a)は図
9のAーA断面図であり、図10(b)は図9のB−B
断面図である。図9においては図10(a)および図1
0(b)に示す絶縁層3および保護膜7の図示は省略し
てある。図9および図10において、1は絶縁性のコイ
ル基板であり、5aはコイル基板1の上面に設けられた
導電材よりなるコイル端子である。2e、2f、2gは
それぞれ1層目、2層目、3層目の金属等の導電性薄膜
よりなる薄膜コイル導体である。(Embodiment 3) As a third embodiment which is one of the other embodiments of the present invention, another chip coil and a surface mount type coil using this chip coil will be described with reference to the drawings. It will be described using FIG. 9 is a perspective view showing a chip-shaped coil in the present embodiment, FIG. 10A is a cross-sectional view taken along a line AA in FIG. 9, and FIG.
It is sectional drawing. In FIG. 9, FIG. 10 (a) and FIG.
The illustration of the insulating layer 3 and the protective film 7 shown in FIG. 9 and 10, reference numeral 1 denotes an insulating coil substrate, and reference numeral 5a denotes a coil terminal made of a conductive material provided on the upper surface of the coil substrate 1. Reference numerals 2e, 2f, and 2g denote thin-film coil conductors made of conductive thin films such as first-, second-, and third-layer metals, respectively.
【0028】1層目の薄膜コイル導体2eは方形の空間
を囲み、一部にスリット22aが設けられて非閉鎖型と
なり、巻出し部には外方に延びる接続部2hを有する略
方形のループ状のパターン形状をなしている。2層目の
薄膜コイル導体2fは同様の方形の空間を囲み、一部に
スリット22bが設けられて非閉鎖型となる略方形のル
ープ状のパターン形状をなしている。3層目の薄膜コイ
ル導体2gは同様の空間を囲み、一部にスリット22c
が設けられて非閉鎖型となり、巻終わり部には外方に延
びる接続部2jを有する略方形のるループ状のパターン
形状をなしている。1層目の薄膜コイル導体2eは前記
コイル端子5aを予め設けてあるコイル基板1の上に形
成されている。前記薄膜コイル導体2eの接続部2hは
前記コイル端子5aと一部が重なって形成され導通がな
される。9a、9bおよび9cはそれぞれ前記1層目の
薄膜コイル導体2e、2層目の薄膜コイル導体2fおよ
び3層目の薄膜コイル導体2gがそれぞれ囲む空間内に
これら薄膜コイル導体と分離されて設けられた磁性材よ
りなる1層目、2層目および3層目の膜状磁心である。
1層目の膜状磁心9aはコイル基板1上に設けられてい
る。The first-layer thin-film coil conductor 2e surrounds a rectangular space, is provided with a slit 22a in a part thereof, is non-closed, and has a substantially rectangular loop having a connecting portion 2h extending outward at an unwinding portion. It has a shape of a pattern. The second-layer thin-film coil conductor 2f surrounds a similar rectangular space, and has a slit 22b provided in a part thereof to form a non-closed, substantially rectangular loop-shaped pattern. The third-layer thin-film coil conductor 2g surrounds the same space, and partially has a slit 22c.
Is provided, and is a non-closed type, and has a substantially square loop-shaped pattern shape having an outwardly extending connecting portion 2j at an end portion of the winding. The first-layer thin-film coil conductor 2e is formed on the coil substrate 1 on which the coil terminals 5a are provided in advance. The connection portion 2h of the thin-film coil conductor 2e is formed so as to partially overlap the coil terminal 5a, and conduction is achieved. Reference numerals 9a, 9b and 9c are provided separately from the thin-film coil conductors in spaces respectively surrounded by the first-layer thin-film coil conductor 2e, the second-layer thin-film coil conductor 2f and the third-layer thin-film coil conductor 2g. The first, second, and third layers of the film-shaped magnetic core are made of a magnetic material.
The first layered film core 9 a is provided on the coil substrate 1.
【0029】3aは1層目の薄膜コイル導体2eおよび
1層目の膜状磁心9aの上に形成された下部絶縁層であ
り、該下部絶縁層3aの上に前記2層目の薄膜コイル導
体2fおよび2層目の膜状磁心9bが形成されている。
3bは2層目の薄膜コイル導体2fおよび2層目の膜状
磁心9bの上に形成された上部絶縁層であり、該上部絶
縁層3bの上に前記3層目の薄膜コイル導体2gおよび
3層目の膜状磁心9cが形成されている。下部絶縁層3
aには薄膜コイル導体2eと薄膜コイル導体2fが平面
的に重なる位置で、且つ薄膜コイル導体2eの時計周り
の巻き終わりの位置に近く、薄膜コイル導体2fの時計
周りの巻き始めの位置に近い位置にスルーホール4aが
設けられている。そして、2層目の薄膜コイル導体2f
が形成される際にその導電材がスルーホール4a内に充
填され、この部分において1層目の薄膜コイル導体2e
との導通がなされる。上部絶縁層3bにも同様の役割を
なすスルーホール4bが設けられており、、このスルー
ホール4bの部分において、3層目の薄膜コイル導体2
gと2層目の薄膜コイル導体2fとの導通がなされる。Reference numeral 3a denotes a lower insulating layer formed on the first-layer thin-film coil conductor 2e and the first-layer film core 9a, and the second-layer thin-film coil conductor is formed on the lower insulating layer 3a. A film core 9b of the second layer and the second layer is formed.
Reference numeral 3b denotes an upper insulating layer formed on the second-layer thin-film coil conductor 2f and the second-layer film core 9b, and the third-layer thin-film coil conductors 2g and 3b are formed on the upper insulating layer 3b. The film core 9c of the layer is formed. Lower insulating layer 3
In a, a position where the thin-film coil conductor 2e and the thin-film coil conductor 2f overlap in a plane, near the clockwise end position of the thin-film coil conductor 2e, and close to the clockwise start position of the thin-film coil conductor 2f. A through hole 4a is provided at the position. Then, the second-layer thin-film coil conductor 2f
Is formed, the conductive material is filled in the through-hole 4a, and in this portion, the first-layer thin-film coil conductor 2e is formed.
Is conducted. The upper insulating layer 3b is also provided with a through-hole 4b having a similar function. In the through-hole 4b, the third layer of the thin-film coil conductor 2 is formed.
g and the second-layer thin-film coil conductor 2f are electrically connected.
【0030】このようにして、前記膜状磁心9a、9
b、9cの存在する空間の周りに時計方向に略3回回巻
する立体的な薄膜コイルとして積層コイル5が形成され
る。この積層コイル5の上に3層目の薄膜コイル導体2
gの前記接続部2jおよび前記コイル端子5aの端部を
残してコイル基板1にかけて全体を覆う保護膜膜7が形
成されている。接続部2jの表面には金メッキ等が施さ
れ、ワイヤーボンデイングの為の接続用のパッド端子5
bとなる。このようにしてチップ状コイル8が構成され
ている。このように本実施例のチップ状コイルは8は膜
状磁心9の周りに複数回回巻された積層コイル5を有す
るので、そのインダクタンスが効果的に高められてい
る。Thus, the film cores 9a, 9a
The laminated coil 5 is formed as a three-dimensional thin-film coil wound approximately three times clockwise around the space where b and 9c exist. On this laminated coil 5, a third layer thin film coil conductor 2
A protective film 7 covering the whole of the coil substrate 1 except for the end of the connection portion 2j and the end of the coil terminal 5a is formed. The surface of the connection part 2j is plated with gold or the like, and the connection pad terminal 5 for wire bonding is provided.
b. Thus, the chip-shaped coil 8 is configured. As described above, since the chip-shaped coil 8 of the present embodiment has the laminated coil 5 wound multiple times around the film-shaped magnetic core 9, the inductance is effectively increased.
【0031】本実施例のチップ状コイル8に於いては、
磁心9の材料としては純鉄等の導電性の磁性材料と、フ
ェライト等の導電性のない磁性材料のいずれをも用いる
ことができる。膜状磁心9の材料としては導電性の磁性
材を用いて本実施例のチップ状コイルを製造する際に
は、コイル基板1または絶縁層3の上に薄膜コイル導体
2と膜状磁心9を同一の導電性の磁性材を用い、蒸着、
スパッタリング等に続くフォトリソグラフィにより、同
時に形成することができる。従って図1に示した第1の
実施例に示したのと同様の方法により、半導体集積回路
の製造にも用いられている蒸着、スパッター、CVD、
フォトリソグラフィ等の技術を用いることにより製造す
ることができる。従って小型のものを多数個取りによ
り、高い生産性において製造することができる。In the chip coil 8 of this embodiment,
As the material of the magnetic core 9, any of a conductive magnetic material such as pure iron and a non-conductive magnetic material such as ferrite can be used. When manufacturing the chip-shaped coil of this embodiment using a conductive magnetic material as the material of the film-shaped core 9, the thin-film coil conductor 2 and the film-shaped core 9 are placed on the coil substrate 1 or the insulating layer 3. Using the same conductive magnetic material, evaporation,
It can be formed simultaneously by photolithography following sputtering or the like. Therefore, by the same method as shown in the first embodiment shown in FIG. 1, the vapor deposition, sputtering, CVD,
It can be manufactured by using a technique such as photolithography. Therefore, it is possible to manufacture a large number of small products with high productivity.
【0032】又、膜状磁心9の材料としては導電性のな
い磁性材を用いて本実施例のチップ状コイルを製造する
際には、コイル基板1または同一の絶縁層3の上に導電
材の蒸着、スパッタリング等に続くフォトリソグラフィ
により薄膜コイル導体を、非導電性の磁性材の蒸着、ス
パッタリング等に続くフォトリソグラフィにより膜状磁
心9をそれぞれ別々に順次形成することができる。従っ
て上記と同様の技術を用いることにより、小型のものを
多数個取りにより、高い生産性において製造することが
できる。When the chip-shaped coil of this embodiment is manufactured by using a magnetic material having no conductivity as the material of the film-shaped magnetic core 9, the conductive material is placed on the coil substrate 1 or the same insulating layer 3. The thin film coil conductor can be formed separately and sequentially by photolithography following deposition and sputtering of a non-conductive magnetic material and the photolithography subsequent to deposition and sputtering and the like. Therefore, by using the same technology as described above, it is possible to manufacture a large number of small products with high productivity.
【0033】図11は図9および図10に示したチップ
状コイルの変形例を示す断面図であり、図10(b)に
相当する図である。図11において、3a、3bはそれ
ぞれ1層目、2層目の薄膜コイル導体2e、2fの上に
形成された下部縁層および上部絶縁層である。2gは該
上部絶縁層3bの上に形成された3層目の薄膜コイル導
体である。1層目、2層目および3層目の薄膜コイル導
体2e、2f、および2gの形状は図9に示したチップ
状コイルの場合と同様であり、3層目の薄膜コイル導体
2gには接続部2jが含まれている。該3層目の薄膜コ
イル導体2gの上に接続部2jの部分を残すようにし
て、ポリイミドよりなる下部保護膜7aが形成されてい
る。前記各絶縁層3a、3b、および下部保護膜7aに
は前記各薄膜コイル導体が囲む空間内に磁心孔4aが設
けられている。そして下部絶縁層3a、上部絶縁層3b
には更に薄膜コイル導体2eと2fおよび2fと2gを
それぞれ導通する図示しないスルーホールがそれぞれ設
けられている。前記磁心孔4a内には磁性材よりなる膜
状磁心9が充填されて形成されている。該膜状磁心9お
よび前記下部保護膜7aの上にポリイミドよりなる上部
保護膜7bが前記接続部2jの部分を残すようにして形
成されている。FIG. 11 is a sectional view showing a modified example of the chip-shaped coil shown in FIGS. 9 and 10, and corresponds to FIG. 10B. In FIG. 11, reference numerals 3a and 3b denote a lower edge layer and an upper insulating layer formed on the first and second thin film coil conductors 2e and 2f, respectively. 2g is a third-layer thin-film coil conductor formed on the upper insulating layer 3b. The shapes of the first-layer, second-layer and third-layer thin-film coil conductors 2e, 2f and 2g are the same as those of the chip-shaped coil shown in FIG. 9, and are connected to the third-layer thin-film coil conductor 2g. Unit 2j is included. A lower protective film 7a made of polyimide is formed so as to leave the connection portion 2j on the third layer thin film coil conductor 2g. Each of the insulating layers 3a and 3b and the lower protective film 7a is provided with a magnetic core hole 4a in a space surrounded by each of the thin film coil conductors. Then, the lower insulating layer 3a and the upper insulating layer 3b
Are further provided with through holes (not shown) for conducting the thin film coil conductors 2e and 2f and 2f and 2g, respectively. The magnetic core hole 4a is filled with a film-shaped magnetic core 9 made of a magnetic material. An upper protection film 7b made of polyimide is formed on the film core 9 and the lower protection film 7a so as to leave the connection portion 2j.
【0034】他の点については図9のチップ状コイルと
同様である。本例に於いては各薄膜コイル導体と磁心孔
4a等を有する各絶縁層および下部保護膜7aを交互に
積層して形成した後、磁性材の蒸着、スパッタリング等
に続くフォトリソグラフィにより膜状磁心9を磁心用孔
4aに形成する。このように本例のチップ状コイル8は
膜状磁心9の周りに複数回回巻された積層コイル5を備
えているので、図9に示したチップ状コイルと同様にイ
ンダクタンスが効果的に高められている。そして、集積
回路と同様にして多数個取り技術を適用することができ
るので小型のものを高い生産性において製造することが
できる。The other points are the same as those of the chip coil of FIG. In this example, after each thin film coil conductor, each insulating layer having the magnetic core hole 4a and the like and the lower protective film 7a are alternately laminated and formed, the film core is formed by photolithography following deposition of a magnetic material, sputtering and the like. 9 is formed in the magnetic core hole 4a. As described above, the chip-shaped coil 8 of the present example includes the laminated coil 5 wound a plurality of times around the film-shaped magnetic core 9, and thus the inductance is effectively increased similarly to the chip-shaped coil illustrated in FIG. ing. In addition, since the multi-cavity technology can be applied in the same manner as in the case of an integrated circuit, a small product can be manufactured with high productivity.
【0035】図12は図9および図10に示したチップ
状コイル8又は図11に示したチップ状コイル8を用い
た本実施例の表面実装型コイルを示す斜視図である。図
12に於いて、10は絶縁材よりなる取付基板であり、
11aおよび11bは取付基板10の下面に設けられた
一対の半田電極、12は取付基板10の上面に設けられ
た接続電極、25はワイヤーボンデイングの為の接続用
パッドである。5bはチップ状コイル8の上面に露出し
ている前記パッド端子である。13aおよび13cはそ
れぞれ前記半田電極11aと接続電極12および半田電
極11bと接続用パッド25を接続する引き出し線であ
る。引き出し線13a、16cはすでに述べた公知の配
線技術により設けられた取付基板10の側面部の配線を
経て上面部と下面部が接続された配線となっている。取
付基板10上には図9(a)に示したチップ状コイルの
コイル基板1に設けられた前記コイル端子5aが前記接
続電極12に半田等の導電性接着剤15により接続され
ている。FIG. 12 is a perspective view showing a surface mount type coil of this embodiment using the chip coil 8 shown in FIGS. 9 and 10 or the chip coil 8 shown in FIG. In FIG. 12, reference numeral 10 denotes a mounting board made of an insulating material,
11a and 11b are a pair of solder electrodes provided on the lower surface of the mounting substrate 10, 12 is a connecting electrode provided on the upper surface of the mounting substrate 10, and 25 is a connecting pad for wire bonding. 5b is the pad terminal exposed on the upper surface of the chip coil 8. Reference numerals 13a and 13c denote lead lines for connecting the solder electrode 11a to the connection electrode 12 and the solder electrode 11b to the connection pad 25, respectively. The lead-out lines 13a and 16c are wirings in which the upper surface and the lower surface are connected via the wiring on the side surface of the mounting board 10 provided by the known wiring technology described above. On the mounting substrate 10, the coil terminals 5a provided on the coil substrate 1 of the chip-shaped coil shown in FIG. 9A are connected to the connection electrodes 12 by a conductive adhesive 15 such as solder.
【0036】一方、前記パッド端子5bと取付基板10
に設けられた接続用パッド25とはワイヤーボンデイン
グによりワイヤー27により接続される。そして更に前
記チップ状コイル8、導電接着材15、ワイヤー27お
よび接続用パッド25は前記取付基板10上に形成され
た絶縁性の樹脂よりなるモールド部材17により被覆さ
れ、保護されている。このような構成の本実施例の表面
実装型コイルは図4に示した第2の実施例の表面実装型
コイルと同様に、容易で確実な実装ができるとともに、
同様にして多数個取りにより、能率よく製造することが
できる。On the other hand, the pad terminals 5b and the mounting substrate 10
Are connected to the connection pads 25 provided by the wire 27 by wire bonding. Further, the chip coil 8, the conductive adhesive 15, the wires 27 and the connection pads 25 are covered and protected by a molding member 17 formed on the mounting substrate 10 and made of an insulating resin. The surface mount type coil of the present embodiment having such a configuration can be easily and reliably mounted similarly to the surface mount type coil of the second embodiment shown in FIG.
Similarly, efficient production can be achieved by multi-cavity production.
【0037】(実施例4)本発明の他の実施の形態の一
つである第4の実施例として、他の一つのチップ状コイ
ルにつき図面を用いて説明する。図13は本実施例のチ
ップ状コイルの薄膜コイル導体のおよび膜状磁心の形状
を示す図示しないコイル基板の板面に並行な2の断面に
於ける断面図である。図13において、9は膜状磁心
を、2mは奇数層目の薄膜コイル導体を、2nは偶数層
目の薄膜コイル導体を示す。奇数層目の薄膜コイル導体
2mは左巻きの渦巻形状をなし、偶数層目の薄膜コイル
導体2nは右巻きの渦巻形状をなしており、いずれも膜
状磁心9と分離しこれを取り囲むように配置されてい
る。薄膜コイル導体2mと薄膜コイル導体2nはすでに
説明したのと同様にして絶縁層を介して交互に積層され
ている。そして内端B又は外端Aの一方又は両方におい
て、絶縁層に設けたスルーホールを介して互いに接続さ
れる。Example 4 As a fourth example of another embodiment of the present invention, another chip coil will be described with reference to the drawings. FIG. 13 is a cross-sectional view taken along a line 2 parallel to the plate surface of a coil substrate (not shown) showing the shapes of the thin-film coil conductor and the film-shaped magnetic core of the chip-shaped coil of this embodiment. In FIG. 13, reference numeral 9 denotes a film core, 2m denotes an odd-numbered layer thin-film coil conductor, and 2n denotes an even-numbered layer thin-film coil conductor. The odd-numbered thin-film coil conductor 2m has a left-handed spiral shape, and the even-numbered thin-film coil conductor 2n has a right-handed spiral shape, all of which are separated from and surround the film-shaped magnetic core 9. Have been. The thin-film coil conductors 2m and the thin-film coil conductors 2n are alternately stacked via an insulating layer in the same manner as described above. Then, at one or both of the inner end B and the outer end A, they are connected to each other via through holes provided in the insulating layer.
【0038】例えば、1層目の薄膜コイル導体2mと2
層目の薄膜コイル導体2nは内端Bm、Bnにおいて接
続される。これにより、1層目の薄膜コイル導体2mの
外端Amから流入した電流は時計方向に複数回巻してそ
の内端Bmを経て2層目のコイル2nの内端Bnから時
計方向に複数回回巻してその外端Anから流出する。更
に3層目のコイル2mが積層された場合には2層目の外
端Anから流出した電流は3層目のコイル2mの外端A
mを経て時計方向に複数回回巻してその内端Bmから流
出する。このようにして、各層において複数の巻数を有
し、全体として前記膜状磁心9の周りに、同一方向に加
算的に複数回回巻する積層コイルが構成される。本実施
例のチップ状コイルもすでに説明したのと同様の理由に
より、インダクタンスを効果的に高め、且つ、小型のも
のを高い生産性において製造することができる。For example, the first-layer thin-film coil conductors 2m and 2m
The thin-film coil conductors 2n of the layer are connected at inner ends Bm and Bn. As a result, the current flowing from the outer end Am of the first-layer thin-film coil conductor 2m is wound a plurality of times in the clockwise direction, passes through the inner end Bm, and is turned clockwise a plurality of times from the inner end Bn of the second-layer coil 2n. It is wound and flows out from its outer end An. Further, when the coil 2m of the third layer is stacked, the current flowing from the outer end An of the second layer is equal to the outer end A of the coil 2m of the third layer.
The wire is wound a plurality of times in the clockwise direction through m and flows out from the inner end Bm. In this way, a laminated coil having a plurality of turns in each layer and being additionally wound a plurality of times in the same direction around the film core 9 is formed as a whole. For the same reason as described above, the chip-shaped coil of this embodiment can effectively increase the inductance and can manufacture a small-sized coil with high productivity.
【0039】(実施例5)本発明の他の実施の形態の一
つである第5の実施例として、他の一つのチップ状コイ
ルにつき図面を用いて説明する。図14は本実施例とし
て、積層コイルを有するモノリシック集積回路の構成の
一部を示す断面図である。本実施例のチップ状コイルは
単一の半導体チップ上に構成されたモノリシック集積回
路の一構成要素として他の構成要素とともに形成された
積層コイルを有するものである。図12に於いて30は
n型シリコンを母材とする半導体基板である。32、3
4および36はそれぞれ半導体基板30に設けられた積
層コイル、MOSFETおよびキャパシタであり、一体
として作りこまれている。(Example 5) As a fifth example of another embodiment of the present invention, another chip coil will be described with reference to the drawings. FIG. 14 is a cross-sectional view showing a part of the configuration of a monolithic integrated circuit having a laminated coil as the present embodiment. The chip-shaped coil of this embodiment has a laminated coil formed together with other components as one component of a monolithic integrated circuit formed on a single semiconductor chip. In FIG. 12, reference numeral 30 denotes a semiconductor substrate mainly made of n-type silicon. 32, 3
Reference numerals 4 and 36 denote a laminated coil, a MOSFET, and a capacitor provided on the semiconductor substrate 30, respectively, which are integrally formed.
【0040】前記積層コイル32は図1および図2に示
した第1の実施例のチップ状コイルに於ける積層コイル
5と同様の構造をなす。ここで2aはAlの下部薄膜コ
イル導体であり、3aは該下部薄膜コイル導体2aの上
に形成されたSiO2 の下部絶縁層であり、9は該下部
絶縁層3aの上に形成された純鉄等の磁性材よりなる膜
状磁心であり、3bは該膜状磁心9の上に形成されたS
iO2 の上部絶縁層であり、2bは該上部絶縁層3bの
上に形成されたAlの上部薄膜コイル導体である。4は
前記下部絶縁層3aおよび上部絶縁層3bに設けられた
スルーホールである。The laminated coil 32 has the same structure as the laminated coil 5 in the chip-shaped coil of the first embodiment shown in FIGS. Here, 2a is a lower thin-film coil conductor of Al, 3a is a lower insulating layer of SiO2 formed on the lower thin-film coil conductor 2a, 9 is pure iron formed on the lower insulating layer 3a. 3b is a film-shaped magnetic core made of a magnetic material such as
An upper insulating layer of iO2, and 2b is an upper thin-film coil conductor of Al formed on the upper insulating layer 3b. 4 is a through hole provided in the lower insulating layer 3a and the upper insulating layer 3b.
【0041】41、42、43、はそれぞれMOSFE
T34のp+のソース、SiO2 のゲート絶縁層、p+
のドレインであり、45、46、47はそれぞれAlの
ソース電極、ゲート電極、ドレイン電極である。これら
の要素により、公知のpーMOSFETが構成されてい
る。51、52、53はそれぞれキャパシタ36を構成
するp+の下部電極、SiO2 のキャパシタ絶縁層、A
lの上部電極である。56は前記の各構成要素を被覆す
るポリイミドよりなる絶縁性の保護膜である。Reference numerals 41, 42 and 43 denote MOSFEs, respectively.
T34 p + source, SiO2 gate insulating layer, p +
, And 45, 46 and 47 are a source electrode, a gate electrode and a drain electrode of Al, respectively. These elements constitute a known p-MOSFET. Reference numerals 51, 52, and 53 denote a p + lower electrode constituting the capacitor 36, a capacitor insulating layer of SiO2,
1 is an upper electrode. Reference numeral 56 denotes an insulating protective film made of polyimide which covers each of the above components.
【0042】以下、本実施例のモノリシック集積回路の
製造プロセスについて略述する。図14に於いて、まず
n型シリコン基板にp+のイオン打ち込みを行い、MO
SFET34のソース41、ドレイン43とキャパシタ
36の下部電極51等を形成する。次に、Al膜をスパ
ッタし、エッチングすることにより、積層コイル32の
下部薄膜コイル導体2aを形成する。次に、MOSFE
T34のSiO2 のゲート絶縁層42を、蒸着、エッチ
ングにより形成する。この過程において、シリコン基板
30上の引き出し用の電極のスペースを除き多くの部分
も同時に絶縁層SiO2 によって覆う、即ち、積層コイ
ル32の下部絶縁層3a、キャパシタ36のキャパシタ
絶縁層52等もこのとき形成される。Hereinafter, the manufacturing process of the monolithic integrated circuit of this embodiment will be briefly described. In FIG. 14, first, p + ions are implanted into an n-type silicon substrate,
The source 41 and the drain 43 of the SFET 34 and the lower electrode 51 of the capacitor 36 are formed. Next, the lower thin-film coil conductor 2a of the laminated coil 32 is formed by sputtering and etching the Al film. Next, MOSFE
A T2 SiO2 gate insulating layer 42 is formed by vapor deposition and etching. In this process, many parts of the silicon substrate 30 are simultaneously covered with the insulating layer SiO2 except for the space for the lead-out electrode, that is, the lower insulating layer 3a of the laminated coil 32, the capacitor insulating layer 52 of the capacitor 36, and the like at this time. It is formed.
【0043】続いて、この絶縁層の上にAl膜をスパッ
タしエッチングすることにより、MOSFET34のソ
ース電極45、ゲート電極46、ドレイン電極47、キ
ャパシタ36の上部電極53、図示しない接続パッド下
地電極、その他の配線を形成する。次に、純鉄等の磁性
材膜をスパッタしエッチングすることにより積層コイル
32の膜状鉄心9を形成した後、すでに述べたのと同様
にして積層コイル32のSiO2 の上部絶縁層3bおよ
びAlの上部薄膜コイル2bと図示しないその引き出し
線を順次積層して形成する。次に、前記の構成要素およ
び前記半導体基板30に同時に形成された図示しない能
動素子および受動素子よりなる他の構成要素も含め、そ
れらの上にポリイミド樹脂の保護膜56をスピンナーで
塗布し、エッチングにより図示しない接続用パッドの部
分を除去する。その後、接続用パッドの下地のAl膜の
上にAuをメッキし接続用パッドを形成する。Subsequently, by sputtering and etching an Al film on the insulating layer, the source electrode 45, the gate electrode 46, the drain electrode 47 of the MOSFET 34, the upper electrode 53 of the capacitor 36, a connection pad base electrode (not shown), Other wiring is formed. Next, a film-shaped iron core 9 of the laminated coil 32 is formed by sputtering and etching a magnetic material film such as pure iron, and then the upper insulating layer 3b of SiO2 and the Al of the laminated coil 32 are formed in the same manner as described above. Is formed by sequentially laminating the upper thin-film coil 2b and its lead wire (not shown). Next, a protective film 56 of a polyimide resin is applied thereon by a spinner, including the above-described components and other components including an active element and a passive element (not shown) formed simultaneously on the semiconductor substrate 30, and etching is performed. To remove the connection pad (not shown). Thereafter, Au is plated on the Al film underlying the connection pads to form connection pads.
【0044】このようにして本実施例におけるモノリシ
ック集積回路においては、共通の半導体基板30のチッ
プ上に巻数が多く、インダクタンスが大きい積層コイル
をMOSFET、キャパシタおよびその他の能動素子又
は受動素子と一体として共通のプロセスにより作り込む
ことができる。従って、インダクター要素を必要とする
受信回路、発振回路、高周波測定回路等をワンチップで
極めて小型に構成することができる。このため、特性的
には外部雑音を拾いにくくなり、感度、信頼性に優れた
回路ユニットを提供することができる。又、製造の面に
於いては、コイルを接続するための個別の接合作業を必
要とせず、且つ多数個取りにより回路ユニットが形成で
きるので極めて生産能率が高くなる。なお、本実施例の
モノリシック集積回路を一般の回路基板に取り付けるに
は、前記接続用パッドをワイヤーボンデイングにより、
ワイヤーを介して、リードフレーム又は前記のような表
面実装用の取付基板に接続し、必要に応じ保護部材を被
覆する等して、実装部材を構成して取り付けを行う。As described above, in the monolithic integrated circuit according to the present embodiment, a laminated coil having a large number of turns and a large inductance is integrated with a MOSFET, a capacitor and other active or passive elements on a chip of the common semiconductor substrate 30. Can be created by a common process. Therefore, a receiving circuit, an oscillating circuit, a high-frequency measuring circuit, and the like that require an inductor element can be configured to be extremely small with one chip. For this reason, characteristically, it is difficult to pick up external noise, and a circuit unit excellent in sensitivity and reliability can be provided. Further, in terms of manufacturing, since a separate joining operation for connecting the coils is not required, and a circuit unit can be formed by taking a large number of pieces, production efficiency is extremely increased. In addition, in order to attach the monolithic integrated circuit of this embodiment to a general circuit board, the connection pads are bonded by wire bonding.
It is connected to a lead frame or a mounting board for surface mounting as described above via a wire, and if necessary, a protective member is coated, and the mounting member is formed and mounted.
【0045】本実施例に於いては、モノリシック集積回
路におけるインダクター要素として図1に示した第1の
実施例の積層コイルを用いたが、本発明はこれに限ら
ず、図9又は図11に示した第3の実施例のチップ状コ
イルに於ける積層コイル又は図13に示した第4の実施
例のチップ状コイルに於ける積層コイルと同様の積層コ
イルを構成要素としてモノリシック集積回路を構成する
こともできる。In this embodiment, the laminated coil of the first embodiment shown in FIG. 1 is used as an inductor element in a monolithic integrated circuit. However, the present invention is not limited to this, and the present invention is not limited to this. A monolithic integrated circuit is constructed using the laminated coil in the chip coil of the third embodiment shown in the drawing or the laminated coil similar to the laminated coil in the chip coil of the fourth embodiment shown in FIG. You can also.
【0046】[0046]
【発明の効果】以上説明したように、本発明によれば、
(1)平面寸法が小さくて巻線数が大で、インダクタン
スも効果的に高められたチップ状コイルを提供すること
ができる。(2)平面寸法が小さくて巻線数が大で、イ
ンダクタンスも効果的に高められた積層コイルを有し平
面寸法が小さいモノリシック集積回路のチップを提供す
ることができる。(3)コイル巻線数が大でインダクタ
ンスも効果的に高められた表面実装型コイルを提供する
ことができる。(4)かかるチップ状コイル、モノリシ
ック集積回路のチップおよび表面実装型コイルをいわゆ
る多数取りにより、高い生産能率により製造する製造方
法を提供することができる。As described above, according to the present invention,
(1) It is possible to provide a chip-shaped coil having a small plane dimension, a large number of windings, and an effectively increased inductance. (2) It is possible to provide a monolithic integrated circuit chip having a small planar dimension having a laminated coil having a small planar dimension, a large number of windings, and an effectively increased inductance. (3) It is possible to provide a surface mount type coil in which the number of coil turns is large and the inductance is effectively increased. (4) It is possible to provide a manufacturing method of manufacturing such a chip-shaped coil, a chip of a monolithic integrated circuit, and a surface-mount type coil at a high production efficiency by so-called multi-piece manufacturing.
【図1】本発明のチップ状コイルを示す上面図である。FIG. 1 is a top view showing a chip-shaped coil of the present invention.
【図2】図1の断面図であり、(a)はAーA断面図、
(b)はB−B断面図である。FIG. 2 is a cross-sectional view of FIG.
(B) is BB sectional drawing.
【図3】図1に示した本発明のチップ状コイルの変形例
を示す上面図である。FIG. 3 is a top view showing a modification of the chip coil of the present invention shown in FIG.
【図4】図1に示したチップ状コイルを用いた本発明の
表面実装型コイルを示す斜視図である。FIG. 4 is a perspective view showing a surface-mount type coil of the present invention using the chip-shaped coil shown in FIG.
【図5】図4に示す表面実装型コイルの部分断面図であ
る。FIG. 5 is a partial cross-sectional view of the surface mount type coil shown in FIG.
【図6】本発明の表面実装型コイルを示す斜視図であ
る。FIG. 6 is a perspective view showing a surface mount type coil of the present invention.
【図7】本発明の表面実装型コイルの製造方法を示す図
であり、(a)は上面図、(b)は(a)のAーA断面
図である。7A and 7B are diagrams showing a method for manufacturing a surface-mounted coil according to the present invention, wherein FIG. 7A is a top view and FIG. 7B is a cross-sectional view taken along line AA of FIG.
【図8】本発明の表面実装型コイルの製造方法を示す上
面図であり、(a)は集合基板の切断前の状態を示す
図、(b)は切断後の状態を示す図である。8A and 8B are top views showing a method of manufacturing a surface-mount type coil according to the present invention, wherein FIG. 8A is a diagram showing a state before cutting of an aggregate substrate, and FIG. 8B is a diagram showing a state after cutting.
【図9】本発明のチップ状コイルを示す斜視図である。FIG. 9 is a perspective view showing a chip-shaped coil of the present invention.
【図10】図9の断面図であり、(a)はAーA断面
図、(b)はB−B断面図である。10 is a cross-sectional view of FIG. 9, (a) is a cross-sectional view taken along line AA, and (b) is a cross-sectional view taken along line BB.
【図11】本発明のチップ状コイルを示す断面図であ
る。FIG. 11 is a sectional view showing a chip-shaped coil of the present invention.
【図12】図9又は図11に示したチップ状コイルを用
いた本発明の表面実装型コイルを示す斜視図である。FIG. 12 is a perspective view showing a surface-mounted coil of the present invention using the chip-shaped coil shown in FIG. 9 or FIG.
【図13】本発明のチップ状コイルに於ける薄膜コイル
導体および膜状磁心を示す断面図である。FIG. 13 is a sectional view showing a thin-film coil conductor and a film-shaped magnetic core in the chip-shaped coil of the present invention.
【図14】本発明のチップ状コイルとしてのモノリシッ
ク集積回路を示す断面図である。FIG. 14 is a cross-sectional view showing a monolithic integrated circuit as a chip-shaped coil of the present invention.
【図15】従来の表面実装型コイルを示す斜視図であ
る。FIG. 15 is a perspective view showing a conventional surface mount coil.
【図16】従来の表面実装型コイルを示す斜視図であ
る。FIG. 16 is a perspective view showing a conventional surface mount type coil.
1 コイル基板 2 薄膜コイル導体 3 絶縁層 4、6 スルーホール 4a 磁心孔 5、32 積層コイル 5a コイル端子 5b パッド端子 7 保護膜 8 チップ状コイル 9 膜状磁心 10 取付基板 11 半田電極 12 接続電極 13 引き出し線 15 導電接着材 17 モールド部材 19 磁気シールドカバー 20 集合基板 25 接続用パッド 27 ワイヤー 30 半導体基板 34 MOSFET 36 キャパシタ REFERENCE SIGNS LIST 1 coil substrate 2 thin film coil conductor 3 insulating layer 4, 6 through hole 4 a magnetic core hole 5, 32 laminated coil 5 a coil terminal 5 b pad terminal 7 protective film 8 chip coil 9 film core 10 mounting substrate 11 solder electrode 12 connection electrode 13 Lead wire 15 Conductive adhesive 17 Mold member 19 Magnetic shield cover 20 Collective substrate 25 Connection pad 27 Wire 30 Semiconductor substrate 34 MOSFET 36 Capacitor
Claims (7)
と該コイル基板上に介在層を介して多層に形成された薄
膜コイル導体を有する積層コイルを備えたチップ状コイ
ルに於いて、前記介在層は絶縁層および磁性材よりなる
膜状磁心を有し、前記薄膜コイル導体は上下2層よりな
り、各層の薄膜コイル導体は、互いに分離されて直線又
は曲線に沿って配列された複数の分離電極を有し、上層
の各分離電極の少なくとも一部については個々の分離電
極がその両端部に於いて下層の互いに隣り合う分離電極
の端部と重なる位置に配置され、前記絶縁層に設けられ
たスルーホールを介して上下に互いに接続されて、全体
として前記コイル基板の板面と並行なコイル軸および前
記膜状磁心の回りに複数回回巻する前記積層コイルが構
成されることを特徴とするチップ状コイル。1. A chip-shaped coil comprising a laminated coil having a coil substrate made of an insulating material or a semiconductor material and a thin-film coil conductor formed in multiple layers on the coil substrate with an intervening layer interposed therebetween, Has a film-shaped core made of an insulating layer and a magnetic material, the thin-film coil conductor is composed of two upper and lower layers, and the thin-film coil conductors of each layer are separated from each other by a plurality of separated electrodes arranged along a straight line or a curved line. With respect to at least a part of each of the separation electrodes in the upper layer, the individual separation electrodes are arranged at both ends thereof at positions overlapping the ends of the separation electrodes adjacent to each other in the lower layer, and provided on the insulating layer. The laminated coil is connected to each other vertically through a through hole, and is configured to be wound a plurality of times around the film axis and the coil axis parallel to the plate surface of the coil substrate as a whole. Chip coil.
と該コイル基板上に介在層を介して多層に形成された薄
膜コイル導体を有する積層コイルを備えたチップ状コイ
ルに於いて、前記介在層は絶縁層であり、各層の前記薄
膜コイル導体は一部が解放されたループの形状をなし、
そのループの少なくとも一方の端部付近に於いて互いに
上下の関係にある薄膜コイル導体同士が重なり合う位置
に配置され、前記絶縁層に設けられたスルーホールを介
して上下に互いに接続され、各層の前記薄膜コイル導体
のうち少なくとも1の薄膜コイル導体の囲む空間又はそ
の近傍に磁性材よりなる膜状磁心が設けられ、全体とし
て該膜状磁心および前記コイル基板の板面に垂直なコイ
ル軸の回りに複数回回巻する前記積層コイルが構成され
ることを特徴とするチップ状コイル。2. A chip-shaped coil comprising a laminated coil having a coil substrate made of an insulating material or a semiconductor material and a thin-film coil conductor formed in multiple layers on the coil substrate with an intervening layer interposed therebetween, Is an insulating layer, the thin-film coil conductor of each layer forms a partially open loop shape,
In the vicinity of at least one end of the loop, the thin-film coil conductors that are in a vertical relationship with each other are arranged at positions where they overlap with each other, and are connected to each other vertically through through holes provided in the insulating layer. A film core made of a magnetic material is provided in or near a space surrounded by at least one thin film coil conductor among the thin film coil conductors, and as a whole, around a coil axis perpendicular to the film core and the plate surface of the coil substrate. A chip-shaped coil, wherein the laminated coil is wound a plurality of times.
と該コイル基板上に介在層を介して多層に形成された薄
膜コイル導体を有する積層コイルを備えたチップ状コイ
ルに於いて、前記介在層は絶縁層であり、各層の前記薄
膜コイル導体として左巻き渦巻形状のものと右巻き渦巻
形状のものとが交互に積層され、これら渦巻形状の少な
くとも一方の端部に於いて互いに上下の関係にある薄膜
コイル導体同士が重なり合う位置に配置され、前記絶縁
層に設けられたスルーホールを介して上下に互いに接続
され、各層の前記渦巻形状の薄膜コイル導体のうち少な
くとも1の薄膜コイル導体の内側の空間又はその近傍に
磁性材よりなる膜状磁心が設けられ、全体として該膜状
磁心および前記コイル基板の板面に垂直なコイル軸の回
りに複数回回巻する前記積層コイルが構成されることを
特徴とするチップ状コイル。3. A chip-shaped coil comprising a laminated coil having a coil substrate made of an insulating material or a semiconductor material and a thin-film coil conductor formed in multiple layers on the coil substrate with an intervening layer interposed therebetween, Is an insulating layer, and the thin-film coil conductors of each layer are alternately laminated with a left-handed spiral shape and a right-handed spiral shape, and at least at one end of the spiral shape, they are in a vertical relationship with each other. A space inside the at least one thin-film coil conductor among the spiral-shaped thin-film coil conductors of each layer, wherein the thin-film coil conductors are arranged at positions where the thin-film coil conductors overlap with each other and are connected to each other vertically through through holes provided in the insulating layer; Alternatively, a film core made of a magnetic material is provided in the vicinity thereof, and a plurality of turns are wound around a coil axis perpendicular to the film core and the plate surface of the coil substrate as a whole. A chip-shaped coil comprising the laminated coil.
と該コイル基板上に介在層を介して多層に形成され、磁
性材よりなる膜状磁心の周りに回巻される薄膜コイル導
体を有する積層コイルを備えたチップ状コイルおよび絶
縁材よりなる基板の下面又は側面に半田電極が設けら
れ、上面に接続電極、パッド等の接続端子手段が設けら
れ、該接続端子手段と前記半田電極を接続する引き出し
線が設けられて構成される取付基板を備え、該取付基板
上に前記チップ状コイルが配置され、その積層コイルが
前記接続端子手段に電気的に接続され、前記チップ状コ
イルが前記取付基板上に形成されたモールド部材により
被覆された構成を有することを特徴とする表面実装型コ
イル。4. A laminate comprising: a coil substrate made of an insulating material or a semiconductor material; and a thin film coil conductor formed on the coil substrate with a plurality of layers interposed therebetween and wound around a film core made of a magnetic material. A solder electrode is provided on a lower surface or a side surface of a substrate made of a chip coil having a coil and an insulating material, and connection terminal means such as connection electrodes and pads are provided on an upper surface, and the connection terminal means is connected to the solder electrode. A mounting board provided with a lead wire, wherein the chip-shaped coil is disposed on the mounting board, the laminated coil is electrically connected to the connection terminal means, and the chip-shaped coil is mounted on the mounting board. A surface-mounted coil having a configuration covered by a mold member formed thereon.
項3のいずれかに記載のチップ状コイルであることを特
徴とする請求項4に記載の表面実装型コイル。5. The surface mount coil according to claim 4, wherein the chip coil is the chip coil according to any one of claims 1 to 3.
の外側から被覆する磁気シールドカバーを備えているこ
とを特徴とする請求項4又は請求項5に記載の表面実装
型コイル。6. The surface mount type coil according to claim 4, further comprising a magnetic shield cover for covering the chip-shaped coil from outside the mold member.
端子手段が設けられた前記取付基板の集合基板上に複数
の前記チップ状コイルを配置し、その積層コイルを対応
する前記接続端子手段に電気的に接続する工程、前記集
合基板上に前記の複数のチップ状コイルを被覆するモー
ルド部材を形成する工程および前記集合基板に形成され
た複数のチップ状コイルを分割し、1または2以上のチ
ップ状コイルとする工程を有することを特徴とする請求
項4乃至請求項6のいずれかに記載の表面実装型コイル
の製造方法。7. A plurality of said chip-shaped coils are arranged on a collective substrate of said mounting board provided with a plurality of sets of said solder electrodes, connection electrodes and connection terminal means, and said connection terminal means corresponding to the laminated coil. Electrically connecting the plurality of chip-shaped coils to the collective substrate; and forming a mold member covering the plurality of chip-shaped coils on the collective substrate; 7. The method for manufacturing a surface-mounted coil according to claim 4, further comprising the step of: forming a chip-shaped coil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4958797A JPH10233315A (en) | 1997-02-19 | 1997-02-19 | Surface mount coil and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4958797A JPH10233315A (en) | 1997-02-19 | 1997-02-19 | Surface mount coil and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233315A true JPH10233315A (en) | 1998-09-02 |
Family
ID=12835367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4958797A Withdrawn JPH10233315A (en) | 1997-02-19 | 1997-02-19 | Surface mount coil and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233315A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100970A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Lc series resonance circuit, board incorporating lc series resonance circuit, and production methods therefor |
| WO2003100971A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Lc parallel resonance circuit, multilayer board incorporating lc parallel resonance circuit, and their production methods therefor |
| JP2013542619A (en) * | 2010-11-10 | 2013-11-21 | ナショナル セミコンダクター コーポレーション | Inductor with meandering conductor and core |
| CN106531411A (en) * | 2016-10-12 | 2017-03-22 | 武汉泰普变压器开关有限公司 | Electric shielding structure of connected part of tap switch contact of transformer and lead |
-
1997
- 1997-02-19 JP JP4958797A patent/JPH10233315A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100970A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Lc series resonance circuit, board incorporating lc series resonance circuit, and production methods therefor |
| WO2003100971A1 (en) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Lc parallel resonance circuit, multilayer board incorporating lc parallel resonance circuit, and their production methods therefor |
| JP2013542619A (en) * | 2010-11-10 | 2013-11-21 | ナショナル セミコンダクター コーポレーション | Inductor with meandering conductor and core |
| CN106531411A (en) * | 2016-10-12 | 2017-03-22 | 武汉泰普变压器开关有限公司 | Electric shielding structure of connected part of tap switch contact of transformer and lead |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8050045B2 (en) | Electronic component and method of manufacturing the same | |
| US6820321B2 (en) | Method of making electronic transformer/inductor devices | |
| US7696849B2 (en) | Electronic component | |
| US8325003B2 (en) | Common mode filter and method of manufacturing the same | |
| US7843303B2 (en) | Multilayer inductor | |
| US10389241B2 (en) | Power supply converter and method for manufacturing the same | |
| US8484829B2 (en) | Methods for manufacturing magnetic components having low probile layered coil and cores | |
| US7212095B2 (en) | Inductive element and manufacturing method of the same | |
| US7081803B2 (en) | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module | |
| US8133764B2 (en) | Embedded inductor and method of producing thereof | |
| US20100090781A1 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| US20100026443A1 (en) | Magnetic Electrical Device | |
| US20090160595A1 (en) | Compact Power Semiconductor Package and Method with Stacked Inductor and Integrated Circuit Die | |
| JP4367487B2 (en) | Coil parts | |
| JP2005317724A (en) | Coil part | |
| KR101565705B1 (en) | Inductor | |
| JP4010919B2 (en) | Inductive element manufacturing method | |
| JP6521104B2 (en) | Inductor component and method of manufacturing the same | |
| JPH10233315A (en) | Surface mount coil and its manufacturing method | |
| JP2005026384A (en) | Inductor element, electronic component including the same, and manufacturing method | |
| CN209570686U (en) | Magnetic cell | |
| JP2004128130A (en) | Coil component and its manufacturing method | |
| JP4835131B2 (en) | Passive device package and manufacturing method thereof, semiconductor module, and mounting structure thereof | |
| EP0484558B1 (en) | High frequency coil and method of manufacturing the same | |
| JPH10229017A (en) | Surface-mounted type coil and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040213 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060602 |