JPH10223569A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH10223569A JPH10223569A JP2565397A JP2565397A JPH10223569A JP H10223569 A JPH10223569 A JP H10223569A JP 2565397 A JP2565397 A JP 2565397A JP 2565397 A JP2565397 A JP 2565397A JP H10223569 A JPH10223569 A JP H10223569A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- barrier metal
- titanium nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000010936 titanium Substances 0.000 claims abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- -1 silicon ions Chemical class 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 10
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 34
- 239000013078 crystal Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、詳しくは、配線構造及びその形成技
術に関する。The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a wiring structure and a technique for forming the same.
【0002】[0002]
【従来の技術】近年、半導体装置の高集積化に伴い、配
線やコンタクトの設計ルールの更なる縮小化が要求され
ている。しかし、配線の縮小化に伴って、現在のところ
最も多用されているアルミ配線の信頼性劣化が顕在化し
ている。そのため、アルミに微量のシリコンや銅などを
添加して合金化したり、アルミ配線層と高融点金属(チ
タンやタングステン)層又は高融点金属窒化物層とで積
層構造を形成することにより、EM(Electromigratio
n)耐性やSM(stressmigration)耐性の向上が図られ
ている。2. Description of the Related Art In recent years, with the increase in the degree of integration of semiconductor devices, further reduction in the design rules of wiring and contacts has been required. However, with the reduction in the size of the wiring, the deterioration of the reliability of the aluminum wiring, which is currently most frequently used, has become apparent. Therefore, by adding a trace amount of silicon or copper to aluminum to form an alloy, or by forming a laminated structure of an aluminum wiring layer and a high melting point metal (titanium or tungsten) layer or a high melting point metal nitride layer, EM ( Electromigratio
n) Improving resistance and SM (stressmigration) resistance.
【0003】また、アルミ配線層の下地にバリヤメタル
を設けることにより、コンタクト部におけるアルミ配線
とシリコン基板との反応の抑制が図られている。バリヤ
メタルとしては、主に高融点金属層又はその窒化物層が
用いられ、バリヤメタルを用いればシリコン基板中のシ
リコンがアルミ配線中に取り込まれることで生じるアロ
イスパイクを抑制することが可能になり、アロイスパイ
クによって接合層が破壊されることで起こる接合リーク
の増大を防止することができる。Further, by providing a barrier metal under the aluminum wiring layer, a reaction between the aluminum wiring and the silicon substrate in the contact portion is suppressed. As the barrier metal, a refractory metal layer or a nitride layer thereof is mainly used. If a barrier metal is used, alloy spikes caused by the incorporation of silicon in the silicon substrate into aluminum wiring can be suppressed. It is possible to prevent an increase in junction leak caused by the spike breaking the junction layer.
【0004】ところで、近年、半導体装置の高集積化は
ますます進んでおり、アルミ配線と基板とを接続するた
めのコンタクトホールの径を小さくすることが求められ
ている。しかしながら、コンタクトホールの径を小さく
すると、コンタクトホール内に十分な厚さの窒化チタン
膜及びアルミ配線層を堆積するのが難しくなり、主配線
層であるアルミ配線層の膜厚を確保するために、必然的
にバリヤメタルとしての窒化チタン膜の膜厚を薄くせざ
るを得なくなる。[0004] In recent years, the degree of integration of semiconductor devices has been further increasing, and it has been required to reduce the diameter of contact holes for connecting aluminum wiring and a substrate. However, when the diameter of the contact hole is reduced, it becomes difficult to deposit a titanium nitride film and an aluminum wiring layer having a sufficient thickness in the contact hole, and it is necessary to secure the thickness of the aluminum wiring layer which is a main wiring layer. Inevitably, the thickness of the titanium nitride film as a barrier metal must be reduced.
【0005】しかしながら、一般に、窒化チタン膜はス
パッタリング法を用いて形成されるため結晶構造を有
し、あまりに薄膜化すると、結晶粒界を起点として、シ
リコン基板中のシリコンがアルミ配線中に取り込まれ
て、バリヤメタルとしての機能を果たさなくなる危惧が
ある。そこで、バリヤメタルとして、非晶質構造の窒化
チタン膜を用いることが、特開平5−291560号公
報に記載されている。However, in general, a titanium nitride film has a crystal structure because it is formed by a sputtering method. When the titanium nitride film is too thin, silicon in a silicon substrate is taken into aluminum wiring starting from a crystal grain boundary. Therefore, there is a fear that the function as a barrier metal may not be achieved. Therefore, use of a titanium nitride film having an amorphous structure as a barrier metal is described in JP-A-5-291560.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、この公
報には、非晶質構造の窒化チタン膜を得るために、ある
一定以上の運動エネルギーを有する粒子を照射する旨の
記載はあるが、それ以上の具体的な記載はなく、しか
も、バリヤメタルとしての窒化チタン膜は、コンタクト
ホール底部において、基板との接触抵抗が大きく、良好
なオーミック特性を示さないという問題がある。However, this publication describes that particles having a certain kinetic energy or more are irradiated in order to obtain a titanium nitride film having an amorphous structure. Furthermore, there is a problem that the titanium nitride film as the barrier metal has a large contact resistance with the substrate at the bottom of the contact hole and does not exhibit good ohmic characteristics.
【0007】本発明はこのような問題点に鑑み、微細化
が進んだコンタクトホールにおいても、バリヤメタルと
しての信頼性を確保することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to secure the reliability as a barrier metal even in a contact hole which has been miniaturized.
【0008】[0008]
【課題を解決するための手段】請求項1の半導体装置
は、下部導電層と上部導電層とを、チタン膜とその上の
非晶質構造の窒化チタン膜とからなる積層構造のバリヤ
メタルを介して接続したものである。また、請求項2の
半導体装置は、前記下部導電層をシリコンを主材料とし
て形成し、上部導電層をアルミニウムを主材料として形
成したものである。According to a first aspect of the present invention, there is provided a semiconductor device in which a lower conductive layer and an upper conductive layer are sandwiched by a barrier metal having a laminated structure including a titanium film and an amorphous titanium nitride film thereon. Connected. According to a second aspect of the present invention, the lower conductive layer is formed using silicon as a main material, and the upper conductive layer is formed using aluminum as a main material.
【0009】また、請求項3の半導体装置の製造方法
は、下部導電層の上に、チタン膜とその上の窒化チタン
膜からなるバリヤメタルを形成する工程と、少なくとも
前記窒化チタン膜にシリコンイオンを導入することによ
り、前記窒化チタン膜を非晶質化する工程と、前記バリ
ヤメタルの上に上部導電層を形成する工程とを含むもの
である。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a barrier metal comprising a titanium film and a titanium nitride film on the lower conductive layer; The method includes a step of amorphizing the titanium nitride film by the introduction, and a step of forming an upper conductive layer on the barrier metal.
【0010】また、請求項4の半導体装置の製造方法
は、下部導電層の上に絶縁膜を形成する工程と、この絶
縁膜に前記下部導電層に通じるコンタクトホールを形成
する工程と、少なくとも前記コンタクトホールの底部に
チタン膜とその上の窒化チタン膜からなるバリヤメタル
を形成する工程と、少なくとも前記窒化チタン膜にシリ
コンイオンを導入することにより、前記窒化チタン膜を
非晶質化する工程と、少なくとも前記コンタクトホール
内に、前記バリヤメタルを介して前記下部導電層に接続
される上部導電層を形成する工程とを含むものである。In a fourth aspect of the present invention, the method of manufacturing a semiconductor device further comprises the steps of: forming an insulating film on the lower conductive layer; forming a contact hole in the insulating film so as to communicate with the lower conductive layer. Forming a titanium film on the bottom of the contact hole and a barrier metal comprising a titanium nitride film thereon; and introducing at least silicon ions into the titanium nitride film to make the titanium nitride film amorphous. Forming an upper conductive layer connected to the lower conductive layer via the barrier metal at least in the contact hole.
【0011】また、請求項5の半導体装置の製造方法
は、前記下部導電層をシリコンを主材料として形成し、
上部導電層をアルミニウムを主材料として形成したもの
である。すなわち、本発明の半導体装置及びその製造方
法にあっては、バリヤメタルの少なくとも一部が非晶質
構造であるので、この部分において結晶粒界が存在せ
ず、バリヤメタルを薄膜化しても、下部導電層の成分と
上部導電層の成分とが相互拡散する心配がない。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device, the lower conductive layer is formed using silicon as a main material,
The upper conductive layer is formed using aluminum as a main material. That is, in the semiconductor device and the method of manufacturing the same according to the present invention, since at least a part of the barrier metal has an amorphous structure, there is no crystal grain boundary in this part, and even if the barrier metal is thinned, the lower conductive material is formed. There is no concern that the components of the layer and the components of the upper conductive layer will interdiffuse.
【0012】また、バリヤメタルとして、窒化チタン膜
の下に良好なオーミック特性を有するチタン膜を設け、
下部導電層とチタン膜とが接触するようにしているの
で、下部導電層とバリヤメタルとの接触抵抗が小さい。
特に、本発明の半導体装置の製造方法にあっては、バリ
ヤメタル(窒化チタン膜)を非晶質化するための手法と
して、結晶構造のバリヤメタルに、シリコンイオンを注
入するようにしているので、下部導電層の導電特性に悪
影響を与える心配がない。Further, a titanium film having good ohmic characteristics is provided below the titanium nitride film as a barrier metal,
Since the lower conductive layer is in contact with the titanium film, the contact resistance between the lower conductive layer and the barrier metal is small.
In particular, in the method of manufacturing a semiconductor device according to the present invention, silicon ions are implanted into a barrier metal having a crystal structure as a technique for amorphizing a barrier metal (titanium nitride film). There is no fear of adversely affecting the conductive properties of the conductive layer.
【0013】[0013]
【発明の実施の形態】本発明を具体化した一実施形態を
図面に基づいて説明する。図1〜図4は本実施形態にお
ける半導体装置の製造プロセスを順次示す断面図であ
り、以下、この図に基づいて説明する。 工程1(図1参照):LOCOS法を用い、単結晶シリ
コン基板1上に素子分離膜2を形成する。次に、イオン
注入法を用い、基板1に不純物を注入し不純物領域(拡
散層)3を形成する。ここで用いられる不純物は、例え
ば、N型不純物としてはリンが、P型不純物としてはボ
ロンがあげられる。続いて、CVD法を用い、デバイス
の全面に層間絶縁膜(例えばシリコン酸化膜)(膜厚:
1μm)4を形成する。そして、窒素雰囲気中で熱処理
(処理温度:850℃、処理時間:30分)を行う。そ
の後、層間絶縁膜4上にコンタクト開口用のレジストパ
ターン5を形成する。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to the drawings. 1 to 4 are cross-sectional views sequentially showing the manufacturing process of the semiconductor device according to the present embodiment. Hereinafter, description will be made with reference to these drawings. Step 1 (see FIG. 1): An element isolation film 2 is formed on a single crystal silicon substrate 1 by using the LOCOS method. Next, an impurity is implanted into the substrate 1 by ion implantation to form an impurity region (diffusion layer) 3. The impurities used here include, for example, phosphorus as an N-type impurity and boron as a P-type impurity. Subsequently, an interlayer insulating film (for example, a silicon oxide film) (film thickness:
(1 μm) 4 is formed. Then, heat treatment (processing temperature: 850 ° C., processing time: 30 minutes) is performed in a nitrogen atmosphere. After that, a resist pattern 5 for contact opening is formed on the interlayer insulating film 4.
【0014】工程2(図2参照):ドライエッチング法
を用い、レジストパターン5をエッチング用マスクとし
て層間絶縁膜4にコンタクトホール6を開口する。その
結果、コンタクトホール6の底面には不純物領域3が露
出される。 工程3(図3参照):直流スパッタ法を用い、コンタク
トホール6の内部を含むデバイスの全面にチタン(T
i)膜7を50nm堆積させる。堆積条件は、例えば、
アルゴン(Ar)ガス雰囲気、DC電力:8KW、圧力:
5mT、基板温度300℃を用いる。Step 2 (see FIG. 2): A contact hole 6 is formed in the interlayer insulating film 4 by dry etching using the resist pattern 5 as an etching mask. As a result, the impurity region 3 is exposed at the bottom of the contact hole 6. Step 3 (see FIG. 3): Using a direct current sputtering method, titanium (T) is formed on the entire surface of the device including the inside of the contact hole 6.
i) Deposit a film 7 of 50 nm. The deposition conditions are, for example,
Argon (Ar) gas atmosphere, DC power: 8 KW, pressure:
5 mT and a substrate temperature of 300 ° C. are used.
【0015】更にその上に、直流スパッタ法を用いて、
窒化チタン(TiN)膜8を70nm堆積させる。堆積
条件は、例えば、アルゴン(Ar)と窒素(N2)とを
1:1で混合したガス雰囲気、DC電力:8KW、圧力:
3.5mT、基板温度300℃を用いる。こうして形成し
たTiN膜8は非晶質状態ではなく、XRD回析により
(111)といったピークが観測されるので、多結晶構
造を有する。Further, using a direct current sputtering method,
A 70 nm titanium nitride (TiN) film 8 is deposited. The deposition conditions are, for example, a gas atmosphere in which argon (Ar) and nitrogen (N 2 ) are mixed at a ratio of 1: 1, DC power: 8 KW, pressure:
3.5 mT and a substrate temperature of 300 ° C. are used. The TiN film 8 thus formed is not in an amorphous state, but has a polycrystalline structure because a peak such as (111) is observed by XRD diffraction.
【0016】そして、多結晶構造のTiN膜8を非晶質
化するために、TiN膜8に対し、シリコンイオン(S
i+)を、加速エネルギー:30KeV、ドーズ量:1×1
016/cm2という条件で注入する。こうして、Ti膜7と
非晶質化したTiN膜8とからなるバリヤメタル9を形
成する。Then, in order to amorphize the polycrystalline TiN film 8, silicon ions (S
i + ), acceleration energy: 30 KeV, dose: 1 × 1
The injection is performed under the condition of 0 16 / cm 2 . Thus, a barrier metal 9 including the Ti film 7 and the amorphous TiN film 8 is formed.
【0017】工程4(図4参照):スパッタ法を用い、
コンタクトホール6の内部を含むデバイスの全面にアル
ミ合金膜(Al−Si(1%)−Cu(0.5%))膜
10を形成する。尚、工程4において、コンタクトホー
ル6内にアルミ合金膜10を充填せずに、例えば、コン
タクトホール内にタングステンプラグを形成してから、
このプラグに電気的に接続されるようにアルミ合金膜1
0を形成してもよい。Step 4 (see FIG. 4): Using a sputtering method,
An aluminum alloy film (Al-Si (1%)-Cu (0.5%)) film 10 is formed on the entire surface of the device including the inside of the contact hole 6. In step 4, without filling the contact hole 6 with the aluminum alloy film 10, for example, forming a tungsten plug in the contact hole,
The aluminum alloy film 1 is electrically connected to this plug.
0 may be formed.
【0018】また、シリコン基板の不純物領域と配線と
の間のバリヤメタルを例に説明したが、多層配線構造に
おける下層配線と上層配線との間のバリヤメタルにも適
用できることは勿論である。Although the barrier metal between the impurity region of the silicon substrate and the wiring has been described as an example, the present invention is, of course, applicable to the barrier metal between the lower wiring and the upper wiring in the multilayer wiring structure.
【0019】[0019]
【発明の効果】本発明にあっては、バリヤメタルの少な
くとも一部が非晶質構造であるので、この部分において
結晶粒界が存在せず、バリヤメタルを薄膜化しても、下
部導電層の成分と上部導電層の成分とが相互拡散する心
配がない。また、バリヤメタルとして、窒化チタン膜の
下に良好なオーミック特性を有するチタン膜を設け、下
部導電層とチタン膜とが接触するようにしているので、
下部導電層とバリヤメタルとの接触抵抗が小さく、電気
的特性が良好である。According to the present invention, since at least a part of the barrier metal has an amorphous structure, there is no crystal grain boundary in this part. There is no concern that the components of the upper conductive layer will interdiffuse. In addition, as a barrier metal, a titanium film having good ohmic characteristics is provided under the titanium nitride film so that the lower conductive layer and the titanium film are in contact with each other.
The contact resistance between the lower conductive layer and the barrier metal is small, and the electrical characteristics are good.
【0020】特に、請求項3乃至5の発明にあっては、
バリヤメタル(窒化チタン膜)を非晶質化するための手
法として、結晶構造のバリヤメタルに、シリコンイオン
を注入するようにしているので、下部導電層の導電特性
に悪影響を与える心配がない。従って、微細化が進んだ
コンタクトホールにおいても、バリヤメタルとしての信
頼性を確保することができる。In particular, in the inventions of claims 3 to 5,
As a technique for amorphizing the barrier metal (titanium nitride film), silicon ions are implanted into a barrier metal having a crystal structure, so that there is no fear that the conductive properties of the lower conductive layer are adversely affected. Therefore, the reliability as a barrier metal can be ensured even in a contact hole that has been miniaturized.
【図1】本発明の実施形態における半導体装置の製造プ
ロセスを示す断面図である。FIG. 1 is a sectional view illustrating a manufacturing process of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の実施形態における半導体装置の製造プ
ロセスを示す断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention.
【図3】本発明の実施形態における半導体装置の製造プ
ロセスを示す断面図である。FIG. 3 is a sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention;
【図4】本発明の実施形態における半導体装置の製造プ
ロセスを示す断面図である。FIG. 4 is a sectional view illustrating a manufacturing process of the semiconductor device according to the embodiment of the present invention;
【符号の説明】 1 シリコン基板 3 不純物領域(下部導電層) 4 シリコン酸化膜(絶縁膜) 6 コンタクトホール 7 チタン膜 8 窒化チタン膜 9 バリヤメタル 10 アルミ合金膜(上部導電層)[Description of Signs] 1 silicon substrate 3 impurity region (lower conductive layer) 4 silicon oxide film (insulating film) 6 contact hole 7 titanium film 8 titanium nitride film 9 barrier metal 10 aluminum alloy film (upper conductive layer)
Claims (5)
とその上の非晶質構造の窒化チタン膜とからなる積層構
造のバリヤメタルを介して接続したことを特徴とする半
導体装置。1. A semiconductor device wherein a lower conductive layer and an upper conductive layer are connected via a barrier metal having a laminated structure composed of a titanium film and an amorphous titanium nitride film thereon.
て形成し、上部導電層をアルミニウムを主材料として形
成したことを特徴とする請求項1又は2に記載の半導体
装置。2. The semiconductor device according to claim 1, wherein the lower conductive layer is formed using silicon as a main material, and the upper conductive layer is formed using aluminum as a main material.
窒化チタン膜からなるバリヤメタルを形成する工程と、 少なくとも前記窒化チタン膜にシリコンイオンを導入す
ることにより、前記窒化チタン膜を非晶質化する工程
と、 前記バリヤメタルの上に上部導電層を形成する工程と、
を含むことを特徴とした半導体装置の製造方法。3. A step of forming a barrier metal comprising a titanium film and a titanium nitride film on the lower conductive layer, and introducing silicon ions into at least the titanium nitride film to form the titanium nitride film. Crystallizing; forming an upper conductive layer on the barrier metal;
A method for manufacturing a semiconductor device, comprising:
と、 この絶縁膜に前記下部導電層に通じるコンタクトホール
を形成する工程と、 少なくとも前記コンタクトホールの底部にチタン膜とそ
の上の窒化チタン膜からなるバリヤメタルを形成する工
程と、 少なくとも前記窒化チタン膜にシリコンイオンを導入す
ることにより、前記窒化チタン膜を非晶質化する工程
と、 少なくとも前記コンタクトホール内に、前記バリヤメタ
ルを介して前記下部導電層に接続される上部導電層を形
成する工程と、を含むことを特徴とした半導体装置の製
造方法。4. A step of forming an insulating film on the lower conductive layer, a step of forming a contact hole communicating with the lower conductive layer in the insulating film, and forming a titanium film on at least a bottom of the contact hole and a titanium film on the titanium film. A step of forming a barrier metal made of a titanium nitride film; a step of amorphizing the titanium nitride film by introducing silicon ions into at least the titanium nitride film; and a step of interposing the barrier metal in at least the contact hole. Forming an upper conductive layer connected to the lower conductive layer by using the method.
て形成し、上部導電層をアルミニウムを主材料として形
成したことを特徴とする請求項3又は4に記載の半導体
装置の製造方法。5. The method according to claim 3, wherein the lower conductive layer is formed using silicon as a main material, and the upper conductive layer is formed using aluminum as a main material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2565397A JPH10223569A (en) | 1997-02-07 | 1997-02-07 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2565397A JPH10223569A (en) | 1997-02-07 | 1997-02-07 | Semiconductor device and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10223569A true JPH10223569A (en) | 1998-08-21 |
Family
ID=12171788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2565397A Pending JPH10223569A (en) | 1997-02-07 | 1997-02-07 | Semiconductor device and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10223569A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027392A (en) * | 2005-07-15 | 2007-02-01 | Denso Corp | Semiconductor device and its manufacturing method |
-
1997
- 1997-02-07 JP JP2565397A patent/JPH10223569A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027392A (en) * | 2005-07-15 | 2007-02-01 | Denso Corp | Semiconductor device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100243286B1 (en) | Method for manufacturing a semiconductor device | |
KR0175206B1 (en) | Semiconductor device and manufacturing method thereof | |
US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
JP3067847B2 (en) | Method of forming electrical contact on active layer of MIS integrated circuit | |
US4538344A (en) | Method of forming electrode/wiring layer | |
US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
JPS62503138A (en) | Method for forming contacts and internal connection lines in integrated circuits | |
US20070080404A1 (en) | Semiconductor device | |
KR0177534B1 (en) | Method for forming a contact with activation and silicide forming heat treatment | |
EP0209654B1 (en) | Semiconductor device having wiring electrodes | |
US6239015B1 (en) | Semiconductor device having polysilicon interconnections and method of making same | |
JPH10223569A (en) | Semiconductor device and its manufacture | |
JPH03191518A (en) | Semiconductor device and manufacture thereof | |
JP3337758B2 (en) | Method for manufacturing semiconductor device | |
JPH01160009A (en) | Manufacturing method of semiconductor device | |
JPH065674B2 (en) | Method for manufacturing semiconductor device | |
JP2765059B2 (en) | Method for manufacturing semiconductor device | |
KR0121870B1 (en) | Metal Contact Structure and Formation Method of Semiconductor Device | |
JPH0590412A (en) | Semiconductor device and manufacture thereof | |
JPH05217940A (en) | Manufacture of semiconductor device | |
JPH07111969B2 (en) | Method for manufacturing semiconductor device | |
JPH04296020A (en) | Semiconductor device and manufactuer thereof | |
JPS62118525A (en) | Manufacture of semiconductor device | |
JPS61207032A (en) | Semiconductor device |