JPH1021120A - マイクロコンピュータ並びにその動作監視装置 - Google Patents

Abstract

(57)【要約】 【課題】 この種のマイクロコンピュ−タの動作監視に
おいて、異常動作の発生以降動作監視用出力ポートから
疑似オン出力が得られると言った動作異常が発生した場
合、当該疑似オン出力の発生時刻から１制御周期を待つ
こと無く、可及的速やかに異常動作の発生を判定可能と
すること。 【解決する手段】 １命令の実行により同時には操作で
きないように別個のアドレスにそれぞれ割り当てられた
複数の出力ポートと、前記複数の出力ポートのそれぞれ
毎に設けられかつ監視対象プログラムを互いに共有する
ようにして当該監視プログラムの一巡実行ループ中に挿
入された状態信号送出用のオンオフ一対の複数のポート
操作命令と、を含み、それにより、前記監視対象プログ
ラムの実行に連動して、前記複数の出力ポートから、前
記各対のポート操作命令の実行タイミングの相違に対応
する一定のタイミングズレを相互に有する複数の周期的
な状態信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ並びにその動作監視装置に係り、特に、動作状態監
視用として２以上の状態信号を外部へ送出する機能を供
えたマイクロコンピュータ、並びに、それら状態信号を
用いて当該マイクロコンピュータの動作異常を監視する
ようにした動作監視装置に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータの動作異常
を監視するための方法としては、ウォッチドッグタイマ
回路等と称される周期監視型の動作異常監視回路を用い
たものが知られている。

【０００３】この様な周期監視型の監視回路を備えたマ
イクロコンピュータシステムのハードウェア構成を図５
に概略的に示す。同図において、ＣＰＵ１は、この例に
あっては、車両用アンチロックブレーキシステム（ＡＢ
Ｓ）の制御に用いられる制御用８ビットワンチップマイ
クロコンピュータであり、その内部には、図示しない
が、制御用各種のシステムプロクラムが格納されたＲＯ
Ｍ、ワーキングエリア等として使用されるＲＡＭ、それ
らを統括制御するためのマイクロプロセッサ等が内蔵さ
れている。周知の如く、この種のＣＰＵ１には、多数の
入出力ポートが備えられているが、この例ではそれらの
中で、ＣＰＵ１の動作状態を外部に知らせる状態信号送
出用の出力ポートＰと、ＣＰＵ１に対して強制的にリセ
ットをかけるリセット信号受け付け用のリセット端子Ｒ
ＳＴのみが示されている。出力ポートＰから得られる状
態信号は、ＣＰＵ１が正常に動作している限り、ほぼ一
定周期を有するパルス列となるのに対して、ＣＰＵ１に
何等かの動作異常が発生すると、上記のパルス列は途絶
えたり、或いは周期が長くなる。なお、出力ポートＰは
抵抗Ｒ５を介して電源Ｖｃｃにプルアップされており、
そのためＣＰＵ１がリセット信号を受け付けてリセット
状態に入り、出力ポートＰがハイインピーダンス状態と
なると、出力ポートＰの電位は“Ｈ”にプルアップされ
る。

【０００４】一方、監視回路２では、入力端子ＩＮに得
られる状態信号（パルス列）の周期を常時監視してお
り、これが後述する基準時間Ｔｒｅｆよりも短ければ、
ＣＰＵ１は正常に動作していると判定し、その出力端子
ＯＵＴから“Ｈ”を出力するのに対し、状態信号の周期
が基準時間Ｔｒｅｆよりも長くなったり、或いはパルス
列が途絶えて状態信号のレベルが“Ｈ”または“Ｌ”に
固定されると、ＣＰＵ１において何等かの動作異常が発
生したものと判定し、その出力端子ＯＵＴから“Ｌ”を
出力する。

【０００５】ＣＰＵ１では、リセット端子ＲＳＴに得ら
れる信号が“Ｈ”から“Ｌ”に変化するのに応答して、
ハードウェア的にリセット動作を実行し、これに基づき
必要な異常対応処理を実行することで、制御系に与える
影響を最小限に止めるように構成されている。

【０００６】監視回路２の具体的な一例を図６に詳細に
示す。同図に示されるように、周期監視型の監視回路２
は、入力端子ＩＮに得られる状態信号の立ち上がりエッ
ジを検出して微小幅“Ｈ”パルスを出力する微分回路Ｄ
Ｆと、微分回路ＤＦから得られる微小巾“Ｈ”パルスに
応答して微小時間オンするトランジスタＱと、抵抗Ｒ
１，Ｒ２を介して電源Ｖｃｃにより所定の時定数カーブ
を描いて充電されかつ前述のトランジスタＱを介して瞬
時に放電されるコンデンサＣと、電源Ｖｃｃを抵抗Ｒ３
とＲ４とで分圧することによりしきい値電圧Ｖｔｈを生
成するしきい値電圧生成回路と、演算増幅器ＯＰを中心
として構成されコンデンサＣの充電電圧Ｖｃｃをしきい
値電圧Ｖｔｈと比較し、その比較結果を出力端子ＯＵＴ
に出力するコンパレ−タＣＯＭＰとから構成されてい
る。そして、入力端子ＩＮに得られる状態信号（パルス
列）の周期が基準時間Ｔｒｅｆよりも短い場合、コンデ
ンサＣの充電電圧Ｖｃはしきいち電圧Ｖｔｈに至る前に
トランジスタＱを介して放電され、その結果コンパレ−
タＣＯＭＰの出力である出力端子ＯＵＴの電位は“Ｈ”
に維持されている。これに対して、入力端子ＩＮに得ら
れる状態信号（パルス列）の周期が基準時間Ｔｒｅｆよ
りも長くなったり、或いはパルス列が途絶えて“Ｈ”も
しくは“Ｌ”に固定されると、コンデンサＣの充電電圧
Ｖｃはしきい値電圧Ｖｔｈを越え、これによりコンパレ
−タＣＯＭＰが作動して、出力端子ＯＵＴの電位は
“Ｈ”から“Ｌ”へと変化する。この“Ｈ”から“Ｌ”
への変化に応答して、ＣＰＵ１では強制的にリセットが
掛けられる。

【０００７】ＣＰＵ１に内蔵されたＲＯＭに格納された
プログラムの構成を図７のフロ−チャ−トに概略的に示
す。一般に、この種のマイクロコンピュ−タのプログラ
ムは、電源投入直後に実行されるべきシステムイニシャ
ライズプログラムと本来の目的である制御プログラムと
に大別されるのであるが、ここで問題としている動作状
態監視のためには、さらにポ−トＰオン命令、ポ−トＰ
オフ命令並びに制御周期Ｔｃの経過監視処理とが追加さ
れる。この例では、ポ−トＰオン命令とポ−トＰオフ命
令とは制御プログラムを挟んでその前後に配置されてい
る。ポ−トＰオン命令とは、ポ−トＰに相当するアドレ
スを指定してこれをオンすべき命令であり、またポ−ト
Ｐオフ命令とはポ−トＰのアドレスを指定してこれをオ
フすべき命令である。制御周期経過監視処理とは、ポ−
トＰがオンされてからあらかじめ決められた制御周期Ｔ
ｃが経過したことを監視する処理である。これらの処理
を追加することにより、ＣＰＵが正常に動作している場
合には、ポ−トＰからはほぼ一定の周期でオンオフを繰
り返すパルス列が出力される。

【０００８】すなわち、電源投入によりパワ−オンリセ
ットが掛かって処理が開始されると、まずシステムイニ
シャライズ処理が実行されて、各種フラグやレジスタ類
の初期設定がなされた後（ステップ７０１）、制御プロ
グラムの実行に先立ちポ−トＰオン命令が実行されて、
出力ポ−トＰの状態はオン（“Ｈ”）に設定操作される
（ステップ７０２）。その後、制御プログラムが実行さ
れることにより（ステップ７０３）、ポートＰのオン状
態はその時々で変化する制御プログラムの実行所要時間
で規定されるオン時間Ｔｏｎだけ維持される。制御プロ
グラムの実行が終了すると、ポートＰオフ命令が実行さ
れて、ポートＰの状態はオフ（“Ｌ”）に設定操作され
る。その後制御周期Ｔｃの経過判定処理が実行されるこ
とにより（ステップ７０５）、ポートＰのオフ状態は、
ポートＰをオンさせたのち、制御周期Ｔｃが経過するま
でに相当するオフ時間Ｔｏｆｆだけ維持される。その結
果、ＣＰＵ１が正常に動作している場合には、ポ−トＰ
から出力されるパルス列の周期Ｔｘは制御周期Ｔｃに一
致するのに対し、制御プログラムの実行中に何等かの異
常が発生してその実行時間が異常に長くなると、ポート
Ｐから出力されるパルス列の周期Ｔｘは制御周期Ｔｃよ
りも長くなり、また制御プログラムの実行中に何等かの
異常が発生して、制御プログラムの実行が中断してしま
うと、ポートＰ操作命令（ポートＰオン命令並びにポー
トＰオフ命令）は実行されなくなり、その結果ポートＰ
からの状態信号は“Ｈ”もしくは論理“Ｌ”に固定され
る。そして、周期監視型の監視回路２では、ポートＰか
ら出力される状態信号の内容が、上述した正常時の場合
と異常時の場合とのいずれにあるかに基づいて、ＣＰＵ
１の動作異常を判定することができるのである。

【０００９】次に、周期監視型の監視回路２における想
定される異常時の動作を図８のタイミングチャートに示
す。なお、図において（ａ）はＣＰＵ１のポートＰから
出力されて入力端子ＩＮに供給される状態信号、（ｂ）
は微分回路ＤＦから出力される微小幅“Ｈ”パルス、
（ｃ）はコンデンサＣの充電電圧、（ｄ）は出力端子Ｏ
ＵＴからＣＰＵ１のリセット端子ＲＳＴに供給される信
号である。

【００１０】同図に示されるように、ＣＰＵ１が正常に
動作している場合、入力端子ＩＮに供給される状態信号
中のオン周期Ｔｘは前述した制御周期Ｔｃに維持されて
いる。そのため、コンデンサＣの充電電圧Ｖｃは、状態
信号中のオンタイミングに応答して繰り返し放電され、
しきい値電圧Ｖｔｈを越えることはなく、その結果、出
力端子ＯＵＴのレベルは“Ｈ”に維持されている。これ
に対して、時刻ｔ１にＣＰＵに何等かの異常が発生した
ことにより、状態信号のレベルが“Ｈ”に固定されてし
まうと、最新のオンタイミングである時刻ｔ０から基準
時間Ｔｒｅｆが経過した時点において、コンデンサＣの
充電電圧Ｖｃはしきい値電圧Ｖｔｈを越え、出力端子Ｏ
ＵＴのレベルは“Ｈ”から“Ｌ”に変化する。そして、
この論理“Ｈ”から論理“Ｌ”への変化タイミングに応
答して、ＣＰＵ１ではリセット動作が行われる。

【００１１】この様に、図５並びに図６に示される周期
監視型の監視回路を備えた動作異常監視方法によれば、
状態信号のレベルを“Ｈ”もしくは“Ｌ”に固定させて
しまうような動作異常に対しては、最新のオン時刻ｔ０
から基準時間Ｔｒｅｆが経過した時点において異常発生
を確実に判定し、必要に応じてＣＰＵ１に対してリセッ
トを掛けることができる。ここで、基準時間Ｔｒｅｆの
値は、原理的には、制御周期Ｔｃと略一致させることが
できる。換言すれば、この様な動作異常監視方法によれ
ば、状態信号のレベルを“Ｈ”または論理“Ｌ”に固定
させるような異常動作であるかぎり、その発生時刻ｔ１
から最大１制御周期Ｔｃ以内において、異常動作の発生
を判定し、これによりＣＰＵ１に対してリセットを掛け
ることが可能となる。

【００１２】

【発明が解決しようとする課題】ところで、この種のＣ
ＰＵにおいて所謂プログラム暴走等の動作異常が発生し
た場合、多数存在する出力ポートのいずれかが、動作異
常が発生しているにも拘らず、繰り返しオンオフして所
謂バタツキ現象を起こすことが希に経験的に知られてい
る。この様なバタツキ現象には、プログラムの暴走中に
当該出力ポートにかかるオンオフ命令がたまたま実行さ
れたことを原因とする場合（以下、第１の原因による場
合と称する）と、プログラムの暴走中にフェッチ動作の
乱れにより別の命令が当該出力ポートに関するオンオフ
命令に化けてしまい、それにより当該出力ポートから疑
似的なオンオフ出力が発せられている場合（以下、第２
の原因による場合と称する）とがあるものと推定され
る。そして、この様な第２の原因による場合がもしも上
述した状態信号出力用の出力ポートＰについて起こる
と、先に説明した従来の動作異常監視方法においては様
々な不都合が生ずるとの知見が得られた。

【００１３】周期監視型の監視回路２における従来想定
されていない異常時の動作（１）を図９のタイミングチ
ャートに示す。なお、同図において、（ａ）〜（ｄ）の
信号の意味するところは、図８に示されるものと同様で
あるから、説明は省略する。

【００１４】同図に示されるように、ＣＰＵ１が正常に
動作している場合、状態信号中のオン周期Ｔｘは制御周
期Ｔｃに維持されており、前述の経過を経て出力端子Ｏ
ＵＴの信号レベルは“Ｈ”に維持されている。これに対
して、時刻ｔ２においてＣＰＵ１に何等かの動作異常が
発生したものとすると、従来想定された異常動作の場合
には、図中１点鎖線ｌ１に示されるように、その後状態
信号のレベルは“Ｌ”に固定され、前述の経過を経て、
正常なオン出力が得られた時刻ｔ０から基準時間Ｔｒｅ
ｆが経過した時点において、ＣＰＵ１にリセットがかか
るはずである。

【００１５】ところが、正常なオン出力が得られた時刻
ｔ０から基準時間Ｔｒｅｆが経過する以前に、先に述べ
た第２の原因による疑似オン出力が時刻ｔ３に発生する
と、それに応答してコンデンサＣの充電電圧Ｖｃは瞬時
に放電されてしまうため、その後、基準時間Ｔｒｅｆが
経過して、充電電圧Ｖｃが閾値電圧Ｖｔｈに達するまで
の間、異常動作の判定を行うことができない。換言すれ
ば、従来想定されていた異常動作の場合であれば、最新
のオン出力が得られた時刻ｔ０から１制御周期Ｔｃが経
過した時点でＣＰＵ１にリセットをかけることができた
のに対し、この様な従来想定されていなかった異常動作
の場合には、疑似オン出力が得られた時刻ｔ３からさら
に１制御周期Ｔｃが経過するまで異常動作を判定するこ
とができず、ＣＰＵ１の暴走状態等を放置せざるを得な
いという問題点がある。

【００１６】周期監視型の監視回路２における従来想定
されていない異常時の動作（２）を図１０のタイミング
チャートに示す。なお、同図においても（ａ）〜（ｄ）
の内容は図８に示されるものと同様であるから説明は省
略する。

【００１７】同図に示されるように、ＣＰＵ１が正常に
動作している場合、状態信号中のオン信号の出力周期Ｔ
ｘは制御周期Ｔｃに維持されており、これにより前述の
経過を経て、出力端子ＯＵＴの信号レベルは“Ｈ”に維
持されている。これに対して、時刻ｔ１１にＣＰＵに何
等かの動作異常が発生したことに基づき、それ以降時刻
ｔ４，ｔ６，ｔ８，ｔ１０に前述した第２の原因による
疑似オン出力が得られ、また時刻ｔ５，ｔ７，ｔ９に第
２の原因による疑似オフ出力が得られ、しかも疑似オン
出力の周期Ｔｘが基準時間Ｔｒｅｆよりも短いと、異常
動作が発生した時刻ｔ１１以降であっても、コンデンサ
の充電電圧Ｖｃの値は閾値電圧Ｖｔｈを越えることがで
きず、出力端子ＯＵＴのレベルは“Ｈ”のままとなって
しまう。その結果、この様な疑似オン出力と疑似オフ出
力とが交互に得られているかぎり、ＣＰＵ１にリセット
を掛けることができないと言う問題点が生ずる。

【００１８】この様に、従来の周期監視型の監視回路を
用いたＣＰＵの動作監視方法においては、異常動作の発
生以降、状態信号のレベルが“Ｈ”もしくは“Ｌ”に固
定されたり、あるいはオン周期Ｔｘが基準時間Ｔｒｅｆ
よりも長くなるといった動作異常に対しては、最新のオ
ン出力から基準時間Ｔｒｅｆが経過した時点で動作異常
の発生を判定し、必要に応じてＣＰＵにリセットを掛け
ることができるのに対し、別の命令が状態信号出力ポー
トに関する操作命令（オン命令もしくはオフ命令）に化
けて、異常動作発生以降についても、疑似オン出力や疑
似オフ出力が得られると言った動作異常に対しては、必
ずしも有効に機能し得ないという問題点があった。

【００１９】この発明は、従来の周期監視型の監視回路
を用いたマイクロコンピュータの動作監視装置に於ける
以上の問題点を解決するためになされたものであり、そ
の目的とするところは、この種のマイクロコンピュ−タ
の動作監視において、異常動作の発生以降疑似オン出力
が得られると言った動作異常が発生した場合、当該疑似
オン出力の発生時刻から１制御周期を待つこと無く、可
及的速やかに異常動作の発生を判定可能とすることにあ
る。

【００２０】

【課題を解決するための手段】この出願の請求項１に記
載の発明は、１命令の実行により同時には操作できない
ように別個のアドレスにそれぞれ割り当てられた複数の
出力ポートと、前記複数の出力ポートのそれぞれ毎に設
けられかつ監視対象プログラムを互いに共有するように
して当該監視プログラムの一巡実行ループ中に挿入され
た状態信号送出用のオンオフ一対の複数のポート操作命
令と、を含み、それにより、前記監視対象プログラムの
実行に連動して、前記複数の出力ポートから、前記各対
のポート操作命令の実行タイミングの相違に対応する一
定のタイミングズレを相互に有する複数の周期的な状態
信号を出力するように構成したことを特徴とするマイク
ロコンピュータにある。

【００２１】ここで、『１命令の実行により同時には操
作できないように別個のアドレスにそれぞれ割り当てら
れた』とあるのは、例えば８ビットマイクロコンピュ−
タの場合であれば、出力ポ−トのそれぞれを、別個のア
ドレスに出力されるべき１バイト分のデ−タ若しくはそ
の構成ビットに割り当てることを意味するものであり、
複数の出力ポ−トのそれぞれを同一のアドレスに出力さ
れるべき１バイト分のデ−タの各構成ビットに割り当て
るような場合を排除する趣旨である。このように複数の
出力ポ−トのそれぞれを別個のアドレスに割り当てるの
は、後に詳細に説明するように、本発明にあっては、複
数の出力ポ−トのそれぞれからのオン信号若しくはオフ
信号の出力タイミングのずれを問題としているからであ
る。

【００２２】また、『複数の出力ポ−ト』とあるのは、
出力ポ−トの数は実施例では２個であるが、それ以上で
も良いことを意味している。

【００２３】また、『複数の出力ポ−トのそれぞれごと
に設けられ〜複数のポ−ト操作命令』とあるのは、例え
ば、出力ポ−トの数が２個であればポ−ト操作命令につ
いても２組設けられることを意味している。

【００２４】また、『状態信号送出用のオンオフ一対の
複数のポ−ト操作命令』とあるのは、各ポ−ト操作命令
のそれぞれは、互いに対をなすポ−トオン命令とポ−ト
オフ命令とから構成されることを意味している。

【００２５】また、『監視対象プログラムを互いに共有
する〜複数のポ−ト操作命令』とあるのは、一個の監視
対象プログラム（実施例では、制御プログラム）に対し
て２組以上のポ−ト操作命令が組み込まれていることを
意味しており、監視対象プログラムが複数ある場合にお
いて、それぞれにポ−ト操作命令を１組ずつ組み込み、
全体としてポ−ト操作命令が複数組存在するごとき場合
を排除することを意味している。

【００２６】そして、この請求項１に記載の発明によれ
ば、マイクロコンピュ−タが正常に動作している場合に
かぎり、複数の出力ポ−トのそれぞれからは、各対のポ
−ト操作命令の実行タイミングの相違に対応する一定の
タイミングずれを相互に有する複数の周期的な状態信号
が出力されるのに対し、マイクロコンピュ−タに何等か
の動作異常が発生して、何等かの命令がいずれかの出力
ポ−トに関するポ−ト操作命令（ポ−トオン命令もしく
はポ−トオフ命令）に化けて実行されたような場合に
は、疑似オン出力もしくは疑似オフ出力は得られるであ
ろうものの、相異なる２つの状態信号の相互において、
命令化けに起因するオン出力もしくはオフ出力が正常時
と同一のタイミングずれを持って発生することは確率的
に極めて希であろうから、このタイミングずれが正常時
のずれから外れていることに基づいて、この様な命令化
けに起因する動作異常を的確に判定することが可能とな
る。

【００２７】この出願の、請求項２に記載の発明は、１
命令の実行により同時には操作できないように別個のア
ドレスにそれぞれ割り当てられた複数の出力ポートと、
前記複数の出力ポートのそれぞれ毎に設けられかつ監視
対象プログラムを互いに共有するようにして当該監視プ
ログラムの一巡実行ループ中に挿入された状態信号送出
用のオンオフ一対の複数のポート操作命令と、を含み、
それにより、前記監視対象プログラムの実行に連動し
て、前記複数の出力ポートから、前記各対のポート操作
命令の実行タイミングの相違に対応する一定のタイミン
グズレを相互に有する複数の周期的な状態信号を出力す
るように構成したことを特徴とするマイクロコンピュー
タにある。

【００２８】ここで、『マイクロコンピュ−タの前記複
数の出力ポ−トから出力される複数の周期的な状態信号
の少なくとも２つに着目して』とあるのは、周期的な状
態信号が２系統である場合におけるそれらの両者に着目
する場合を含むことは勿論のこと、周期的な状態信号が
３系統以上存在する場合において、それらの任意の２つ
に着目したり或いは３つ以上に着目する場合を含むこと
を意味している。

【００２９】また、『両者間に於けるタイミングずれを
監視し、そのタイミングずれが規定範囲を外れたことに
基づいて』とあるのは、実施例に示される場合のほか
に、タイミングずれが規定値よりも短いことに基づいて
動作異常を判定する場合も含まれることを意味してい
る。

【００３０】そして、この請求項２に記載の発明によれ
ば、何等かの命令がいずれかのポ−ト操作命令に化けて
実行されるごとき動作異常が発生した場合であっても、
これを着目された２つの状態信号に於けるタイミングず
れが規定範囲を外れたことに基づいて的確に判定するこ
とができ、この判定出力によりマイクロコンピュ−タに
リセットを掛けたり、警報出力を発したり、或いはデュ
アルマイコンシステムであれば、別のマイコンに制御権
を受け渡すなどの様々な対応措置を採ることが可能とな
る。

【００３１】この出願の請求項３に記載の発明は、前記
マイクロコンピュータの前記複数の出力ポートから出力
される複数の周期的な状態信号の少なくとも１つに着目
してその周期を監視し、その周期が規定範囲を外れたこ
とに基づいて前記マイクロコンピュータの動作異常を判
定する周期監視型の監視回路を具備することを特徴とす
る請求項２に記載のマイクロコンピュータの動作監視装
置にある。

【００３２】ここで、『複数の出力ポ−トから出力され
る複数の周期的な状態信号の少なくとも１つに着目し』
とあるのは、実施例に示されるように１個の状態信号に
着目する場合のみならず、２以上の状態信号に着目する
場合を含むことを意味している。

【００３３】そして、この請求項３に記載の発明によれ
ば、請求項２に記載の発明の効果に加え、従来想定され
ている状態信号が“Ｈ”もしくは“Ｌ”に固定されてし
まうごとき動作異常に対しても適切な対応が可能とな
る。

【００３４】この出願の請求項４に記載の発明は、前記
動作監視装置においてマイクロコンピュータの動作異常
が判定されるのに応答して、当該マイクロコンピュータ
にリセットをかけることを特徴とする請求項２若しくは
請求項３に記載のマイクロコンピュータの動作監視装置
にある。

【００３５】ここで、『請求項２もしくは請求項３に記
載の』とあるのは、タイミング監視型の監視回路の出力
によりマイクロコンピュ−タにリセットを掛ける場合
と、在来の周期監視型の監視回路の出力によりマイクロ
コンピ−タにリセットを掛ける場合の双方を含むことを
意味している。

【００３６】そして、この請求項４に記載の発明によれ
ば、疑似オン出力もしくは疑似オフ出力が状態信号中に
生ずるごとき動作異常、もしくは状態信号レベルが
“Ｈ”に固定もしくは“Ｌ”に固定される如き動作異常
が生じた場合、ただちにＣＰＵにリセットを掛け、適当
なフェイルセーフ機能等を働かせることができる。

【００３７】この出願の請求項５に記載の発明は、前記
各ポート操作命令を構成する一対のオンオフ命令のそれ
ぞれは、監視対象プログラムを挟んでその前後に挿入さ
れており、かつ１命令実行時間の遅れを持って順次に実
行されるように相連続するステップとして挿入されてい
ることを特徴とする請求項１〜４のいずれかに記載のマ
イクロコンピュータ若しくはその動作監視装置にある。

【００３８】ここで、『各ポ−ト操作命令を構成する一
対のオンオフ命令のそれぞれを監視対象プログラムを挟
んでその前後に挿入する』とあるのは、例えば出力ポ−
トが２個存在する場合において、それぞれのポ−トオン
命令を監視対象プログラムの前側に配置し、それぞれの
ポ−トオフ命令を監視対象プログラムの後側に配置する
場合を含むことは勿論であるが、それ以外にも第１の出
力ポ−トに対応するポ−トオン命令と第２の出力ポ−ト
に対応するポ−トオフ命令とを監視対象プログラムの前
側に配置し、第１の出力ポ−トに対応するポ−トオフ命
令と第２の出力ポ−トに対応するポ−トオン命令とを監
視対象プログラムの後ろ側に配置する場合のように、必
ずしもポ−トオン命令同志もしくはポ−トオフ命令同志
を一括して配置しない場合を含むことを意味している。

【００３９】また、『一命令実行時間の遅れをもって順
次に実行されるように相連続するステップとして挿入す
る』とあるのは、例えば、各ポ−ト操作命令を構成する
オン命令同志を一切別の命令を挟むこと無く連続して配
列し、他方オフ命令同志についても一切別の命令を挟む
こと無く連続して配列することを意味している。

【００４０】そして、この請求項５に記載の発明によれ
ば、各対のポ−ト操作命令の実行タイミングの相違に対
応する一定のタイミングずれは最短のものとなるため、
動作異常に基づいて疑似オン出力もしくは疑似オフ出力
が状態信号中に発生した場合、最短の遅れ時間をもって
可及的速やかに動作異常の発生を判定することができ
る。 この出願の請求項６に記載の発明は、前記監視対
象プログラムの前側並びに後側に相連続するステップと
して挿入された一連のポート操作命令の前後には割り込
み禁止命令と割り込み許可命令とが挿入されていること
を特徴とする請求項５に記載のマイクロコンピュータ若
しくはその動作監視装置にある。

【００４１】ここで、『割り込み禁止命令』もしくは
『割り込み許可命令』とあるのは、この種のマイクロコ
ンピュ−タに於いて良く知られた命令であり、それらを
利用することによって割り込み信号の受け付けを禁止し
たり許可したりすることができる命令である。

【００４２】そして、この請求項６に記載された発明に
よれば、相連続して配列されたオン命令もしくはオフ命
令の間に割り込み信号が到来したとしても、その様な割
り込み信号は受け付けられなくなるため、割り込み信号
の到来にかかわらず、複数の状態信号相互間に於ける一
定のタイミングずれを維持し続けることができ、それら
ポ−ト操作命令の間に割り込み処理が実行されることに
基づくタイミングずれの変化により、マイクロコンピュ
−タに誤動作が生じたと誤認する恐れを回避することが
できる。

【００４３】

【発明の実施の形態】以下、この発明の好ましい実施の
形態につき、添付図面を参照して詳細に説明する。

【００４４】本発明が適用されたマイクロコンピュ−タ
システムのハ−ドウェア構成を図１に概略的に示す。同
図において、ＣＰＵ３は、この例では車両用アンチロッ
クブレ−キシステムの制御に用いられる８ビット構成の
ワンチップマイクロコンピュ−タであり、その内部には
図示しないが、制御用の各種システムプログラムを格納
したＲＯＭ、ワ−キングエリアなどとして使用されるＲ
ＡＭ、演算処理の際に利用される各種のタイマやカウン
タなどが内蔵されている。この種のＣＰＵ３には多数の
入出力ポ−トが備えられているが、この例では説明の便
宜のために、本発明と関連する２つの状態信号送出用出
力ポ−トＰ１，Ｐ２とリセット信号を受け付けるための
リセット端子ＲＳＴのみが示されている。

【００４５】出力ポ−トＰ１と出力ポ−トＰ２とは、１
命令の実行により同時には操作できないようにまったく
別個のアドレスにそれぞれ割り当てられている。これら
２つの出力ポ−トＰ１，Ｐ２は、抵抗Ｒ６，Ｒ７を介し
て電源Ｖｃｃにプルアップされており、ＣＰＵ３がリセ
ット信号を受けてリセット状態となり、これに伴い出力
ポ−トＰ１，Ｐ２がハイインピ−ダンス状態となると、
それら出力ポ−トの出力ラインは電源Ｖｃｃにプルアッ
プされる。

【００４６】ＣＰＵ３の出力ポ−トＰ１から出力される
状態信号は、周期監視型の監視回路である第１の監視回
路４と本発明により新たに追加されたタイミングずれ監
視型の監視回路である第２の監視回路５へと供給されて
いる。また、ＣＰＵ３の出力ポ−トＰ２から出力される
状態信号は、第２の監視回路５にのみ供給されている。
そして、これら２つの出力ポ−トＰ１，Ｐ２からは、後
に詳細に説明するように、監視対象プログラムの実行に
連動して、各対となるポ−ト操作命令（ポ−トオン命令
とポ−トオフ命令）の実行タイミングの相違に対応する
一定のタイミングずれを相互に有する２系統の周期的な
状態信号が出力される。

【００４７】第１の監視回路４は、従来から用いられて
いる周期監視型の監視回路であり、この例では出力ポ−
トＰ１から出力されて入力端子ＩＮ１に供給される状態
信号の周期を監視し、その周期が規定値よりも長くなっ
たことに基づいてＣＰＵ３の動作異常を判定し、これに
応答して出力端子ＯＵＴ１のレベルを論理“Ｈ”から論
理“Ｌ”に変化させるようになされている。第２の監視
回路５は、タイミングずれ監視型の監視回路であり、前
述した２個の出力ポ−トＰ１，Ｐ２から出力される２系
統の周期的な状態信号に着目し、両者間に於けるタイミ
ングずれを監視し、そのタイミングずれが規定値を越え
たことに基づいてＣＰＵ３の動作異常を判定し、これに
応答して出力端子ＯＵＴ２のレベルを論理“Ｈ”から論
理“Ｌ”に変化させるように構成されている。そして、
これら出力端子ＯＵＴ１，ＯＵＴ２から出力される信号
は、互いにワイヤ−ドオア接続された後、ＣＰＵ３のリ
セット端子ＲＳＴへと供給される。

【００４８】第１の監視回路４並びに第２の監視回路５
の詳細を図２の回路図に示す。同図に示されるように、
周期監視型の監視回路である第１の監視回路４は、先に
説明した図６に示される従来の監視回路２と全く同一の
構成を有する。そのため、重複説明を回避するために、
第１の監視回路４の内部素子については図６に示される
監視回路２と同一符号が付されている。

【００４９】これに対して、タイミングずれ監視型の監
視回路である第２の監視回路５は、本発明に関連して新
たに追加されたものである。すなわち、この第２の監視
回路５は、出力ポ−トＰ１から出力される状態信号と出
力ポ−トＰ２から出力される状態信号との排他的論理和
を取るための排他論理和ゲートＥ−ＯＲと、この排他論
理和ゲートＥ−ＯＲの出力が“Ｈ”のときに抵抗Ｒ８を
介して充電されかつ“Ｌ”のときにダイオ−ドＤ並びに
排他論理和ゲートＥ−ＯＲ内の電源ラインを介して瞬時
に放電されるコンデンサＣ１と、電源Ｖｃｃを抵抗Ｒ９
とＲ１０により分圧することによってしきい値電圧Ｖｔ
ｈ１を得るための抵抗分圧回路と、演算増幅器ＯＰ１を
中心として構成されコンデンサＣ１の充電電圧Ｖｃ１と
前述したしきい値電圧Ｖｔｈ１とを比較しその比較結果
を出力端子ＯＵＴ２へと送出するコンパレ−タＣＯＭＰ
１とから構成されている。

【００５０】次に、ＣＰＵ１に内蔵されたＲＯＭ内に格
納されたプログラムの構成を図３のフロ−チャ−トを参
照して説明する。同図に示されるように、ＲＯＭ内に格
納されたプログラムは、システムイニシャライズプログ
ラムと本来の目的である制御プログラム（この例では、
車両用アンチロックブレ−キシステム用制御プログラ
ム）とから構成されている。そして、出力ポ−トＰ１用
のポ−ト操作命令を構成する一対のオンオフ命令（ポ−
トＰ１オン命令とポ−トＰ１オフ命令）並びに出力ポ−
トＰ２用のポ−ト操作命令を構成する一対のオンオフ命
令（ポ−トＰ２オン命令とポ−トＰ２オフ命令）とは、
監視対象となる制御プログラムを挟んでその前後に挿入
されており、かつ一命令実行時間の遅れをもって順次に
実行されるように相連続するステップとして挿入されて
いる。

【００５１】すなわち、制御プログラムの前側にはポ−
トＰ１オン命令とポ−トＰ２オン命令とが一命令実行時
間の遅れをもって順次に実行されるように相連続するス
テップとして挿入されており、また監視対象となる制御
プログラムの後ろ側にはポ−トＰ１オフ命令とポ−トＰ
２オフ命令とが同様にして一命令実行時間の遅れをもっ
て順次に実行されるように相連続するステップとして挿
入されている。

【００５２】さらに、ポ−トＰ１オン命令並びにポ−ト
Ｐ２オン命令を挟んでその前後には割り込み禁止命令と
割り込み許可命令とが挿入され、これによりポ−トＰ１
オン命令とポ−トＰ２オン命令とは割り込み信号が到来
しても必ず連続して実行されるように保証されている。
同様にして、ポ−トＰ１オフ命令並びにポ−トＰ２オフ
命令を挟んでその前後にも、割り込み禁止命令と割り込
み許可命令とが挿入されており、これによりポ−トＰ１
オフ命令とポ−トＰ２オフ命令とはその間に割り込み信
号が到来しても必ず連続して実行されるように保証され
ている。

【００５３】さらに、ポ−トＰ１オフ命令並びにポ−ト
Ｐ２オフ命令に続くステップには、制御周期Ｔｃの経過
を監視する制御周期経過監視処理が含まれており、その
結果ポ−トＰ１オン並びにポ−トＰ２オンのオン周期
は、プログラムが正常に動作しているかぎり、ほぼ制御
周期Ｔｃに維持されるように成されている。

【００５４】以上の構成において、例えば電源投入後の
パワ−オンリセット信号によりプログラムがスタ−トす
ると、システムイニシャライズ処理が実行された後（ス
テップ３０１）、制御プログラムの実行に先立ち、まず
割り込み禁止処理が実行され（ステップ３０２）、その
後ポ−トＰ１オン命令とポ−トＰ２オン命令とが１命令
実行時間の遅れをもって順次に実行され（ステップ３０
３，３０４）、その後、割り込み許可命令を実行して
（ステップ３０５）、本来の制御プログラムの実行が開
始される（ステップ３０６）。制御プログラム中には幾
つかの分岐処理が存在するため、制御プログラムの実行
時間はその時々の制御負荷の状態に応じて変化する。

【００５５】このようにして制御プログラムの実行が完
了すると（ステップ３０６）、再び割り込み禁止命令が
実行された後（ステップ３０７）、ポ−トＰ１オフ命令
とポ−トＰ２オフ命令とが一命令実行時間の遅れをもっ
て順次に実行され（ステップ３０８，３０９）、その
後、割り込み許可命令が実行される（ステップ３１
０）。以後、制御周期経過監視処理が実行されて、制御
周期Ｔｃの経過を待機し、制御周期Ｔｃの経過とともに
（ステップ３１１ＹＥＳ）、以上の処理（ステップ３０
２〜ステップ３１１）が繰り返し実行される。その結
果、出力ポ−トＰ１と出力ポ−トＰ２とからは、互いに
１命令実行時間（この例では、１．６μｓ）のタイミン
グずれを有する２系統の周期的な状態信号が出力される
のである。この様に、出力ポ−トＰ１に関するポ−ト操
作命令（ポ−トＰ１オン命令とポ−トＰ１オフ命令）と
出力ポ−トＰ２に関するポ−ト操作命令（ポ−トＰ２オ
ン命令とポ−トＰ２オフ命令）とは、監視対象プログラ
ムである制御プログラムを互いに共有するようにして、
制御プログラムを経由する制御ル−プ内に挿入されてい
るのである。

【００５６】次に、第１の監視回路４並びに第２の監視
回路５に於ける新たに想定された異常時の動作を図４の
タイミングチャ−トを参照しながら説明する。なお、同
図に於いて、（ａ）は出力ポ−トＰ１から出力され第２
の監視回路の入力端子ＩＮ２１に供給される状態信号、
（ｂ）は出力ポ−トＰ２から出力されて第２の監視回路
の入力端子ＩＮ２２に供給される状態信号、（ｃ）は第
２の監視回路内に於ける排他論理和ゲートＥ−ＯＲの出
力、（ｄ）は第２の監視回路内のコンデンサＣ１の充電
電圧、（ｅ）は第２の監視回路の出力端子ＯＵＴ２の信
号、（ｆ）は第１の監視回路内の微分回路ＤＦの出力、
（ｇ）は第１の監視回路内のコンデンサＣの充電電圧、
（ｈ）は第１の監視回路の出力端子ＯＵＴ１の信号をそ
れぞれ示している。

【００５７】ＣＰＵ３が正常に動作している場合、ＣＰ
Ｕ３の出力ポ−トＰ１並びに出力ポ−トＰ２からは、監
視対象となる制御プログラムの実行に連動して、各対の
ポ−ト操作命令（ポ−トＰ１オン命令及びポ−トＰ１オ
フ命令、並びに、ポ−トＰ２オン命令及びポ−トＰ２オ
フ命令）の実行タイミングの相違に対応する一定のタイ
ミングずれ（この例では、一命令実行時間に相当する
１．６μｓ）を相互に有する２系統の周期的な状態信号
が出力される。これら２系統の状態信号に於けるオン時
間Ｔｏｎはその時々の制御プログラム実行時間に応じて
変化するものであり、この例では４〜６．５ｍｓ程度に
設定されている。また、各状態信号中に於けるオン周期
Ｔｘは制御周期Ｔｃ（この例では７ｍｓ）に維持されて
いる。先に説明したように、この様な状態においては、
第１の監視回路４内に於けるコンデンサＣの充電電圧Ｖ
ｃのピ−クは閾値電圧Ｖｔｈに達することはなく、その
結果第１の監視回路４の出力端子ＯＵＴ１のレベルは
“Ｈ”に維持されている。

【００５８】他方、第２の監視回路５内に於ける排他論
理和ゲ−トＥ−ＯＲの出力側には、前述したタイミング
ずれＴＤｘ（この例では、１．６μｓ）に相当する時間
幅を有する“Ｈ”パルスが出力され、これによりコンデ
ンサＣ１の充電電圧Ｖｃ１は充放電を繰り返すが、この
状態に於ける充電電圧Ｖｃ１のピ−クは閾値電圧Ｖｔｈ
１を越えることはなく、その結果出力端子ＯＵＴ２のレ
ベルについても“Ｈ”に維持されている。

【００５９】これに対して、時刻ｔ１３においてＣＰＵ
３に何等かの異常動作が発生すると、その後に出力ポ−
トＰ１から出力される状態信号は図中一点鎖線ｌ１に示
されるように“Ｌ”状態に固定されるはずであるが、こ
のとき何等かの原因で別の命令がポ−トＰ１オン命令に
化けて実行されると、時刻ｔ１２に於いて状態信号中に
疑似オン出力が発生する。この様な場合、先に説明した
周期監視型の監視回路のみでは、その後周期基準時間Ｔ
ｒｅｆが経過するまで、異常状態の発生を判定すること
ができない。

【００６０】これに対して、本発明にあっては、時刻ｔ
１２に於いて疑似オン出力が発生すると、以後ポ−トＰ
１から出力される状態信号とポ−トＰ２から出力される
状態信号との間に論理不一致が生ずるため、排他論理和
ゲートＥ−ＯＲの出力は“Ｈ”に固定され、その結果タ
イミングずれ基準時間ＴＤｒｅｆの経過とともに、コン
デンサＣ１の充電電圧Ｖｃ１は閾値電圧Ｖｔｈ１を越え
ることとなって、コンパレ−タＣＯＭＰ１が作動し出力
端子ＯＵＴ２の信号は“Ｈ”から“Ｌ”へと変化し
（尚、このとき、図中破線ｌ２に示すように、ＯＵＴ１
も“Ｈ”から“Ｌ”になる）、ＣＰＵ３に対してリセッ
トが掛かることとなる。

【００６１】なお、本発明においては、ポ−トＰ１から
出力される状態信号中に時刻ｔ１２に於いて疑似オン出
力が発生した後、同様にしてポ−トＰ２の出力中にもそ
れより僅かに遅れて疑似オン出力が発生すれば、両状態
信号間に於ける論理不一致は解消されて、出力端子ＯＵ
Ｔ２のレベルは論理“Ｈ”に維持されてしまい、ＣＰＵ
にリセットは掛からない。しかし、このような状態は確
率的にほとんど起こり得ない。なぜなら、そもそも時刻
ｔ１２に疑似オン出力が発生するというのは、何等かの
命令のオペランドがポ−トＰ１出力命令のオペランドに
化けて実行されるという極めて希な状態であって、それ
に続いてポ−トＰ２の出力中にも同様な疑似オン出力が
発生するなどという確率は極めて低いことに加え、さら
にそれらの疑似オン出力の発生がタイミングずれ基準時
間ＴＤｒｅｆ内において重なるなどと云う確率は、ほと
んど無視できる程度に極めて低い。なお、この例では、
タイミングずれ基準時間ＴＤｒｅｆとしては９８．６μ
ｓが採用されているが、このタイミングずれ基準時間Ｔ
Ｄｒｅｆの値は、原理的には限りなくタイミングずれ時
間ＴＤｘ（この例では１．６μｓ）に近付けることがで
きる。そして、このタイミングずれ基準時間ＴＤｒｅｆ
の値を短くすればするほど、それらの間に２つの状態信
号中に共に疑似オン出力が発生する可能性は一層低くな
り、実用上は無視できる程度にまで低下させることがで
きる。しかも、このタイミングずれ基準時間ＴＤｒｅｆ
を短くすればするほど、疑似オン出力が発生した後ＣＰ
Ｕ異常発生を判定する応答時間は短くなり、この様な異
常発生を可及的速やかに判定可能となるのである。

【００６２】なお、従来より想定されている動作異常に
対しては、ポ−トＰ１から出力される状態信号の値が
“Ｈ”もしくは“Ｌ”に固定されると、最新のオン出力
（正常オン出力もしくは疑似オン出力）から周期基準時
間Ｔｒｅｆが経過した時点において、出力端子ＯＵＴ１
のレベルは図中実線に示されるように、“Ｈ”から
“Ｌ”へと変化し、この変化に応答してＣＰＵ３にリセ
ットが掛かる。

【００６３】そのため、図１並びに図２に示される２つ
の監視回路４，５を備えたマイクロコンピュ−タシステ
ムにおいては、状態信号のレベルが“Ｈ”若しくは
“Ｌ”に固定される異常動作時と、状態信号中に疑似オ
ン出力が発生する動作異常状態のいずれにも的確に対応
することができ、この種マイクロコンピュ−タに於ける
動作異常をより精密に監視し、この種のコンピュ−タシ
ステムに於ける信頼性を著しく向上させることができ
る。

【００６４】以上の実施の形態においては、第２の監視
回路５において、２つの状態信号相互に於ける立ち上が
りエッジと立ち下がりエッジの双方のずれを監視してい
るが、必要に応じて立ち上がりエッジもしくは立ち下が
りエッジのいづれかのずれを監視するようにしても良
い。

【００６５】なお、言うまでもないことであるが、図２
に示された第１の監視回路４並びに第２の監視回路５の
具体的な回路構成は、その一例にすぎないものである。
すなわち、第１の監視回路４としては、ポートＰ１から
出力される状態信号のオンタイミング若しくはオフタイ
ミングが到来する毎に、基準時間（タイマ時間）Ｔｒｅ
ｆの計時動作を繰り返し、計時完了と共に出力端子ＯＵ
Ｔ１から“Ｌ”を出力するタイマとして機能するもので
あればよく、また第２の監視回路５としては、ポートＰ
１並びにポートＰ２から出力される２系統の状態信号相
互間に論理不一致が生ずる毎に、基準時間（タイマ時
間）ＴＤｒｅｆの計時動作を繰り返し、計時完了と共に
出力端子ＯＵＴ２から“Ｌ”を出力するタイマとして機
能するものであればよい。このような機能を有するタイ
マに関しては、当業者であれば様々な具体的な変形例が
想起されるであろう。

【００６６】また、図２に示される監視回路４，５は、
タイマ回路における計時動作を中心として説明を行う関
係から、当業者には当然に理解されるとして、ＣＰＵ３
のリセット受付保証時間については配慮されていない。
これについては、例えば第１の監視回路４の場合であれ
ば、例えば、コンパレータＣＯＭＰとしてヒステリシス
特性を有するものを採用して、リセット端子ＲＳＴの
“Ｌ”状態がリセット受付保証時間だけ維持されるよう
に構成すればよいであろう。また、第２の監視回路５の
場合であれば、例えば、コンパレータＣＯＭＰ１として
同様なヒステリシス特性を有するものを採用する一方、
ダイオードＤと直列に微小な放電用抵抗を挿入したり、
或いはダイオードＤを除去して抵抗８の値を適切に設計
し、これによりリセット端子ＲＳＴの“Ｌ”状態がリセ
ット受付保証時間だけ維持されるように構成すればよい
であろう。

【００６７】

【発明の効果】以上の説明から明らかなように、本発明
によれば、別の命令がポ−トオン命令若しくはポ−トオ
フ命令に化けて実行された結果、当該ポートから出力さ
れる状態信号中に疑似オン出力もしくは疑似オフ出力が
得られる如き異常動作であつても、これを可及的速やか
に異常と判定することができ、この種異常判定に於ける
信頼性を著しく向上させることができる。

【図面の簡単な説明】

【図１】本発明が適用されたマイクロコンピュータシス
テムのハードウェア構成を概略的に示すブロック図であ
る。

【図２】周期監視型の第１の監視回路並びにタイミング
ずれ監視型の第２の監視回路の内部構成を詳細に示す回
路図である。

【図３】本発明が適用されたＣＰＵのＲＯＭ内に格納さ
れたシステムプログラムの構成を概略的に示すフローチ
ャートである。

【図４】図２に示される第１並びに第２の監視回路にお
け異常時の動作を説明するためのタイミングチャートで
ある。

【図５】従来のマイクロコンピュータシステムのハード
ウェア構成を概略的に示すブロック図である。

【図６】従来のマイクロコンピュータシステムに適用さ
れた監視回路の内部構成を詳細に示す回路図である。

【図７】従来のＣＰＵ内のＲＯＭに格納されたシステム
プログラムの構成を概略的に示すフローチャートであ
る。

【図８】従来の監視回路に於ける想定される異常時の動
作を説明するためのタイミングチャートである。

【図９】従来の監視回路に於ける想定されていない異常
時の動作（１）を示すタイミングチャートである。

【図１０】従来の監視回路に於ける想定されていない異
常時の動作（２）を示すタイミングチャートである。

【符号の説明】

１，３ ＣＰＵ ２ 監視回路 ４ 周期監視型の監視回路である第１の監視回
路 ５ タイミングずれ監視型の監視回路である第
２の監視回路 ＤＦ 微分回路 Ｑ トランジスタ Ｃ．Ｃ１ コンデンサ Ｄ ダイオード Ｅ−ＯＲ 排他論理和ゲート Ｒ１〜Ｒ１０ 抵抗 ＣＯＭＰ．ＣＯＭＰ１ コンパレータ ＯＰ．ＯＰ１ 演算増幅器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大田 淳朗 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内 (72)発明者 佐藤 司雄 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内 (72)発明者 林 達生 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 １命令の実行により同時には操作できな
   いように別個のアドレスにそれぞれ割り当てられた複数
   の出力ポートと、 前記複数の出力ポートのそれぞれ毎に設けられかつ監視
   対象プログラムを互いに共有するようにして当該監視プ
   ログラムの一巡実行ループ中に挿入された状態信号送出
   用のオンオフ一対の複数のポート操作命令と、を含み、 それにより、前記監視対象プログラムの実行に連動し
   て、前記複数の出力ポートから、前記各対のポート操作
   命令の実行タイミングの相違に対応する一定のタイミン
   グズレを相互に有する複数の周期的な状態信号を出力す
   るように構成したことを特徴とするマイクロコンピュー
   タ。
2. 【請求項２】 １命令の実行により同時には操作できな
   いように別個のアドレスにそれぞれ割り当てられた複数
   の出力ポートと、前記複数の出力ポートのそれぞれ毎に
   設けられかつ監視対象プログラムを互いに共有するよう
   にして当該監視プログラムの一巡実行ループ中に挿入さ
   れた状態信号送出用のオンオフ一対の複数のポート操作
   命令と、を含み、それにより、前記監視対象プログラム
   の実行に連動して、前記複数の出力ポートから、前記各
   対のポート操作命令の実行タイミングの相違に対応する
   一定のタイミングズレを相互に有する複数の周期的な状
   態信号を出力するように構成したマイクロコンピュータ
   と、 前記マイクロコンピュータの前記複数の出力ポートから
   出力される複数の周期的な状態信号の少なくとも２つに
   着目して両者間におけるタイミングズレを監視し、その
   タイミングズレが規定範囲を外れたことに基づいて前記
   マイクロコンピュータの動作異常を判定するタイミング
   監視型の監視回路と、 を具備することを特徴とするマイクロコンピュータの動
   作監視装置。
3. 【請求項３】 前記マイクロコンピュータの前記複数の
   出力ポートから出力される複数の周期的な状態信号の少
   なくとも１つに着目してその周期を監視し、その周期が
   規定範囲を外れたことに基づいて前記マイクロコンピュ
   ータの動作異常を判定する周期監視型の監視回路を具備
   することを特徴とする請求項２に記載のマイクロコンピ
   ュータの動作監視装置。
4. 【請求項４】 前記動作監視装置においてマイクロコン
   ピュータの動作異常が判定されるのに応答して、当該マ
   イクロコンピュータにリセットをかけることを特徴とす
   る請求項２若しくは請求項３に記載のマイクロコンピュ
   ータの動作監視装置。
5. 【請求項５】 前記各ポート操作命令を構成する一対の
   オンオフ命令のそれぞれは、監視対象プログラムを挟ん
   でその前後に挿入されており、かつ１命令実行時間の遅
   れを持って順次に実行されるように相連続するステップ
   として挿入されていることを特徴とする請求項１〜４の
   いずれかに記載のマイクロコンピュータ若しくはその動
   作監視装置。
6. 【請求項６】 前記監視対象プログラムの前側並びに後
   側に相連続するステップとして挿入された一連のポート
   操作命令の前後には割り込み禁止命令と割り込み許可命
   令とが挿入されていることを特徴とする請求項５に記載
   のマイクロコンピュータ若しくはその動作監視装置。