JPH10209756A - ソース結合ｃｍｏｓ発振器 - Google Patents

Abstract

(57)【要約】 【課題】 消費電流が少なく、多くのアプリケーション
に対して設計変更を必要としない集積回路発振器を提供
する。 【解決手段】 共振器素子１９６を通してソースが結合
された２つの差動入力トランジスタ１５０，１５２を含
むＣＭＯＳ発振器で構成する。２つの差動入力トランジ
スタ１５０，１５２で比較器回路を構成し、その出力と
して能動負荷１６６，１７８を接続し、能動負荷１６
６，１７８に出力の方形波形成形機能を持たせる。出力
信号を比較器回路の非反転入力にフィードバックし、発
振器が共振器素子１９６の共振周波数で安定して発振す
るような不安定状態を構築する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、発振
器回路に関し、更に詳細には、ＣＭＯＳ発振器に関す
る。

【０００２】

【従来の技術および発明が解決しようとする課題】集積
回路用のマイクロ制御装置（マイクロコントローラ）を
設計する際に、発振器は、通常、同一チップ上のマイク
ロ制御装置設計の中に統合されて、スペース，寸法およ
び電流消費が非常に重要なパラメータである多くのアプ
リケーションを調和させるようにしている。これらの統
合された発振器は、メガヘルツの範囲で動作する際に、
最も一般的には一対のＣＭＯＳインバータを使用する。
１つのインバータは発振器利得素子として使用され、他
のものはバッファとして使用される。この型式の発振器
はいくつかの欠点を有し、インバータはいつも線形領域
で動作するので、ほとんどの発振周期の間多くの電流を
消費する。この様な回路の電流消費はトランジスタの強
さ（strength）に比例し、これは製品，温度および供給
電圧に依存し、その倍率係数はおよそ１０から１の範囲
である。更に、これらの発振器は電源供給線から接地電
位線との間で（レールからレールへ）動作しようとしが
ちなので、それの周波数スペクトル出力はかなり”リッ
チ”なものとなる。

【０００３】上記の高電流消費に関する問題の１つの解
決策は、電流源負荷を具備したＮＭＯＳ共通ソース増幅
器を使用することである。この回路はしばしばピアス発
振器と呼ばれ、比較的低い一定の電力で高利得を出力す
る。この型式の発振器用の出力バッファは比較器回路で
あって、１つの入力を増幅器の入力に、他の入力を増幅
器の出力に結合したものである。これにより発振器内の
増幅を小さい状態に留め、比較器の出力は外部回路を線
形領域の範囲外に保持しながら高速に切り換えることが
できる。全ての結晶共振周波数に対して回路を最適化す
るために必要なのは、ゲート−ソース間キャパシタおよ
びドレイン−ソース間キャパシタの値を調整することだ
けである。

【０００４】外部共振器が発振器に関連する唯一の外部
装置であって、この回路が広いクロック周波数範囲およ
び多くの共振器型式で実行される必要がある場合は、常
に問題が生じる可能性がある。ほとんどの集積回路アプ
リケーション中で、発振器回路は、発振器の周波数を外
部水晶で設定して、比較的狭い周波数範囲で動作するよ
うに最適化されている。しかしながら、顧客が新たな版
の回路、または異なるクロック周波数を必要とする場合
は、通常、発振器回路を再設計する必要が生じる。その
様な発振器回路は急激な変化を必要とし、これはしばし
ば結果としてより長い製品再設計期間，広範囲に渡るシ
ミュレーションおよび最適化，新たな試験技術，および
大きな寸法のダイが必要となる。

【０００５】

【課題を解決するための手段】ここに開示されかつ特許
請求がなされている本発明は集積回路発振器を含む。こ
の発振器は第１の差動レグを含み、これは第１の電流源
と能動負荷との間に接続されたソース／ドレイン経路を
具備した第１の差動トランジスタを有する。第２の差動
レグもまた具備されており、これは第２の電流源と能動
負荷との間に接続されたソース／ドレイン経路を有す
る。第１および第２の差動レグは組み合わされて、第１
および第２の差動トランジスタのソース間に配置された
共振器素子を備えた差動比較器を形成する。この共振器
素子は、第１および第２の差動レグの差動利得がその共
振器素子の共振周波数で最適となるように動作する。バ
イアス回路が用意されていて、第１および第２の差動ト
ランジスタのゲートに予め定められた電圧レベルにバイ
アスをかける。第２の差動トランジスタのドレインは発
振器の出力となり、出力トランジスタのゲートを駆動す
る。出力トランジスタのソース／ドレイン経路が出力ノ
ードと接地電位との間に配置されている。フィードバッ
ク要素が出力ノードと第２の差動トランジスタのゲート
との間に接続されていて、ここに正帰還（ポジティブフ
ィードバック）を構成している。

【０００６】本発明およびその特長を更に完全に理解す
るために、添付図を参照して以下の説明を参照する。

【０００７】図１を参照すると、従来技術のインバータ
発振器の回路図が示されている。従来のＣＭＯＳインバ
ータがＰチャンネルトランジスタ１０とＮチャンネルト
ランジスタ１２とで形成されており、それらは互いに結
合されたドレインを有し、トランジスタ１０のソースは
Ｖｃｃ電源供給線１４に接続され、トランジスタ１２の
ソースは接地電位線１６に接続されている。トランジス
タ１０，１２のゲートは共に共通ノード１８に接続され
ている。抵抗器２０がノード１８とノード２２との間に
接続され、ノード２２はトランジスタ１０，１２のドレ
インに接続されている。抵抗器２４がノード２２とノー
ド２６との間に接続されており、ノード２６はキャパシ
タ２８の一方の側とまた共振器素子３０の一方の側とに
接続されている。キャパシタ２８の反対側はノード１６
に接続され、共振器素子３０の反対側はノード１８に接
続されている。キャパシタ３２がノード１８と接地電位
線１６との間に接続されている。ノード２２は、２つの
ＣＭＯＳトランジスタと、ＣＭＯＳインバータとして構
成されたＰチャンネルトランジスタ３４およびＮチャン
ネルトランジスタ３６のゲートとに接続されている。ト
ランジスタ３４，３６のドレインは出力ノード３８に接
続され、トランジスタ３４のソースは電源供給線１４に
接続され、トランジスタ３６のソースは接地電位線１６
に接続されている。これは従来のインバータ発振器であ
って、ここで、トランジスタ１０，１２は利得素子とし
て機能し、その出力が共振器素子３０の入力に接続さ
れ、共振器素子のもう一方の側が入力に接続されて、共
振器素子３０がインバータの出力と入力との間に接続さ
れるようになっている。トランジスタ３４，３６はバッ
ファされた反転出力を提供する。

【０００８】次に、図２を参照すると、比較器出力を具
備した従来のピアス発振器の構成が示されている。発振
器素子はＮＭＯＳトランジスタ４０で構成され、トラン
ジスタ４０は接地電位ノード４２に接続されたソースを
有し、そのドレインは共通ドレインノード４４に接続さ
れ、そのゲートはノード４６に接続されている。水晶４
８がノード４６とノード４４との間に接続されており、
これは２つのパッド（図示せず）を必要とする外部素子
である。１メガオーム抵抗器５０が水晶４８と並列接続
されている。１０ｐＦのキャパシタ５２がノード４６と
接地電位ノード４２との間であるトランジスタ４０のゲ
ート／ソース間に接続されている。１０ｐＦのキャパシ
タ５４がノード４４と接地電位ノード４２との間に接続
されている。

【０００９】トランジスタ４０用のバイアスがＰチャン
ネルトランジスタ５６から与えられており、トランジス
タ５６は、電源供給線５８に接続されたソースと、共通
ドレインノード４４に接続されたドレインとを有し、ト
ランジスタ５６のゲートはノード６０に接続されてい
る。トランジスタ５６用のバイアスはバイアス回路から
供給され、バイアス回路はダイオード接続されたＰチャ
ンネルトランジスタ６２で構成され、トランジスタ６２
のソースは電源供給線５８に接続され、ドレインおよび
ゲートはノード６０と抵抗器６４の一方の側に接続され
ている。抵抗器６４の反対側は接地電位線４２に接続さ
れている。トランジスタ６２を流れる電流は、トランジ
スタ４０のバイアスをセットするようにトランジスタ６
６に反映される。トランジスタ４０から供給される発振
信号は微小正弦波発振信号であり、発振器は、事実上、
共通ドレイン発振器である。

【００１０】共通ドレインノード４４が２つの差動トラ
ンジスタ６６，６８の内の１つの入力に接続されてお
り、ノード４４はトランジスタ６６のゲートに接続され
ている。トランジスタ６８のゲートはノード４６に接続
されている。トランジスタ６６，６８のドレインは共に
ノード７０に接続されており、ノード７０は２つのＰチ
ャンネルトランジスタ７４，７６のソース／ドレイン経
路を通って接続されており、各々のトランジスタはノー
ド７０に接続されたドレインと電源供給線５８に接続さ
れたソースとを有する。トランジスタ７４，７６のゲー
トはノード６０に、トランジスタ６２を通る電流がトラ
ンジスタ７４，７６に反映されるように接続されてい
る。トランジスタ６６のドレインはノード７８とＮチャ
ンネルトランジスタ８０のドレインとに接続されてお
り、トランジスタ８０のソースは接地電位線４２に接続
され、そのゲートはゲートノード８２に接続されてい
る。同様に、トランジスタ６８のドレインはノード８２
に接続され、ノード８２はＮチャンネルトランジスタ８
４のゲートおよびドレインに接続され、そのソースは接
地電位線４２に接続されている。トランジスタ８０，８
４はトランジスタ６６，６８の能動負荷を構成し、トラ
ンジスタ６６，６８は比較器として構成されている。ノ
ード４４の電圧がそのソースの閾値以下に落ちると、ト
ランジスタ６６は常に導通となり、能動負荷８０，８４
と共にノード７８上の電圧に対して”スクエアリング”
機能を提供する。このノード７８は、続いて、出力ドラ
イバトランジスタ８６を駆動し、これはＮチャンネルト
ランジスタであって、ノード７８に接続されたゲート
と、接地電位線４２に接続されたソースと、出力ノード
８８に接続されたドレインとを有する。電流は出力ドラ
イバ８６にＰチャンネルトランジスタ９０を通って供給
され、トランジスタ９０は電源供給線５８に接続された
ソースを有し、そのドレインは出力ノード８８に接続さ
れ、そのゲートはノード６０に接続されていて、トラン
ジスタ６２を通る電流がトランジスタ９０を反映できる
ようにしている。ピアス発振器回路の欠点は、トランジ
スタ４０を通る電流が比較的高くなければならず、４メ
ガヘルツ発振器に対して１００マイクロアンペアのオー
ダーとなる点である。

【００１１】次に、図３を参照すると、バトラ発振器の
回路図が示されており、これはエミッタ結合構造を有す
るバイポーラ発振器である。この構造は，ベンジャミン
・パルツェン(Benjamin Parzen）”，水晶およびその他
の調波発振器の設計”，ジョンウィリーアンドサンズ(J
ohn Wiley & Sons），１９８３年、並びにジェイ．グロ
スランバート(J.Groslambert），ジー．マリアネアウ
（G.Marianneau），エム．オリバー（M.Oliver）および
ジェイ．ユーバースフェルト(J.Ubersfeld）”，改善さ
れた短期周波数安定性を示す水晶発振器の設計並びに性
能”，周波数制御に関する第２８回年次シンポジウム論
文集，米国陸軍電子機器軍，フォートママス，ニュージ
ャージー，ページ１８１〜１８３，１９７４年に記述さ
れている。このバトラー発振器は２つのＮＰＮバイポー
ラトランジスタ１００，１０２を含む。トランジスタ１
００はノード１０４に接続されたエミッタを有し、ノー
ド１０４は抵抗器１０６の一方の側に接続され、抵抗器
１０６の反対側は接地電位に接続され、また、ノード１
０４は水晶共振器素子１０８の一方の側に接続されてい
る。同様に、トランジスタ１０２はノード１１０に接続
されたエミッタを有し、ノード１１０は抵抗器１１２の
一方の側に接続され、抵抗器１１２の反対側は接地電位
に接続されていて、また、ノード１００は共振器１０８
の反対側に接続されている。トランジスタ１００のゲー
トはノード１１４に接続され、ノード１１４は抵抗器１
１６の一方の側に接続され、抵抗器１１６の反対側は接
地電位に接続されている。ノード１１４はまたキャパシ
タ１１８の一方の側に接続され、その反対側は接地電位
に接続されている。ノード１１４はまた抵抗器１２０の
一方の側に接続され、抵抗器１２０の反対側は電源供給
線１２２に接続されている。トランジスタ１００のコレ
クタは負荷１２４の一方の側に接続されており、負荷１
２４の反対側は電源供給線１２２に接続されている。ト
ランジスタ１０２はノード１２６に接続されたベースを
有し、ノード１２６は抵抗器１２８の一方の側に接続さ
れ、抵抗器１２８の反対側は接地電位に接続されてい
る。ノード１２６はまた抵抗器１３０の一方の側に接続
されており、抵抗器１３０の反対側は電源供給線１２２
に接続されている。更に、ノード１２６はフィードバッ
クキャパシタ１３２の一方の側に接続され、キャパシタ
１３２の反対側は負荷１２４の電源供給側に接続されて
おり、キャパシタ１３２はＣ_FBと名称を付けられてい
る。トランジスタ１０２のコレクタは負荷１３６の一方
の側に接続され、負荷１３６の反対側は電源供給線１２
２に接続されている。トランジスタ１０２のコレクタは
代替出力ノード１３８を構成し、トランジスタ１０２の
エミッタは出力ノード１４０を構成する。

【００１２】次に、図４を参照すると、本発明の実施例
の回路図が示されている。この実施例では、比較器構造
が使用されており、本質的に、その出力が利得に作用す
る内部共振素子を具備した非反転入力にフィードバック
されて、共振器素子の共振周波数でのみその利得が最高
（ピーク）となるようにしている。発振器の入力または
利得素子は２つの差動ＣＭＯＳトランジスタ１５０，１
５２で構成されている。トランジスタ１５０は、ノード
１５４に接続されたソースと、ノード１５６に接続され
たドレインと、ノード１５８に接続されたゲートとを有
する。ノード１５４はＰチャンネルトランジスタ１６０
のドレインに接続され、トランジスタ１６０のソースは
電源供給線１６２に接続され、そのゲートはノード１６
４に接続されており、トランジスタ１６０はトランジス
タ１５０へのバイアス電流を設定する。トランジスタ１
５０用の能動負荷がＮチャンネルトランジスタ１６６で
構成され、トランジスタ１６６のドレインはノード１５
６に接続され、そのソースは接地電位線１６８に接続さ
れ、そのゲートはノード１７０に接続されている。

【００１３】トランジスタ１５２がトランジスタ１５０
と同様に接続されており、そのソースはノード１７２に
接続され、そのドレインはノード１７０に接続され、そ
のゲートはノード１７４に接続されている。ノード１７
２はＰチャンネルトランジスタ１７６に接続されてお
り、トランジスタ１７６のドレインはノード１７２に接
続され、そのソースは電源供給線１６２に接続され、そ
のゲートはノード１６４に接続されており、トランジス
タ１７６はトランジスタ１５２の電流源を構成してい
る。能動負荷がＮＭＯＳトランジスタ１７８で構成され
ており、トランジスタ１７８のドレインおよびゲートは
ノード１７０に接続されており、そのソースは接地電位
供給線１６８に接続されている。

【００１４】トランジスタ１５０のゲート用のバイアス
電圧は、直列接続された３つのダイオード接続Ｐチャン
ネルトランジスタ１８０，１８２，１８４によって供給
される。トランジスタ１８０は、電源供給線に接続され
たソースと、トランジスタ１８２のソースに接続された
ドレインおよびゲートとを有する。トランジスタ１８２
は、ノード１５８およびトランジスタ１８４に接続され
たゲートおよびドレインを有し、トランジスタ１８４
は、ノード１５８に接続されたソースと、接地電位線１
６８に接続されたゲートおよびドレインとを有する。実
際、トランジスタ１８０，１８２，１８４はノード１５
８に電圧を設定する分圧器を構成しており、その電圧は
トランジスタ１８０，１８２，１８４の相対的な大きさ
で定められる。同様な方法で、トランジスタ１５２のゲ
ートの電圧は３つのダイオード接続されたＰチャンネル
トランジスタ１８６，１８８，１９０で設定される。ト
ランジスタ１８６は、電源供給線１６２に接続されたソ
ースと、トランジスタ１８８のソースに接続されたゲー
トおよびドレインとを有する。トランジスタ１８８は、
ノード１７４に接続されたゲートおよびドレインを有
し、ノード１７４はトランジスタ１９０のソースに接続
されている。トランジスタ１９０は、接地電位供給線１
６８に接続されたゲートおよびドレインを有する。トラ
ンジスタ１５０，１５２のゲートのバイアス電圧はトラ
ンジスタ１８０〜１９０の設計によってオフセットを与
えることができる。

【００１５】トランジスタ１６０，１７６用のバイアス
はＰチャンネルトランジスタ１９２で構成された電流源
から供給され、Ｐチャンネルトランジスタ１９２は、電
源供給線に接続されたソースと、ノード１６４に接続さ
れたゲートおよびドレインとを有する。抵抗器１９４が
ノード１６４と接地電位との間に接続されている。トラ
ンジスタ１９２を流れる電流がトランジスタ１６０，１
７６に反映され、それらを流れるバイアス電流を提供す
る。

【００１６】トランジスタ１５０，１５２のソースは、
水晶共振器１９６を通して互いに結合されており、この
水晶共振器１９６の一方は外部パッド１９８を通してノ
ード１５４に結合され、その反対側は外部パッド２００
を通してノード１７２に結合されている。この比較器構
造はノード１５６で画定された出力を有し、これはＮチ
ャンネルドライバトランジスタ２０２のゲートを駆動す
るように使用される。トランジスタ２０２のソースは接
地電位に接続され、そのドレインは出力ノード２０４に
接続されている。出力ノード２０４はまた電流源Ｐチャ
ンネルトランジスタ２０６のドレインに接続されてお
り、トランジスタ２０６のソースは供給電源線１６２に
接続され、そのゲートはノード１６４に接続されてい
る。出力ノード２０４は、その一方の側が接続されてい
るフィードバックキャパシタ２０８を有し、キャパシタ
２０８の反対側はノード１５８（トランジスタ１５０の
ゲート）に接続されている。キャパシタ２０８は１０ｐ
Ｆの値を有し、発振器に関連するチップ上に形成され
る。このフィードバックキャパシタ２０８は出力回路の
フィードバックを非反転入力に供給する。ノード１５６
の信号は能動負荷１６６，１７８によって方形整形され
るが、これは、トランジスタ１５０の出力が比較的高速
の立上りおよび立下りエッジを提供するからである。フ
ィードバックキャパシタ２０８はトランジスタ１５０の
入力への正帰還構造を経由して不安定性を提供し、これ
は発振を開始させるのに十分である。その後、水晶また
は共振素子１９６がシステムを制御して、回路の利得が
水晶１９６の共振周波数で最大となるようにしている。
これは、回路が水晶１９６の共振周波数で強制的に発振
するようにさせる。従って、このフィードバックキャパ
シタ２０８は、この発振を開始しかつそれを維持するの
に必要な十分な不安定性および位相オフセットを提供す
る。先に図２に関連して説明したピアス発振器と比較し
て、発振器トランジスタ素子４０用の電流はほぼ３分の
１の電流となる。

【００１７】纏めると、そのソースが共振器素子に結合
された２つの差動入力トランジスタを有する比較器回路
を使用したＣＭＯＳ発振器が提供されている。インバー
タのゲートまたは比較器回路の入力は、出力を方形整形
するように具備された能動負荷によって予め定められた
電圧にバイアスがかけられている。インバータドライバ
の出力は出力トランジスタを有し、これは出力トランジ
スタを差動比較器トランジスタの非反転入力にフィード
バックすることで外部回路への駆動機能を提供してい
る。

【００１８】実施例を説明してきたが、種々の変更，置
き換えおよび代替が添付の特許請求の範囲で定義された
本発明の精神並びに範囲から逸脱することなく行えるこ
とは理解されよう。

【００１９】以上の説明に関して更に以下の項を開示す
る。 （１） 集積回路発振器であって、第１の電流源と能動
負荷との間に接続されたソース／ドレイン経路を具備し
た第１の差動トランジスタを有する第１の差動レグと、
第２の電流源と前記能動負荷との間に接続されたソース
／ドレイン経路を具備した第２の差動トランジスタを有
する第２の差動レグと、共振周波数を有する共振器素子
であって、前記第１および第２の差動レグの差動利得が
前記共振器素子の共振周波数で最適化されるように、前
記第１および第２の差動トランジスタのソース間に接続
された、共振器素子と、前記第１および第２の差動トラ
ンジスタのゲートを予め定められた電圧レベルにバイア
スをかけるためのバイアス回路と、前記差動トランジス
タのドレイン上の前記能動負荷に出力ノードを駆動する
ように接続されたゲートを有する出力トランジスタと、
正帰還を構成して前記第１および第２の差動レグに不安
定性を作りだして発振モードを開始するように、前記出
力ノードと前記第２の差動トランジスタのゲートとの間
に接続されたフィードバック要素とを含む、集積回路発
振器。 （２） 前記共振器素子が水晶を含む、第１項記載の集
積回路発振器。 （３） 前記第２の電流源が基準電流源から反映され
る、第１項記載の集積回路発振器。 （４） 前記バイアス回路が前記第１および第２の差動
トランジスタのゲートを異なる電圧レベルにバイアスを
かけるように動作する、第１項記載の集積回路発振器。 （５） 前記出力トランジスタが直列に配置された出力
電流源に接続され、該出力電流源と前記第１および第２
の電流源とが共通基準電流源から反映された電流を有す
る、第１項記載の集積回路発振器。 （６） 前記フィードバック素子がキャパシタを含む、
第１項記載の集積回路発振器。 （７） 信号を発生させるための方法であって、第１の
電流源と能動負荷との間にソース／ドレイン経路を接続
する、第１の差動トランジスタを有する第１の差動レグ
を用意し、第２の電流源と前記能動負荷との間にソース
／ドレイン経路を接続する、第２の差動トランジスタを
有する第２の差動レグを用意し、共振周波数を有する共
振器素子を用意し、該共振器素子を前記第１および第２
の差動トランジスタのソース間に、前記第１および第２
の差動レグの差動利得が前記共振器素子の共振周波数で
最適化されるように接続し、前記第１および第２の差動
トランジスタのゲートを予め定められた電圧レベルにバ
イアスをかけ、出力トランジスタを用意し、出力ノード
を駆動するように前記差動トランジスタのドレイン上の
前記能動負荷に前記出力トランジスタのゲートを接続
し、フィードバック素子を用意し、正帰還を提供して前
記第１および第２の差動レグに不安定性を作りだして発
振モードを開始するように、該フィードバック素子を前
記出力ノードと前記第２の差動トランジスタのゲートと
の間に接続する、方法。 （８） ＣＭＯＳ発振器は、共振器素子１９６を通して
結合されたソースを有する２つの差動入力トランジスタ
１５０，１５２を含む。能動負荷１６６，１７８は、出
力トランジスタ２０２を駆動する出力の方形整形を行
う。差動入力トランジスタ１５０，１５２のゲートはバ
イアス回路によって予め定められた電圧にバイアスがか
けられ、比較器構造の非反転入力がフィードバックキャ
パシタ２０８を通して出力２０４に結合されている。こ
れによって、共振器回路１９６で制御される素子の利得
を具備した発振を開始させるのに十分な不安定性が提供
される。

【図面の簡単な説明】

【図１】従来技術によるインバータ発振器を示す図であ
る。

【図２】従来技術によるピアス発振器回路を示す図であ
る。

【図３】従来技術によるバトラ発振器回路を示す図であ
る。

【図４】本発明のクロックドライバの実施例を示す図で
ある。

【符号の説明】

１４、５８、１２２、１６２ 電源供給線 １６、４２、１６８ 接地電位線 ２０、２４、５０、６４、１０６、１１２、１２０、１
２８、１３０、１９４抵抗器 ２８、３２、５２、５４、１１８、１３２ キャパシタ ３０、４８、１０８、１９６ 共振器素子 １５０、１５２、１６０、１６６、１７６、１７８、１
８０、１８２、１８４ 、１８６、１８８、１９０、１９２、２０２、２０６
トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 集積回路発振器であって、 第１の電流源と能動負荷との間に接続されたソース／ド
   レイン経路を具備した第１の差動トランジスタを有する
   第１の差動レグと、 第２の電流源と前記能動負荷との間に接続されたソース
   ／ドレイン経路を具備した第２の差動トランジスタを有
   する第２の差動レグと、 共振周波数を有する共振器素子であって、前記第１およ
   び第２の差動レグの差動利得が前記共振器素子の共振周
   波数で最適化されるように、前記第１および第２の差動
   トランジスタのソース間に接続された、共振器素子と、 前記第１および第２の差動トランジスタのゲートを予め
   定められた電圧レベルにバイアスをかけるためのバイア
   ス回路と、 前記差動トランジスタのドレイン上の前記能動負荷に出
   力ノードを駆動するように接続されたゲートを有する出
   力トランジスタと、 正帰還を構成して前記第１および第２の差動レグに不安
   定性を作りだして発振モードを開始するように、前記出
   力ノードと前記第２の差動トランジスタのゲートとの間
   に接続されたフィードバック要素とを含む、集積回路発
   振器。
2. 【請求項２】 信号を発生させるための方法であって、 第１の電流源と能動負荷との間にソース／ドレイン経路
   を接続する、第１の差動トランジスタを有する第１の差
   動レグを用意し、 第２の電流源と前記能動負荷との間にソース／ドレイン
   経路を接続する、第２の差動トランジスタを有する第２
   の差動レグを用意し、 共振周波数を有する共振器素子を用意し、該共振器素子
   を前記第１および第２の差動トランジスタのソース間
   に、前記第１および第２の差動レグの差動利得が前記共
   振器素子の共振周波数で最適化されるように接続し、 前記第１および第２の差動トランジスタのゲートを予め
   定められた電圧レベルにバイアスをかけ、 出力トランジスタを用意し、 出力ノードを駆動するように前記差動トランジスタのド
   レイン上の前記能動負荷に前記出力トランジスタのゲー
   トを接続し、 フィードバック素子を用意し、正帰還を提供して、前記
   第１および第２の差動レグに不安定性を作りだして発振
   モードを開始するように、該フィードバック素子を前記
   出力ノードと前記第２の差動トランジスタのゲートとの
   間に接続する、方法。