JPH10209720A - Multi-layer mounted MMIC circuit - Google Patents
Multi-layer mounted MMIC circuitInfo
- Publication number
- JPH10209720A JPH10209720A JP9006115A JP611597A JPH10209720A JP H10209720 A JPH10209720 A JP H10209720A JP 9006115 A JP9006115 A JP 9006115A JP 611597 A JP611597 A JP 611597A JP H10209720 A JPH10209720 A JP H10209720A
- Authority
- JP
- Japan
- Prior art keywords
- line
- mmic circuit
- mmic
- circuit
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000001902 propagating effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 3
- 238000007747 plating Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】 誘電体基板に形成した複数のＭＭＩＣ回路面
をスルーホールにより電気的に接続すると、インダクタ
ンス成分の付加により高周波信号の伝送損失が大きくな
り、かつ伝送帯域も狭くなる。さらに伝送特性の信頼性
の低下を招く。
【解決手段】 誘電体基板１０を介して対向する２つの
ＭＭＩＣ回路面２０、３０の間のグランド基板４０にス
ロット線路４５を形成する。
【効果】 スルーホールの作成工程を廃して回路の低廉
化が図られ、さらに伝送特性の信頼性が向上する。ま
た、インダクタンス成分が存在しないため、高周波信号
の伝送損失が小さくなり、かつ伝送帯域も広くなる。
[PROBLEMS] When a plurality of MMIC circuit surfaces formed on a dielectric substrate are electrically connected by through holes, transmission loss of a high-frequency signal increases due to addition of an inductance component, and a transmission band also narrows. . Further, the reliability of the transmission characteristics is reduced. SOLUTION: A slot line 45 is formed on a ground substrate 40 between two MMIC circuit surfaces 20 and 30 opposed to each other with a dielectric substrate 10 interposed therebetween. [Effect] By eliminating the process of forming through holes, the circuit can be reduced in cost, and the reliability of transmission characteristics is further improved. Further, since there is no inductance component, the transmission loss of the high-frequency signal is reduced, and the transmission band is widened.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は多層実装ＭＭＩＣ
（Microwave Monolithic Integrated Circuit）回路に
関し、特に、実装された複数のＭＭＩＣ回路面同士をス
ロット線路を介して高周波信号のみの電気的導通が図ら
れている多層実装ＭＭＩＣ回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer mounting MMIC.
The present invention relates to a (Microwave Monolithic Integrated Circuit) circuit, and more particularly to a multilayer mounted MMIC circuit in which only a high-frequency signal is electrically connected between a plurality of mounted MMIC circuit surfaces via slot lines.
【０００２】[0002]
【従来の技術】図３に示すように、誘電体基板１０、表
面ＭＭＩＣ回路面２０、裏面ＭＭＩＣ回路面３０、グラ
ンド金属面４０よりなる２層実装ＭＭＩＣ回路におい
て、表面ＭＭＩＣ回路面２０と裏面ＭＭＩＣ回路面３０
間の電気的導通を得るために、誘電体基板１０にスルー
ホール５０を形成し、その側壁面上に金属層５５を堆積
させて、表面ＭＭＩＣ回路面２０と裏面ＭＭＩＣ回路面
３０とを接続する方式が用いられる。表面ＭＭＩＣ回路
面２０からの入力信号はスルーホール５０の側壁面上の
金属層５５を通じて裏面ＭＭＩＣ回路面３０へ出力され
る。スルーホール５０の形成箇所近傍のグランド金属面
４０上の金属層は除かれており、金属層５５とグランド
金属面４０との間の電気的絶縁が保持されている。2. Description of the Related Art As shown in FIG. 3, in a two-layer MMIC circuit comprising a dielectric substrate 10, a front MMIC circuit surface 20, a back MMIC circuit surface 30, and a ground metal surface 40, a front MMIC circuit surface 20 and a back MMIC circuit are used. Circuit surface 30
In order to obtain electrical continuity therebetween, a through hole 50 is formed in the dielectric substrate 10, a metal layer 55 is deposited on the side wall surface, and the front MMIC circuit surface 20 and the rear MMIC circuit surface 30 are connected. A method is used. An input signal from the front MMIC circuit surface 20 is output to the back MMIC circuit surface 30 through the metal layer 55 on the side wall surface of the through hole 50. The metal layer on the ground metal surface 40 near the place where the through hole 50 is formed is removed, and electrical insulation between the metal layer 55 and the ground metal surface 40 is maintained.
【０００３】[0003]
【発明が解決しようとする課題】従来の多層実装ＭＭＩ
Ｃ回路は、誘電体基板１０を選択的に溶解せしめてスル
ーホール５０を形成し、その側壁面上にめっき法等によ
り金属層５５を堆積させる。このめっき工程には長時間
を要する。このためＭＭＩＣ回路の生産性の向上に限界
があり、かつＭＭＩＣ回路全体が高価になるという問題
がある。SUMMARY OF THE INVENTION Conventional multi-layer mounted MMI
The C circuit selectively dissolves the dielectric substrate 10 to form a through hole 50, and deposits a metal layer 55 on the side wall surface by plating or the like. This plating process takes a long time. For this reason, there is a problem that the productivity of the MMIC circuit is limited, and the entire MMIC circuit becomes expensive.
【０００４】また、金属層５５の堆積厚みはめっき処理
の時間により制御するためスルーホールごとに層厚のば
らつきが大きく、高周波信号の伝送特性が大きくばらつ
くことにより、回路全体の信頼性の低下を招くことがあ
る。In addition, since the deposition thickness of the metal layer 55 is controlled by the plating time, the thickness of the through-hole greatly varies from one through-hole to another, and the transmission characteristics of high-frequency signals vary greatly. May be invited.
【０００５】さらに、表面ＭＭＩＣ回路面２０と裏面Ｍ
ＭＩＣ回路面３０との間に、ＧＨｚオーダーの高周波信
号を伝送させる場合には、スルーホール５０の物理長、
すなわち誘電体基板１０の厚みに対応するインダクタン
ス成分が付加されるため、伝送損失が大きくなる。ま
た、そのインダクタンス成分により高周波帯域でインピ
ーダンスが大きくなることによってスルーホール５０が
ローパスフィルタの働きをすることになり、高周波信号
を伝送することができなくなるという問題があった。Further, the front MMIC circuit surface 20 and the rear surface M
When transmitting a high-frequency signal on the order of GHz between the MIC circuit surface 30 and the MIC circuit surface 30, the physical length of the through hole 50,
That is, since an inductance component corresponding to the thickness of the dielectric substrate 10 is added, transmission loss increases. In addition, there is a problem in that the impedance increases in a high frequency band due to the inductance component, so that the through-hole 50 functions as a low-pass filter, and a high-frequency signal cannot be transmitted.
【０００６】[0006]
【課題を解決するための手段】そのため、本発明におい
ては、第１のＭＭＩＣ回路面と第２のＭＭＩＣ回路面と
第１のＭＭＩＣ回路面と第２のＭＭＩＣ回路面に介在す
る誘電体基板の中央部にグランド金属面が設けられた多
層実装ＭＭＩＣ回路において、グランド金属面上にスロ
ット線路を形成し、かつ、第１のＭＭＩＣ回路面上の伝
送線路と第２のＭＭＩＣ回路面上の伝送線路の先端部近
傍において、第１のＭＭＩＣ回路面上の伝送線路の中心
線及び第２のＭＭＩＣ回路面上の伝送線路の中心線のそ
れぞれがスロット線路の中心線と略直交するようにす
る。SUMMARY OF THE INVENTION Therefore, in the present invention, a dielectric substrate interposed between a first MMIC circuit surface, a second MMIC circuit surface, a first MMIC circuit surface, and a second MMIC circuit surface is provided. In a multilayer mounting MMIC circuit having a ground metal surface in the center, a slot line is formed on the ground metal surface, and a transmission line on the first MMIC circuit surface and a transmission line on the second MMIC circuit surface , The center line of the transmission line on the first MMIC circuit surface and the center line of the transmission line on the second MMIC circuit surface are each substantially orthogonal to the center line of the slot line.
【０００７】[0007]
【発明の実施の形態】本発明を２層実装ＭＭＩＣ回路に
適用した実施の形態を図１及び図２を用いて詳細に説明
する。図１は２層実装ＭＭＩＣ回路の断面図であり、図
２はその平面透視図である。誘電体基板１０の表面に第
１のＭＭＩＣ回路面２０が形成され、裏面に第２のＭＭ
ＩＣ回路面３０が形成されている。誘電体基板１０の厚
み方向における中央部にグランド金属面４０が形成され
ている。本発明は、第１のＭＭＩＣ回路面２０と第２の
ＭＭＩＣ回路面３０間の電気的導通を得るための方法と
して、グランド金属面４０にエッチング法等によりスロ
ット線路４５を形成するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a two-layer MMIC circuit will be described in detail with reference to FIGS. FIG. 1 is a sectional view of a two-layer mounted MMIC circuit, and FIG. 2 is a perspective plan view thereof. The first MMIC circuit surface 20 is formed on the front surface of the dielectric substrate 10, and the second MMIC circuit surface 20 is formed on the back surface.
An IC circuit surface 30 is formed. A ground metal surface 40 is formed at the center of the dielectric substrate 10 in the thickness direction. According to the present invention, as a method for obtaining electrical conduction between the first MMIC circuit surface 20 and the second MMIC circuit surface 30, a slot line 45 is formed on the ground metal surface 40 by an etching method or the like.
【０００８】図２を用いて、本発明における高周波信号
の流れを説明する。第１のＭＭＩＣ回路面２０上のマイ
クロストリップ線路を伝搬してきた高周波信号は、線路
端のＡ部においてマイクロストリップ-スロットモード
変換を受け、スロット線路４５に伝搬し、伝搬方向が９
０度変化する。スロット線路４５を伝搬する高周波信号
は、第２のＭＭＩＣ回路面３０上のマイクロストリップ
線路の線路端のＢ部において再びモード変換を受け、第
２のＭＭＩＣ回路面３０上のマイクロストリップ線路に
伝搬し、再び伝搬方向が９０度変化する。Ａ、Ｂ部は、
ＭＭＩＣ回路面２０または３０上のマイクロストリップ
線路の中心線とスロット線路４５の中心線とが交叉する
領域である。Ａ、Ｂ部においてはマイクロストリップ線
路とスロット線路は直交していることが変換効率上望ま
しい。The flow of a high-frequency signal according to the present invention will be described with reference to FIG. The high-frequency signal that has propagated through the microstrip line on the first MMIC circuit surface 20 undergoes microstrip-slot mode conversion at part A at the line end, propagates to the slot line 45, and has a propagation direction of 9
It changes 0 degrees. The high-frequency signal propagating through the slot line 45 undergoes mode conversion again at a portion B at the line end of the microstrip line on the second MMIC circuit surface 30, and propagates to the microstrip line on the second MMIC circuit surface 30. Again, the propagation direction changes by 90 degrees. Parts A and B
This is an area where the center line of the microstrip line on the MMIC circuit surface 20 or 30 and the center line of the slot line 45 intersect. In sections A and B, it is desirable from the viewpoint of conversion efficiency that the microstrip line and the slot line are orthogonal to each other.
【０００９】ここで、第１のＭＭＩＣ回路面２０上のマ
イクロストリップ線路幅Ｗ１と、第２のＭＭＩＣ回路面
３０上のマイクロストリップ線路幅Ｗ２と、スロット線
路４５のスロット幅Ｓの各寸法は、誘電体基板１０の厚
みと、誘電率と、回路の特性インピーダンス等の各パラ
メータにより最適値が決定できる。Here, the respective dimensions of the microstrip line width W1 on the first MMIC circuit surface 20, the microstrip line width W2 on the second MMIC circuit surface 30, and the slot width S of the slot line 45 are as follows. An optimum value can be determined by each parameter such as the thickness of the dielectric substrate 10, the dielectric constant, and the characteristic impedance of the circuit.
【００１０】また、スロット線路４５の中心線から、第
１のＭＭＩＣ回路面２０上および第２のＭＭＩＣ回路面
３０上のマイクロストリップ線路先端までの距離Ｌは、
伝送する高周波信号の波長の４分の１の奇数倍に等しく
する。これにより、マイクロストリップ線路の先端位置
では電気的に開放、スロット線路４５の中心線に一致す
る位置では電気的に短絡となり、Ａ部およびＢ部におけ
るマイクロストリップ線路とスロット線路４５との結合
が最大となり、高周波信号の伝搬効率が最大となる。The distance L from the center line of the slot line 45 to the tip of the microstrip line on the first MMIC circuit surface 20 and the second MMIC circuit surface 30 is:
It is made equal to an odd multiple of 1/4 of the wavelength of the high frequency signal to be transmitted. As a result, the microstrip line is electrically opened at the tip end position, electrically short-circuited at the position coincident with the center line of the slot line 45, and the coupling between the microstrip line and the slot line 45 at the portions A and B is maximized. And the propagation efficiency of the high-frequency signal is maximized.
【００１１】さらに、Ａ部において第１のＭＭＩＣ回路
面２０上のマイクロストリップ線路からスロット線路４
５に伝搬してきた高周波信号は、スロット線路４５の両
先端方向に伝搬する。Ａ部からスロット線路４５の先端
部に伝搬され、反射された高周波信号は、Ａ部からＢ部
に直接伝搬される高周波信号と位相ずれを生じて伝搬さ
れることにより、高周波信号の伝搬効率を低下させる。
そのため、スロット線路４５の線路先端ではインピーダ
ンス整合をとり、スロット線路４５の先端部から高周波
信号が反射しないようにする必要がある。Ｂ部において
も同様である。Further, in the part A, the microstrip line on the first MMIC circuit
The high-frequency signal propagating to 5 propagates in the direction of both ends of the slot line 45. The high-frequency signal propagated from the portion A to the tip end of the slot line 45 and reflected is generated with a phase shift with respect to the high-frequency signal directly propagated from the portion A to the portion B, thereby increasing the propagation efficiency of the high-frequency signal. Lower.
Therefore, it is necessary to match the impedance at the end of the slot line 45 so that the high frequency signal is not reflected from the end of the slot line 45. The same applies to the part B.
【００１２】具体的には、スロット線路４５の線路先端
でインピーダンス整合をとるためには、図２に示すよう
に、スロット線路４５の線路先端において線路幅を拡張
し、例えば、矩形構造とすることで実現できる。矩形の
大きさは高周波信号が反射を生じないインピーダンス値
を与えるべく定められる。この矩形構造の代替例とし
て、図４のように両端を円形スロット構造としてもよ
く、図５のように両端をラジアルスロット構造としても
よい。More specifically, in order to achieve impedance matching at the line tip of the slot line 45, as shown in FIG. 2, the line width is expanded at the line tip of the slot line 45, for example, to have a rectangular structure. Can be realized. The size of the rectangle is determined so as to provide an impedance value at which the high-frequency signal does not cause reflection. As an alternative to the rectangular structure, both ends may have a circular slot structure as shown in FIG. 4 or both ends may have a radial slot structure as shown in FIG.
【００１３】このように、本発明の多層実装ＭＭＩＣ回
路では、高周波信号の伝達にマイクロストリップ-スロ
ットモード変換を利用するため、誘電体基板にスルーホ
ールを形成する必要がない。したがって、スルーホール
の物理長に起因するインダクタンス成分による伝送損失
等の問題を解決できる。As described above, in the multi-layer mounted MMIC circuit of the present invention, since microstrip-slot mode conversion is used for transmitting a high-frequency signal, it is not necessary to form a through hole in the dielectric substrate. Therefore, problems such as transmission loss due to an inductance component due to the physical length of the through hole can be solved.
【００１４】図１、図２に示したのは、ＭＭＩＣ回路を
誘電体基板１０の表面および裏面の２面に形成する実施
例であるが、本発明はＭＭＩＣ回路面を３面以上形成す
る例にも容易に適用できる。図６に、表面と、裏面と、
内部面との３面にＭＭＩＣ回路面を形成した３層実装Ｍ
ＭＩＣ回路の実施例を示す。FIGS. 1 and 2 show an embodiment in which an MMIC circuit is formed on two surfaces, a front surface and a back surface, of a dielectric substrate 10. The present invention relates to an example in which three or more MMIC circuit surfaces are formed. Can be easily applied. In FIG. 6, the front surface, the back surface,
Three-layer mounting M with MMIC circuit surface formed on three surfaces including the inner surface
1 shows an embodiment of an MIC circuit.
【００１５】誘電体基板１０の表面に第１のＭＭＩＣ回
路面２０を、裏面に第２のＭＭＩＣ回路面３０を、内部
面に第３のＭＭＩＣ回路面３５を形成し、各ＭＭＩＣ回
路面の間にグランド金属面４０ａおよび４０ｂを形成す
る。図２で説明した２層実装ＭＭＩＣ回路と同様に、グ
ランド金属面４０ａ上および前記グランド金属面４０ｂ
上には、それぞれスロット線路４５ａおよびスロット線
路４５ｂを形成する。A first MMIC circuit surface 20 is formed on the front surface of the dielectric substrate 10, a second MMIC circuit surface 30 is formed on the back surface, and a third MMIC circuit surface 35 is formed on the inner surface. And ground metal surfaces 40a and 40b. Similar to the two-layer mounted MMIC circuit described in FIG. 2, the ground metal surface 40a and the ground metal surface 40b
A slot line 45a and a slot line 45b are respectively formed on the upper side.
【００１６】第１のＭＭＩＣ回路面２０を伝搬してきた
高周波信号は、スロット線路４５ａを経由して第２のＭ
ＭＩＣ回路面３５に伝搬する。さらに、第２のＭＭＩＣ
回路面３５からの高周波信号は、スロット線路４５ｂを
経由して第３のＭＭＩＣ回路面３０に伝搬する。The high-frequency signal propagating on the first MMIC circuit surface 20 is transmitted to the second MMIC circuit via the slot line 45a.
The light propagates to the MIC circuit surface 35. Further, the second MMIC
The high-frequency signal from the circuit surface 35 propagates to the third MMIC circuit surface 30 via the slot line 45b.
【００１７】このように、グランド面４０ａおよび４０
ｂ上の任意の位置にスロット線路を形成することによ
り、第１のＭＭＩＣ回路面２０と、第２のＭＭＩＣ回路
面３０と、第３のＭＭＩＣ回路面３５との３層間の電気
的導通を、誘電体基板１０上の任意の場所で実現でき
る。As described above, the ground surfaces 40a and 40
By forming a slot line at an arbitrary position on b, electric conduction between the first MMIC circuit surface 20, the second MMIC circuit surface 30, and the third MMIC circuit surface 35 between the three layers can be established. It can be realized at any place on the dielectric substrate 10.
【００１８】以上説明した実施例は、誘電体基板１０内
に、スロット線路面とＭＭＩＣ回路面を交互に形成する
ことによって、任意数のＭＭＩＣ回路面をもつ多層実装
ＭＭＩＣ回路に拡張できる。The embodiment described above can be extended to a multilayer mounted MMIC circuit having an arbitrary number of MMIC circuit surfaces by alternately forming slot line surfaces and MMIC circuit surfaces in the dielectric substrate 10.
【００１９】また、高周波信号はマイクロストリップ線
路により伝搬される実施例について説明してきたが、Ｍ
ＭＩＣ回路面がコプレーナ線路によって形成されたＭＭ
ＩＣ回路についても本発明は適用可能である。図７は、
誘電体基板１０と信号線２０ａおよびグランド線２０ｂ
とからなるコプレーナ線路により形成される第１のＭＭ
ＩＣ回路面と、第２のＭＭＩＣ回路面３０と、グランド
面４０とからなる２層実装ＭＭＩＣ回路の実施例を示し
ている。（ａ）はその表面透視図であり、（ｂ）は、そ
の断面図である。Also, the embodiment in which the high frequency signal is propagated by the microstrip line has been described.
MM with MIC circuit surface formed by coplanar line
The present invention is also applicable to an IC circuit. FIG.
Dielectric substrate 10, signal line 20a and ground line 20b
A first MM formed by a coplanar line consisting of
An embodiment of a two-layer mounted MMIC circuit including an IC circuit surface, a second MMIC circuit surface 30, and a ground surface 40 is shown. (A) is a perspective view of the surface, and (b) is a cross-sectional view thereof.
【００２０】コプレーナ線路により形成される第１のＭ
ＭＩＣ回路面の信号線２０ａの線路長は、グランド線２
０ｂの線路長よりも延伸させる。グランド線２０ｂはス
ルーホール５０によりグランド面４０と電気的導通がと
られる。信号線２０ａは、グランド線２０ｂ端部のスル
ーホール５０より延伸された領域においてはマイクロス
トリップ線路と同等の構成となる。信号線２０ａを伝搬
してきた高周波信号はＡ部を経由してスロット線路４５
に伝搬し、スロット線路４５を伝搬する高周波信号は、
Ｂ部を経由して第２のＭＭＩＣ回路面３０に伝搬する。The first M formed by the coplanar line
The line length of the signal line 20a on the MIC circuit surface is the ground line 2
The length is longer than the line length of 0b. The ground line 20b is electrically connected to the ground surface 40 by the through hole 50. The signal line 20a has the same configuration as the microstrip line in a region extending from the through hole 50 at the end of the ground line 20b. The high-frequency signal propagating through the signal line 20a is transmitted through the portion A to the slot line 45.
The high frequency signal propagating through the slot line 45 is
The light propagates through the portion B to the second MMIC circuit surface 30.
【００２１】図７の実施例においては、第１のＭＭＩＣ
回路面のコプレーナ線路を構成するグランド線２０ｂに
スルーホール５０を形成する必要がある。そこで、図８
のように、グランド線２０ｂの先端を信号線２０ａに対
して９０度折り曲げ、オープンスタブを形成する。ここ
でオープンスタブ長Ｌは、伝送高周波信号の波長の４分
の１の奇数倍に等しくすることにより、グランド線２０
ｂの先端部は電気的に開放、折り曲げ部は電気的に短絡
の構成となり、前記グランド線２０ｂの折り曲げ部にお
いてグランド面４０との電気的導通が得られる。In the embodiment of FIG. 7, the first MMIC
It is necessary to form the through hole 50 in the ground line 20b constituting the coplanar line on the circuit surface. Therefore, FIG.
, The tip of the ground line 20b is bent 90 degrees with respect to the signal line 20a to form an open stub. Here, the open stub length L is made equal to an odd multiple of a quarter of the wavelength of the transmission high-frequency signal, so that
The distal end of b is electrically open and the bent portion is electrically short-circuited, so that the ground line 20b is electrically connected to the ground plane 40 at the bent portion.
【００２２】本発明によるＭＭＩＣ回路においては、高
周波信号の伝搬にマイクロストリップ−スロットモード
変換を利用しているために直流成分を遮断できるという
効果がある。図９を用いて説明する。図９はアンテナ回
路の一部を示したもので、発振器６０、増幅器７０とア
ンテナ８０よりなる。図１に対応させると、発振器６
０、増幅器７０とは第１のＭＭＩＣ回路面２０を形成
し、アンテナ８０は第２のＭＭＩＣ回路面３０を形成す
る。In the MMIC circuit according to the present invention, since the microstrip-slot mode conversion is used for the propagation of the high-frequency signal, the DC component can be cut off. This will be described with reference to FIG. FIG. 9 shows a part of an antenna circuit, which includes an oscillator 60, an amplifier 70, and an antenna 80. According to FIG.
0, the amplifier 70 forms the first MMIC circuit plane 20, and the antenna 80 forms the second MMIC circuit plane 30.
【００２３】従来においては、増幅器７０のドレインバ
イアス回路７１からの直流成分がアンテナ８０に流入す
ることを防止する、あるいはアンテナ８０からのノイズ
成分が増幅器７０に流入することを防止するためにコン
デンサ７２を設けていた。しかしながら、増幅器７０と
アンテナ８０との接続に本発明を適用することにより、
コンデンサ７２は不要であり、省略することができる。
これにより、アンテナ回路をより単純化することができ
るという効果がある。Conventionally, a capacitor 72 is provided to prevent a DC component from the drain bias circuit 71 of the amplifier 70 from flowing into the antenna 80, or to prevent a noise component from the antenna 80 from flowing into the amplifier 70. Was provided. However, by applying the present invention to the connection between the amplifier 70 and the antenna 80,
The capacitor 72 is unnecessary and can be omitted.
This has the effect of simplifying the antenna circuit.
【００２４】[0024]
【発明の効果】以上詳細に説明したように、本発明の多
層実装ＭＭＩＣ回路は、誘電体基板にスルーホールを形
成する必要がないため、エッチングおよびスルーホール
側壁のめっき等の工程を廃することができる。その結
果、ＭＭＩＣ回路の生産性の向上、および低廉化が図ら
れ、スルーホールによる高周波信号の伝送に比べ、信頼
性が向上するという効果が奏される。また、スルーホー
ルの物理長に起因するインダクタンス成分が存在しない
ため、高周波信号の伝送損失を小さくでき、伝送帯域も
広くとれる。As described in detail above, the multi-layer mounted MMIC circuit of the present invention does not need to form through holes in the dielectric substrate, so that steps such as etching and plating of side walls of the through holes are eliminated. Can be. As a result, the productivity and the cost of the MMIC circuit can be improved, and the effect of improving the reliability as compared with the transmission of the high-frequency signal by the through-hole is achieved. Further, since there is no inductance component due to the physical length of the through hole, the transmission loss of the high-frequency signal can be reduced and the transmission band can be widened.
【図１】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図２】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す平面透視図である。FIG. 2 is a plan perspective view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図３】従来例の多層実装ＭＭＩＣ回路の接続法の構成
を示す断面図である。FIG. 3 is a cross-sectional view illustrating a configuration of a connection method of a conventional multilayer mounted MMIC circuit.
【図４】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す平面透視図である。FIG. 4 is a perspective plan view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図５】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す平面透視図である。FIG. 5 is a perspective plan view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図６】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す断面図である。FIG. 6 is a cross-sectional view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図７】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す平面透視図および断面図である。7A and 7B are a plan perspective view and a cross-sectional view illustrating a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図８】本発明の多層実装ＭＭＩＣ回路の接続法の構成
を示す平面透視図である。FIG. 8 is a perspective plan view showing a configuration of a connection method of a multilayer mounted MMIC circuit of the present invention.
【図９】本発明を適用するアンテナ回路の一部である。FIG. 9 shows a part of an antenna circuit to which the present invention is applied.
１０…誘電体基板、２０…第１のＭＭＩＣ回路面、３０
…第２のＭＭＩＣ回路面、３５…第３のＭＭＩＣ回路
面、４０…グランド金属面、４５…スロット線路、５０
…スルーホール、５５…スルーホール側壁面上に堆積さ
せた金属層、６０…発振器、７０…増幅器、７１…ドレ
イン側バイアス回路、７２…コンデンサ、８０…アンテ
ナ。10 dielectric substrate, 20 first MMIC circuit surface, 30
... second MMIC circuit surface, 35 ... third MMIC circuit surface, 40 ... ground metal surface, 45 ... slot line, 50
... through-hole, 55 ... metal layer deposited on the side wall of the through-hole, 60 ... oscillator, 70 ... amplifier, 71 ... drain side bias circuit, 72 ... capacitor, 80 ... antenna.
Claims (3)
路面と上記第１のＭＭＩＣ回路面と上記第２のＭＭＩＣ
回路面に介在する誘電体基板の中央部にグランド金属面
が設けられた多層実装ＭＭＩＣ回路において、 上記グランド金属面上にスロット線路を形成し、かつ、
上記第１のＭＭＩＣ回路面上の伝送線路と上記第２のＭ
ＭＩＣ回路上の伝送線路の先端部近傍において、上記第
１のＭＭＩＣ回路上の伝送線路の中心線及び上記第２の
ＭＭＩＣ回路上の伝送線路の中心線のそれぞれは上記ス
ロット線路の中心線と略直交することを特徴とする多層
実装ＭＭＩＣ回路。1. A first MMIC circuit surface, a second MMIC circuit surface, the first MMIC circuit surface, and the second MMIC circuit surface.
In a multilayer mounted MMIC circuit in which a ground metal surface is provided at the center of a dielectric substrate interposed on a circuit surface, a slot line is formed on the ground metal surface, and
The transmission line on the first MMIC circuit surface and the second MMIC
In the vicinity of the tip of the transmission line on the MIC circuit, the center line of the transmission line on the first MMIC circuit and the center line of the transmission line on the second MMIC circuit are substantially the same as the center line of the slot line. A multilayer mounted MMIC circuit characterized by being orthogonal.
いて、 上記スロット線路の先端部はインピーダンス整合をとる
ために線路幅が拡張されていることを特徴とする多層実
装ＭＭＩＣ回路。2. The multi-layer mounted MMIC circuit according to claim 1, wherein a line width of a leading end of said slot line is expanded for impedance matching.
１の伝送線路から、誘電体基板のグランド金属面に設け
られたスロット線路を介して、上記第１のＭＭＩＣ回路
面の設けられた誘電体基板の面と異なる面上に設けられ
た第２のＭＭＩＣ回路面上の第２の伝送線路に伝搬する
多層実装ＭＭＩＣ回路において、 上記第１のＭＭＩＣ回路面上の第１の伝送線路を伝搬し
た高周波信号は、上記第１の伝送線路の端部においてマ
イクロストリップ−スロットモード変換を受けて、上記
スロット線路を伝搬し、上記スロット線路の端部におい
てマイクロストリップ−スロットモード変換を受けて、
上記第２の伝送線路に伝搬することを特徴とする多層実
装ＭＭＩＣ回路。3. A high-frequency signal is supplied from a first transmission line on a first MMIC circuit surface to a first MMIC circuit surface via a slot line provided on a ground metal surface of a dielectric substrate. A multi-layer mounted MMIC circuit propagating to a second transmission line on a second MMIC circuit surface provided on a surface different from the surface of the dielectric substrate, wherein the first transmission line on the first MMIC circuit surface is provided. Is subjected to microstrip-slot mode conversion at the end of the first transmission line, propagates through the slot line, and receives microstrip-slot mode conversion at the end of the slot line. ,
A multi-layer mounted MMIC circuit that propagates to the second transmission line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611597A JP3610715B2 (en) | 1997-01-17 | 1997-01-17 | Multilayer MMIC circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611597A JP3610715B2 (en) | 1997-01-17 | 1997-01-17 | Multilayer MMIC circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209720A true JPH10209720A (en) | 1998-08-07 |
| JP3610715B2 JP3610715B2 (en) | 2005-01-19 |
Family
ID=11629516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00611597A Expired - Fee Related JP3610715B2 (en) | 1997-01-17 | 1997-01-17 | Multilayer MMIC circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610715B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1069639A3 (en) * | 1999-06-29 | 2002-05-22 | Mitsubishi Denki Kabushiki Kaisha | Radio-frequency circuit module |
| JP2005101923A (en) * | 2003-09-25 | 2005-04-14 | Advanced Telecommunication Research Institute International | Planar array antenna device |
| JP2007013809A (en) * | 2005-07-01 | 2007-01-18 | Nippon Dempa Kogyo Co Ltd | High frequency balun |
| JP2007043643A (en) * | 2005-07-06 | 2007-02-15 | Hitachi Chem Co Ltd | Connection structure between transmission line layers |
| WO2007049382A1 (en) * | 2005-10-27 | 2007-05-03 | Murata Manufacturing Co., Ltd. | High-frequency module |
| JP2009502082A (en) * | 2005-07-19 | 2009-01-22 | ケイエムダブリュー インコーポレイテッド | Variable phase shifter |
| EP2008216A4 (en) * | 2006-03-31 | 2009-12-23 | Ibm | Apparatus and methods for constructing and packaging waveguide to planar transmission line transitions for millimeter wave applications |
| CN105305057A (en) * | 2015-11-27 | 2016-02-03 | 哈尔滨工业大学 | Feed structure of air integrated waveguide |
| JP2017041722A (en) * | 2015-08-19 | 2017-02-23 | 三菱電機株式会社 | Transmission line converter |
| CN110991137A (en) * | 2019-12-19 | 2020-04-10 | 西安电子工程研究所 | Three-dimensional radio frequency circuit design method |
| CN112436257A (en) * | 2020-11-27 | 2021-03-02 | 北京秋点科技有限公司 | Dielectric substrate transmission line |
-
1997
- 1997-01-17 JP JP00611597A patent/JP3610715B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1069639A3 (en) * | 1999-06-29 | 2002-05-22 | Mitsubishi Denki Kabushiki Kaisha | Radio-frequency circuit module |
| EP1484815A1 (en) * | 1999-06-29 | 2004-12-08 | Mitsubishi Denki Kabushiki Kaisha | Radio-frequency circuit module |
| JP2005101923A (en) * | 2003-09-25 | 2005-04-14 | Advanced Telecommunication Research Institute International | Planar array antenna device |
| JP2007013809A (en) * | 2005-07-01 | 2007-01-18 | Nippon Dempa Kogyo Co Ltd | High frequency balun |
| JP2007043643A (en) * | 2005-07-06 | 2007-02-15 | Hitachi Chem Co Ltd | Connection structure between transmission line layers |
| JP2009502082A (en) * | 2005-07-19 | 2009-01-22 | ケイエムダブリュー インコーポレイテッド | Variable phase shifter |
| JP4768815B2 (en) * | 2005-07-19 | 2011-09-07 | ケイエムダブリュー インコーポレイテッド | Variable phase shifter |
| WO2007049382A1 (en) * | 2005-10-27 | 2007-05-03 | Murata Manufacturing Co., Ltd. | High-frequency module |
| EP2008216A4 (en) * | 2006-03-31 | 2009-12-23 | Ibm | Apparatus and methods for constructing and packaging waveguide to planar transmission line transitions for millimeter wave applications |
| JP2017041722A (en) * | 2015-08-19 | 2017-02-23 | 三菱電機株式会社 | Transmission line converter |
| CN105305057A (en) * | 2015-11-27 | 2016-02-03 | 哈尔滨工业大学 | Feed structure of air integrated waveguide |
| CN105305057B (en) * | 2015-11-27 | 2018-10-09 | 哈尔滨工业大学 | A kind of feed structure of air integrated waveguide |
| CN110991137A (en) * | 2019-12-19 | 2020-04-10 | 西安电子工程研究所 | Three-dimensional radio frequency circuit design method |
| CN112436257A (en) * | 2020-11-27 | 2021-03-02 | 北京秋点科技有限公司 | Dielectric substrate transmission line |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610715B2 (en) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3241019B2 (en) | Coplanar railway track | |
| JP3937433B2 (en) | Planar circuit-waveguide connection structure | |
| EP0885469B1 (en) | A high frequency balun provided in a multilayer substrate | |
| JP4004048B2 (en) | High frequency transmission line | |
| JP4145876B2 (en) | Device for bonding between microstrip line and waveguide | |
| JPH10173410A (en) | Transmission circuit using strip line | |
| JP2001085912A (en) | Rf transition, rf circuit, and method for coupling energy propagated through waveguide transmission line with energy propagated through microstrip transmission line | |
| JP3610715B2 (en) | Multilayer MMIC circuit | |
| US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
| JP3067675B2 (en) | Planar dielectric integrated circuit | |
| JP3678194B2 (en) | Transmission line and transmission / reception device | |
| US6411182B1 (en) | Cavity resonator for reducing phase noise of voltage controlled oscillator and method for fabricating the same | |
| WO2006134874A1 (en) | Transmission line device | |
| JP2000165116A (en) | Directional coupler | |
| JPH08139503A (en) | Substrate for high frequency semiconductor device | |
| JP3158031B2 (en) | Microstrip line coupling structure | |
| JP4381701B2 (en) | Connection structure between coaxial connector and multilayer board | |
| JP2002185201A (en) | High frequency wiring board | |
| JPH04368003A (en) | Microwave transmission line | |
| JP2678506B2 (en) | Multi-layer stripline | |
| JPS60153603A (en) | Coplanar circuit | |
| KR100760193B1 (en) | Multilayer Broadside Coupler with Branch Lines | |
| JP2001292008A (en) | Coupling hole between different layers and interconnection method in multi-layered high frequency transmission line | |
| JP7580670B2 (en) | Microstrip line-waveguide transition | |
| JP3833426B2 (en) | High frequency wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| LAPS | Cancellation because of no payment of annual fees |